JP3137040B2 - Failure handling method - Google Patents
Failure handling methodInfo
- Publication number
- JP3137040B2 JP3137040B2 JP09180685A JP18068597A JP3137040B2 JP 3137040 B2 JP3137040 B2 JP 3137040B2 JP 09180685 A JP09180685 A JP 09180685A JP 18068597 A JP18068597 A JP 18068597A JP 3137040 B2 JP3137040 B2 JP 3137040B2
- Authority
- JP
- Japan
- Prior art keywords
- firmware data
- firmware
- control
- dgp
- mmu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Stored Programmes (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、障害処理方式に関
し、特にファームウェア転送時の障害処理方式に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a failure handling system, and more particularly, to a failure handling system for transferring firmware.
【０００２】[0002]
【従来の技術】演算処理装置（以下、「ＥＰＵ」とい
う）の制御を、ハードウェア及び制御記憶装置（以下、
「ＣＳ」という）に格納してある制御ソフトウェア
（「ファームウェア」という、「ＦＷ」とも略記する）
で行う計算機システムにおいて、ファームウェアは複数
の装置間を転送してＣＳに格納される。しかしながら、
このファームウェア転送時の障害処理方式においては、
ＣＳに格納するまでの過程で、ファームウェアデータが
正常に転送できたかどうかを確認するための手段が無い
か、あっても不十分であった。2. Description of the Related Art Control of an arithmetic processing unit (hereinafter, referred to as "EPU") is performed by hardware and a control storage unit (hereinafter, referred to as "EPU").
Control software (called “firmware”, also abbreviated as “FW”) stored in “CS”
In the computer system performed in the above, the firmware is transferred between a plurality of devices and stored in the CS. However,
In this firmware transfer failure handling method,
In the process of storing the firmware data in the CS, there is no means or no means for confirming whether the firmware data has been transferred normally.
【０００３】[0003]
【発明が解決しようとする課題】上記した従来の障害処
理方式においては、ファームウェアが、ＣＳに格納され
るまでの過程でファームウェアデータが正常に転送でき
たかどうかを確認する手段が不十分であったため、ファ
ームウェアデータ転送中にデータ化け、データ抜けが発
生しても検出することができない場合があり、不正なフ
ァームウェアデータがＣＳに格納され、この不正なファ
ームウェアによりＥＰＵが誤動作する可能性がある、と
いう問題点を有している。In the above-described conventional fault handling system, there is insufficient means for confirming whether or not the firmware data has been normally transferred in the process until the firmware is stored in the CS. In some cases, data may be garbled during the transfer of firmware data and data loss may not be detected even if the data is lost. Incorrect firmware data may be stored in the CS and the EPU may malfunction due to the incorrect firmware. Has problems.
【０００４】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、不正なファーム
ウェアによりＥＰＵが誤動作することを確実に回避する
と共に、障害の救済率を向上させ、システムの信頼性と
可用性の向上を図る障害処理方式を提供することにあ
る。Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to prevent malfunction of an EPU due to improper firmware and to improve a failure remedy rate. An object of the present invention is to provide a failure handling method for improving the reliability and availability of a system.
【０００５】[0005]
【課題を解決するための手段】前記目的を達成するた
め、本発明の障害処理方式は、１又は複数の演算処理装
置（ＥＰＵ）と、診断制御処理装置（ＤＧＰ）と、前記
１又は複数の演算処理装置（ＥＰＵ）に対して設けら
れ、前記演算処理装置（ＥＰＵ）の制御を行うための制
御ソフトウェア（「ファームウェア」という）を格納す
る１又は複数の制御記憶装置（ＣＳ）と、サービスプロ
セッサ（ＳＶＰ）と、主記憶装置（ＭＭＵ）と、を備
え、前記サービスプロセッサ（ＳＶＰ）はファームウェ
アデータ記憶手段にファームウェアデータを記憶保持
し、システム立ち上げ時等に、前記サービスプロセッサ
（ＳＶＰ）の前記ファームウェアデータ記憶手段に格納
されているファームウェアを前記制御記憶装置（ＣＳ）
に転送する、計算機システムの障害処理方式であって、
前記サービスプロセッサ（ＳＶＰ）の前記ファームウェ
アデータ記憶手段に格納されているファームウェアにチ
ェックビットを生成付加して前記診断制御処理装置（Ｄ
ＧＰ）が内蔵する記憶手段を介して前記主記憶装置（Ｍ
ＭＵ）への転送が終了すると、前記診断制御処理装置
（ＤＧＰ）は、前記サービスプロセッサ（ＳＶＰ）のフ
ァームウェアデータ記憶手段上のファームウェアデータ
のチェックビットと、前記主記憶装置（ＭＭＵ）に転送
された後のファームウェアデータのチェックビットと、
を比較し、これらのチェックビットが一致した場合に
は、前記１又は複数の演算処理装置（ＥＰＵ）に対し
て、前記主記憶装置（ＭＭＵ）から前記１又は複数の制
御記憶装置（ＣＳ）への転送を行うように要求し、これ
らのチェックビットが不一致の場合には、前記サービス
プロセッサ（ＳＶＰ）の前記ファームウェアデータ記憶
手段上のファームウェアにチェックビットを生成付加し
て前記診断制御処理装置（ＤＧＰ）の記憶手段を介して
前記主記憶装置（ＭＭＵ）に再送するように制御する手
段を備え、前記診断制御処理装置（ＤＧＰ）からファー
ムウェアの転送要求を受けた前記１又は複数の演算処理
装置（ＥＰＵ）では、ファームウェアデータを前記主記
憶装置（ＭＭＵ）から前記制御記憶装置（ＣＳ）にチェ
ックビットを生成付加して転送し、転送終了を前記診断
制御処理装置（ＤＧＰ）に報告し、前記１又は複数の演
算処理装置（ＥＰＵ）から転送終了の報告を受けた前記
診断制御処理装置（ＤＧＰ）は、前記主記憶装置（ＭＭ
Ｕ）上のファームウェアデータのチェックビットと、前
記制御記憶装置（ＣＳ）上に転送されたファームウェア
データのチェックビットとの比較を行うように前記１又
は複数の演算処理装置（ＥＰＵ）に要求し、前記１又は
複数の演算処理装置（ＥＰＵ）において、前記チェック
ビットの比較の結果、不一致の場合、前記主記憶装置
（ＭＭＵ）からファームウェアデータをチェックビット
を生成付加して前記制御記憶装置（ＣＳ）に再送するよ
うに制御する手段を備えたことを特徴とする。In order to achieve the above object, the present invention provides a fault processing system comprising one or more arithmetic processing units (EPUs), a diagnostic control processing unit (DGP), One or more control storage units (CS) provided for an arithmetic processing unit (EPU) and storing control software (referred to as “firmware”) for controlling the arithmetic processing unit (EPU); (SVP) and a main storage device (MMU), wherein the service processor (SVP) stores and holds firmware data in firmware data storage means. The firmware stored in the firmware data storage means is transferred to the control storage device (CS).
A failure handling method for a computer system,
A check bit is generated and added to firmware stored in the firmware data storage means of the service processor (SVP), and the diagnostic control processing device (D
GP) via the storage means incorporated therein.
MU) , the diagnostic control processor
(DGP) includes a check bit for firmware data on firmware data storage means of the service processor (SVP), a check bit for firmware data transferred to the main storage device (MMU),
And if these check bits match, the one or more arithmetic processing units (EPUs)
Te, requests the main storage device transfer to the from (MMU) 1 or more control <br/> control memory device (CS) in line Migihitsuji, which
If check bits al do not coincide, through the storage means of the service processor the diagnostic control processor the firmware data on the firmware storage means and generates added check Kubitto of (SVP) (DGP) the Means for controlling retransmission to the main storage unit (MMU);
The one or more arithmetic processings receiving a hardware transfer request
In the device (EPU), the firmware data
From the storage device (MMU) to the control storage device (CS).
Check bit is generated and added, and the transfer is completed.
Report to the control processing unit (DGP),
The transfer completion report received from the arithmetic processing unit (EPU)
The diagnostic control processing device (DGP) includes the main storage device (MM)
U) and the check bit of the firmware data transferred to the control storage device (CS) is compared with the check bit of the firmware data.
And the request to a plurality of processing units (EPU), wherein one or
Checking in a plurality of arithmetic processing units (EPUs)
If the bit comparison results in a mismatch, firmware data is generated from the main storage unit (MMU), and a check bit is generated and added to the control storage unit (CS). I do.
【０００６】[0006]
【発明の実施の形態】本発明の実施の形態について説明
する。本発明の障害処理方式は、その好ましい実施の形
態において、システム立ち上げ時に、サービスプロセッ
サ（ＳＶＰ）→診断制御処理装置（ＤＧＰ）→主記憶装
置（ＭＭＵ）→制御記憶装置（ＣＳ）の経路にて、ファ
ームウェアデータをＣＳに転送する際に、チェックビッ
トを生成、付加し、ＳＶＰのファームウェアデータ格納
ディスク内のチェックビットとＭＭＵに転送した後のチ
ェックビットを比較するシステム初期設定手段（図１の
２０）と、ファームウェアデータを主記憶装置（ＭＭ
Ｕ）から制御記憶装置（ＣＳ）へチェックビットを生
成、付加して転送し、ＭＭＵ上のチェックビットとＣＳ
に転送した後のチェックビットを比較するＥＰＵ初期設
定手段（図１の１０、１１）と、を有する。Embodiments of the present invention will be described. In a preferred embodiment, the failure handling system of the present invention, in a preferred embodiment, includes a service processor (SVP) → a diagnostic control processor (DGP) → a main memory (MMU) → a control memory (CS) at system startup. When firmware data is transferred to the CS, a check bit is generated and added, and the system initialization setting means (see FIG. 1) for comparing the check bit in the SVP firmware data storage disk with the check bit after transferred to the MMU. 20) and the firmware data in the main storage device (MM
U) to the control storage device (CS), generates and adds a check bit, and transfers the check bit.
And EPU initial setting means (10 and 11 in FIG. 1) for comparing the check bits after the transfer.
【０００７】本発明の実施の形態においては、システム
立ち上げ時のファームウェア転送の際に、ＥＰＵのＣＳ
に格納したファームウェアデータの転送が正しく行われ
ているかどうかをＤＧＰの初期設定手段及びＥＰＵの初
期設定手段でチェックビットを確認して行い、転送が正
しく行われていなければ再転送を行うことにより、ファ
ームウェアデータの正当性を保証している。In the embodiment of the present invention, when firmware is transferred when the system is started, the CS of the EPU is used.
By checking the check bit in the initial setting means of the DGP and the initial setting means of the EPU to determine whether the transfer of the firmware data stored in the DGP is correctly performed, and by performing retransfer if the transfer is not correctly performed, The validity of the firmware data is guaranteed.
【０００８】[0008]
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention;
【０００９】図１は、本発明の一実施例の構成を示す図
である。図１を参照すると、本発明の一実施例におい
て、演算処理装置（以下、「ＥＰＵ」という）１、２
は、ハードウェア及び制御記憶装置（以下、「ＣＳ」と
いう）３、４に格納している制御ソフトウェア（以下、
「ファームウェア」という）により制御され、ソフトウ
ェア命令を逐次実行し、主記憶装置（以下、「ＭＭＵ」
という）５に対して、通信パス４１を介してデータの読
み込み、書き込み等を行い、それぞれ、ＥＰＵ初期設定
機構１０、１１を備えている。FIG. 1 is a diagram showing the configuration of one embodiment of the present invention. Referring to FIG. 1, in one embodiment of the present invention, arithmetic processing units (hereinafter, referred to as “EPU”) 1, 2
Are control software (hereinafter, referred to as “CS”) stored in hardware and a control storage device (hereinafter, referred to as “CS”) 3, 4.
The firmware is controlled by “firmware”, sequentially executes software instructions, and stores data in a main storage device (hereinafter “MMU”).
5) through a communication path 41 to read and write data, and have EPU initial setting mechanisms 10 and 11, respectively.
【００１０】診断制御処理装置（ＤＧＰ）６は、ＥＰＵ
１、２、ＣＳ３、４、ＭＭＵ５の障害検出や障害情報採
取、及びシステム初期設定を行い、システム初期設定機
構２０と、ＤＧＰローカルメモリ２１を備えている。The diagnostic control processing unit (DGP) 6 has an EPU
1, 2, 3, and 4, the MMU 5 performs fault detection, fault information collection, and system initialization, and includes a system initialization mechanism 20 and a DGP local memory 21.
【００１１】サービスプロセッサ（ＳＶＰ）７は、オペ
レータ操作等により、システム立ち上げ等のシステム運
用関連の処理を起動し、ファームウェアデータ格納ディ
スク３０を備えている。The service processor (SVP) 7 starts processing related to system operation such as system startup by an operator operation or the like, and includes a firmware data storage disk 30.
【００１２】ＥＰＵ１、２のＥＰＵ初期設定機構１０、
１１は、ＤＧＰ６からの指示によりＥＰＵ１、２の初期
設定や、ＭＭＵ５からＣＳ３、４へファームウェアデー
タの転送を行う際に、ファームウェアチェックビットの
生成と付加を行いつつ転送する。An EPU initial setting mechanism 10 for the EPUs 1 and 2;
Numeral 11 transfers firmware data while generating and adding firmware check bits when initializing EPUs 1 and 2 and transferring firmware data from MMU 5 to CSs 3 and 4 according to instructions from DGP 6.
【００１３】ＤＧＰ６のシステム初期設定機構２０は、
診断パス４０を介してシステムに接続している装置の初
期設定やＥＰＵ初期設定機構１０、１１への初期設定の
指示及び、ＳＶＰ７のファームウェアデータ格納ディス
ク３０からＭＭＵ５へファームウェアデータを転送する
際、ファームウェアチェックビットの生成と付加を行い
つつ転送する。The system initialization mechanism 20 of the DGP 6
When initializing the devices connected to the system via the diagnostic path 40, instructing the initial setting to the EPU initial setting mechanisms 10 and 11, and transferring the firmware data from the firmware data storage disk 30 of the SVP 7 to the MMU 5, Transfer while generating and adding check bits.
【００１４】診断パス４０は、各装置の障害情報やデー
タをＤＧＰ６に転送するための経路である。通信パス４
１は、ＥＰＵ１、２とＭＭＵ５との間のデータを転送す
る経路である。The diagnostic path 40 is a path for transferring fault information and data of each device to the DGP 6. Communication path 4
Reference numeral 1 denotes a path for transferring data between the EPUs 1 and 2 and the MMU 5.
【００１５】図２は、本発明の一実施例のファームウェ
ア転送の動作を説明するためのフローチャートである。
図１及び図２を参照して、本発明の実施例の動作につい
て説明する。FIG. 2 is a flowchart for explaining the firmware transfer operation according to one embodiment of the present invention.
The operation of the embodiment of the present invention will be described with reference to FIGS.
【００１６】ＤＧＰ６に着目すると、システム操作者等
からのシステム立ち上げの要求がＳＶＰ７を経由してＤ
ＧＰ６に伝わると、ＤＧＰ６はシステム初期設定機構２
０によりシステムに接続している各装置の初期化や初期
設定及びファームウェアデータの転送を行う。Focusing on DGP6, a request for system startup from a system operator or the like is transmitted via DVP7 via DVP7.
When transmitted to GP6, DGP6 is set to system initialization mechanism 2
0 initializes and initializes each device connected to the system and transfers firmware data.
【００１７】ＤＧＰ６のシステム初期設定機構２０は、
ファームウェアデータをＳＶＰ７のファームウェアデー
タ格納ディスク３０から、ＤＧＰローカルメモリ２１へ
チェックビットの生成と付加を行いつつ転送する（ステ
ップＡ−１）。The system initialization mechanism 20 of the DGP 6
The firmware data is transferred from the firmware data storage disk 30 of the SVP 7 to the DGP local memory 21 while generating and adding a check bit (step A-1).
【００１８】ＳＶＰ７のファームウェアデータ格納ディ
スク３０からＤＧＰ６のＤＧＰローカルメモリ２１への
ファームウェアデータの転送が終了すると、ＤＧＰ６の
システム初期設定機構２０は、ファームウェアデータを
ＤＧＰローカルメモリ２１からＭＭＵ５へチェックビッ
トの生成と付加を行いつつ転送する（ステップＡ−
２）。When the transfer of the firmware data from the firmware data storage disk 30 of the SVP 7 to the DGP local memory 21 of the DGP 6 is completed, the system initialization module 20 of the DGP 6 generates a check bit from the DGP local memory 21 to the MMU 5. (Step A-
2).
【００１９】ＤＧＰ６のＤＧＰローカルメモリ２１から
ＭＭＵ５へのファームウェアデータの転送が終了する
と、ＤＧＰ６のシステム初期設定機構２０は、ファーム
ウェアデータ格納ディスク３０上のファームウェアデー
タのチェックビットと、ＭＭＵ５上のファームウェアデ
ータのチェックビットの比較を行い（ステップＡ−
３）、不一致があれば、ステップＡ−１の始めに処理に
戻り、一致していれば、次のステップＡ−４に処理を進
める。When the transfer of the firmware data from the DGP local memory 21 of the DGP 6 to the MMU 5 is completed, the system initialization mechanism 20 of the DGP 6 checks the firmware data check bit on the firmware data storage disk 30 and the firmware data on the MMU 5 Check bits are compared (step A-
3) If there is a mismatch, the process returns to the beginning of step A-1, and if there is a match, the process proceeds to the next step A-4.
【００２０】ＤＧＰ６のシステム初期設定機構２０は、
ＥＰＵ１、２のＥＰＵ初期設定機構１０、１１に対し
て、ＭＭＵ５からファームウェアデータをＣＳ３、４に
転送するよう要求を行う。The system initialization mechanism 20 of the DGP 6
The MPU 5 requests the EPU initial setting mechanisms 10 and 11 of the EPUs 1 and 2 to transfer the firmware data to the CSs 3 and 4.
【００２１】ＥＰＵ初期設定機構１０、１１は、ＤＧＰ
６のシステム初期設定機構２０からのファームウェアデ
ータ転送要求を受け取ると、ファームウェアデータをＭ
ＭＵ５からＣＳ３、４へチェックビットの生成と付加を
行いつつ転送を開始する（ステップＡ−４）。The EPU initial setting mechanisms 10 and 11 are DGP
6 receives the firmware data transfer request from the system initialization mechanism 20 of FIG.
The transfer is started from the MU 5 to the CSs 3 and 4 while generating and adding check bits (step A-4).
【００２２】ＥＰＵ初期設定機構１０、１１は、ＭＭＵ
５からＣＳ３、４へのファームウェアデータの転送が終
了すると、ＤＧＰ６のシステム初期設定機構２０に転送
終了を報告する。The EPU initial setting mechanisms 10 and 11 are provided by the MMU.
When the transfer of the firmware data from 5 to CS3, 4 is completed, the transfer completion is reported to the system initialization mechanism 20 of DGP6.
【００２３】ＤＧＰ６のシステム初期設定機構２０は、
全てのＥＰＵ初期設定機構１０、１１からファームウェ
アデータの転送終了の報告を受け取ると、ＥＰＵ初期設
定機構１０、１１に対して、ＭＭＵ５上のファームウェ
アデータのチェックビットとＣＳ３、４上のファームウ
ェアデータのチェックビット比較要求を行い（ステップ
Ａ−５）、不一致があれば、ステップＡ−４の処理に戻
り、一致していれば、次に処理を進める。The system initialization mechanism 20 of the DGP 6
Upon receiving the report of the completion of the transfer of the firmware data from all the EPU initial setting mechanisms 10 and 11, the EPU initial setting mechanisms 10 and 11 check the firmware data check bit on the MMU 5 and the firmware data on the CS 3 and 4 A bit comparison request is made (step A-5). If there is a mismatch, the process returns to step A-4, and if there is a match, the process proceeds next.
【００２４】図３は、本発明の一実施例のファームウェ
ア転送の動作を説明するためのシーケンス図である。図
１乃至図３を参照して、本発明の一実施例の動作につい
て説明する。FIG. 3 is a sequence diagram for explaining the firmware transfer operation according to one embodiment of the present invention. The operation of the embodiment of the present invention will be described with reference to FIGS.
【００２５】図１、図２、及び図３を参照すると、シス
テム立ち上げの要求によりＳＶＰ７からＤＧＰ６のシス
テム初期設定機構２０に対してシステム初期設定要求の
一つとしてファームウェア転送要求が発行される（図３
のシーケンスＢ−１参照）。Referring to FIG. 1, FIG. 2 and FIG. 3, a firmware transfer request is issued from the SVP 7 to the system initializing mechanism 20 of the DGP 6 as one of the system initializing requests in response to the request for starting the system ( FIG.
Sequence B-1).
【００２６】ファームウェア転送要求を受け付けたシス
テム初期設定機構２０はファームウェアデータをファー
ムウェアデータ格納ディスク３０からＤＧＰローカルメ
モリ２１へチェックビットの生成と付加を行いつつ転送
する（図３のシーケンスＢ−２、図２のステップＡ−１
参照）。The system initialization mechanism 20 that has received the firmware transfer request transfers the firmware data from the firmware data storage disk 30 to the DGP local memory 21 while generating and adding a check bit (sequence B-2 in FIG. 3, FIG. Step A-1 of 2
reference).
【００２７】ＳＶＰ７のファームウェアデータ格納ディ
スク３０からＤＧＰ６のＤＧＰローカルメモリ２１への
ファームウェアデータの転送が終了すると、ＤＧＰ６の
システム初期設定機構２０は、ファームウェアデータを
ＤＧＰローカルメモリ２１からＭＭＵ５へチェックビッ
トの生成と付加を行いつつ転送する（図３のシーケンス
Ｂ−３、図２のステップＡ−２参照）。When the transfer of the firmware data from the firmware data storage disk 30 of the SVP 7 to the DGP local memory 21 of the DGP 6 is completed, the system initialization mechanism 20 of the DGP 6 generates a check bit from the DGP local memory 21 to the MMU 5. (See sequence B-3 in FIG. 3 and step A-2 in FIG. 2).
【００２８】ＤＧＰ６のＤＧＰローカルメモリ２１から
ＭＭＵ５へのファームウェアデータの転送が終了する
と、システム初期設定機構２０はファームウェアデータ
格納ディスク３０上のファームウェアデータのチェック
ビットとＭＭＵ５上のファームウェアデータのチェック
ビットの比較を行い、不一致があれば、シーケンスＢ−
２（図２のステップＡ−１）の始めに処理を戻し、一致
していれば、次のステップに処理を進める（図３のシー
ケンスＢ−４、図２のステップＡ−３参照）。When the transfer of the firmware data from the DGP local memory 21 of the DGP 6 to the MMU 5 is completed, the system initialization unit 20 compares the check bit of the firmware data on the firmware data storage disk 30 with the check bit of the firmware data on the MMU 5. And if there is a mismatch, the sequence B-
2 (step A-1 in FIG. 2), and if they match, the process proceeds to the next step (see sequence B-4 in FIG. 3 and step A-3 in FIG. 2).
【００２９】次に、ＤＧＰ６のシステム初期設定機構２
０は、ＥＰＵ初期設定機構１０、１１に対して、ＭＭＵ
５からファームウェアデータをＣＳ３、４に転送するよ
う要求する（図３のシーケンスＢ−５参照）。Next, the system initialization mechanism 2 of the DGP 6
0 indicates to the EPU initial setting mechanisms 10 and 11 that the MMU
5 requests that the firmware data be transferred to CSs 3 and 4 (see sequence B-5 in FIG. 3).
【００３０】ＥＰＵ初期設定機構１０、１１は、ＤＧＰ
６のシステム初期設定機構２０のファームウェアデータ
転送要求を受け取ると、ファームウェアデータをＭＭＵ
５からＣＳ３、４へチェックビットの生成と付加を行い
つつ転送する（図３のシーケンスＢ−６、図２のステッ
プＡ−４参照）。The EPU initial setting mechanisms 10 and 11 are DGP
6 receives the firmware data transfer request from the system initialization mechanism 20 of FIG.
5 is transferred to CSs 3 and 4 while generating and adding a check bit (sequence B-6 in FIG. 3 and step A-4 in FIG. 2).
【００３１】ＥＰＵ初期設定機構１０、１１は、ＭＭＵ
５からＣＳ３、４へのファームウェアデータの転送が終
了するとシステム初期設定機構２０に転送終了を報告す
る。The EPU initial setting mechanisms 10 and 11 are provided by the MMU
When the transfer of the firmware data from 5 to CS3, 4 is completed, the transfer completion is reported to the system initialization mechanism 20.
【００３２】システム初期設定機構２０は全てのＥＰＵ
初期設定機構１０、１１からファームウェアデータの転
送終了の報告を受け取ると、ＥＰＵ初期設定機構１０、
１１に対して、ＭＭＵ５上のファームウェアデータのチ
ェックビットとＣＳ３、４上のファームウェアデータの
チェックビットの比較要求を行い、不一致があれば、図
２のステップＡ−４の始めに処理を戻し、一致していれ
ば、次のステップに処理を進める（図３のシーケンスＢ
−７、図２のステップＡ−５参照）。The system initialization mechanism 20 is provided for all EPUs.
When receiving a report of the end of the transfer of the firmware data from the initial setting units 10 and 11, the EPU initial setting unit 10 and
11 is requested to compare the check bit of the firmware data on the MMU 5 with the check bit of the firmware data on the CSs 3 and 4. If there is a mismatch, the process returns to the beginning of step A-4 in FIG. If so, the process proceeds to the next step (sequence B in FIG. 3).
-7, Step A-5 in FIG. 2).
【００３３】なお、上記実施例では、計算機システムに
接続しているＥＰＵの台数を説明を容易とするため、２
台としたが、本発明はこれに限定されるものでなく、２
台以上であっても、本発明が適用できることは勿論であ
る。In the above embodiment, in order to easily describe the number of EPUs connected to the computer system, two EPUs are used.
However, the present invention is not limited to this.
Of course, the present invention can be applied to more than one unit.
【００３４】[0034]
【発明の効果】以上説明したように、本発明によれば、
ファームウェアデータ転送中にデータ化け、データ抜け
が発生し不正なファームウェアデータがＣＳに格納さ
れ、それによりＥＰＵが誤動作してシステム立ち上げが
失敗する障害及びシステムダウンするという、障害の救
済率を向上させ、システムの信頼性と可用性を向上する
という効果を奏する。As described above, according to the present invention,
Data is garbled during firmware data transfer, data is lost, and incorrect firmware data is stored in the CS, thereby improving the EPU malfunction and failure to start up the system, and to improve the remedy rate of failures. This has the effect of improving the reliability and availability of the system.
【００３５】その理由は、本発明においては、システム
立ち上げ時のファームウェア転送の際にＥＰＵのＣＳに
格納したファームウェアデータの転送が正しく行われて
いるかどうかの確認を行い、転送が正しく行われていな
ければ再転送を行うことにより、ファームウェアデータ
の正当性を保証している、ことにによる。The reason is that, in the present invention, it is checked whether or not the firmware data stored in the CS of the EPU is correctly transferred at the time of transferring the firmware at the time of starting the system, and the transfer is correctly performed. Otherwise, re-transfer ensures the validity of the firmware data.
【図１】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
【図２】本発明の一実施例におけるファームウェア転送
の動作を説明するためのフローチャートである。FIG. 2 is a flowchart illustrating an operation of firmware transfer according to an embodiment of the present invention.
【図３】本発明の一実施例におけるファームウェア転送
の動作を説明するためのシーケンス図である。FIG. 3 is a sequence diagram for explaining a firmware transfer operation in one embodiment of the present invention.
１〜２ 演算処理装置（ＥＰＵ） ３〜４ 制御記憶装置（ＣＳ） ５ 主記憶装置（ＭＭＵ） ６ 診断制御処理装置（ＤＧＰ） ７ サービスプロセッサ（ＳＶＰ） １０〜１１ ＥＰＵ初期設定機構 ２０ システム初期設定機構 ２１ ＤＧＰローカルメモリ ３０ ファームウェアデータ格納ディスク装置 ４０ 診断パス ４１ 通信パス 1-2 arithmetic processing unit (EPU) 3-4 control storage unit (CS) 5 main storage unit (MMU) 6 diagnostic control processing unit (DGP) 7 service processor (SVP) 10-11 EPU initial setting mechanism 20 system initial setting Mechanism 21 DGP local memory 30 Firmware data storage disk device 40 Diagnostic path 41 Communication path
Claims (1)
られ、前記演算処理装置（ＥＰＵ）の制御を行うための
制御ソフトウェア（「ファームウェア」という）を格納
する１又は複数の制御記憶装置（ＣＳ）と、 サービスプロセッサ（ＳＶＰ）と、 主記憶装置（ＭＭＵ）と、 を備え、 前記サービスプロセッサ（ＳＶＰ）はファームウェアデ
ータ記憶手段にファームウェアデータを記憶保持し、シ
ステム立ち上げ時等に、前記サービスプロセッサ（ＳＶ
Ｐ）の前記ファームウェアデータ記憶手段に格納されて
いるファームウェアを前記制御記憶装置（ＣＳ）に転送
する、計算機システムの障害処理方式であって、 前記サービスプロセッサ（ＳＶＰ）の前記ファームウェ
アデータ記憶手段に格納されているファームウェアにチ
ェックビットを生成付加して前記診断制御処理装置（Ｄ
ＧＰ）が内蔵する記憶手段を介して前記主記憶装置（Ｍ
ＭＵ）への転送が終了すると、前記診断制御処理装置
（ＤＧＰ）は、前記サービスプロセッサ（ＳＶＰ）のフ
ァームウェアデータ記憶手段上のファームウェアデータ
のチェックビットと、前記主記憶装置（ＭＭＵ）に転送
された後のファームウェアデータのチェックビットと、
を比較し、これらのチェックビットが一致した場合に
は、前記１又は複数の演算処理装置（ＥＰＵ）に対し
て、前記主記憶装置（ＭＭＵ）から前記１又は複数の制
御記憶装置（ＣＳ）への転送を行うように要求し、これ
らのチェックビットが不一致の場合には、前記サービス
プロセッサ（ＳＶＰ）の前記ファームウェアデータ記憶
手段上のファームウェアにチェックビットを生成付加し
て前記診断制御処理装置（ＤＧＰ）の記憶手段を介して
前記主記憶装置（ＭＭＵ）に再送するように制御する手
段を備え、 前記診断制御処理装置（ＤＧＰ）からファームウェアの
転送要求を受けた前記１又は複数の演算処理装置（ＥＰ
Ｕ）では、ファームウェアデータを前記主記憶 装置（Ｍ
ＭＵ）から前記制御記憶装置（ＣＳ）にチェックビット
を生成付加して転送し、転送終了を前記診断制御処理装
置（ＤＧＰ）に報告し、 前記１又は複数の演算処理装置（ＥＰＵ）から転送終了
の報告を受けた前記診断制御処理装置（ＤＧＰ）は、 前
記主記憶装置（ＭＭＵ）上のファームウェアデータのチ
ェックビットと、前記制御記憶装置（ＣＳ）上に転送さ
れたファームウェアデータのチェックビットとの比較を
行うように前記１又は複数の演算処理装置（ＥＰＵ）に
要求し、前記１又は複数の演算処理装置（ＥＰＵ）において、前
記チェックビットの比較の結果、 不一致の場合、前記主
記憶装置（ＭＭＵ）からファームウェアデータをチェッ
クビットを生成付加して前記制御記憶装置（ＣＳ）に再
送するように制御する手段を備えたことを特徴とする障
害処理方式。1. An arithmetic processing unit (EPU) provided for one or a plurality of arithmetic processing units (EPU), a diagnosis control processing unit (DGP), and one or a plurality of arithmetic processing units (EPU) A service processor (SVP), a main storage device (MMU), and one or more control storage devices (CS) for storing control software (referred to as “firmware”) for performing the control of the service processor. (SVP) stores and holds firmware data in firmware data storage means, and when the system starts up, the service processor (SV
P) is a failure handling method for a computer system which transfers firmware stored in the firmware data storage means to the control storage device (CS), and stores the firmware in the firmware data storage means of the service processor (SVP). The diagnostic control processor (D)
GP) via the storage means incorporated therein.
MU) , the diagnostic control processor
(DGP) includes a check bit for firmware data on firmware data storage means of the service processor (SVP), a check bit for firmware data transferred to the main storage device (MMU),
And if these check bits match, the one or more arithmetic processing units (EPUs)
Te, requests the main storage device transfer to the from (MMU) 1 or more control <br/> control memory device (CS) in line Migihitsuji, which
If check bits al do not coincide, through the storage means of the service processor the diagnostic control processor the firmware data on the firmware storage means and generates added check Kubitto of (SVP) (DGP) the Means for controlling retransmission to the main storage unit (MMU), and from the diagnostic control processing unit (DGP),
The one or more arithmetic processing units (EP
U), the firmware data is stored in the main storage device (M
MU) to the control storage device (CS)
Is generated and transferred, and the completion of transfer is determined by the diagnostic control processing unit.
(DGP), and the transfer from the one or more processing units (EPU) is completed.
The diagnostic control processing unit (DGP) receiving the report of the above (1), checks the check bit of the firmware data on the main storage unit (MMU) with the check bit of the firmware data transferred on the control storage unit (CS). comparison
So that the one or more arithmetic processing units (EPUs)
Request and in said one or more arithmetic processing units (EPUs)
If the comparison result of the check bits indicates a mismatch, a means for generating and adding a check bit to the firmware data from the main storage device (MMU) and retransmitting the firmware data to the control storage device (CS) is provided. Characteristic fault handling method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09180685A JP3137040B2 (en) | 1997-06-20 | 1997-06-20 | Failure handling method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09180685A JP3137040B2 (en) | 1997-06-20 | 1997-06-20 | Failure handling method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1115656A JPH1115656A (en) | 1999-01-22 |
| JP3137040B2 true JP3137040B2 (en) | 2001-02-19 |
Family
ID=16087524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09180685A Expired - Fee Related JP3137040B2 (en) | 1997-06-20 | 1997-06-20 | Failure handling method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3137040B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2804211B1 (en) * | 2000-01-21 | 2002-04-19 | Renault | METHOD FOR DIAGNOSING A VEHICLE BY AN ON-BOARD DIAGNOSTIC SYSTEM |
-
1997
- 1997-06-20 JP JP09180685A patent/JP3137040B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1115656A (en) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5887270A (en) | Fault tolerant controller system and method | |
| US6691205B2 (en) | Method for using RAM buffers with simultaneous accesses in flash based storage systems | |
| US6886116B1 (en) | Data storage system adapted to validate error detection logic used in such system | |
| US7069373B2 (en) | USB endpoint controller flexible memory management | |
| US7124244B2 (en) | Storage system and a method of speeding up writing data into the storage system | |
| JPS59188752A (en) | Bus for defective cycle operation type data processing system | |
| KR100640037B1 (en) | File control system and file control device | |
| JP4451837B2 (en) | Data transfer apparatus and data transfer method | |
| JP4132322B2 (en) | Storage control device and control method thereof | |
| US7107343B2 (en) | Method and apparatus for improved RAID 1 write performance in low cost systems | |
| JPS63202000A (en) | Address line test | |
| US7308601B2 (en) | Program, method and apparatus for disk array control | |
| US6938188B1 (en) | Method for verifying functional integrity of computer hardware, particularly data storage devices | |
| KR100708567B1 (en) | Direct memory access circuit and disk appay device using same | |
| JP3748117B2 (en) | Error detection system for mirrored memory | |
| JP3137040B2 (en) | Failure handling method | |
| CN112181871B (en) | Write-blocking communication control method, component, device and medium between processor and memory | |
| US6795938B2 (en) | Memory access controller with response faking | |
| JPS61278958A (en) | Data transfer device | |
| US6799293B2 (en) | Sparse byte enable indicator for high speed memory access arbitration method and apparatus | |
| JP3102119B2 (en) | Host computer device | |
| JP3964629B2 (en) | Data path abnormality detection method by patrol of disk array device and computer system provided with disk array device | |
| US7568121B2 (en) | Recovery from failure in data storage systems | |
| JP3311776B2 (en) | Data transfer check method in disk subsystem | |
| JP2002182991A (en) | Electronic disk unit and its address line fault detecting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |