JP3124615B2 - Cross polarization interference compensator - Google Patents

Cross polarization interference compensator

Info

Publication number
JP3124615B2
JP3124615B2 JP04063376A JP6337692A JP3124615B2 JP 3124615 B2 JP3124615 B2 JP 3124615B2 JP 04063376 A JP04063376 A JP 04063376A JP 6337692 A JP6337692 A JP 6337692A JP 3124615 B2 JP3124615 B2 JP 3124615B2
Authority
JP
Japan
Prior art keywords
polarization
converter
output
signal
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04063376A
Other languages
Japanese (ja)
Other versions
JPH05268107A (en
Inventor
俊之 滝沢
隆則 岩松
芳民 青野
健造 小林
聡 相河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP04063376A priority Critical patent/JP3124615B2/en
Publication of JPH05268107A publication Critical patent/JPH05268107A/en
Application granted granted Critical
Publication of JP3124615B2 publication Critical patent/JP3124615B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、直交偏波を使用してコ
チャンネル伝送を行なうシステムに設けられて偏波間干
渉を補償するための交差偏波間干渉補償装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cross-polarization interference compensator provided in a system for performing co-channel transmission using orthogonal polarization for compensating for inter-polarization interference.

【0002】[0002]

【従来の技術】図4は従来の直交偏波〔垂直(V)偏波
と水平(H)偏波〕を使用してコチャンネル伝送を行な
うシステムに設けらている復調装置と交差偏波間干渉補
償装置を示すブロック図である。この図4において、2
1はV偏波復調装置で、このV偏波復調装置21は、交
差偏波間干渉補償装置22′に接続されており、また、
この交差偏波間干渉補償装置22′は、H偏波復調装置
21′に接続されている。
2. Description of the Related Art FIG. 4 shows a demodulator provided in a system for performing co-channel transmission using conventional orthogonal polarization (vertical (V) polarization and horizontal (H) polarization) and interference between cross polarizations. It is a block diagram showing a compensating device. In FIG. 4, 2
Reference numeral 1 denotes a V-polarization demodulator, and the V-polarization demodulator 21 is connected to a cross-polarization interference compensator 22 '.
The cross polarization interference canceller 22 'is connected to the H polarization demodulator 21'.

【0003】さらに、H偏波復調装置21′は、交差偏
波間干渉補償装置22′′に接続されており、そして、
この交差偏波間干渉補償装置22′′はV偏波復調装置
21に接続されて構成されている。ここで、V偏波復調
装置21は、V偏波(主偏波)について復調を施すもの
であり、このために、このV偏波復調装置21は、図5
に示すように、局部発振器6を用いて直交する2つの検
波出力を得る直交検波器5のほか、ローパスフィルタ
7,7,A/D(アナログ/デジタル)コンバータ8,
8,歪み等化器9をそなえている。このような構成によ
り、直交検波器5の各検波出力は、ローパスフィルタ7
を経由して、A/Dコンバータ8にてディジタル信号に
変換されてから、歪み等化器9で、各A/Dコンバータ
8からの出力が波形等化処理を施されて、Iチャネルデ
ータ信号とQチャネルデータ信号とが出力されるように
なっている。
[0003] Further, an H polarization demodulator 21 'is connected to a cross polarization interference canceller 22 ", and
The cross polarization interference compensator 22 ″ is connected to the V polarization demodulator 21. Here, the V-polarization demodulation device 21 performs demodulation on the V-polarization (main polarization).
As shown in FIG. 2, a quadrature detector 5 that obtains two orthogonal detection outputs using a local oscillator 6, a low-pass filter 7, 7, an A / D (analog / digital) converter 8,
8. A distortion equalizer 9 is provided. With such a configuration, each detection output of the quadrature detector 5 is supplied to the low-pass filter 7.
, Is converted into a digital signal by the A / D converter 8, and the output from each A / D converter 8 is subjected to waveform equalization processing by the distortion equalizer 9, and the I-channel data signal And a Q-channel data signal.

【0004】ところで、図4の交差偏波間干渉補償装置
22′は、偏波間干渉を補償するもので、直交偏波を使
用してコチャネル伝送を行なうシステムにおける偏波間
での干渉を軽減するための装置である。つまり、交差偏
波間干渉補償装置22′は、補償信号をV偏波復調装置
21からの出力に加算して、V偏波が持つH偏波からの
干渉波を補償するするものである。このため、この交差
偏波間干渉補償装置22′は、図5に示すように、一対
のA/Dコンバータ1,1および直交偏波補償回路(X
PIC)4,4をそなえている。
A cross-polarization interference compensator 22 'in FIG. 4 compensates for inter-polarization interference, and is used to reduce interference between polarizations in a system for performing co-channel transmission using orthogonal polarization. Device. That is, the cross-polarization interference compensator 22 ′ adds the compensation signal to the output from the V-polarization demodulator 21 to compensate for the interference from the H-polarization of the V-polarization. Therefore, as shown in FIG. 5, the cross-polarization interference compensator 22 'includes a pair of A / D converters 1, 1 and a quadrature polarization compensation circuit (X
PIC) 4,4.

【0005】ここで、A/Dコンバータ1は、H偏波信
号についてアナログ/ディジタル変換を施して例えば8
ビットのディジタル信号を出力するものであり、また、
直交偏波補償回路4は、ディジタル変換された8ビット
信号を基にして補償信号を出力するもので、トランスバ
ーサルフィルタ等をそなえて構成されている。したがっ
て、各A/Dコンバータ1にH偏波復調装置21′から
の信号が入力されると、この信号は、ディジタル信号に
変換されたのち、8ビットディジタル出力がそれぞれに
対応する直交偏波補償回路4へ送出され、それぞれの直
交偏波補償回路4で、入力された8ビット信号を基にし
て補償信号が出力される。
Here, the A / D converter 1 performs analog / digital conversion on the H-polarized signal, and
It outputs a digital signal of bits, and
The orthogonal polarization compensation circuit 4 outputs a compensation signal based on the digitally converted 8-bit signal, and includes a transversal filter and the like. Therefore, when a signal from the H-polarization demodulation device 21 'is input to each A / D converter 1, this signal is converted into a digital signal, and the 8-bit digital output is converted to a corresponding orthogonal polarization compensation signal. The signals are sent to the circuits 4 and each orthogonal polarization compensation circuit 4 outputs a compensation signal based on the input 8-bit signal.

【0006】なお、H偏波復調装置21′の構成はV偏
波復調装置21のそれとほぼ同様であり、交差偏波間干
渉補償装置22′′の構成は交差偏波間干渉補償装置2
2′のそれとほぼ同様である。したがって、H偏波が持
つV偏波からの干渉波を補償する要領も、上述のV偏波
が持つH偏波からの干渉波を補償する要領とほぼ同様で
ある。
The configuration of the H-polarization demodulator 21 'is substantially the same as that of the V-polarization demodulator 21, and the configuration of the cross-polarization interference compensator 22 "is similar to that of the cross-polarization interference compensator 2".
It is almost the same as that of 2 '. Therefore, the procedure of compensating for the interference wave from the V polarization of the H polarization is almost the same as the procedure of compensating for the interference wave from the H polarization of the V polarization.

【0007】[0007]

【発明が解決しようとする課題】ところで、上記のよう
な交差偏波間干渉補償装置では、補償信号に直流成分が
重畳するおそれがあり、これでは正しい補償を行なうこ
とができない。そこで、例えば多値QAMの場合におい
て、交差偏波間干渉補償器における入力信号側の直流補
償を行ないたい場合は、図6に示すような電圧変動抑圧
回路23を、A/Dコンバータ1の入力側と出力側との
間に介装することが考えられる。
In the above-described cross-polarization interference compensating apparatus, there is a possibility that a DC component may be superimposed on the compensation signal, so that correct compensation cannot be performed. Therefore, for example, in the case of multi-level QAM, if it is desired to perform DC compensation on the input signal side of the cross-polarization interference compensator, a voltage fluctuation suppression circuit 23 as shown in FIG. It is conceivable to interpose between the output side.

【0008】即ち、仮にこの16QAMの場合は、図6
に示すように、A/Dコンバータ1の出力側における8
つのビット回線の第3ビット回線が、電圧変動抑圧回路
23の入力側に接続される。また、この電圧変動抑圧回
路23の出力側は、A/Dコンバータ1の入力側に接続
される。つまり、第3ビット出力は、電圧変動抑圧回路
23へ入力されるように接続され、また、電圧変動抑圧
回路23の出力は、A/Dコンバータ1への入力信号に
加算されるように接続されるのである。
That is, in the case of 16QAM, FIG.
As shown in the figure, 8 at the output side of the A / D converter 1
The third bit line of the two bit lines is connected to the input side of the voltage fluctuation suppression circuit 23. The output side of the voltage fluctuation suppression circuit 23 is connected to the input side of the A / D converter 1. That is, the third bit output is connected so as to be input to the voltage fluctuation suppression circuit 23, and the output of the voltage fluctuation suppression circuit 23 is connected so as to be added to the input signal to the A / D converter 1. Because

【0009】ここで、この電圧変動抑圧回路23は、入
力信号に直流が重畳しても、これを除いて直交偏波補償
回路4が正しい補償を行なえるようにするためのもので
あり、このために、この電圧変動抑圧回路23は、第3
ビット出力に接続された積分器2と、この積分器2に接
続された電圧比較器3とによって構成されている。ま
ず、積分器2は、偏波信号に対する直流成分の重畳を補
償するために、A/D変換器1の出力を積分するもので
あり、電圧比較器3は、積分器2の出力と所望の基準値
とを比較してその比較結果をA/D変換器1の入力側に
フィードバックするものである。
Here, the voltage fluctuation suppressing circuit 23 is provided to enable the orthogonal polarization compensating circuit 4 to perform correct compensation even if a direct current is superimposed on the input signal. Therefore, the voltage fluctuation suppression circuit 23
It comprises an integrator 2 connected to the bit output and a voltage comparator 3 connected to the integrator 2. First, the integrator 2 integrates the output of the A / D converter 1 in order to compensate for the superposition of the DC component on the polarization signal. The voltage comparator 3 compares the output of the integrator 2 with the desired output. This is to compare with a reference value and feed back the comparison result to the input side of the A / D converter 1.

【0010】上記の構成の電圧変動抑圧回路23をA/
Dコンバータ1にそなえることにより、以下のような動
作が行なわれる。すなわち、A/Dコンバータ1の第3
ビット出力が電圧変動抑圧回路23に出力されると、電
圧変動抑圧回路23は、送られて来た第3ビットからの
信号によって、A/Dコンバータ1の入力信号の電圧の
変動を監視する。つまり、図7に示す信号点がスレッシ
ョルドの上か下にあるのかを監視するのである。
The voltage fluctuation suppressing circuit 23 having the above-described configuration is connected to the A /
By providing the D converter 1, the following operation is performed. That is, the third of the A / D converter 1
When the bit output is output to the voltage fluctuation suppression circuit 23, the voltage fluctuation suppression circuit 23 monitors the fluctuation of the voltage of the input signal of the A / D converter 1 based on the transmitted signal from the third bit. That is, it monitors whether the signal point shown in FIG. 7 is above or below the threshold.

【0011】その結果、直流電圧が重畳して入力信号の
電圧がプラス方向に変動したことが検出されると、すな
わち、図7において信号点がH(1)レベルの領域に入
ると、この電圧変動抑圧回路23は、マイナス方向に戻
す直流電圧をA/Dコンバータ1の入力側へと送出す
る。そして、A/Dコンバータ1への入力信号と上述の
マイナス方向の直流電圧が加算されて、その結果、A/
Dコンバータ1へは、直流分が除かれた信号が入力され
る。
As a result, when it is detected that the DC voltage is superimposed and the voltage of the input signal fluctuates in the plus direction, that is, when the signal point enters the H (1) level region in FIG. The fluctuation suppressing circuit 23 sends the DC voltage returned in the negative direction to the input side of the A / D converter 1. Then, the input signal to the A / D converter 1 and the above-described negative DC voltage are added, and as a result, A / D
A signal from which a DC component has been removed is input to the D converter 1.

【0012】しかしながら、このような交差偏波間干渉
補償装置では、補償信号を他方の偏波信号から得ている
ために、クロックがアイパターンの中央を常に打ち抜く
とは限らず、これにより、補償信号に直流成分が重畳す
るおそれがあって、やはり正しい補償を行なえない場合
がある。本発明は、このような課題に鑑み創案されたも
ので、入力信号に直流が重畳している場合において、ク
ロックがアイパターンの中央を常に打ち抜かなくても、
正しい補償を行なえるようにした、交差偏波間干渉補償
装置を提供することを目的とする。
However, in such a cross-polarization interference compensator, since the compensation signal is obtained from the other polarization signal, the clock does not always punch out the center of the eye pattern. There is a possibility that a DC component may be superimposed on the data, so that correct compensation may not be performed. The present invention has been made in view of such a problem, and in a case where a DC is superimposed on an input signal, a clock does not always punch out the center of an eye pattern.
It is an object of the present invention to provide a cross-polarization interference compensator capable of performing correct compensation.

【0013】[0013]

【課題を解決するための手段】図1は本発明の原理ブロ
ック図で、この図1において、1はA/Dコンバータ
で、このA/Dコンバータ1は、その出力側を直交偏波
補償回路(XPIC)に接続されているが、更にA/D
コンバータ1の出力側の第1ビット回線については、積
分器2にも接続されている。また、この積分器2は、電
圧比較器3に接続されており、更に、この電圧比較器3
は、A/Dコンバータ1の入力側に接続されている。
FIG. 1 is a block diagram showing the principle of the present invention. In FIG. 1, reference numeral 1 denotes an A / D converter, and the output side of the A / D converter 1 is a quadrature polarization compensation circuit. (XPIC), but A / D
The first bit line on the output side of the converter 1 is also connected to the integrator 2. The integrator 2 is connected to a voltage comparator 3, and furthermore, the voltage comparator 3
Is connected to the input side of the A / D converter 1.

【0014】ここで、A/Dコンバータ1は、入力信号
についてアナログ/ディジタル変換を施すものであり、
積分器2は、A/D変換器1の第1ビット出力を積分す
るものである。また、電圧比較器3は、積分器2の出力
と所望の基準値とを比較してその比較結果をA/D変換
器1の入力側にフィードバックするものである。
Here, the A / D converter 1 performs analog / digital conversion on an input signal.
The integrator 2 integrates the first bit output of the A / D converter 1. The voltage comparator 3 compares the output of the integrator 2 with a desired reference value and feeds back the comparison result to the input side of the A / D converter 1.

【0015】[0015]

【作用】上述の本発明の交差偏波間干渉補償装置では、
図1に示すように、直交偏波を使用してコチャンネル伝
送を行なうシステムに設けられて、偏波間干渉を補償す
る交差偏波間補償装置において、入力信号は、A/Dコ
ンバータ1によって、アナログ/ディジタル変換を施さ
れる。
In the above-described cross polarization interference canceling apparatus of the present invention,
As shown in FIG. 1, in an inter-polarization compensator provided in a system for performing co-channel transmission using orthogonal polarization and compensating for inter-polarization interference, an input signal is converted by an A / D converter 1 into an analog signal. / Digital conversion.

【0016】そののち、積分器3への入力として、A/
D変換器1の第1ビット出力が使用されて、この出力を
受信した積分器2によって、A/D変換器1の第1ビッ
ト出力が積分される。そして、この積分器2の出力は、
所望の基準値とが電圧比較器3によって、比較されてそ
の比較結果がA/D変換器1の入力側にフィードバック
される。
After that, as an input to the integrator 3, A /
The first bit output of the D converter 1 is used, and the first bit output of the A / D converter 1 is integrated by the integrator 2 that has received the output. The output of the integrator 2 is
The desired reference value is compared by the voltage comparator 3, and the comparison result is fed back to the input side of the A / D converter 1.

【0017】[0017]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図2は本発明の一実施例を示すブロック図であ
り、この図2において、21は先の従来例の図4におけ
るV偏波復調装置21と同様の構成のものである。ま
た、交差偏波間干渉補償装置22は、先の図4のH偏波
干渉補償装置22′の代わりに用いられるものである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram showing an embodiment of the present invention. In FIG. 2, reference numeral 21 denotes a configuration similar to that of the V polarization demodulation device 21 in FIG. The cross polarization interference compensator 22 is used in place of the H polarization interference compensator 22 'in FIG.

【0018】そしてまた、図2には示していないが、先
の図4のH偏波復調装置21′,交差偏波間干渉補償装
置22′′の代わりに、V偏波復調装置21と交差偏波
間干渉補償装置22と同様の構成で、取り扱う偏波のみ
逆の復調装置と交差偏波間干渉補償装置がそなえられる
のである。ところで、この交差偏波間干渉補償装置22
は、偏波間干渉を補償するもので、直交偏波を使用して
コチャネル伝送を行なうシステムにおける偏波間での干
渉を軽減するための装置である。即ち、この交差偏波間
干渉補償装置22は、クロックがアイパターンの中央を
常に打ち抜かなくても、V偏波が持つH偏波からの干渉
波を補償する補償信号を出力することができるようにし
たものである。
Further, although not shown in FIG. 2, instead of the H polarization demodulator 21 'and the cross polarization interference compensator 22''shown in FIG. With the same configuration as the inter-wave interference compensator 22, a demodulator and a cross-polarization interference compensator that only reverse the polarization to be handled are provided. By the way, the cross-polarization interference compensator 22
Is an apparatus for compensating for interference between polarizations, and is an apparatus for reducing interference between polarizations in a system for performing co-channel transmission using orthogonal polarization. That is, the cross-polarization interference compensator 22 can output a compensation signal for compensating for an interference wave from the H polarization of the V polarization without the clock constantly punching the center of the eye pattern. It was done.

【0019】このために、このH偏波干渉補償装置22
は、図2に示すように、A/Dコンバータ(A/D変換
器)1をそなえており、このA/Dコンバータ1は、仮
に8つのビット回線によって、直交偏波補償回路4に接
続されている。更に、A/Dコンバータ1の出力側にお
ける8つのビット回線の極性ビットである第1ビット回
線が電圧変動抑圧回路23の入力側に接続されている。
また、この電圧変動抑圧回路23の出力側は、A/Dコ
ンバータ1の入力側に接続されている。
For this purpose, the H-polarization interference compensator 22
Has an A / D converter (A / D converter) 1 as shown in FIG. 2, and this A / D converter 1 is tentatively connected to an orthogonal polarization compensation circuit 4 by eight bit lines. ing. Further, a first bit line, which is a polarity bit of eight bit lines on the output side of the A / D converter 1, is connected to the input side of the voltage fluctuation suppression circuit 23.
The output side of the voltage fluctuation suppression circuit 23 is connected to the input side of the A / D converter 1.

【0020】つまり、A/Dコンバータ1の第1ビット
出力は、電圧変動抑圧回路23へ入力されるように接続
され、また、電圧変動抑圧回路23の出力は、A/Dコ
ンバータ1の入力として、入力信号に加算されるように
接続されている。そして、このような構成のものが2
組、それぞれ共に同じH偏波信号を受信するように並列
に設けられて構成されている。
That is, the first bit output of the A / D converter 1 is connected so as to be input to the voltage fluctuation suppressing circuit 23, and the output of the voltage fluctuation suppressing circuit 23 is used as the input of the A / D converter 1. , Are added so as to be added to the input signal. And the thing of such composition is 2
Each pair is provided in parallel so as to receive the same H-polarized signal.

【0021】即ち、これらの電圧変動抑圧回路23をそ
なえた各装置は、従来例におけるものが、電圧変動抑圧
回路23の入力を第3ビット出力から取るのに対して、
入力を第1ビット出力から取るものであり、その他の構
成は同様である。ここで、この電圧変動抑圧回路23は
従来のものと同様の構成をしており、先の従来例で説明
した積分器2と電圧比較器(比較器)3とによって構成
されている。
That is, in each of the devices provided with the voltage fluctuation suppressing circuit 23, the conventional device takes the input of the voltage fluctuation suppressing circuit 23 from the output of the third bit.
The input is taken from the first bit output, and other configurations are the same. Here, the voltage fluctuation suppressing circuit 23 has the same configuration as the conventional one, and is configured by the integrator 2 and the voltage comparator (comparator) 3 described in the above conventional example.

【0022】さらに、この電圧変動抑圧回路23を構成
する積分器2と電圧比較器3の詳細な構成を示すと、図
3のようになっている。すなわち、積分器2,電圧比較
器3は、ラッチ回路12,基準電圧算出回路11,抵抗
13,15,17,コンデンサ14,OPアンプ16を
そなえて構成されている。また、基準電圧算出回路11
は、ラッチ回路12の非反転出力につながる抵抗11−
1,ラッチ回路12の反転出力につながる抵抗11−
2,両抵抗11−1,11−2に接続されてワイアード
ORをとる抵抗11−3および抵抗11−4,コンデン
サ11−5からなる積分回路によって、構成されてい
る。
FIG. 3 shows a detailed configuration of the integrator 2 and the voltage comparator 3 constituting the voltage fluctuation suppressing circuit 23. That is, the integrator 2 and the voltage comparator 3 include a latch circuit 12, a reference voltage calculation circuit 11, resistors 13, 15, 17, a capacitor 14, and an OP amplifier 16. The reference voltage calculation circuit 11
Is a resistor 11- connected to the non-inverted output of the latch circuit 12.
1, a resistor 11- connected to the inverted output of the latch circuit 12
2, an integrating circuit composed of a resistor 11-3, a resistor 11-4, and a capacitor 11-5 which are connected to the resistors 11-1 and 11-2 to take a wired OR.

【0023】このような構成により、入力信号がA/D
コンバータ1にて識別されて、各出力側の回線により、
直交偏波補償回路4へ出力されて、また、A/Dコンバ
ータ1の第3ビット出力は、電圧変動抑圧回路23にも
出力される。そして、電圧変動抑圧回路23は、送られ
て来た信号をラッチ回路12によって受信して、ここ
で、この出力を抵抗13へはそのまま出力し、また、基
準電圧算出回路11へは非反転出力および反転出力を入
力する。
With such a configuration, the input signal is A / D
Identified by converter 1 and by each output line,
The output to the orthogonal polarization compensation circuit 4 and the third bit output of the A / D converter 1 are also output to the voltage fluctuation suppression circuit 23. Then, the voltage fluctuation suppressing circuit 23 receives the transmitted signal by the latch circuit 12, outputs the output as it is to the resistor 13, and outputs the non-inverted output to the reference voltage calculating circuit 11. And inverted output.

【0024】そして、基準電圧算出回路11では、ワイ
アードORを取ってOPアンプの基準電圧とし、これを
OPアンプ16に基準電圧として出力する。また、抵抗
13を経由した検出信号は、OPアンプ16,抵抗15
およびコンデンサ14に出力される。このようにして、
これらの各信号を受信した各回路によって、信号点がス
レッショルドの上か下にあるのかを監視されるのであ
る。
Then, the reference voltage calculation circuit 11 takes the wired OR and uses it as a reference voltage of the OP amplifier, and outputs this to the OP amplifier 16 as a reference voltage. The detection signal passed through the resistor 13 is transmitted to the OP amplifier 16 and the resistor 15.
And output to the capacitor 14. In this way,
Each circuit receiving each of these signals monitors whether the signal point is above or below the threshold.

【0025】この監視は、以下に説明するように、図7
に示すアイパターンの比較によって行なうのである。す
なわち、A/Dコンバータ1への入力信号に直流電圧が
重畳されると、プラス方向に電圧が変動し、これに連動
して先の従来例に用いた図7に示すアイパターン上の信
号点もプラス方向に移動してH(1)レベル側へと寄っ
て行く。そして、信号点が第1ビット出力のHレベルに
あるかL(0)レベルにあるかを検出する。また、この
際、理想的にはクロックがアイパターンの中央を常に打
ち抜けば良いのであるが、実際にはV偏波復調装置21
がV偏波より採るクロックとH偏波干渉補償装置22が
H偏波より採るクロックとにずれが生じるため、中央か
ら幾らか外れてしまう。
This monitoring is performed as shown in FIG.
This is performed by comparing the eye patterns shown in FIG. That is, when the DC voltage is superimposed on the input signal to the A / D converter 1, the voltage fluctuates in the plus direction, and in conjunction with this, the signal point on the eye pattern shown in FIG. Also moves in the plus direction and approaches the H (1) level. Then, it detects whether the signal point is at the H level or the L (0) level of the first bit output. At this time, ideally, the clock should always pass through the center of the eye pattern.
Is slightly shifted from the center because the clock obtained from the V polarization and the clock obtained from the H polarization interference compensator 22 by the H polarization interference compensator 22 are shifted.

【0026】しかし、図7に示すように、クロックがア
イパターンを少々外れても、直流分が来たときの第1ビ
ットのHレベルのマーク率が第3ビットのそれよりも下
がっているために、クロックの誤差による影響でHレベ
ルに変わることが殆ど無くなる。そして、いま、A/D
コンバータ1への入力信号に直流電圧が重畳されて、プ
ラス方向に電圧が変動すると、アイパターン上の信号点
もプラス方向に移動してHレベルとなる。このようにH
レベルが検出されると、オペアンプ16の出力側には、
マイナス方向に動いた直流電圧が出力され、抵抗17を
介して、A/Dコンバータ1の入力側へ送られる。
However, as shown in FIG. 7, even if the clock slightly deviates from the eye pattern, the H level mark rate of the first bit when the DC component comes is lower than that of the third bit. In addition, it hardly changes to the H level due to the influence of the clock error. And now, A / D
When a DC voltage is superimposed on the input signal to the converter 1 and the voltage fluctuates in the plus direction, the signal point on the eye pattern also moves in the plus direction and becomes H level. Thus H
When the level is detected, the output side of the operational amplifier 16
The DC voltage that has moved in the negative direction is output and sent to the input side of the A / D converter 1 via the resistor 17.

【0027】そして、このマイナス方向に動いた直流電
圧は、A/Dコンバータ1へ送られて来た入力信号と加
算されて、その結果、A/Dコンバータ1の入力として
は、直流分が除かれた信号が入力されることになる。そ
の後は、このようにして直流補正を施された信号に基づ
いて直交偏波補償回路(XPIC)4で補償信号が生成
され、これがV偏波復調装置21からの出力に加算され
て、偏波間干渉が補償される。
The DC voltage moving in the negative direction is added to the input signal sent to the A / D converter 1, and as a result, the DC component is removed from the input of the A / D converter 1. The input signal is input. Thereafter, a compensation signal is generated by the orthogonal polarization compensation circuit (XPIC) 4 based on the signal subjected to the DC correction in this manner, and this is added to the output from the V-polarization demodulation device 21, and the The interference is compensated.

【0028】なお、H偏波の復調装置とV偏波の干渉補
償装置の方も、上記のV偏波復調装置21と交差偏波間
干渉補償装置22の場合と同様の要領で、交差偏波間の
干渉が補償される。このように、直交偏波を使用してコ
チャンネル伝送を行なうシステムに設けられて、偏波間
干渉を補償する交差偏波間補償回路において、入力信号
についてアナログ/ディジタル変換を施すA/D変換器
1をそなえ、入力信号に対する直流成分の重畳を補償す
るために、A/D変換器1の出力を積分する積分器2
と、積分器2の出力と所望の基準値とを比較してその比
較結果をA/D変換器1の入力側にフィードバックする
比較器3とが設けられ、積分器3への入力として、A/
D変換器1の第1ビット出力が使用されていることによ
り、入力信号に直流が重畳しても直流分を省くことがで
き、正しい補償を行なうことができる。また更に、クロ
ックがアイパターンの中央を常に打ち抜かなくても、装
置全体は影響を受けずに正しい補償を行なうことができ
る。
The H-polarization demodulator and the V-polarization interference compensator also operate in the same manner as the V-polarization demodulator 21 and the cross-polarization interference compensator 22 in the same manner. Is compensated. Thus, an A / D converter 1 that is provided in a system for performing co-channel transmission using orthogonal polarization and that performs analog / digital conversion on an input signal in a cross polarization compensation circuit that compensates for interference between polarizations. And an integrator 2 for integrating the output of the A / D converter 1 in order to compensate for the superposition of the DC component on the input signal.
And a comparator 3 which compares the output of the integrator 2 with a desired reference value and feeds back the comparison result to the input side of the A / D converter 1. /
Since the first bit output of the D converter 1 is used, even if DC is superimposed on the input signal, the DC component can be omitted, and correct compensation can be performed. Furthermore, even if the clock does not always punch the center of the eye pattern, the entire device can be correctly compensated without being affected.

【0029】その結果、長期的な電圧変動も補償するこ
とが可能となり、また、従来の交叉偏波干渉補償装置
に、僅かでしかも簡素な改良を加えるだけで回路構成が
行なえて、従来回路からの変更を容易に行なうことが可
能となる。
As a result, a long-term voltage fluctuation can be compensated, and a circuit configuration can be made by adding only a small and simple improvement to the conventional cross polarization interference compensator. Can be easily changed.

【0030】[0030]

【発明の効果】以上詳述したように、本発明の交差偏波
間干渉補償装置によれば、直交偏波を使用してコチャン
ネル伝送を行なうシステムに設けられて、偏波間干渉を
補償する交差偏波間補償回路において、補償信号につい
てアナログ/ディジタル変換を施すA/D変換器をそな
え、補償信号に対する直流成分の重畳を補償するため
に、A/D変換器の出力を積分する積分器と、積分器の
出力と所望の基準値とを比較してその比較結果をA/D
変換器の入力側にフィードバックする比較器とが設けら
れて、積分器への入力として、A/D変換器の第1ビッ
ト出力が使用されていることにより、交差偏波間干渉補
償器における補償信号側の直流補償が可能となり、ま
た、長期的な電圧変動をも補償ができる。然も、従来の
交差偏波間干渉補償装置に僅かでしかも簡素な改良を加
えるだけで回路の構成ができるため、従来回路からの変
更が容易にできる利点もある。
As described in detail above, according to the cross-polarization interference compensating apparatus of the present invention, the cross-polarization interference compensating system is provided in a system for performing co-channel transmission using orthogonal polarizations. An integrator that includes an A / D converter that performs analog-to-digital conversion on the compensation signal, and integrates an output of the A / D converter to compensate for superposition of a DC component on the compensation signal; The output of the integrator is compared with a desired reference value, and the comparison result is A / D
A comparator for feedback is provided on the input side of the converter, and a first bit output of the A / D converter is used as an input to the integrator, so that a compensation signal in the cross-polarization interference compensator is provided. Side DC compensation, and long-term voltage fluctuations can be compensated. Needless to say, since the circuit configuration can be made by adding only a small and simple improvement to the conventional cross-polarization interference compensator, there is an advantage that the circuit can be easily changed from the conventional circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.

【図2】本発明の一実施例を示すブロック図である。FIG. 2 is a block diagram showing one embodiment of the present invention.

【図3】本発明の一実施例におけるA/Dコンバータと
電圧変動抑圧回路の詳細を示すブロック図である。
FIG. 3 is a block diagram illustrating details of an A / D converter and a voltage fluctuation suppression circuit according to an embodiment of the present invention.

【図4】従来例における交差偏波復調装置と交差偏波干
渉補償装置の配置を示すブロック図である。
FIG. 4 is a block diagram showing an arrangement of a cross polarization demodulator and a cross polarization interference compensator in a conventional example.

【図5】従来例におけるV偏波復調装置とH偏波干渉補
償装置を示すブロック図である。
FIG. 5 is a block diagram showing a V polarization demodulator and an H polarization interference compensator in a conventional example.

【図6】従来例におけるA/Dコンバータにそなえられ
た電圧変動抑圧回路を示すブロック図である。
FIG. 6 is a block diagram showing a voltage fluctuation suppression circuit provided in an A / D converter in a conventional example.

【図7】信号点と識別点およびA/Dコンバータの第1
〜3ビット出力の関係を説明する図である。
FIG. 7 is a diagram illustrating signal points, identification points, and a first example of an A / D converter.
FIG. 4 is a diagram for explaining the relationship between up to three bits output.

【符号の説明】[Explanation of symbols]

1 A/Dコンバータ 2 積分器 3 電圧比較器 4 直交偏波補償回路 5 直交検波器 6 局部発振器 7 ローパスフィルタ 8 A/Dコンバータ 9 歪み等化器 11 基準電圧算出回路 11−1〜11−5 抵抗 12 ラッチ回路 13,15,17 抵抗 14 コンデンサ 16 OPアンプ 21 V偏波復調装置 22,22′,22′′ 交差偏波間干渉補償装置 21′ H偏波復調装置 23 電圧変動抑圧回路 Reference Signs List 1 A / D converter 2 Integrator 3 Voltage comparator 4 Quadrature polarization compensation circuit 5 Quadrature detector 6 Local oscillator 7 Low-pass filter 8 A / D converter 9 Distortion equalizer 11 Reference voltage calculation circuits 11-1 to 11-5 Resistor 12 Latch circuit 13, 15, 17 Resistor 14 Capacitor 16 OP amplifier 21 V polarization demodulator 22, 22 ', 22' 'Cross polarization interference compensator 21' H polarization demodulator 23 Voltage fluctuation suppression circuit

フロントページの続き (72)発明者 青野 芳民 神奈川県川崎市中原区上小田中1015番地 富士 通株式会社内 (72)発明者 小林 健造 神奈川県川崎市中原区上小田中1015番地 富士 通株式会社内 (72)発明者 相河 聡 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (58)調査した分野(Int.Cl.7,DB名) H04B 1/10 H04B 1/12 H04J 11/00 Continuing from the front page (72) Inventor Yoshiminami Aono 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Co., Ltd. 72) Inventor Satoshi Aikawa 1-6-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation (58) Fields investigated (Int.Cl. 7 , DB name) H04B 1/10 H04B 1/12 H04J 11 / 00

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直交偏波を使用してコチャンネル伝送を
行なうシステムに設けられて、偏波間干渉を補償する交
差偏波間干渉補償装置において、 入力信号についてアナログ/ディジタル変換を施すA/
D変換器(1)をそなえ、 該入力信号に対する直流成分の重畳を補償するために、
該A/D変換器(1)の出力を積分する積分器(2)
と、該積分器(2)の出力と所望の基準値とを比較して
その比較結果を該A/D変換器(1)の入力側にフィー
ドバックする比較器(3)とが設けられて、 該積分器(2)への入力として、該A/D変換器(1)
の第1ビット出力が使用されていることを特徴とする、
交差偏波間干渉補償装置。
1. A cross-polarization interference compensator provided in a system for performing co-channel transmission using orthogonal polarization and compensating for inter-polarization interference.
A D converter (1) is provided to compensate for the superposition of a DC component on the input signal.
An integrator (2) for integrating the output of the A / D converter (1)
And a comparator (3) that compares the output of the integrator (2) with a desired reference value and feeds back the comparison result to the input side of the A / D converter (1). As an input to the integrator (2), the A / D converter (1)
Wherein the first bit output of is used.
Cross polarization interference compensator.
JP04063376A 1992-03-19 1992-03-19 Cross polarization interference compensator Expired - Fee Related JP3124615B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04063376A JP3124615B2 (en) 1992-03-19 1992-03-19 Cross polarization interference compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04063376A JP3124615B2 (en) 1992-03-19 1992-03-19 Cross polarization interference compensator

Publications (2)

Publication Number Publication Date
JPH05268107A JPH05268107A (en) 1993-10-15
JP3124615B2 true JP3124615B2 (en) 2001-01-15

Family

ID=13227516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04063376A Expired - Fee Related JP3124615B2 (en) 1992-03-19 1992-03-19 Cross polarization interference compensator

Country Status (1)

Country Link
JP (1) JP3124615B2 (en)

Also Published As

Publication number Publication date
JPH05268107A (en) 1993-10-15

Similar Documents

Publication Publication Date Title
EP0624287B1 (en) Modem including an equalizer for amplitude jitter
US4250458A (en) Baseband DC offset detector and control circuit for DC coupled digital demodulator
US10608743B2 (en) Transmission characteristic compensation apparatus, transmission characteristic compensation method, and communication apparatus
JP4727303B2 (en) Mixed-mode adaptive analog reception architecture for data communication
US7061994B2 (en) Methods and apparatus for I/Q imbalance compensation
US5134633A (en) Digital communications synchronization scheme
EP0105503B1 (en) Automatic adaptive equalizer having improved reset function
US4029904A (en) Receiver circuit for automatic correction of DC level disturbances
NO922856L (en) PROCEDURE FOR ADAPTIVE CORRECTION OF DATA SIGNALS IN COMMUNICATION RECEIVERS AND DEVICE FOR EXECUTING THE PROCEDURE
US4953186A (en) Phase jitter tracker
US4857858A (en) Digital demodulation system having independently operating cross-polarization cancellers
US5173925A (en) Demodulating system capable of accurately equalizing received signals using error correction codes
KR0148140B1 (en) The recovery apparatus of symbol timing
EP0122637B1 (en) Automatic adaptive equalizer
JP3124615B2 (en) Cross polarization interference compensator
US5949829A (en) Central error detecting circuit for FSK receiver
JP2928927B2 (en) DC component correction circuit
EP1340348B1 (en) Method and apparatus for increasing the quality of the receiver synchronization of qam or cap modulated modem connection
KR100226504B1 (en) Data transmitting method and device of pam communication system
JP2806825B2 (en) Demodulator
JP2928928B2 (en) DC component correction circuit
JPH11168335A (en) Receiver with gain control function
JP2578555B2 (en) Phase equalization method, frequency equalization method and communication method using them
JPS5826862B2 (en) automatic equalizer
US20030185578A1 (en) Receiving device for disturbed optical signals with generation of a feedback signal by correlation, and method of generating such a feedback signal

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071027

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees