JP3116473B2 - Method for manufacturing reactance substrate and method for manufacturing dielectric filter - Google Patents

Method for manufacturing reactance substrate and method for manufacturing dielectric filter

Info

Publication number
JP3116473B2
JP3116473B2 JP03302381A JP30238191A JP3116473B2 JP 3116473 B2 JP3116473 B2 JP 3116473B2 JP 03302381 A JP03302381 A JP 03302381A JP 30238191 A JP30238191 A JP 30238191A JP 3116473 B2 JP3116473 B2 JP 3116473B2
Authority
JP
Japan
Prior art keywords
substrate
cut
cutting
electrode
mother substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03302381A
Other languages
Japanese (ja)
Other versions
JPH05114533A (en
Inventor
良樹 山田
昭夫 笠井
真一 剱崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP03302381A priority Critical patent/JP3116473B2/en
Publication of JPH05114533A publication Critical patent/JPH05114533A/en
Application granted granted Critical
Publication of JP3116473B2 publication Critical patent/JP3116473B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えばコンデンサ,あ
るいはコイルを構成するリアクタンス基板、及び結合基
板を用いてなる誘電体フィルタに関し、特にトリミング
による電極調整を不要にして生産性を向上できるととも
に、小型化に対応できるようにした製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric filter using, for example, a reactance substrate and a coupling substrate constituting a capacitor or a coil. The present invention relates to a manufacturing method adapted to miniaturization.

【0002】[0002]

【従来の技術】例えば、コンデンサ基板を製造する場
合、従来、図16及び図17に示す方法が用いられてい
る。これは、マザー基板1の上面に格子状のカット線A
を設定し、このカット線Aで区画された各領域内にコン
デンサ電極2をパターン印刷エッチング等により形成す
るとともに、上記マザー基板1の下面全面に電極3を形
成する。しかる後、このマザー基板1をカット線Aに沿
って切断し、これにより多数のコンデンサ基板1aを製
造する。ここで、上記コンデンサ基板1aの容量Cは、
該基板1aの厚さ,誘電率,及びコンデンサ電極2の電
極面積によって決定される。この場合上記各マザー基板
1にコンデンサ電極2を形成する際の電極寸法や各ロッ
ト間で誘電率,厚さのばらつきがあることから、各コン
デンサ基板1aの容量Cにばらつきが生じ易いという問
題がある。このため従来は、上記コンデンサ電極2の電
極面積を目標とする容量値より大きく設定し、このコン
デンサ電極2の一部2aを削って容量調整を行うように
していた。また、図18及び図19に示すような誘電体
フィルタにおいても、従来、上述の方法により製造され
た結合基板が用いられている。この誘電体フィルタ4
は、3段の誘電体共振器R1〜R3に結合基板5を配設
し、この基板5の上面に複数のコンデンサ電極6a〜6
eを形成し、両端のコンデンサ電極6a,6eに入出力
端子7を接続するとともに、中央部の各コンデンサ電極
6b〜6dに上記各誘電体共振器R1〜R3の結合端子
8を接続し、これにより共振器同士を容量Cで結合させ
て構成されている。この誘電体フィルタ4の場合も、容
量のばらつきを解消するために上記結合基板5の各コン
デンサ電極6a〜6eの一部をトリミングして調整する
ようにしている。
2. Description of the Related Art For example, when a capacitor substrate is manufactured, a method shown in FIGS. 16 and 17 is conventionally used. This is because a grid-shaped cut line A
The capacitor electrode 2 is formed by pattern printing etching or the like in each area defined by the cut line A, and the electrode 3 is formed on the entire lower surface of the mother substrate 1. Thereafter, the mother substrate 1 is cut along the cut line A, whereby a large number of capacitor substrates 1a are manufactured. Here, the capacitance C of the capacitor substrate 1a is
It is determined by the thickness, dielectric constant, and electrode area of the capacitor electrode 2 of the substrate 1a. In this case, there is a variation in the dielectric constant and the thickness between the lots when the capacitor electrodes 2 are formed on the respective mother substrates 1 and between lots. is there. For this reason, conventionally, the electrode area of the capacitor electrode 2 is set to be larger than a target capacitance value, and a part 2a of the capacitor electrode 2 is cut to adjust the capacitance. Also, in the dielectric filters as shown in FIGS. 18 and 19, conventionally, a coupling substrate manufactured by the above-described method is used. This dielectric filter 4
Has a coupling substrate 5 disposed on three stages of dielectric resonators R1 to R3, and a plurality of capacitor electrodes 6a to 6
e, the input / output terminal 7 is connected to the capacitor electrodes 6a and 6e at both ends, and the coupling terminals 8 of the dielectric resonators R1 to R3 are connected to the capacitor electrodes 6b to 6d at the center. And the resonators are coupled by a capacitor C. Also in the case of the dielectric filter 4, a part of each of the capacitor electrodes 6a to 6e of the coupling substrate 5 is trimmed and adjusted in order to eliminate the variation in capacitance.

【0003】[0003]

【発明が解決しようとする課題】しかしながら上記従来
のコンデンサ基板や誘電体フィルタでは、目標とする容
量を得るためのトリミング作業が必要なことから、コン
デンサ基板の数が多い分調整作業に手間がかかり生産性
が低いという問題点がある。また、従来のコンデンサ基
板を製造する場合、マザー基板のカット線で区画された
領域内にコンデンサ電極を形成することから、コンデン
サ基板の周縁部に余分なスペースができ、それだけ部品
が大型化するという問題点もある。
However, in the above-described conventional capacitor substrate and dielectric filter, a trimming operation for obtaining a target capacitance is required. There is a problem that productivity is low. Also, when manufacturing a conventional capacitor substrate, since the capacitor electrode is formed in a region defined by the cut line of the mother substrate, extra space is created at the peripheral portion of the capacitor substrate, and the size of the component increases accordingly. There are also problems.

【0004】本発明は、上記従来の状況に鑑みてなされ
たもので、トリミングによる容量調整を不要にして生産
性を向上できるとともに、余分なスペースを省略して基
板を小型化できるリアクタンス基板の製造方法及び誘電
体フィルタの製造方法を提供することを目的としてい
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional circumstances, and it is possible to improve the productivity by eliminating the need for adjusting the capacitance by trimming and to reduce the size of the substrate by eliminating an extra space. It is an object to provide a method and a method for manufacturing a dielectric filter.

【0005】[0005]

【課題を解決するための手段】請求項1の発明は、マザ
ー基板に帯状の電極を形成する電極形成工程と、上記マ
ザー基板の製造ロット毎に該マザー基板を所定の寸法に
切断して先行試験基板を形成し、該切断寸法と先行試験
基板のリアクタンス値とから目標とするリアクタンス値
となる切断寸法を算出し、該算出した寸法をカット寸法
として設定する先行試験工程と、該カット寸法毎に上記
マザー基板を切断する切断工程とを備えたことを特徴と
するリアクタンス基板の製造方法である。請求項2の発
明は、マザー基板に帯状の電極を形成する電極形成工程
と、上記マザー基板の製造ロット毎に該マザー基板を所
定の寸法に切断して先行試験基板を形成し、該切断寸法
と先行試験基板のリアクタンス値とから目標とするリア
クタンス値となる切断寸法を算出し、該算出した寸法を
カット寸法として設定する先行試験工程と、該カット寸
法毎に上記マザー基板を切断する切断工程とを備え、こ
れにより製造されたリアクタンス基板を用いることを特
徴とする誘電体フィルタの製造方法である。請求項3の
発明は、複数の誘電体共振器に結合基板を配設し、該結
合基板に上記共振器同士を容量結合させる容量電極を形
成してなる誘電体フィルタの製造方法において、マザー
基板に帯状の電極を形成する電極形成工程と、上記マザ
ー基板の製造ロット毎に該マザー基板を所定の寸法に切
断して先行試験基板を形成し、該切断寸法と先行試験基
板の容量値とから目標とする容量値となる切断寸法を算
出し、該算出した寸法をカット寸法として設定する先行
試験工程と、該カット寸法毎に上記マザー基板を切断す
る切断工程とを備え、これにより製造された容量基板を
上記結合基板として用いることを特徴としている。
According to a first aspect of the present invention, there is provided an electrode forming step of forming a strip-shaped electrode on a mother substrate, and cutting the mother substrate to a predetermined size for each production lot of the mother substrate. A preparatory test step of forming a test substrate, calculating a cut size that is a target reactance value from the cut size and the reactance value of the preceding test substrate, and setting the calculated size as a cut size; And a cutting step of cutting the mother substrate. The invention according to claim 2 is an electrode forming step of forming a strip-shaped electrode on the mother substrate, and cutting the mother substrate to a predetermined size for each production lot of the mother substrate to form a preliminary test substrate, A cutting test step of calculating a cutting dimension that becomes a target reactance value from the reactance value of the preceding test board and setting the calculated dimension as a cutting dimension, and a cutting step of cutting the mother board for each cutting dimension And a method of manufacturing a dielectric filter using a reactance substrate manufactured by the method. According to a third aspect of the present invention, there is provided a method of manufacturing a dielectric filter, comprising the steps of: providing a coupling substrate on a plurality of dielectric resonators; and forming a capacitive electrode for capacitively coupling the resonators on the coupling substrate. An electrode forming step of forming a strip-shaped electrode on the mother substrate, cutting the mother substrate into a predetermined size for each production lot of the mother substrate to form a pre-test substrate, and determining the cut size and the capacitance value of the pre-test substrate. A preparatory test step of calculating a cutting dimension to be a target capacitance value and setting the calculated dimension as a cutting dimension, and a cutting step of cutting the mother substrate for each of the cutting dimensions, are manufactured by this. It is characterized in that a capacitor substrate is used as the coupling substrate.

【0006】[0006]

【作用】請求項1に係るリアクタンス基板の製造方法に
よれば、マザー基板の製造ロット毎に先行試験を行い、
具体的には、誘電率,基板厚み,電極間寸法,電極厚み
等に応じて所定の寸法に切断して先行試験基板を形成
し、この切断寸法と先行試験基板のリアクタンス値とか
ら目標とするリアクタンス値になるよう切断寸法を算出
し、この算出した寸法をカット寸法として設定するよう
にしたので、この設定したカット寸法に沿ってマザー基
板を切断することによって、同一のリアクタンス値から
なる多数のリアクタンス基板を容易に、かつ正確に製造
することができる。その結果、従来のトリミング作業を
不要にでき、それだけ生産性を向上できる。また本発明
では、マザー基板の電極をカットしてリアクタンス基板
を製造することから、これにより形成された電極はリア
クタンス基板の両端縁まで位置することとなる。その結
果、従来のような余分なスペースを削減でき、それだけ
部品を小型化できるとともに、マザー基板1枚当たりの
製造個数を増やすことができる。請求項2,3の発明の
誘電体フィルタの製造方法によれば、上述の製造方法と
同様の方法にて製造された基板を結合基板として用いた
ので、この場合もトリミング作業を不要にでき、生産性
を向上できるとともに、部品を小型化できる。
According to the method of manufacturing a reactance substrate according to claim 1, a preliminary test is performed for each production lot of the mother substrate,
Specifically, a pre-test substrate is formed by cutting into predetermined dimensions according to the dielectric constant, substrate thickness, inter-electrode dimension, electrode thickness, and the like, and a target is determined from the cut size and the reactance value of the pre-test substrate. The cutting dimensions were calculated to be the reactance value, and the calculated dimensions were set as the cut dimensions.By cutting the mother substrate along the set cut dimensions, a large number of the same reactance values were obtained. The reactance substrate can be easily and accurately manufactured. As a result, the conventional trimming operation can be omitted, and the productivity can be improved accordingly. Further, in the present invention, since the reactance substrate is manufactured by cutting the electrodes of the mother substrate, the electrodes formed by this are located up to both ends of the reactance substrate. As a result, it is possible to reduce the extra space as in the related art, to reduce the size of the components, and to increase the number of products manufactured per mother board. According to the method of manufacturing a dielectric filter according to the second and third aspects of the present invention, the substrate manufactured by the same method as the above-described manufacturing method is used as the coupling substrate. Productivity can be improved and parts can be downsized.

【0007】[0007]

【実施例】以下、本発明の実施例を図について説明す
る。図1及び図2は請求項1の発明に係るリアクタンス
基板の製造方法を説明するための図であり、本実施例で
はコンデンサ基板に適用した場合を例にとって説明す
る。図において、10は本実施例のコンデンサ基板であ
り、これは所定の誘電率,厚さからなる基板本体10a
の下面全面に電極11を形成するとともに、該基板本体
10aの上面にコンデンサ電極12を形成して構成され
ており、該基板本体10aを挟んで対向する電極11,
12間で容量を得るようになっている。このコンデンサ
基板10は、以下の手順により製造されたものである。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 and 2 are views for explaining a method of manufacturing a reactance substrate according to the first aspect of the present invention. In this embodiment, a case where the present invention is applied to a capacitor substrate will be described as an example. In the figure, reference numeral 10 denotes a capacitor substrate of the present embodiment, which is a substrate main body 10a having a predetermined dielectric constant and thickness.
The electrode 11 is formed on the entire lower surface of the substrate 10 and the capacitor electrode 12 is formed on the upper surface of the substrate body 10a.
A capacity is obtained between the twelve. This capacitor substrate 10 is manufactured by the following procedure.

【0008】まず、マザー基板13の下面全面に、例え
ば印刷により全面電極14を形成し、上記マザー基板1
3の上面に、これの両端縁に架けて延びる複数の帯状電
極15を所定のギャップtを設けて平行に形成する。次
いで上記マザー基板13の各電極15のギャップtの中
央部にカット線Aを形成する。次に、上記マザー基板1
3の一端縁から電極15の長手方向におけるカット寸法
Wを設定し、この寸法Wごとにカット線A´を形成す
る。上記カット寸法Wは、目標とする容量値が得られる
電極面積に応じた長さに設定する。具体的には、マザー
基板13の基板ロット,研磨ロット,電極形成ロット等
の製造ロット毎に、該マザー基板13の誘電率,基板厚
み,電極間寸法,電極厚み等に応じて所定の寸法に切断
して先行試験基板を形成し、この切断寸法と先行試験基
板のリアクタンス値とから目標とするリアクタンス値に
なるよう切断寸法を算出する先行試験を行なうことによ
って上記カット寸法Wを決定する。そして、上記マザー
基板13をカット線A,A´に沿って切断する。これに
より同一の容量値からなる多数のコンデンサ基板10が
形成される。ここで、上記1つのマザー基板13で形成
された各コンデンサ基板10における誘電率,基板厚
さ,及び電極寸法等のばらつきは、要求される容量のば
らつきに対して極めて小さいことから、製造後の容量調
整は不要である。また、基板ロット,研磨ロット,ある
いは電極形成ロットが変わる場合は、新たに先行試験を
行ってカット寸法を設定することとなる。
First, an entire surface electrode 14 is formed on the entire lower surface of the mother substrate 13 by, for example, printing.
A plurality of strip-shaped electrodes 15 extending over both end edges of the upper face 3 are formed in parallel with a predetermined gap t. Next, a cut line A is formed at the center of the gap t between the electrodes 15 of the mother substrate 13. Next, the mother substrate 1
A cut dimension W in the longitudinal direction of the electrode 15 is set from one end of the electrode 3, and a cut line A ′ is formed for each dimension W. The cut dimension W is set to a length according to the electrode area at which a target capacitance value is obtained. Specifically, for each manufacturing lot such as a substrate lot, a polishing lot, and an electrode forming lot of the mother substrate 13, predetermined dimensions are set according to the dielectric constant, substrate thickness, inter-electrode dimensions, electrode thickness, and the like of the mother substrate 13. The precut test board is formed by cutting, and the precut test is performed to calculate the cut dimension from the cut dimension and the reactance value of the precedent test board so as to obtain a target reactance value, thereby determining the cut dimension W. Then, the mother substrate 13 is cut along cut lines A and A '. Thus, a number of capacitor substrates 10 having the same capacitance value are formed. Here, the variation in the dielectric constant, the substrate thickness, the electrode size, and the like in each capacitor substrate 10 formed by the one mother substrate 13 is extremely small with respect to the required capacitance variation. No capacity adjustment is required. When the substrate lot, the polishing lot, or the electrode forming lot changes, a new preceding test is performed to set the cut size.

【0009】このように本実施例によれば、マザー基板
13の製造ロット毎に先行試験を行なうことによって、
狙いとする容量値が得られるカット寸法Wを設定し、こ
の寸法Wに沿って上記マザー基板13を切断して多数の
コンデンサ基板10を形成したので、先行試験によりカ
ット寸法Wを設定するだけで同一の容量値からなる多数
のコンデンサ基板10を製造でき、従来のトリミング作
業を不要にでき、それだけ生産性を向上できる。また、
本実施例では、マザー基板13の電極15を切断してコ
ンデンサ基板10を形成することから、従来のような余
分なスペースを削減でき、上記コンデンサ基板10の電
極12方向における寸法を小さくでき、それだけ部品を
小型化できるとともに、マザー基板13から製造するコ
ンデンサ基板10の取り個数を増大でき、ひいては部品
コストを低減できる。
As described above, according to the present embodiment, the preliminary test is performed for each production lot of the mother substrate 13 so that
A cut dimension W for obtaining a desired capacitance value is set, and the mother board 13 is cut along the dimension W to form a large number of capacitor boards 10. Therefore, it is only necessary to set the cut dimension W by a preliminary test. A large number of capacitor substrates 10 having the same capacitance value can be manufactured, so that the conventional trimming operation can be omitted, and the productivity can be improved accordingly. Also,
In the present embodiment, since the capacitor substrate 10 is formed by cutting the electrode 15 of the mother substrate 13, extra space as in the related art can be reduced, and the dimension of the capacitor substrate 10 in the direction of the electrode 12 can be reduced. The components can be miniaturized, the number of capacitor substrates 10 manufactured from the mother substrate 13 can be increased, and the component cost can be reduced.

【0010】なお、上記実施例では、基板本体10aに
1つのコンデンサ電極12を形成した場合を例にとって
説明したが、本発明はこれに限られるものではない。図
3ないし図7はそれぞれ上記実施例の変形例を説明する
ための図であり、図中、図1と同一符号は同一又は相当
部分を示す。図3(a)に示すものは、マザー基板13
の下面に全面電極を形成するとともに、上面に電極幅の
異なる2つの電極16a,16bを形成し、この各電極
16a,16bの目標容量値が得られるカット寸法Wを
設定することによって、2連のコンデンサ基板を形成す
るようにした例である。また、図3(b)に示すもの
は、マザー基板13に電極幅の異なる3つの電極17
a,17b,17cを形成し、各電極17a〜17cの
カット寸法Wを設定して3連のコンデンサ基板を形成す
るようにした例である。
In the above embodiment, the case where one capacitor electrode 12 is formed on the substrate body 10a has been described as an example, but the present invention is not limited to this. FIGS. 3 to 7 are views for explaining a modification of the above embodiment. In the drawings, the same reference numerals as those in FIG. 1 denote the same or corresponding parts. FIG. 3A shows the mother substrate 13.
By forming a full-surface electrode on the lower surface of the substrate, forming two electrodes 16a and 16b having different electrode widths on the upper surface, and setting a cut dimension W for obtaining a target capacitance value of each of the electrodes 16a and 16b, This is an example in which a capacitor substrate is formed. FIG. 3B shows three electrodes 17 having different electrode widths on the mother substrate 13.
This is an example in which a, 17b, and 17c are formed, and the cut dimension W of each of the electrodes 17a to 17c is set to form a triple capacitor substrate.

【0011】図4(a)及び図4(b)に示すものは、
マザー基板13の下面中央部に共通電極18を形成する
とともに、上面に一対の電極19a,19bを形成し、
各電極のカット寸法Wを設定することによってコンデン
サ基板を形成するようにした例である。また、図5
(a)及び図5(b)に示すものは、マザー基板13の
下面両端部,及び中央部にそれぞれ間をあけて電極20
a,20b,20cを形成し、上面の中央部,及び上記
電極20a〜20cの隙間を臨む部分に電極21a,2
1b,21cを形成してコンデンサ基板を構成した例で
ある。
FIG. 4 (a) and FIG. 4 (b)
A common electrode 18 is formed in the center of the lower surface of the mother substrate 13, and a pair of electrodes 19a and 19b are formed on the upper surface.
This is an example in which a capacitor substrate is formed by setting a cut dimension W of each electrode. FIG.
5 (a) and FIG. 5 (b) show the electrodes 20 at both ends and the center of the lower surface of the mother substrate 13 with spaces between them.
a, 20b, 20c are formed, and the electrodes 21a, 2c are formed at the center of the upper surface and at the portion facing the gap between the electrodes 20a to 20c.
This is an example of forming a capacitor substrate by forming 1b and 21c.

【0012】図6(a)及び図6(b)に示すものは、
マザー基板13の下面両端部に電極22a,22bを形
成し、上面の両端部,及び中央部に電極23a,23
b,23cを形成し、この各電極23a〜23c間でギ
ャップ容量をとるようにした例である。
FIG. 6 (a) and FIG. 6 (b)
Electrodes 22a and 22b are formed at both ends of the lower surface of the mother substrate 13, and electrodes 23a and 23b are formed at both ends and the center of the upper surface.
This is an example in which b and 23c are formed and a gap capacitance is formed between the electrodes 23a to 23c.

【0013】さらに、図7(a)及び図7(b)に示す
ものは、それぞれマザー基板13にのこ歯状のあるいは
螺旋状のギャップtが形成された電極24,電極25を
形成した例であり、上記いずれの変形例においても、狙
いとする容量値が得られるカット寸法Wを設定するだけ
で、同一の容量値からなる多数のコンデンサ基板を製造
でき、上記実施例と同様の効果が得られる。
FIGS. 7A and 7B show an example in which a saw-tooth or spiral gap t is formed on a mother substrate 13 to form an electrode 24 and an electrode 25, respectively. In any of the above-described modifications, a large number of capacitor substrates having the same capacitance value can be manufactured only by setting the cut dimension W at which a target capacitance value is obtained, and the same effect as in the above-described embodiment can be obtained. can get.

【0014】図8に示すものは、マザー基板13に直線
状の電極26,及び螺旋状の電極27を形成し、これに
よりコイル基板を形成するようにした例である。この例
の場合も、狙いとするインダクタンス値が得られるカッ
ト寸法Wを設定することにより上記実施例と同様の効果
が得られる。
FIG. 8 shows an example in which a linear electrode 26 and a spiral electrode 27 are formed on a mother substrate 13, thereby forming a coil substrate. Also in the case of this example, the same effect as in the above-described embodiment can be obtained by setting the cut dimension W at which a desired inductance value is obtained.

【0015】図9ないし図12は、請求項2,3の発明
に係る誘電体フィルタの製造方法を説明するための図で
ある。図において、30は本実施例の誘電体フィルタで
あり、これは3段の誘電体同軸共振器R1,R2,R3
を並列配置し、各共振器R1〜R3を結合基板31を介
して容量結合するとともに、図示していない金属ケース
内に収容して構成されている。上記誘電体同軸共振器R
1〜R3は、直方体状の誘電体ブロック32に貫通孔3
3を形成し、該貫通孔33の内周面,及び上記誘電体ブ
ロック32の開放側端面32aを除く外表面に電極膜3
4を形成してなり、上記貫通孔33内には結合端子35
が圧入されている。また、上記結合基板31の下面の両
端部には入出力電極36,36が形成されており、該各
電極36には入出力端子37が接続されている。また、
上記結合基板31の下面の中央部にはコンデンサ電極3
8が形成されており、該電極38には上記誘電体共振器
R2の結合端子35が接続されている。さらに、上記結
合基板31の上面の両端部には上記コンデンサ電極38
にその一部が重なるよう一対のコンデンサ電極39,4
0が形成されており、この各電極39,40には上記誘
電体共振器R1,R3の結合端子35が接続されてい
る。これにより、各誘電体共振器R1〜R3同士が容量
C2,C3で結合され、かつ外部回路とも容量C1,C
4で結合されたフィルタ30が構成されている。
FIGS. 9 to 12 are views for explaining a method of manufacturing a dielectric filter according to the second and third aspects of the present invention. In the figure, reference numeral 30 denotes a dielectric filter of the present embodiment, which is a three-stage dielectric coaxial resonator R1, R2, R3.
Are arranged in parallel, the resonators R1 to R3 are capacitively coupled via a coupling substrate 31, and are housed in a metal case (not shown). The dielectric coaxial resonator R
1 to R3 are formed in the dielectric block 32 having a rectangular parallelepiped shape.
The electrode film 3 is formed on the inner peripheral surface of the through hole 33 and on the outer surface of the dielectric block 32 except for the open end surface 32a.
4 are formed, and the coupling terminal 35 is provided in the through hole 33.
Is press-fitted. Further, input / output electrodes 36 are formed on both ends of the lower surface of the coupling substrate 31, and input / output terminals 37 are connected to the respective electrodes 36. Also,
The center of the lower surface of the coupling substrate 31 has a capacitor electrode 3
The coupling terminal 35 of the dielectric resonator R2 is connected to the electrode 38. Further, the capacitor electrodes 38 are provided at both ends of the upper surface of the coupling substrate 31.
And a pair of capacitor electrodes 39, 4
0 is formed, and the coupling terminals 35 of the dielectric resonators R1 and R3 are connected to the electrodes 39 and 40, respectively. As a result, the dielectric resonators R1 to R3 are coupled to each other by the capacitors C2 and C3, and the external circuits are connected to the capacitors C1 and C3.
4 form a filter 30 combined.

【0016】そして、上記結合基板31は、図12に示
すように、マザー基板41の両主面に上記各電極36,
38〜40に対応する電極をパターン形成し、この各電
極36,38〜40の目標容量値が得られるカット寸法
Wを設定し、この寸法Wのカット線Aに沿って上記マザ
ー基板41を切断して形成されたものであり、基本的な
製造方法は上記実施例と同様である。
Then, as shown in FIG. 12, the coupling substrate 31 has the electrodes 36,
Electrodes corresponding to 38 to 40 are pattern-formed, a cut dimension W for obtaining a target capacitance value of each of the electrodes 36 and 38 to 40 is set, and the mother substrate 41 is cut along a cut line A of this dimension W. The basic manufacturing method is the same as in the above embodiment.

【0017】本実施例の誘電体フィルタ30によれば、
マザー基板41に形成された各電極36,38〜40の
目標容量値が得られるカット寸法Wを設定し、この寸法
Wのカット線Aに沿って切断し、これにより結合基板3
1を形成したので、上記カット寸法Wを設定するだけで
同一の容量値からなる多数の結合基板31を製造でき、
該基板31の設計を容易にでき、上記実施例と同様の効
果が得られる。また、上記結合基板31の幅方向の寸法
を小さくでき、その分だけフィルタ30全体を小型化で
き、この点からも上記実施例と同様の効果が得られる。
According to the dielectric filter 30 of this embodiment,
A cut dimension W for obtaining a target capacitance value of each of the electrodes 36, 38 to 40 formed on the mother substrate 41 is set, and cut along the cut line A of this dimension W.
1, a large number of coupling substrates 31 having the same capacitance value can be manufactured only by setting the cut dimension W.
The design of the substrate 31 can be facilitated, and the same effects as in the above embodiment can be obtained. Further, the size of the coupling substrate 31 in the width direction can be reduced, and the filter 30 as a whole can be reduced in size accordingly, and the same effect as in the above embodiment can be obtained from this point.

【0018】図13ないし図15は上記実施例の他の例
を示す図であり、これは有極容量を付加してなる誘電体
フィルタに適用した例である。図中、図9ないし図12
と同一符号は同一又は相当部分を示す。この誘電体フィ
ルタ45は、誘電体同軸共振器R1〜R3に結合基板4
6を配設してなり、基本的な構造は上記実施例と同様で
ある。そして、上記結合基板46上面の中央部,及び両
端部にはコンデンサ電極47a,47b,47cが形成
されており、この各電極47a〜47cのギャップ間で
結合容量C2,C3が形成されている。また上記結合基
板46の下面の両端部には入出力電極48,48が形成
されており、この各電極48と上記両コンデンサ電極4
7a,47cとで外部結合容量C1,C4が形成されて
いる。そして、上記結合基板46の下面中央部には有極
電極49が形成されており、該有極電極49と上記コン
デンサ電極47bとで有極容量C5が形成されている。
そして、上記結合基板46は、図15に示すように、マ
ザー基板41の両主面に上記各電極47〜49に対応す
る電極をパターンを形成し、この各電極47〜49の目
標容量値が得られるカット寸法Wを設定し、この寸法W
のカット線Aに沿って切断することによって製造された
ものである。
FIGS. 13 to 15 show another example of the above embodiment, in which the present invention is applied to a dielectric filter to which a polar capacitance is added. 9 to 12 in the drawings.
The same reference numerals indicate the same or corresponding parts. The dielectric filter 45 includes a coupling substrate 4 and dielectric coaxial resonators R1 to R3.
6 and the basic structure is the same as in the above embodiment. Capacitor electrodes 47a, 47b, 47c are formed at the center and both ends of the upper surface of the coupling substrate 46, and coupling capacitances C2, C3 are formed between gaps of the electrodes 47a to 47c. Input / output electrodes 48, 48 are formed at both ends of the lower surface of the coupling substrate 46.
External coupling capacitors C1 and C4 are formed by 7a and 47c. A polar electrode 49 is formed in the center of the lower surface of the coupling substrate 46, and a polar capacitance C5 is formed by the polar electrode 49 and the capacitor electrode 47b.
Then, as shown in FIG. 15, the coupling substrate 46 has a pattern in which electrodes corresponding to the electrodes 47 to 49 are formed on both main surfaces of the mother substrate 41, and the target capacitance value of each of the electrodes 47 to 49 is The cut size W to be obtained is set, and this size W
Is manufactured by cutting along the cut line A.

【0019】上記誘電体フィルタ45によれば、マザー
基板41の各電極47〜49の目標容量値が得られるカ
ット寸法Wを設定し、この寸法Wごとに切断して結合基
板46を形成したので、上記実施例と同様の効果が得ら
れる。また、結合基板46に有極電極49を形成し、こ
れにより有極容量C5を得るようにしたので、部品点数
を削減でき、コストを低減できる。これは従来の誘電体
フィルタにおける有極容量は、結合基板上に別途チップ
コンデンサを配設しており、これを不要にできるもので
ある。
According to the dielectric filter 45, the cut size W at which the target capacitance value of each of the electrodes 47 to 49 of the mother substrate 41 is obtained is set, and the cut substrate is cut for each size W to form the coupling substrate 46. The same effects as those of the above embodiment can be obtained. In addition, since the polar electrode 49 is formed on the coupling substrate 46 to obtain the polar capacitance C5, the number of components can be reduced and the cost can be reduced. This is because the polarized capacitance in the conventional dielectric filter is such that a chip capacitor is separately provided on the coupling substrate, which can be eliminated.

【0020】[0020]

【発明の効果】以上のように請求項1の発明に係るリア
クタンス基板の製造方法によれば、マザー基板の製造ロ
ット毎に先行試験を行い、この先行試験から目標とする
リアクタンス値に対応したカット寸法を設定したので、
また請求項2,3の発明に係る誘電体フィルタの製造方
法によれば、上記同様にマザー基板の製造ロット毎に先
行試験を行なうことによりカット寸法を設定し、これに
より製造された基板を用いたので、従来のトリミング作
業による電極調整を不要にして生産性を向上できるとと
もに、小型化できる効果がある。
As described above, according to the method of manufacturing a reactance substrate according to the first aspect of the present invention, a pre-test is performed for each production lot of a mother substrate, and a cut corresponding to a target reactance value is obtained from the pre-test. Now that the dimensions have been set,
According to the method of manufacturing a dielectric filter according to the second and third aspects of the present invention, a cut size is set by performing a preliminary test for each mother substrate manufacturing lot in the same manner as described above, and the substrate manufactured thereby is used. Therefore, there is an effect that the productivity can be improved by eliminating the need for the conventional electrode adjustment by the trimming operation, and the size can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1の発明に係るリアクタンス基板の製造
方法を説明するためのマザー基板を示す平面図である。
FIG. 1 is a plan view showing a mother substrate for describing a method of manufacturing a reactance substrate according to the first embodiment of the present invention.

【図2】上記実施例のコンデンサ基板を示す斜視図であ
る。
FIG. 2 is a perspective view showing the capacitor substrate of the embodiment.

【図3】上記実施例の変形例を示すマザー基板の平面図
である。
FIG. 3 is a plan view of a mother substrate showing a modification of the above embodiment.

【図4】上記実施例の変形例を示すマザー基板の図であ
る。
FIG. 4 is a view of a mother board showing a modification of the above embodiment.

【図5】上記実施例の変形例を示すマザー基板の図であ
る。
FIG. 5 is a view of a mother substrate showing a modification of the above embodiment.

【図6】上記実施例の変形例を示すマザー基板の図であ
る。
FIG. 6 is a view of a mother substrate showing a modification of the above embodiment.

【図7】上記実施例の変形例を示すマザー基板の平面図
である。
FIG. 7 is a plan view of a mother substrate showing a modification of the above embodiment.

【図8】上記実施例の他の例によるコイル基板を示す平
面図である。
FIG. 8 is a plan view showing a coil substrate according to another example of the embodiment.

【図9】請求項2,3の発明に係る誘電体フィルタの製
造方法を説明するための一部断面平面図である。
FIG. 9 is a partial cross-sectional plan view for explaining a method for manufacturing a dielectric filter according to the second and third aspects of the present invention.

【図10】上記実施例の誘電体フィルタの正面図であ
る。
FIG. 10 is a front view of the dielectric filter of the above embodiment.

【図11】上記実施例の誘電体フィルタの等価回路図で
ある。
FIG. 11 is an equivalent circuit diagram of the dielectric filter of the embodiment.

【図12】上記実施例のマザー基板を示す平面図であ
る。
FIG. 12 is a plan view showing a mother substrate of the embodiment.

【図13】上記実施例の他の例による有極容量を付加し
てなる誘電体フィルタの正面図である。
FIG. 13 is a front view of a dielectric filter to which a polar capacitance is added according to another example of the above embodiment.

【図14】上記他の例の誘電体フィルタの等価回路図で
ある。
FIG. 14 is an equivalent circuit diagram of the dielectric filter of another example.

【図15】上記他の例のマザー基板を示す平面図であ
る。
FIG. 15 is a plan view showing a mother board of another example.

【図16】従来のマザー基板を示す平面図である。FIG. 16 is a plan view showing a conventional mother substrate.

【図17】従来のコンデンサ基板を示す斜視図である。FIG. 17 is a perspective view showing a conventional capacitor substrate.

【図18】従来の誘電体フィルタを示す平面図である。FIG. 18 is a plan view showing a conventional dielectric filter.

【図19】従来の結合基板の正面図である。FIG. 19 is a front view of a conventional coupling substrate.

【符号の説明】[Explanation of symbols]

10 コンデンサ基板(リアクタンス基板) 13,41 マザー基板 14〜27 電極 30,45 誘電体フィルタ 31,46 結合基板 W カット寸法 R1〜R3 誘電体共振器 Reference Signs List 10 capacitor substrate (reactance substrate) 13, 41 mother substrate 14 to 27 electrode 30, 45 dielectric filter 31, 46 coupling substrate W cut dimension R1 to R3 dielectric resonator

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−102217(JP,A) 特開 平2−87801(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01G 4/00 - 4/40 H01G 13/00 - 13/06 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-63-102217 (JP, A) JP-A-2-87801 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01G 4/00-4/40 H01G 13/00-13/06

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 マザー基板に帯状の電極を形成する電極
形成工程と、上記マザー基板の製造ロット毎に該マザー
基板を所定の寸法に切断して先行試験基板を形成し、該
切断寸法と先行試験基板のリアクタンス値とから目標と
するリアクタンス値となる切断寸法を算出し、該算出し
た寸法をカット寸法として設定する先行試験工程と、該
カット寸法毎に上記マザー基板を切断する切断工程とを
備えたことを特徴とするリアクタンス基板の製造方法。
An electrode forming step of forming a strip-shaped electrode on the mother substrate; and forming the mother substrate for each production lot of the mother substrate.
The board is cut to a predetermined size to form a pre-test board, and the
From the cutting dimensions and the reactance value of the preceding test board,
The cut dimension that is the reactance value to be calculated is calculated, and the calculated
And a cutting step of cutting the mother substrate for each of the cut dimensions.
【請求項2】 マザー基板に帯状の電極を形成する電極
形成工程と、上記マザー基板の製造ロット毎に該マザー
基板を所定の寸法に切断して先行試験基板を形成し、該
切断寸法と先行試験基板のリアクタンス値とから目標と
するリアクタンス値となる切断寸法を算出し、該算出し
た寸法をカット寸法として設定する先行試験工程と、該
カット寸法毎に上記マザー基板を切断する切断工程とを
備え、これにより製造されたリアクタンス基板を用いる
ことを特徴とする誘電体フィルタの製造方法。
2. An electrode forming step of forming a strip-shaped electrode on a mother substrate;
The board is cut to a predetermined size to form a pre-test board, and the
From the cutting dimensions and the reactance value of the preceding test board,
The cut dimension that is the reactance value to be calculated is calculated, and the calculated
A method for producing a dielectric filter, comprising: a preliminary test step of setting a measured dimension as a cut dimension; and a cutting step of cutting the mother substrate for each of the cut dimensions, and using a reactance substrate produced thereby. .
【請求項3】 複数の誘電体共振器に結合基板を配設
し、該結合基板に上記共振器同士を容量結合させる容量
電極を形成してなる誘電体フィルタの製造方法におい
て、マザー基板に帯状の電極を形成する電極形成工程
と、上記マザー基板の製造ロット毎に該マザー基板を所
定の寸法に切断して先行試験基板を形成し、該切断寸法
と先行試験基板の容量値とから目標とする容量値となる
切断寸法を算出し、該算出した寸法をカット寸法として
設定する先行試験工程と、該カット寸法毎に上記マザー
基板を切断する切断工程とを備え、これにより製造され
た容量基板を上記結合基板として用いることを特徴とす
る誘電体フィルタの製造方法。
3. A method of manufacturing a dielectric filter, comprising: providing a coupling substrate on a plurality of dielectric resonators; and forming a capacitive electrode for capacitively coupling the resonators on the coupling substrate. An electrode forming step of forming the above-mentioned electrodes, and providing the mother substrate for each production lot of the mother substrate.
Cut to a predetermined size to form a pre-test board, and
And the capacitance value of the preceding test board
Calculate the cutting dimensions and use the calculated dimensions as the cutting dimensions
A method for manufacturing a dielectric filter, comprising: a preceding test step for setting ; and a cutting step for cutting the mother substrate for each of the cut dimensions, and using the capacitor substrate manufactured by this as the coupling substrate.
JP03302381A 1991-10-21 1991-10-21 Method for manufacturing reactance substrate and method for manufacturing dielectric filter Expired - Lifetime JP3116473B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03302381A JP3116473B2 (en) 1991-10-21 1991-10-21 Method for manufacturing reactance substrate and method for manufacturing dielectric filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03302381A JP3116473B2 (en) 1991-10-21 1991-10-21 Method for manufacturing reactance substrate and method for manufacturing dielectric filter

Publications (2)

Publication Number Publication Date
JPH05114533A JPH05114533A (en) 1993-05-07
JP3116473B2 true JP3116473B2 (en) 2000-12-11

Family

ID=17908224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03302381A Expired - Lifetime JP3116473B2 (en) 1991-10-21 1991-10-21 Method for manufacturing reactance substrate and method for manufacturing dielectric filter

Country Status (1)

Country Link
JP (1) JP3116473B2 (en)

Also Published As

Publication number Publication date
JPH05114533A (en) 1993-05-07

Similar Documents

Publication Publication Date Title
JPH0481885B2 (en)
US4013982A (en) Piezoelectric crystal unit
CA2228321A1 (en) Multilayer microelectronic circuit with trimmable capacitors
JP3116473B2 (en) Method for manufacturing reactance substrate and method for manufacturing dielectric filter
US20030052748A1 (en) High frequency circuit component
JP3147834B2 (en) Manufacturing method of piezoelectric resonator
US4156214A (en) Multipole resonator
JPS63193602A (en) Method for determining circuit pattern
JP2780166B2 (en) Stripline filter bandwidth adjustment method
JPH05347528A (en) Substrate lc filter
JPH04213208A (en) Lc resonator
JPH1022702A (en) Dielectric filter and manufacture therefor
JPH0744083Y2 (en) Dielectric filter
JPH08274508A (en) Dielectric filter and manufacture of the same
JP3083451B2 (en) Adjustment capacitor
JPH05114804A (en) High frequency filter
JP2557081Y2 (en) Micro stripline filter
JP2577767Y2 (en) Stripline filter
JP2884879B2 (en) Resonator
JPH0832308A (en) Dielectric filter and characteristic adjustment method therefor
JPH06343014A (en) Production of piezoelectric filter
JPH0794921A (en) Dielectric coaxial resonator
JPH06140807A (en) Dielectric filter
JP2000004105A (en) Dielectric filter
JPH0211162B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071006

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081006

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 12