JP3116440B2 - Signal transmission circuit - Google Patents

Signal transmission circuit

Info

Publication number
JP3116440B2
JP3116440B2 JP03209062A JP20906291A JP3116440B2 JP 3116440 B2 JP3116440 B2 JP 3116440B2 JP 03209062 A JP03209062 A JP 03209062A JP 20906291 A JP20906291 A JP 20906291A JP 3116440 B2 JP3116440 B2 JP 3116440B2
Authority
JP
Japan
Prior art keywords
circuit
potential
driver
driver circuits
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03209062A
Other languages
Japanese (ja)
Other versions
JPH0514367A (en
Inventor
章夫 車
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03209062A priority Critical patent/JP3116440B2/en
Publication of JPH0514367A publication Critical patent/JPH0514367A/en
Application granted granted Critical
Publication of JP3116440B2 publication Critical patent/JP3116440B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は信号伝達回路に関し、特
に複数のドライバ回路からの出力信号をディジーチェー
ン接続の信号線を介してワイヤードオアし、レシーバ回
路に入力する信号伝達回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal transmission circuit, and more particularly to a signal transmission circuit in which output signals from a plurality of driver circuits are wired-ORed through daisy-chained signal lines and input to a receiver circuit.

【0002】[0002]

【従来の技術】従来、この種の信号伝達回路は、個々の
ドライバ回路のスイッチ回路に、一例としてオープンコ
レクタ出力TTL回路が使用され、ディジーチェーン接
続の信号線を介してワイヤードオアされ、レシーバ回路
に入力する構成の信号伝達回路となっていた。
2. Description of the Related Art Conventionally, as a signal transmission circuit of this type, an open collector output TTL circuit is used as a switch circuit of an individual driver circuit, for example, and wired OR through a daisy chain connection signal line. Signal transmission circuit.

【0003】[0003]

【発明が解決しようとする課題】上述した従来の信号伝
達回路では、個々のドライバ回路の出力はスイッチ回路
のみで構成されているので、ディジーチェーン接続の信
号線を介してワイヤードオアした場合、ドライバ回路の
出力は、すべてのスイッチ回路(ドライバ回路)がオフ
か、又はそれ以外かの二通りの状態判別しかできず、何
個のドライバ回路がオンになっているかを判定できない
という欠点がある。
In the above-described conventional signal transmission circuit, the output of each driver circuit is constituted only by a switch circuit. Therefore, when a wired OR operation is performed through a daisy chain connection signal line, the driver is not driven. The output of the circuit has a drawback that all switch circuits (driver circuits) can be turned off or only the other two states can be determined, and it is not possible to determine how many driver circuits are on.

【0004】[0004]

【課題を解決するための手段】本発明の信号伝達回路
は、各々が伝達すべき信号に応じて第1の抵抗器の一端
を第1の基準電位に接続する手段を有する複数のドライ
バ回路と、これら複数のドライバ回路をディジーチェー
ン接続し前記各第1の抵抗器の他端からの出力信号をワ
ーヤードオアする信号線と、一端が第2の基準電位に接
続された第2の抵抗器の他端と前記信号線との接続点の
電位を検出する手段を有するレシーバ回路とを備える信
号伝達回路において、前記複数のドライバ回路の各各の
前記第1の抵抗器が、該当するドライバ回路の重み付け
に応じた抵抗値を有している。
A signal transmission circuit according to the present invention includes a plurality of driver circuits each having means for connecting one end of a first resistor to a first reference potential in accordance with a signal to be transmitted. A signal line for daisy-chaining the plurality of driver circuits and word-ORing the output signal from the other end of each of the first resistors, and a second resistor having one end connected to the second reference potential. Shin Ru and a receiver circuit having means for detecting the potential at the junction end and said signal line
In the signal transmission circuit, each of the plurality of driver circuits
The first resistor is used for weighting a corresponding driver circuit.
Has a resistance value corresponding to

【0005】また、上記構成において、前記レシーバ回
路の前記接続点の電位を検出する手段が、それぞれ異な
る所定の電圧値の基準電位と前記接続点の電位とを比較
し結果を出力する複数の比較器から成る構成とすること
ができる
In the above configuration, the means for detecting the potential of the connection point of the receiver circuit may include a plurality of comparison circuits for comparing a reference potential of a different predetermined voltage value with a potential of the connection point and outputting a result. It can be configured as a container .

【0006】[0006]

【実施例】次に、本発明について図面を参照して説明す
る。
Next, the present invention will be described with reference to the drawings.

【0007】図1は本発明の第1の実施例の回路図であ
る。それぞれの出力がディジーチェーン接続の信号線2
に接続されたドライバ回路1−1,1−2,…,1−n
において、スイッチ回路11−1,11−2,…,11
−nは制御回路13−1,13−2,…,13−nから
の信号によりディジーチェーン接続の信号線2に一端が
接続された抵抗器12−1,12−2,…,12−nの
他端を第1の基準電位である大地電位に接続する。レシ
ーバ回路3において、比較器34−1は、一端が基準電
圧値Vref2の第2の基準電位32に接続された抵抗器3
1の他端と、ディジーチェーン接続の信号線2との接続
点35の電位を、第3の基準電位33−1の基準電圧値
Vref3と比較照合する。
FIG. 1 is a circuit diagram of a first embodiment of the present invention. Each output is daisy chain connected signal line 2
, 1-2,..., 1-n connected to
, The switch circuits 11-1, 11-2,.
-N control circuit 13-1, ..., the 13-n signal from the resistor one end to the signal line 2 of the daisy chain connection is connected anti vessels 12-1, 12-2, ..., 12- The other end of n is connected to the ground potential which is the first reference potential. In the receiver circuit 3, comparator 34-1, resistor vessel 3 having one end connected to the second reference potential 32 of the reference voltage value Vref2
The potential of the connection point 35 between the other end of the signal line 1 and the daisy chain connection signal line 2 is compared with the reference voltage value Vref3 of the third reference potential 33-1.

【0008】ここで、上記構成において、同時オン状態
のドライバ回路の数を検出する原理を説明する。説明を
簡単にするために、ドライバ回路に重み付けがない場
合、すなわち各抵抗器12−1,12−2,…,12−
nの抵抗値がすべて同一のr1である場合を例に説明す
る。なお、抵抗器31の抵抗値はr2 であるとする。
、各ドライバ回路1−1,1−2,…,1−n内のス
イッチ回路11−1,11−2,…,11−nの内、オ
ン状態の数をm(m≦n)とし、オン状態のスイッチ回
路の電圧降下を無視すると、レシーバ回路3の接続点3
5の電位(比較器34−1の入力電位)は、r1 ・Vre
f2/(r1 +mr2 )となる。従って、第3の基準電位
33−1の基準電圧値Vref3を適当に選ぶことにより、
オン状態のドライバ回路の数mを検出することが可能と
なる。
Here, in the above configuration, the simultaneous ON state is set.
The principle of detecting the number of driver circuits will be described. Description
For simplicity, if the driver circuit has no weight
, That is, each of the resistors 12-1, 12-2,.
The case where all the resistance values of n are the same r1 will be described as an example.
You. It is assumed that the resistance value of the resistor 31 is r2.
Now, the driver circuits 1-1 and 1-2, ..., 1-n in the switching circuits 11-1 and 11-2, ..., of the 11-n, the number of on-state and m (m ≦ n) Ignoring the voltage drop of the switch circuit in the ON state, the connection point 3 of the receiver circuit 3
5 (input potential of the comparator 34-1) is r1.Vre
f2 / (r1 + mr2). Therefore, by appropriately selecting the reference voltage value Vref3 of the third reference potential 33-1,
It is possible to detect the number m of driver circuits in the ON state.

【0009】ところで、本発明の特徴は、ドライバ回路
に重み付けをし、その重み付けに応じた数のドライバ回
路が同時にオン状態になっているかを検出可能としたこ
とにある。そのため、各ドライバ回路1−1,1−2,
…,1−nの抵抗器12−1,12−2,…,12−n
の抵抗値をそれぞれ、重み付けに応じた値としている。
例えば、ドライバ回路1−1,1−2の重みを1とし、
ドライバ回路1−3,…,1−nの重みを1/2とする
と、抵抗器12−1,12−2の抵抗値をr1とし、抵
抗器12−3,…,12−nの抵抗値を2r1 としてい
る。
The feature of the present invention is that the driver circuit
The number of driver rounds according to the weight.
Can be detected at the same time if the road is on.
And there. Therefore, each of the driver circuits 1-1, 1-2,
, 1-n resistors 12-1, 12-2, ..., 12-n
Are respectively set to values corresponding to the weights.
For example, when the weights of the driver circuits 1-1 and 1-2 are set to 1,
The weights of the driver circuits 1-3,..., 1-n are halved.
And the resistance values of the resistors 12-1 and 12-2 as r1,
The resistance values of the arresters 12-3,..., 12-n are 2r1.
You.

【0010】この構成において、ドライバ回路1−1又
は1−2のいずれかのみがオン状態であれば、レシーバ
回路3の接続点35の電位はr1 ・Vref2/(r1 +r
2 )となる。また、ドライバ回路1−3,…,1−nの
うちのいずれか1つのみオン状態の場合と、いずれか2
つのみオン状態の場合との接続点35の電位はそれぞ
れ、r1 ・Vref2/(r1 +r2 /2)、r1 ・Vref2
/(r1 +r2 )となる。従って、第3の基準電位33
−1の基準電圧値Vref3を適当に選ぶことにより、ドラ
イバ回路1−1,1−2はいずれか1つのみでもオン状
態を検出し、ドラ イバ回路1−3,…,1−nはいずれ
か2つ以上のオン状態を検出することが可能となる。
In this configuration, the driver circuit 1-1 or
Is the receiver if only one of 1-2 is on
The potential of the connection point 35 of the circuit 3 is r1.Vref2 / (r1 + r
2) Also, the driver circuits 1-3,.
If only one of them is on,
The potential of the connection point 35 with the case of only one
R1 · Vref2 / (r1 + r2 / 2), r1 · Vref2
/ (R1 + r2). Therefore, the third reference potential 33
By properly selecting the reference voltage value Vref3 of −1,
Either one of the inverter circuits 1-1 and 1-2 is ON.
To detect the state, driver circuit 1-3, ..., 1-n is any
One or more ON states can be detected.

【0011】なお、上述の説明においては、ドライバ回
路の重み付けの組合わせを2組の場合について説明した
が、抵抗器12−1,12−2,…,12−nの抵抗値
を適当に組合わせることにより、重み付けの組合わせ数
を1〜nの任意の組とすることができる。
In the above description, the driver circuit
Two combinations of road weights have been described.
Are the resistance values of the resistors 12-1, 12-2, ..., 12-n.
By appropriately combining the number of weighted combinations
Can be any set of 1 to n.

【0012】 図2は本発明の第2の実施例の回路図であ
る。図2が図1と異なる点は、各ドライバ回路1−1,
1−2,…,1−nの第1の基準電位14−1,14−
2,…,14−nは大地電位でなく基準電圧値Vref1の
基準電位であり、レシーバ回路3の第2の基準電位が大
地電位であることにある。
FIG . 2 is a circuit diagram of a second embodiment of the present invention. FIG. 2 differs from FIG. 1 in that each driver circuit 1-1,
1-2,..., 1-n first reference potentials 14-1, 14-
2,..., 14-n are not ground potentials but reference potentials of the reference voltage value Vref1, and the second reference potential of the receiver circuit 3 is the ground potential.

【0013】 この構成において、同時オン状態のドライ
バ回路の数を検出する原理を説明する。説明を簡単にす
るために、ドライバ回路に重み付けがない場合、すなわ
ち各抵抗器12−1,12−2,…,12−nの抵抗値
がすべて同一のr1 である場合を例に説明する。なお、
抵抗器31の抵抗値はr2 であるとする。今、ドライバ
回路1−1,1−2,…,1−nの内、オン状態の数を
m(m≦n)とし、オン状態のスイッチ回路の電圧降下
を無視すると、レシーバ回路3の接続点35の電位は、
mr2 ・Vref1/(r1 +mr2 )となる。従って、第
3の基準電位33−1の基準電圧値Vref3を適当に選ぶ
ことにより、オン状態のドライバ回路の数mを検出する
ことが可能となる。
[0013] In this configuration, in the simultaneous ON state,
The principle of detecting the number of circuit circuits will be described. Simplify explanation
Therefore, if the driver circuit has no weight,
The resistance value of each of the resistors 12-1, 12-2, ..., 12-n
Are all the same r1. In addition,
It is assumed that the resistance value of the resistor 31 is r2. When the number of ON states among the driver circuits 1-1, 1-2,... The potential at point 35 is
mr2 · Vref1 / (r1 + mr2). Therefore, by appropriately selecting the reference voltage value Vref3 of the third reference potential 33-1, it is possible to detect the number m of the driver circuits in the ON state.

【0014】[0014] この構成において、本発明の特徴である、In this configuration, the feature of the present invention is:
各ドライバ回路に重み付けをし、その抵抗値を重み付けWeight each driver circuit and weight its resistance
に応じた値に設定した場合の動作を説明する。例えば、The operation in the case where the value is set according to the following will be described. For example,
上述の第1の実施例と同様に、ドライバ回路1−1,1As in the first embodiment, the driver circuits 1-1, 1
−2の重みを1とし、ドライバ回路1−3,…,1−n, 1-n, and the driver circuits 1-3,..., 1-n
の重みを1/2とすると、抵抗器12−1,12−2のIf the weight of the resistors 12-1 and 12-2 is 1/2,
抵抗値をr1 とし、抵抗器12−3,…,12−nの抵Let the resistance value be r1, and connect the resistors 12-3,.
抗値を2r1 とする。Let the resistance value be 2r1.

【0015】[0015] ドライバ回路1−1又は1−2のいずれかEither driver circuit 1-1 or 1-2
のみがオン状態であれば、レシーバ回路3の接続点35If only the ON state, the connection point 35 of the receiver circuit 3
の電位は、r2 ・Vref1/(r1 +r2 )となる。まIs r2.Vref1 / (r1 + r2). Ma
た、ドライバ回路1−3,…,1−nのうちのいずれかOne of the driver circuits 1-3, ..., 1-n
1つのみオン状態の場合と、いずれか2つのみオン状態Only one is on, and only two are on
の場合との接続点35の電位はそれぞれ、r2 ・Vref1And the potential at the connection point 35 is r2.Vref1
/(2r1 +r2 )、r2 ・Vref1/(r1 +r2 )と/ (2r1 + r2), r2.Vref1 / (r1 + r2)
なる。従って、第3の基準電位33−1の基準電圧値VBecome. Therefore, the reference voltage value V of the third reference potential 33-1
ref3を適当に選ぶことにより、ドライバ回路1−1,1By appropriately selecting ref3, the driver circuits 1-1, 1
−2はいずれか1つのみでもオン状態を検出し、ドライ-2 detects the ON state of only one of the
バ回路1−3,…,1−nはいずれか2つ以上のオン状Each of the circuits 1-3,..., 1-n has at least two ON states.
態を検出することが可能となる。State can be detected.

【0016】[0016] なお、上述の説明においては、ドライバ回In the above description, the driver circuit
路の重み付けの組合わせを2組の場合について説明したTwo combinations of road weights have been described.
が、抵抗器12−1,12−2,…,12−nの抵抗値Are the resistance values of the resistors 12-1, 12-2, ..., 12-n.
を適当に組合わせることにより、重み付けの組合わせ数By appropriately combining the number of weighted combinations
を1〜nの任意の組とすることができる。Can be any set of 1 to n.

【0017】 図3は本発明のレシーバ回路の第3の実施
例を示す回路図である。図3のレシーバ回路30は、図
1のレシーバ回路3に、抵抗器31−1とディジーチェ
ーン接続の信号線2との接続点35の電位を第4の基準
電位33−2の基準電圧値Vref4と比較照合するための
比較器34−2を追加したものである。
FIG . 3 is a circuit diagram showing a third embodiment of the receiver circuit of the present invention. The receiver circuit 30 of FIG. 3 is different from the receiver circuit 3 of FIG. 1 in that the potential of the connection point 35 between the resistor 31-1 and the daisy-chained signal line 2 is changed to the reference voltage Vref4 of the fourth reference potential 33-2. And a comparator 34-2 for comparison and collation.

【0018】 この構成において、同時オン状態のドライ
バ回路の数を検出する原理を説明する。説明を簡単にす
るために、ドライバ回路に重み付けがない場合、すなわ
ち各抵抗器12−1,12−2,…,12−nの抵抗値
がすべて同一のr1 である場合を例に説明する。なお、
抵抗器31の抵抗値はr2 であるとする。今、各ドライ
バ回路1−1,1−2,…,1−n内のスイッチ回路の
内オン状態の数がそれぞれm1 ,m2 (m1 <m2 ≦
n)の場合、オン状態の電圧降下を無視すると、接続点
35の電位はそれぞれr1 ・Vref2/(r1 +m1 r
2 )、r1 ・Vref2/(r1 +m2 r2 )となる。従
て、第3,第4の基準電位33−1,33−2の基準電
圧値Vref3,Vref4を適当に選ぶことにより、オン状態
のドライバ回路の数m1 ,m2 を検出することが可能と
なり、それらに応じた制御が可能となる。
In this configuration, the dry on
The principle of detecting the number of circuit circuits will be described. Simplify explanation
Therefore, if the driver circuit has no weight,
The resistance value of each of the resistors 12-1, 12-2, ..., 12-n
Are all the same r1. In addition,
It is assumed that the resistance value of the resistor 31 is r2. Now, the number of ON states of the switch circuits in each of the driver circuits 1-1, 1-2,..., 1-n is m1, m2 (m1 <m2 ≦
For n), and ignoring the voltage drop of the ON state, the potentials of the connection points 35, r1 · Vref2 / (r1 + m1 r
2), r1.Vref2 / (r1 + m2r2) . Supporting Tsu <br/> Te, third, by selecting the fourth reference voltage of the reference potential 33-1 and 33-2 Vref3, Vref4 appropriately detects the number m1, m2 of the driver circuit in the ON state And control according to them becomes possible.

【0019】[0019] この構成において、本発明の特徴である、In this configuration, the feature of the present invention is:
各ドライバ回路に重み付けをし、その抵抗値を重み付けWeight each driver circuit and weight its resistance
に応じた値に設定した場合の動作を説明する。例えば、The operation in the case where the value is set according to the following will be described. For example,
上述の第1の実施例と同様に、ドライバ回路1−1,1As in the first embodiment, the driver circuits 1-1, 1
−2の重みを1とし、ドライバ回路1−3,…,1−n, 1-n, and the driver circuits 1-3,..., 1-n
の重みを1/2とすると、抵抗器12−1,12−2のIf the weight of the resistors 12-1 and 12-2 is 1/2,
抵抗値をr1 とし、抵抗器12−3,…,12−nの抵Let the resistance value be r1, and connect the resistors 12-3,.
抗値を2r1 とする。Let the resistance value be 2r1.

【0020】[0020] この構成において、ドライバ回路1−1,In this configuration, the driver circuits 1-1,
1−2のいずれか1つのみオン状態の場合と、両方がオ1-2, if only one is on, and both are off.
ン状態の場合とのレシーバ回路30の接続点35の電位Of the connection point 35 of the receiver circuit 30 with respect to the case of the
はそれぞれ、r1 ・Vref2/(r1 +r2 )、r1 ・VAre r1 · Vref2 / (r1 + r2), r1 · V
ref2/(r1 +2r2 )となる。また、ドライバ回路1ref2 / (r1 + 2r2). Also, the driver circuit 1
−3,…,1−nのうちのいずれか1つのみオン状態の-3,..., 1-n
場合と、いずれか2つのみオン状態の場合との接続点3Connection point 3 between the case and the case where only two of them are on
5の電位はそれぞれ、r1 ・Vref2/(r1 +r2 /5 are r1 · Vref2 / (r1 + r2 //
2)、r1 ・Vref2/(r1 +r2 )となる。従って、2), r1.Vref2 / (r1 + r2). Therefore,
第3,第4の基準電位33−1,33−2の基準電圧値Reference voltage values of third and fourth reference potentials 33-1 and 33-2
Vref3,Vref4を適当に選ぶことにより、ドライバ回路By appropriately selecting Vref3 and Vref4, the driver circuit
1−1,1−2はいずれか1つのみのオン状態と両方の1-1 and 1-2 indicate only one of the ON state and both
オン状態とをそれぞれ検出し、ドライバ回路1−3,ON state is detected respectively, and driver circuits 1-3,
…,1−nはいずれか2つ以上のオン状態を検出するこ, 1-n detect any two or more ON states
とが可能となる。It becomes possible.

【0021】 なお、上述の説明においては、ドライバ回
路の重み付けの組合わせを2組の場合について説明した
が、抵抗器12−1,12−2,…,12−nの抵抗値
を適当に組合わせることにより、重み付けの組合わせ数
を1〜nの任意の組とすることができる。また、レシー
バ回路30において、オン状態のドライバ回路の数mの
検出数を2組の場合について説明したが、抵抗器31と
ディジーチェーン接続の信号線2との接続点35の電
検出比較手段を所望する任意の数量組合わせることに
より、検出数を1〜nの任意の組とすることができる。
さらにこのレシーバ回路30は、第2の基準電位32を
大地電位とすることにより、図2のレシーバ回路3と置
き換え可能である。
In the above description, the driver circuit
Two combinations of road weights have been described.
Are the resistance values of the resistors 12-1, 12-2, ..., 12-n.
By appropriately combining the number of weighted combinations
Can be any set of 1 to n. Further, the receiver circuit 30, a case has been described in the number of detected number m of the driver circuit in the ON state of the two pairs, the resistor 31 and the collector position of the connection point 35 between the signal line 2 of the daisy-chained
The number of detections can be set to an arbitrary set of 1 to n by combining any desired number of detection comparison means.
Further, the receiver circuit 30 can be replaced with the receiver circuit 3 of FIG. 2 by setting the second reference potential 32 to the ground potential.

【0022】[0022]

【発明の効果】以上説明したように本発明は、ディジー
チェーン接続の信号線を介してワイヤードオアされた複
数のドライバ回路において、信号線に接続される抵抗器
の抵抗値をそのドライバ回路の重み付けに応じた値と
し、この抵抗器と第1の基準電位とをスイッチ回路にて
オン/オフ制御し、かつ、同一の信号線に接続されたレ
シーバ回路において、第2の基準電位に一端が接続され
る抵抗器と信号線との接続点の電位を検出することによ
り、重み付けに応じた組合せでのオン状態のドライバ回
路の数を簡単に検出することができる効果がある。
As described above, according to the present invention, in a plurality of driver circuits wired or wired via daisy-chain-connected signal lines, a resistor connected to the signal line is used.
And the value corresponding to the weight of the driver circuit.
A resistor having one end connected to the second reference potential in a receiver circuit connected to the same signal line , wherein the resistor and the first reference potential are turned on / off by a switch circuit. By detecting the potential at the connection point between the driver circuit and the signal line, there is an effect that the number of driver circuits in the ON state in a combination according to the weighting can be easily detected.

【0023】 また、レシーバ回路において、第2の基準
電位に一端が接続される抵抗器と信号線との接続点の電
位を複数の検出電位にて検出することにより、検出数を
任意の組とすることができるという効果がある。
Further , in the receiver circuit, the number of detections can be set to an arbitrary set by detecting the potential at the connection point between the resistor having one end connected to the second reference potential and the signal line with a plurality of detection potentials. There is an effect that can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.

【図3】本発明の第3の実施例を示す回路図である。FIG. 3 is a circuit diagram showing a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1−1,1−2,1−3,…,1−n ドライバ回路 2 ディジーチェーン接続の信号線 3,30 レシーバ回路 11−1,11−2,11−3,…,11−n スイ
ッチ回路 12−1,12−2,12−3,…,12−n,31
抵抗器 13−1,13−2,13−3,…,13−n 制御
回路 14−1,14−2,…,14−n 第1の基準電位 32 第2の基準電位 33−1 第3の基準電位 33−2 第4の基準電位 34−1,34−2 比較器
1-1, 1-2, 1-3,..., 1-n driver circuit 2 daisy chain connection signal line 3, 30 receiver circuit 11-1, 11-2, 11-3,. 12-1, 12-2, 12-3, ..., 12-n, 31
, 13-n Control circuit 14-1, 14-2, ..., 14-n First reference potential 32 Second reference potential 33-1 Third Reference potential 33-2 Fourth reference potential 34-1 and 34-2 Comparator

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 各各が伝達すべき信号に応じて第1の抵
抗器の一端を第1の基準電位に接続する手段を有する複
数のドライバ回路と、これら複数のドライバ回路をディ
ジーチェーン接続し前記各第1の抵抗器の他端からの出
力信号をワイヤードオアする信号線と、一端が第2の基
準電位に接続された第2の抵抗器の他端と前記信号線と
の接続点の電位を検出する手段を有するレシーバ回路と
を備える信号伝達回路において、 前記複数のドライバ回路の各各の前記第1の抵抗器が、
該当するドライバ回路の重み付けに応じた抵抗値を有す
ことを特徴とする信号伝達回路。
1. A plurality of driver circuits each having means for connecting one end of a first resistor to a first reference potential in accordance with a signal to be transmitted by each of the plurality of driver circuits, and daisy-chaining the plurality of driver circuits. A signal line for wired-ORing an output signal from the other end of each of the first resistors, and a connection point between the other end of the second resistor having one end connected to a second reference potential and the signal line. in the signal transmission circuit and a receiver circuit having means for detecting a potential, the first resistor of each respective of said plurality of driver circuits,
Has a resistance value according to the weight of the corresponding driver circuit
Signal transmission circuit, characterized in that that.
【請求項2】 前記レシーバ回路の前記接続点の電位を
検出する手段が、それぞれ異なる所定の電圧値の基準電
位と前記接続点の電位とを比較し結果を出力する複数の
比較器から成ることを特徴とする請求項1記載の信号伝
達回路。
2. The means for detecting the potential of the connection point of the receiver circuit comprises a plurality of comparators each of which compares a reference potential of a different predetermined voltage value with a potential of the connection point and outputs a result. The signal transmission circuit according to claim 1, wherein:
JP03209062A 1990-08-22 1991-08-21 Signal transmission circuit Expired - Fee Related JP3116440B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03209062A JP3116440B2 (en) 1990-08-22 1991-08-21 Signal transmission circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22025590 1990-08-22
JP2-220255 1990-08-22
JP03209062A JP3116440B2 (en) 1990-08-22 1991-08-21 Signal transmission circuit

Publications (2)

Publication Number Publication Date
JPH0514367A JPH0514367A (en) 1993-01-22
JP3116440B2 true JP3116440B2 (en) 2000-12-11

Family

ID=26517198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03209062A Expired - Fee Related JP3116440B2 (en) 1990-08-22 1991-08-21 Signal transmission circuit

Country Status (1)

Country Link
JP (1) JP3116440B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113900A (en) * 1991-10-24 1993-05-07 Chugoku Nippon Denki Software Kk Automatic testing system for system operation
JP2016137176A (en) * 2015-01-29 2016-08-04 株式会社Prodia Decorative body manufacturing method, decorative body, and stick toy

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113900A (en) * 1991-10-24 1993-05-07 Chugoku Nippon Denki Software Kk Automatic testing system for system operation
JP2016137176A (en) * 2015-01-29 2016-08-04 株式会社Prodia Decorative body manufacturing method, decorative body, and stick toy

Also Published As

Publication number Publication date
JPH0514367A (en) 1993-01-22

Similar Documents

Publication Publication Date Title
US4524349A (en) Security system having detector sensing and identification
US5652594A (en) Signal processor affording improved immunity to medium anomalies and interference in remote object detection system
GB2216312A (en) Keyboard scanner apparatus and method
EP0427228B1 (en) Threshold value control system in a receiver circuit
JPS6150329B2 (en)
JP3116440B2 (en) Signal transmission circuit
US4253056A (en) Ground fault detector for DC power supply
US6166672A (en) Digital/analog converter and method using voltage distribution
US6407690B1 (en) Reference voltage generator circuit
US4011507A (en) Full cycle current detector
US4716397A (en) Method and apparatus for very high speed analog-to-digital conversion
US4179625A (en) Noise pulse presence detection circuit
EP0502368A2 (en) Integrating analog-to-digital converter
US6862328B2 (en) Synchronizing pattern position detection circuit
US5710775A (en) Error allowing pattern matching circuit
WO2005029706A2 (en) Electronic sensing circuit
JPS58115371A (en) Detecting device
US1976503A (en) Impulse testing device
JPH04307Y2 (en)
JP3436214B2 (en) Data detection method and electronic device using the same
JPH01228347A (en) Common bus terminating system
JP2624215B2 (en) Option board identification device
SU574864A1 (en) Digital frequency and phase sensitive detector
SU864546A1 (en) Adaptive register
JPH0511792B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000905

LAPS Cancellation because of no payment of annual fees