JP3091939B2 - Manufacturing method of liquid crystal element - Google Patents

Manufacturing method of liquid crystal element

Info

Publication number
JP3091939B2
JP3091939B2 JP05158182A JP15818293A JP3091939B2 JP 3091939 B2 JP3091939 B2 JP 3091939B2 JP 05158182 A JP05158182 A JP 05158182A JP 15818293 A JP15818293 A JP 15818293A JP 3091939 B2 JP3091939 B2 JP 3091939B2
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel
display
resin
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05158182A
Other languages
Japanese (ja)
Other versions
JPH06347810A (en
Inventor
伸二郎 岡田
一典 片倉
豊 稲葉
英昭 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP05158182A priority Critical patent/JP3091939B2/en
Publication of JPH06347810A publication Critical patent/JPH06347810A/en
Application granted granted Critical
Publication of JP3091939B2 publication Critical patent/JP3091939B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、強誘電性液晶(以下
「FLC」と記す)を用いた液晶素子の製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal device using a ferroelectric liquid crystal (hereinafter referred to as "FLC").

【0002】[0002]

【従来の技術】クラーク(Clark)とラガーウォル
(Lagerwall)はApplied Physi
cs Letters 第36巻、第11号(1980
年6月1日発行)P.899〜901、特開昭56−1
07216号公報、米国特許第4367924号明細
書、米国特許第4563059号明細書等で、表面安定
化FLC(Surface−stabilized f
erroelectricliquid crysta
l)による双安定性FLC素子を明らかにした。この双
安定性FLC素子は、バルク状態のカイラルスメクティ
ックC相(SmC*相)、H相(SmH* )等における
液晶分子のらせん配列構造の形成を制御するのに十分小
さい間隔に設定した一対の基板間に液晶を配置させ、且
つ、複数の液晶分子で組織された垂直分子層を一方向に
配列させることによって実現された。
BACKGROUND OF THE INVENTION Clark and Lagerwall are Applied Physi.
cs Letters Vol. 36, No. 11, 1980
Issued on June 1, 1998) 899-901, JP-A-56-1
No. 07216, U.S. Pat. No. 4,368,924, and U.S. Pat. No. 4,563,059, etc., describe a surface-stabilized flc (FLC).
erroelectric liquid crystal
The bistable FLC device according to 1) was identified. This bistable FLC device has a pair of pairs set at a distance small enough to control the formation of a helical array structure of liquid crystal molecules in a chiral smectic C phase (SmC * phase), an H phase (SmH * ) or the like in a bulk state. This was realized by arranging liquid crystals between substrates and arranging in one direction vertical molecular layers organized by a plurality of liquid crystal molecules.

【0003】また、このようなFLCを用いた表示素子
に関しては、特開昭61−94023号公報などにも示
されているように、1〜3μm位のセルギャップを保っ
て2枚の内面に透明電極を形成し配向処理を施したガラ
ス基板を向かい合わせて構成した液晶セルにFLCを注
入したものが知られている。
[0003] Further, as disclosed in Japanese Patent Application Laid-Open No. 61-94023 and the like, a display element using such FLC is formed on two inner surfaces while maintaining a cell gap of about 1 to 3 µm. There is known a liquid crystal cell in which FLC is injected into a liquid crystal cell formed by facing glass substrates on which a transparent electrode is formed and subjected to an alignment treatment.

【0004】上記FLC素子の特徴は、FLCが自発分
極を持つことにより、外部電界と自発分極の結合力をス
イッチングに使えるということ、及び、FLC分子の長
軸方向が自発分極の分極方向と1対1に対応しているた
め外部電界の極性によってスイッチングできることであ
る。即ち、前記カイラルスメクティック相の状態におい
て、印加された電界に応答して第1の光学的安定状態と
第2の光学的安定状態とのいずれかをとり、且つ電界が
印加されない時はその状態を維持する性質、即ち双安定
性を有し、また電界の変化に対する応答が速やかで高速
且つ記憶型の表示装置等の分野における広い利用が期待
されている。
The characteristics of the above-mentioned FLC element are that the FLC has spontaneous polarization, so that the coupling force between the external electric field and the spontaneous polarization can be used for switching. Since it corresponds to one-to-one, it can be switched by the polarity of the external electric field. That is, in the state of the chiral smectic phase, one of the first optically stable state and the second optically stable state is taken in response to the applied electric field, and when no electric field is applied, the state is changed. It has a property of maintaining, that is, has bistability, and has a rapid response to a change in an electric field, and is expected to be widely used in fields such as a high-speed storage type display device.

【0005】FLCは上述のように、一般にカイラルス
メクティック液晶(SmC* ,SmH* )を用いるの
で、バルク状態では液晶分子長軸がねじれた配向を示す
が、上述の1〜3μm位のセルギャップのセルに入れる
ことによって液晶分子長軸のねじれを解消することがで
きる(p.213〜234,N.A.Clark et
al,MCLC,1983,vol.94)。
As described above, FLC generally uses chiral smectic liquid crystal (SmC * , SmH * ), and thus exhibits a twisted orientation of the long axis of the liquid crystal molecule in a bulk state. The twist of the long axis of the liquid crystal molecule can be eliminated by placing the liquid crystal in a cell (pp. 213 to 234, NA Clark et al.).
al, MCLC, 1983, vol. 94).

【0006】係るFLC素子で形成した表示パネルを備
えた液晶表示装置は、例えば神辺らの米国特許第465
5561号明細書などに記載されたマルチプレクシング
駆動方式を用いることによって大容量画素の表示画面に
画像を形成することができる。上述の液晶表示装置は、
ワード・プロセッサ、パーソナル・コンピュータ、マイ
クロ・プリンタ、テレビジョンなどの表示画面に利用す
ることができる。
A liquid crystal display device having a display panel formed of such an FLC element is disclosed, for example, in US Pat.
An image can be formed on a display screen of large-capacity pixels by using the multiplexing driving method described in, for example, Japanese Patent No. 5561. The above liquid crystal display device is
It can be used for a display screen of a word processor, a personal computer, a micro printer, a television, or the like.

【0007】FLC素子は2つの安定状態を光透過及び
遮断状態とし、主として2値(白・黒)の表示素子とし
て利用されているが、多値即ち中間調表示も可能であ
る。中間調表示法の1つは画素内の双安定状態の面積比
を制御することにより中間的な光透過状態を作るもので
ある。以下、この方法(面積変調法)について詳しく説
明する。
The FLC element has two stable states, a light transmitting state and a blocking state, and is mainly used as a binary (white / black) display element. However, a multi-level display, that is, a halftone display is also possible. One of the halftone display methods is to create an intermediate light transmission state by controlling the area ratio of a bistable state in a pixel. Hereinafter, this method (area modulation method) will be described in detail.

【0008】図5はFLC素子のスイッチングパルス振
幅と透過率の関係を模式的に示した図で、はじめ完全な
光遮断(黒)状態にあったセル(素子)に一方極性の単
発パルスを印加した後の透過光量Iを単発パルスの振幅
Vの関数としてプロットしたグラフである。パルス振幅
が閾値Vth以下(V<Vth)の時は透過光量は変化せ
ず、パルス印加後の透過状態は図6(b)に示すように
印加前の状態を示す同図(a)と変わらない。パルス振
幅が閾値を越えると(Vth<V<Vsat )画素内の一部
分が他方の安定状態、即ち同図(c)に示す光透過状態
に遷移し全体として中間的な透過光量を示す。更にパル
ス振幅が大きくなり、飽和値Vsat 以上(Vsat <V)
になると同図(d)に示すように画素全部が光透過状態
になるので光量は一定値に達する。即ち、面積変調法は
電圧をパルス振幅がVth<V<Vsat )となるように制
御して中間調を表示するものである。
FIG. 5 is a diagram schematically showing the relationship between the switching pulse amplitude and the transmittance of the FLC element. A single pulse of one polarity is applied to a cell (element) that is initially in a completely light-blocked (black) state. 7 is a graph in which the amount of transmitted light I after plotting is plotted as a function of the amplitude V of a single pulse. When the pulse amplitude is equal to or less than the threshold value V th (V <V th ), the transmitted light amount does not change, and the transmission state after the pulse application shows the state before the application as shown in FIG. And does not change. When the pulse amplitude exceeds the threshold value (V th <V <V sat ), a part of the pixel transits to the other stable state, that is, the light transmitting state shown in FIG. Furthermore pulse amplitude is increased, or the saturation value V sat (V sat <V)
Then, as shown in FIG. 4D, all the pixels are in a light transmitting state, and the light amount reaches a constant value. That is, in the area modulation method, the voltage is controlled so that the pulse amplitude becomes V th <V <V sat, and halftone is displayed.

【0009】しかし、このような単純な駆動方式では、
図5の電圧と透過光量の関係がセル厚と温度にも依存す
るため、表示パネル内にセル厚分布や温度分布がある
と、同じ電圧振幅の印加パルスに対して異なった階調レ
ベルが表示されてしまうという問題がある。
However, in such a simple driving method,
Since the relationship between the voltage and the amount of transmitted light in FIG. 5 also depends on the cell thickness and the temperature, if there is a cell thickness distribution or a temperature distribution in the display panel, different grayscale levels are displayed for applied pulses of the same voltage amplitude. There is a problem that will be done.

【0010】図7はこのことを説明するための図で、図
5と同じく電圧振幅Vと透過光量Iの関係を示したグラ
フであるが、異なった温度即ち高温及び低温での関係を
それぞれ曲線H及び曲線Lで示してある。即ち、表示サ
イズの大きいディスプレイ(表示素子)では同一パネル
(表示部)内に温度分布が生じてくることは珍しくな
く、従ってある電圧Vapで中間調を表示させようとして
も、図7に示すようにI1 からI2 までの範囲にわたっ
て中間調レベルがばらついてしまい、均一な表示が得ら
れないのである。
FIG. 7 is a diagram for explaining this, and is a graph showing the relationship between the voltage amplitude V and the amount of transmitted light I as in FIG. 5, but showing the relationship at different temperatures, that is, at high and low temperatures, respectively. H and curve L. That is, it is not unusual for a display (display element) having a large display size to generate a temperature distribution in the same panel (display unit). Therefore, even if an attempt is made to display a halftone at a certain voltage Vap , it is shown in FIG. would be gray levels is varied over a range from I 1 to I 2 as is not uniform display can be obtained.

【0011】そこで考え出されたものが、本発明者が特
開平4−218022号において提案した「4パルス
法」である。この駆動方法は、図8及び図9に示すよう
にパネル内の同一走査線上の低閾値部用と高閾値部用に
複数のパルス(図9中、A,B,C,D)を印加するこ
とにより、最終的には等しい反転面積を得るようにした
ものである(図8中(D))。
What has been devised there is the "4-pulse method" proposed by the present inventor in Japanese Patent Application Laid-Open No. Hei 4-218022. In this driving method, as shown in FIGS. 8 and 9, a plurality of pulses (A, B, C, and D in FIG. 9) are applied to a low threshold portion and a high threshold portion on the same scanning line in the panel. Thus, the same inversion area is finally obtained ((D) in FIG. 8).

【0012】本発明者は、更に特願平3−320542
号において、書き込み時間を「4パルス法」より短縮し
た「画素シフト法」を提案している。
The present inventor has further disclosed in Japanese Patent Application No. 3-320542.
No. 3 proposes a “pixel shift method” in which the writing time is shorter than the “4 pulse method”.

【0013】画素シフト法は複数の走査信号線に、同時
に異なる走査信号を入力して選択することにより、複数
の走査信号線にまたがった電界強度の分布を作り、階調
表示する方式である。
The pixel shift method is a method of forming a distribution of electric field intensity over a plurality of scanning signal lines by simultaneously inputting and selecting different scanning signals to a plurality of scanning signal lines, and performing gradation display.

【0014】画素シフト法の概略を次に説明する。The outline of the pixel shift method will be described below.

【0015】使用できる液晶セルは、図10にその一例
を示したように、1画素内の閾値が分布を有するもので
ある。図10に示したセルでは、電極間のFLC層55
の層厚が変化しているのでFLCのスイッチングの閾値
も分布を持つことになる。このような画素への印加電圧
を増加していくとセル厚が薄い部分から順にスイッチン
グしていくことになる。
As shown in FIG. 10, an example of a usable liquid crystal cell is one in which the threshold value in one pixel has a distribution. In the cell shown in FIG. 10, the FLC layer 55 between the electrodes
, The threshold of FLC switching also has a distribution. When the voltage applied to such a pixel is increased, switching is performed sequentially from a portion having a smaller cell thickness.

【0016】この様子を図11(a)に示した。図11
(a)中、T1 、T2 、T3 はパネル内の観察している
部分の温度を示している。FLCのスイッチングの閾値
電圧は、温度が高くなるにつれ低くなるが、上記3つの
温度における印加電圧と光透過率との関係を3本の曲線
で示している。
FIG. 11A shows this state. FIG.
In (a), T 1 , T 2 , and T 3 indicate the temperature of the observed portion in the panel. Although the switching threshold voltage of the FLC decreases as the temperature increases, the relationship between the applied voltage and the light transmittance at the above three temperatures is shown by three curves.

【0017】尚、閾値変動の原因は温度変化以外にも有
るが、説明の便宜上主として温度の変化を用いてその態
様を説明する。
The threshold value variation may be caused by other factors besides the temperature change. For convenience of explanation, the mode will be described mainly using the temperature change.

【0018】図11(a)からわかるように、先ず画素
全体を暗状態にリセットした後温度T1 でVi の電圧を
画素に印加した時にはX%の透過率を得ることができる
が、温度がT2 もしくはT3 まで上昇すると、同じVi
の電圧を画素に印加しても透過率が100%になってし
まい、階調表示が正しく行なわれなくなる。図11
(c)は、上記各温度における書き込み後の画素の反転
状態を示している。このような条件では、温度変動によ
って書き込んだ階調情報が失われるので、表示素子とし
ての用途範囲が極めて限られたものとなってしまう。
[0018] As can be seen from FIG. 11 (a), first, upon application of a voltage V i at temperatures T 1 after resetting the entire pixel to a dark state in a pixel can obtain a X% transmittance, temperature When but it rises to T 2 or T 3, the same V i
Is applied to the pixel, the transmittance becomes 100%, and the gradation display cannot be performed correctly. FIG.
(C) shows the inverted state of the pixel after writing at each temperature. Under such conditions, the written gradation information is lost due to the temperature fluctuation, so that the application range as a display element is extremely limited.

【0019】そこで、図11(d)に示したように、1
画素の情報を2つの走査信号線S1、S2 にまたがって
表示することにより、温度変動に対して安定した階調表
示が可能となる。
Therefore, as shown in FIG.
By displaying the pixel information over the two scanning signal lines S 1 and S 2 , it is possible to perform gradation display stably with respect to temperature fluctuation.

【0020】以下、この駆動方式について詳しく説明す
る。
Hereinafter, this driving method will be described in detail.

【0021】画素内に連続的な閾値分布を持つFLC
セルを用意する:液晶セルの構成は図10に示すよう
な、画素内のセル厚が連続的に分布したものを用いるこ
とができる。また、本出願人が特開昭62−12533
0号公報中で提案しているような画素内に電位の勾配を
有する構成、又は容量勾配を持つ構成でも良い。いずれ
にしても、画素内の閾値を連続的に分布させることによ
り、明状態に対応した領域(ドメイン)と暗状態に対応
した領域(ドメイン)を画素内に混在させることがで
き、これらのドメインの面積比によって階調表示を可能
としている。
FLC with continuous threshold distribution in pixel
1. Preparing a cell: A liquid crystal cell having a structure in which the cell thickness in a pixel is continuously distributed as shown in FIG. 10 can be used. Further, the present applicant has disclosed Japanese Patent Application Laid-Open No. 62-12533.
A configuration having a potential gradient in a pixel, or a configuration having a capacitance gradient, as proposed in Japanese Patent Application Publication No. 0-086. In any case, by continuously distributing the threshold value in the pixel, a region (domain) corresponding to the bright state and a region (domain) corresponding to the dark state can be mixed in the pixel. The gray scale display is enabled by the area ratio of.

【0022】この方法は光量をステップ的に変調する場
合(例えば16階調など)でも使用できるがアナログ的
な階調表示のためには連続的な光量変化が必要である。
This method can be used even when the light amount is modulated stepwise (for example, 16 gradations), but a continuous light amount change is necessary for analog gradation display.

【0023】2つの走査信号線を同時に選択する:こ
の操作について図12を用いて説明する。図12(a)
は、2つの走査信号線上の画素をひとまとめにした時の
透過率−印加電圧特性を示す。図12(a)中では、透
過率0%〜100%を走査信号線2上の画素Bの表示領
域とし、透過率100%〜200%を走査信号線1上の
画素Aの表示領域として示している。即ち、走査信号線
1本につき1つの画素を構成するので、2本同時に走査
した場合には、画素A、画素Bの両方が全部光透過状態
になった時の透過率を200%としている。ここでは、
1つの階調情報に対して同時に2つの走査信号線を選択
するのだが、1つの階調情報を表示するために1画素分
の面積を持つ領域を割り当てるようにしている。これに
ついて図12(b)を用いて説明する。
Selecting Two Scanning Signal Lines Simultaneously: This operation will be described with reference to FIG. FIG. 12 (a)
Shows transmittance-applied voltage characteristics when pixels on two scanning signal lines are grouped together. In FIG. 12A, a transmittance of 0% to 100% is shown as a display area of the pixel B on the scanning signal line 2, and a transmittance of 100% to 200% is shown as a display area of the pixel A on the scanning signal line 1. ing. That is, since one pixel is configured for one scanning signal line, when two pixels are simultaneously scanned, the transmittance when both the pixel A and the pixel B are all in the light transmitting state is set to 200%. here,
Although two scanning signal lines are simultaneously selected for one piece of gradation information, a region having an area of one pixel is allocated to display one piece of gradation information. This will be described with reference to FIG.

【0024】温度T1 では入力した階調情報は印加電圧
0 のとき0%、V100 のとき100%に対応する範囲
に書き込まれる。図から明らかなように、温度T1
は、この範囲(画素領域)は全て走査信号線2上にある
(図12(b)中、斜線部参照)。ところが、温度がT
1 からT2 に上昇すると液晶の閾値電圧が下がっている
ため、同じ電圧を画素に印加した場合に画素内で、温度
1 の時よりも広い領域が反転してしまう。
At the temperature T 1 , the input gradation information is written in a range corresponding to 0% when the applied voltage is V 0 and 100 % when the applied voltage is V 100 . As apparent from the figure, the temperature T 1, the range (pixel region) is on all the scanning signal line 2 (in FIG. 12 (b), the reference hatched portion). However, if the temperature is T
Since the lowered threshold voltage of the liquid crystal when increases from 1 to T 2, the same voltage in a pixel when applied to the pixel, larger area than in the temperatures T 1 is inverted.

【0025】これを補正するために、温度T2 の時の画
素領域を走査信号線1と走査信号線2にまたがって設定
する(図12(b)の温度T2 の場合を示した斜線
部)。
In order to correct this, a pixel area at the temperature T 2 is set across the scanning signal line 1 and the scanning signal line 2 (the hatched portion in FIG. 12B showing the case of the temperature T 2 ). ).

【0026】次に、温度が更に上昇してT3 になった時
には、印加電圧をV0 〜V100 まで変化させて描画され
る画素領域を、走査信号線1上のみに設定する(図12
(b)の温度T3 の場合を示した斜線部)。
Next, when the temperature further rises to T 3 , the applied voltage is changed from V 0 to V 100 to set the pixel area to be drawn only on the scanning signal line 1 (FIG. 12).
(B) the hatched portion shows the case of a temperature T 3 of).

【0027】以上のように温度によって階調表示をする
画素領域を、2つの走査信号線上でずらして設定するこ
とにより、T1 からT3 の温度範囲において正しい階調
表示を保つことができるようになる。
[0027] The pixel area for the gradation display by the temperature as described above, by setting staggered in two scanning signal lines, so that it is possible to maintain the correct gradation display in the temperature range of T 3 from T 1 become.

【0028】同時に選択した2本の走査信号線に印加
する走査信号を互いに異なるものとする:上記で説明
したように、温度変化による液晶反転の閾値変動を、2
つの走査信号線を同時に選択することによって補償する
ためには、2つの選択された走査信号線に印加される走
査信号を互いに異なるものとしなければならない。この
点について図11を用いて説明する。
It is assumed that the scanning signals applied to the two scanning signal lines selected at the same time are different from each other.
To compensate by selecting two scan signal lines simultaneously, the scan signals applied to the two selected scan signal lines must be different from each other. This will be described with reference to FIG.

【0029】走査信号線1と走査信号線2に印加される
走査信号は、走査信号線2上の画素Bと走査信号線1上
の画素Aの閾値が連続的に変化するように設定する。図
11(b)において、温度がT1 の時の透過率−電圧曲
線は、透過率100%までは走査信号線2上の領域で表
示されることを示し、その後200%までが走査信号線
1上の領域で表示されることを示す。このように透過率
−電圧曲線が画素Bから画素Aにかけて連続的、且つ等
しい勾配で設定する必要が有る。
The scanning signals applied to the scanning signal lines 1 and 2 are set so that the threshold values of the pixel B on the scanning signal line 2 and the pixel A on the scanning signal line 1 change continuously. In FIG. 11 (b), the transmittance at a temperature T 1 - voltage curve, until 100% transmittance indicates that appear in the region on the scanning signal line 2, until further 200% scanning signal lines 1 is displayed in the upper area. As described above, the transmittance-voltage curve needs to be set continuously and with the same gradient from the pixel B to the pixel A.

【0030】従って図13に示すように走査信号線1上
の画素Aと走査信号線2上の画素Bのセル形状(図13
(b)参照)を等しく設定しても、実質的に画素A、画
素Bに連続的な閾値特性を与えた場合(図11(b)の
セル)と同様の表示が可能となる。
Therefore, as shown in FIG. 13, the cell shapes of the pixel A on the scanning signal line 1 and the pixel B on the scanning signal line 2 (FIG.
Even if (b) is set to be equal, substantially the same display as the case where pixels A and B are given continuous threshold characteristics (cells in FIG. 11B) can be realized.

【0031】[0031]

【発明が解決しようとする課題】しかしながら、FLC
を用いて階調表示を行なう場合には、液晶パネル内の電
気信号の伝播遅延が問題となる。液晶パネル内(入力I
C内部の抵抗成分〜1kΩ/lineも含む)の電圧波
形の伝播遅延は、液晶層の静電容量、自発分極の反転に
伴う電流量、電極の配線抵抗、ICの内部抵抗等によっ
て決定される。
SUMMARY OF THE INVENTION However, FLC
In the case of performing a gray scale display by using, the propagation delay of an electric signal in a liquid crystal panel becomes a problem. In the liquid crystal panel (input I
The propagation delay of the voltage waveform (including the resistance component within C to 1 kΩ / line) is determined by the capacitance of the liquid crystal layer, the amount of current accompanying the reversal of spontaneous polarization, the wiring resistance of the electrodes, the internal resistance of the IC, and the like. .

【0032】FLCの自発分極が6nc/cm2 程度で
あれば、パルスの立ち上がり時に及ぼす影響は無視でき
るので、電圧波形のなまり(印加された電圧パルスの立
ち上がりの遅延)は液晶の静電容量と配線抵抗によって
決まり、280mm×220mmの表示エリアを持つデ
ィスプレイにおいては1信号線が約1314pFの容量
を持ち、配線抵抗は約4.1kΩ、それにICの内部抵
抗が約1kΩ存在するので、配線抵抗は約5.1kΩ
(コモン側)となり、波形のなまりは0%から90%へ
の立ち上がりで約15.4μsである。同じセルでセグ
メント側(情報信号入力側)は配線抵抗6.4kΩ、I
C内部抵抗1.0kΩで、なまりは0%から90%への
立ち上がりで約22.0μsである。
If the spontaneous polarization of the FLC is about 6 nc / cm 2 , the effect on the rising edge of the pulse can be neglected. Therefore, the bluntness of the voltage waveform (the delay of the rising edge of the applied voltage pulse) depends on the capacitance of the liquid crystal and the capacitance. In a display having a display area of 280 mm × 220 mm determined by the wiring resistance, one signal line has a capacity of about 1314 pF, the wiring resistance is about 4.1 kΩ, and the internal resistance of the IC is about 1 kΩ. About 5.1kΩ
(Common side), and the rounding of the waveform is about 15.4 μs at the rise from 0% to 90%. In the same cell, the segment side (information signal input side) has a wiring resistance of 6.4 kΩ and I
With a C internal resistance of 1.0 kΩ, the rounding is about 22.0 μs at the rise from 0% to 90%.

【0033】パネル内部のなまりは約2.7μsから約
22.0μsまで分布している。図10に示したよう
に、液晶層厚(セル厚)を変化させる方式で電界強度を
変化させ階調表示を行なう場合には、なまりと次のよう
な関係にあった。
The rounding inside the panel ranges from about 2.7 μs to about 22.0 μs. As shown in FIG. 10, when gradation display is performed by changing the electric field strength by changing the thickness of the liquid crystal layer (cell thickness), the rounding and the following relationship are obtained.

【0034】[0034]

【表1】 [Table 1]

【0035】従ってパネル内部で透過率は18%以上の
差(ばらつき)を生じてしまうので、著しく表示品質を
落としていた。
Accordingly, the transmittance (difference) of 18% or more occurs inside the panel, so that the display quality is remarkably deteriorated.

【0036】[0036]

【課題を解決するための手段及び作用】本発明は、上記
課題に鑑み達成されたもので、液晶セルを構成する電極
基板上に有機樹脂層に埋設された厚膜金属配線を設ける
ことにより、液晶パネル内の配線抵抗を下げて画素への
入力波形のなまりを減少させたものである。即ち本発明
は、対向配置した一対の電極基板間に強誘電性液晶を狭
持し、それぞれの電極基板に設けた走査電極群と情報電
極群との交差部を画素とする液晶素子の製造方法であっ
て、基板上に金属配線を形成した上にUV硬化樹脂を載
せ、所定形状の金型を圧接することにより、上記金属配
線間にUV硬化樹脂を充填し、露光して該UV硬化樹脂
を硬化させた後、その上部に透明電極を形成し、該金属
配線と該透明電極との電気接続を行うことを特徴とする
液晶素子の製造方法である。
SUMMARY OF THE INVENTION The present invention has been achieved in view of the above-mentioned problems, and has been achieved by providing a thick metal wiring buried in an organic resin layer on an electrode substrate constituting a liquid crystal cell. This is one in which the wiring resistance in the liquid crystal panel is reduced to reduce the rounding of the input waveform to the pixel. That is, the present invention relates to a method of manufacturing a liquid crystal element in which a ferroelectric liquid crystal is sandwiched between a pair of electrode substrates arranged opposite to each other, and an intersection between a scanning electrode group and an information electrode group provided on each electrode substrate is a pixel. A UV curable resin is placed on a metal wiring formed on a substrate, and a metal mold having a predetermined shape is pressed against the UV curable resin to fill the space between the metal wirings, and is exposed to light to expose the UV curable resin. After curing, a transparent electrode is formed on the
An electric connection between a wiring and the transparent electrode is provided.

【0037】このようにして、電圧波形のなまりを減少
させることで液晶セル内における中間調表示のむらを減
少させることができる。
As described above, the unevenness of the halftone display in the liquid crystal cell can be reduced by reducing the rounding of the voltage waveform.

【0038】[0038]

【実施例】【Example】

(実施例1)本発明第1の実施例として図1(c)に示
したような液晶基板を作製した。図1において、11は
KN面を研削した金型、12は厚膜(2μm)配線メタ
ル、13はUV硬化樹脂、14はガラス基板、15はI
TO電極、16は配向膜である。
Example 1 As a first example of the present invention, a liquid crystal substrate as shown in FIG. 1C was manufactured. In FIG. 1, 11 is a metal mold having a grounded KN surface, 12 is a thick film (2 μm) wiring metal, 13 is a UV curing resin, 14 is a glass substrate, and 15 is I
The TO electrode 16 is an alignment film.

【0039】図1(c)は画素内に上下電極間隔の分布
を持たせるための電極基板で、ガラス基板14の面に対
して、ITO膜15の面は角度を持っている。
FIG. 1C shows an electrode substrate for providing a distribution of the interval between the upper and lower electrodes in the pixel. The surface of the ITO film 15 has an angle with respect to the surface of the glass substrate 14.

【0040】図1(a)、(b)は本実施例の製造工程
で、金型11としてはダイヤモンド・バイトでKN面を
研削したものを用い、寸法はA=200μm、B=40
μm、C=0.5μm、D=20μm、E=2.0μm
とした。
FIGS. 1 (a) and 1 (b) show a manufacturing process of the present embodiment, in which a die 11 having a KN surface ground with a diamond tool is used, and the dimensions are A = 200 μm, B = 40.
μm, C = 0.5 μm, D = 20 μm, E = 2.0 μm
And

【0041】作製手順としては、ガラス基板14上に金
属配線12を作り、UV硬化樹脂を滴下した後、金型1
1を金属配線12に合わせて接触させ、圧力をかける。
金属配線12上の樹脂層がなくなるか、十分薄くなるこ
と(約2000Å以下)が望ましい。そのために必要な
圧力の強さはUV硬化樹脂の粘度にもよるが、約19k
gf/cm2 位の圧力をかけることで金属配線12上の
樹脂を十分薄くすることができた。
As a manufacturing procedure, a metal wiring 12 is formed on a glass substrate 14, a UV curable resin is dropped, and a metal mold 1 is formed.
1 is brought into contact with the metal wiring 12 and pressure is applied.
It is desirable that the resin layer on the metal wiring 12 be eliminated or be sufficiently thin (about 2000 ° or less). The strength of the pressure required for this depends on the viscosity of the UV curable resin,
By applying a pressure of about gf / cm 2 , the resin on the metal wiring 12 could be made sufficiently thin.

【0042】 このようにして、金属配線12をスペー
サーとして金型11とガラス基板14をUV硬化樹脂
13を挟んで接着し、ガラス基板14の金属配線12を
形成していない面の方向から紫外線を照射することでU
V硬化樹脂13を硬化する(紫外線強度は約500mJ
/cm2)。その後金型11をガラス基板14から剥
離して金属配線12がUV硬化樹脂13に埋め込まれた
電極基板を形成した。この工程において、ガラス基板
側にはシラン・カップリング処理を行い、UV硬化
13との接着性を向上させた。
[0042] Thus, the metal wire 12 as a spacer, the mold 11 and the glass substrate 14 is bonded across the UV curable resin 13, the direction of the surface not forming a metal wiring 12 of the glass substrate 14 By irradiating ultraviolet rays,
V-curing resin 13 is cured (UV intensity is about 500 mJ
/ Cm 2 ). Thereafter , the mold 11 was peeled off from the glass substrate 14 to form an electrode substrate in which the metal wiring 12 was embedded in the UV curing resin 13 . In this step, the glass substrate 1
The silane coupling treatment was performed on the 4th side to improve the adhesiveness with the UV- curable resin 13 .

【0043】UV硬化樹脂としては、日本化薬社製のア
クリル系樹脂を用い、またシラン・カップリング材は日
本ユニカ株式会社製のA−174をメタノールで5%に
希釈して用いた。
As the UV curing resin, an acrylic resin manufactured by Nippon Kayaku Co., Ltd. was used. As the silane coupling material, A-174 manufactured by Nippon Unica Co., Ltd. was diluted to 5% with methanol.

【0044】このようにして作製した金属配線の埋め込
み基板上にITO膜をスパッタ形成・パターニングし、
更にその上に配向膜16として日立化成社製の配向膜L
Q−1802を、約300Åに形成し、図1(c)の電
極基板を形成した。
An ITO film is formed by sputtering and patterning on the metal wiring buried substrate thus manufactured.
Further thereon, as an alignment film 16, an alignment film L manufactured by Hitachi Chemical Co., Ltd.
Q-1802 was formed at about 300 ° to form the electrode substrate shown in FIG.

【0045】対向側の電極基板は、ストライプ電極上
に、同じ配向膜を形成したもので、凹凸形状は持たせて
いない。
The electrode substrate on the opposite side has the same alignment film formed on the stripe electrode, and has no unevenness.

【0046】上下基板のラビング方向は、平行方向に行
ない、上基板のラビング方向に対して、下基板のラビン
グ方向を約6°右ねじ方向にずらしてセルを構成した。
セル厚のコントロールは、薄い部分が約1.10μm、
厚い部分が1.64μmになるようにした。また、のこ
ぎり形状の1辺を1画素になるように、下基板のストラ
イプ電極をストライプ状に、畝にそってパターニングし
た。
The rubbing directions of the upper and lower substrates were parallel to each other, and the rubbing direction of the lower substrate was shifted by about 6 ° clockwise with respect to the rubbing direction of the upper substrate.
The control of the cell thickness is as follows.
The thick portion was set to 1.64 μm. In addition, the stripe electrode on the lower substrate was patterned along the ridge so that one side of the saw shape became one pixel.

【0047】ストライプ電極の幅を、300μmとし
て、画素サイズを300μm×200μmの長方形に設
定した。
The width of the stripe electrode was set to 300 μm, and the pixel size was set to a rectangle of 300 μm × 200 μm.

【0048】本実施例における金属配線の材質として
は、Alで約3.5×10-6Ωcmのρを持ち、Moで
は約1.2×10-5Ωcmのρを持つ。Alでメタル配
線を構成した場合においては、なまり量(0〜90%の
電圧立ち上がり量)は約2μmに改善された。
As the material of the metal wiring in this embodiment, Al has a ρ of about 3.5 × 10 −6 Ωcm, and Mo has a ρ of about 1.2 × 10 −5 Ωcm. When the metal wiring is made of Al, the rounding amount (0-90% voltage rising amount) is improved to about 2 μm.

【0049】使用した液晶材料を表1に示す。Table 1 shows the liquid crystal materials used.

【0050】[0050]

【表2】 [Table 2]

【0051】一方図2は本実施例に係る表示装置のブロ
ック構成図であり、図3は画像情報の通信タイミングチ
ャートである。
FIG. 2 is a block diagram of a display device according to the present embodiment, and FIG. 3 is a communication timing chart of image information.

【0052】以下、図面に従って動作を説明する。グラ
フィックスコントローラ102は走査電極を指定する走
査線アドレス情報とそのアドレス情報により指定される
走査線上の画像情報(PD0〜PD3)を液晶表示装置
101の表示駆動回路(走査線駆動回路104と情報線
駆動回路105とによって構成)104/105に転送
する。本実施例では、走査線アドレス情報と表示情報と
を有する画像情報を同一伝送路にて転送するため、前記
2種類の情報を区別しなければならない。この識別のた
めの信号がAH/DLであり、このAH/DL信号がH
レベルの時は、走査線アドレス情報であることを示し、
Lレベルの時は、表示情報であることを示している。
The operation will be described below with reference to the drawings. The graphics controller 102 transmits the scanning line address information for specifying the scanning electrodes and the image information (PD0 to PD3) on the scanning line specified by the address information to the display driving circuit (the scanning line driving circuit 104 and the information line (Composed by the drive circuit 105). In this embodiment, since the image information having the scanning line address information and the display information is transferred through the same transmission line, the two types of information must be distinguished. The signal for this identification is AH / DL, and this AH / DL signal is H
At the time of level, it indicates that it is scanning line address information,
The L level indicates display information.

【0053】走査線アドレス情報は、液晶表示装置10
1内の駆動制御回路111側で、画像情報PD0〜PD
3として転送されてくる画像情報から抽出されたのち、
指定された走査線を駆動するタイミングに合わせて走査
線駆動回路104に出力される。この走査線アドレス情
報は、走査線駆動回路104内のデコーダ106に入力
され、デコーダ106を介して、表示パネル103の指
定された走査電極が走査信号発生回路107によって駆
動される。一方、表示情報は情報線駆動回路105内の
シフトレジスタ108へ導かれ、転送クロックにて4画
素単位でシフトされる。シフトレジスタ108にて水平
方向の一走査線分のシフトが完了すると、1280画素
分の表示情報は併設されたラインメモリ109に転送さ
れ、一水平走査期間の間にわたって記憶され、情報信号
発生回路110から各情報電極に表示情報信号として出
力される。
The scanning line address information is stored in the liquid crystal display device 10.
1, the image information PD0 to PD
After being extracted from the image information transferred as 3,
The data is output to the scanning line driving circuit 104 at the timing of driving the designated scanning line. The scanning line address information is input to the decoder 106 in the scanning line driving circuit 104, and the designated scanning electrode of the display panel 103 is driven by the scanning signal generation circuit 107 via the decoder 106. On the other hand, the display information is guided to the shift register 108 in the information line driving circuit 105, and is shifted in units of four pixels by the transfer clock. When the shift register 108 completes the shift for one scanning line in the horizontal direction, the display information for 1280 pixels is transferred to the associated line memory 109 and stored for one horizontal scanning period, and the information signal generation circuit 110 Is output to each information electrode as a display information signal.

【0054】また、本実施例では液晶表示装置101に
おける表示パネル103の駆動とグラフィックスコント
ローラ102における走査線アドレス情報及び表示情報
の発生とが非同期で行なわれているため、画像情報転送
時に装置間(101/102)の同期を取る必要があ
る。この同期を司る信号がSYNCであり、一水平走査
期間毎に液晶表示装置101内の駆動制御回路111で
発生する。グラフィックスコントローラ102側は常に
SYNC信号を監視しており、SYNC信号がLレベル
であれば画像情報の転送を行ない、逆にHレベルの時に
は一水平走査線分の画像情報の転送終了後は転送を行な
わない。即ち、図2において、グラフィックスコントロ
ーラ102側はSYNC信号がLレベルになったことを
検知すると、直ちにAH/DL信号をHレベルにして一
水平走査線分の画像情報の転送を開始する。液晶表示装
置101内の駆動制御回路111は、SYNC信号を画
像情報転送期間中にHレベルにする。所定の一水平走査
期間を経て表示パネル103への書き込みが終了した後
駆動制御回路(FLCDコントローラ)111は、SY
NC信号を再びLレベルに戻し、次の走査線の画像情報
を受け取ることができる。
Further, in this embodiment, the driving of the display panel 103 in the liquid crystal display device 101 and the generation of the scanning line address information and the display information in the graphics controller 102 are performed asynchronously. It is necessary to synchronize (101/102). The signal that governs this synchronization is SYNC, which is generated by the drive control circuit 111 in the liquid crystal display device 101 every horizontal scanning period. The graphics controller 102 always monitors the SYNC signal. When the SYNC signal is at the L level, the image information is transferred. When the SYNC signal is at the H level, the transfer is performed after the transfer of the image information for one horizontal scanning line is completed. Do not do. That is, in FIG. 2, upon detecting that the SYNC signal has become L level, the graphics controller 102 immediately sets the AH / DL signal to H level and starts transferring image information for one horizontal scanning line. The drive control circuit 111 in the liquid crystal display device 101 sets the SYNC signal to the H level during the image information transfer period. After the writing to the display panel 103 is completed after a predetermined horizontal scanning period, the drive control circuit (FLCD controller) 111
The NC signal is returned to the L level again, and image information of the next scanning line can be received.

【0055】(実施例2)本発明第2の実施例を図4に
示す。
(Embodiment 2) FIG. 4 shows a second embodiment of the present invention.

【0056】液晶セルが大型化すると、UV硬化樹脂と
金型との接着面積が増加し、樹脂硬化後の金型の剥離が
非常に難しくなり、工程上の歩留低下の原因となる。
When the size of the liquid crystal cell is increased, the bonding area between the UV-curable resin and the mold increases, and it becomes extremely difficult to remove the mold after curing the resin, which causes a reduction in the yield in the process.

【0057】本実施例は、金型表面に剥離層(図4中の
41)を設けることでこの問題を解決した例である。こ
の剥離層に用いる樹脂としては、UV硬化樹脂との接着
力が弱く、また樹脂自体の強度も低い方が好ましい。例
えば、水溶性のPVA(ポリビニル・アルコール)樹脂
やポジ型のレジストが適している。
This embodiment is an example in which this problem is solved by providing a release layer (41 in FIG. 4) on the surface of the mold. As the resin used for the release layer, it is preferable that the adhesive strength to the UV curable resin is weak and the strength of the resin itself is low. For example, a water-soluble PVA (polyvinyl alcohol) resin or a positive resist is suitable.

【0058】本実施例では以下に示すように、PVA樹
脂層を設けたが、ラングミュア膜やUV硬化樹脂と相溶
性のない液体のベイパー処理を金型面に施しても良いと
考えられる。また、第1層目をフッ化アルキル系の薄膜
で構成し、その上に剥離用の樹脂層を形成しても良い。
In the present embodiment, a PVA resin layer is provided as described below, but it is considered that a liquid surface incompatible with a Langmuir film or a UV-curable resin may be subjected to a vapor treatment on the mold surface. Alternatively, the first layer may be formed of an alkyl fluoride-based thin film, and a peeling resin layer may be formed thereon.

【0059】本実施例におけるPVA樹脂は80°で3
0分間焼成したものを用いた。
In this example, the PVA resin was 3 ° at 80 °.
What was baked for 0 minutes was used.

【0060】本実施例においては、金属配線により電圧
波形のなまりを低減すると同時に、製造工程における歩
留も向上した。
In this embodiment, the rounding of the voltage waveform is reduced by the metal wiring, and the yield in the manufacturing process is improved.

【0061】 (実施例3) 本発明第3の実施例を図14に示す。先ず、ガラス基板
14上に約1μmの金属配線12を形成する(a)。次
にその基板上にカラーフィルター層(R、G、B)14
1a〜141cを形成する(b)。(a)で形成した金
属配線12と同一のパターンの金属配線を既に形成した
金属配線12上に形成する(約5000Å)(c)。そ
の基板上にUV硬化樹脂13を滴下し(d)、金属配線
12と同じ形状に露光時の遮光メタル層を表面に設け
た。その上から平滑な表面を有する透明基板を金型11
として圧接する(e)。十分な力でガラス基板14と金
型11とを圧接した後、金型11側からUV光を照射し
て露光する(条件は700mJ/cm2で1min)。
UV硬化樹脂13の硬化後、圧接していた金型11をガ
ラス基板14から剥離する(f)。
Third Embodiment FIG. 14 shows a third embodiment of the present invention. First, a metal wiring 12 of about 1 μm is formed on a glass substrate 14 (a). Next, a color filter layer (R, G, B) 14 is formed on the substrate.
1a to 141c are formed (b). A metal wiring having the same pattern as the metal wiring 12 formed in (a) is formed on the already formed metal wiring 12 (about 5000 °) (c). A UV curable resin 13 is dropped on the substrate (d), and a metal wiring is formed.
A light-shielding metal layer at the time of exposure was provided on the surface in the same shape as No. 12 . A transparent substrate having a smooth surface is placed on the mold 11
(E). After pressing the glass substrate 14 and the mold 11 with sufficient force, the mold 11 is irradiated with UV light from the mold 11 side for exposure (700 mJ / cm 2 for 1 min).
After the UV curing resin 13 is cured, the press-contacted mold 11 is separated from the glass substrate 14 (f).

【0062】金型の平滑性と、圧着時の圧力により金属
配線12上の樹脂の残り量は決定されるが、10kgf
/cm2 の力を印加した場合には、約3000Åの樹脂
層が部分的に残った。しかしこのように金属配線上に残
った樹脂層は硬化していないので、洗浄によって除去す
ることができる。従って洗浄後、ITO膜を成膜、パタ
ーニングすることによって金属配線と電気的な接触を取
ることができる。
The remaining amount of the resin on the metal wiring 12 is determined by the smoothness of the mold and the pressure at the time of pressure bonding.
When a force of / cm 2 was applied, a resin layer of about 3000 ° was partially left. However, since the resin layer remaining on the metal wiring is not cured, it can be removed by washing. Therefore, after cleaning, an ITO film is formed and patterned, so that electrical contact with the metal wiring can be obtained.

【0063】金属配線上の残存樹脂層の厚みによって
は、ITO層と金属配線が電気的に絶縁されてしまう場
合が有るが、この場合には、ITO−金属断線部にCr
を約1000Åの厚みで蒸着、パターニングすることで
導通を取ることができる(h)。
Depending on the thickness of the remaining resin layer on the metal wiring, the ITO layer and the metal wiring may be electrically insulated.
Can be conducted by vapor deposition and patterning with a thickness of about 1000 ° (h).

【0064】本実施例において金属配線の幅は約20μ
mに設定した。UV硬化樹脂は実施例1と同様のものを
用い、ガラス基板側にはシラン・カップリング処理を施
した。
In this embodiment, the width of the metal wiring is about 20 μm.
m. The same UV curing resin as in Example 1 was used, and the silane coupling treatment was performed on the glass substrate side.

【0065】[0065]

【発明の効果】以上説明したように、本発明によると、
電圧波形の伝播遅延を低減し表示特性に優れた液晶素子
を煩雑な工程を加えることなく製造することができる。
As described above, according to the present invention,
It is possible to manufacture a liquid crystal element having excellent display characteristics by reducing propagation delay of a voltage waveform without adding a complicated step.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明第1の実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】実施例1で得られた液晶素子を適用した液晶表
示装置のブロック構成図である。
FIG. 2 is a block diagram of a liquid crystal display device to which the liquid crystal element obtained in Example 1 is applied.

【図3】図2に示した液晶表示装置の画像情報の通信タ
イミングチャートである。
3 is a communication timing chart of image information of the liquid crystal display device shown in FIG.

【図4】本発明第2の実施例の説明図である。FIG. 4 is an explanatory view of a second embodiment of the present invention.

【図5】従来の面積変調法における電圧と透過率の関係
を模式的に示した図である。
FIG. 5 is a diagram schematically showing the relationship between voltage and transmittance in a conventional area modulation method.

【図6】従来の面積変調法における電圧と画素の光透過
状態を示した図である。
FIG. 6 is a diagram showing a voltage and a light transmission state of a pixel in a conventional area modulation method.

【図7】図5に示した電圧−透過率の温度による変動を
示す図である。
FIG. 7 is a diagram showing a change in voltage-transmittance shown in FIG. 5 with temperature.

【図8】従来の4パルス法の駆動方法の説明図である。FIG. 8 is an explanatory diagram of a driving method of a conventional four-pulse method.

【図9】従来の4パルス法の駆動方法の説明図である。FIG. 9 is an explanatory diagram of a driving method using a conventional four-pulse method.

【図10】FLC素子の階調表示に用いられるセル厚勾
配を有する液晶セルの断面図である。
FIG. 10 is a sectional view of a liquid crystal cell having a cell thickness gradient used for gradation display of an FLC element.

【図11】従来の画素シフト法の説明図である。FIG. 11 is an explanatory diagram of a conventional pixel shift method.

【図12】従来の画素シフト法の説明図である。FIG. 12 is an explanatory diagram of a conventional pixel shift method.

【図13】従来の画素シフト法の説明図である。FIG. 13 is an explanatory diagram of a conventional pixel shift method.

【図14】本発明第3の実施例の説明図である。FIG. 14 is an explanatory view of a third embodiment of the present invention.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高尾 英昭 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平5−313149(JP,A) 特開 昭63−133121(JP,A) 特開 平4−218022(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1343 G02F 1/141 G02F 1/13 101 G02F 1/133 G09F 9/30 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Hideaki Takao 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) References JP-A-5-313149 (JP, A) JP-A-63 -133121 (JP, A) JP-A-4-218022 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1343 G02F 1/141 G02F 1/13 101 G02F 1 / 133 G09F 9/30

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 対向配置した一対の電極基板間に強誘電
性液晶を狭持し、それぞれの電極基板に設けた走査電極
群と情報電極群との交差部を画素とする液晶素子の製造
方法であって、基板上に金属配線を形成した上にUV硬
化樹脂を載せ、所定形状の金型を圧接することにより、
上記金属配線間にUV硬化樹脂を充填し、露光して該U
V硬化樹脂を硬化させた後、その上部に透明電極を形成
し、該金属配線と該透明電極との電気接続を行うことを
特徴とする液晶素子の製造方法。
1. A method of manufacturing a liquid crystal element in which a ferroelectric liquid crystal is sandwiched between a pair of electrode substrates disposed opposite to each other, and an intersection between a scanning electrode group and an information electrode group provided on each electrode substrate is a pixel. By placing a UV curable resin on a metal wiring formed on a substrate and pressing a mold having a predetermined shape,
A UV curable resin is filled between the metal wirings and exposed to light,
After curing the V-cured resin, a transparent electrode is formed on top of it
And electrically connecting the metal wiring and the transparent electrode .
【請求項2】 金型の樹脂圧接面が、基板に平行な平面
であることを特徴とする請求項1記載の液晶素子の製造
方法。
2. The method according to claim 1, wherein the resin pressing surface of the mold is a plane parallel to the substrate.
【請求項3】 UV硬化樹脂の厚さが1画素内で分布を
有するように、金型の樹脂圧接面に周期的な凹凸が形成
されていることを特徴とする請求項1記載の液晶素子の
製造方法。
3. The liquid crystal device according to claim 1, wherein periodic irregularities are formed on the resin pressing surface of the mold so that the thickness of the UV curing resin has a distribution within one pixel. Manufacturing method.
JP05158182A 1993-06-04 1993-06-04 Manufacturing method of liquid crystal element Expired - Fee Related JP3091939B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05158182A JP3091939B2 (en) 1993-06-04 1993-06-04 Manufacturing method of liquid crystal element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05158182A JP3091939B2 (en) 1993-06-04 1993-06-04 Manufacturing method of liquid crystal element

Publications (2)

Publication Number Publication Date
JPH06347810A JPH06347810A (en) 1994-12-22
JP3091939B2 true JP3091939B2 (en) 2000-09-25

Family

ID=15666067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05158182A Expired - Fee Related JP3091939B2 (en) 1993-06-04 1993-06-04 Manufacturing method of liquid crystal element

Country Status (1)

Country Link
JP (1) JP3091939B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777710A (en) * 1995-04-28 1998-07-07 Canon Kabushiki Kaisha Electrode substrate, making the same, liquid crystal device provided therewith, and making the same
JP3305212B2 (en) * 1995-11-09 2002-07-22 キヤノン株式会社 Substrate for liquid crystal element, liquid crystal element, and manufacturing method thereof
US5717475A (en) * 1996-01-30 1998-02-10 Canon Kabushiki Kaisha Electrode substrate, process for producing the substrate, liquid crystal device and process for producing the device
US6208400B1 (en) 1996-03-15 2001-03-27 Canon Kabushiki Kaisha Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon
US6154265A (en) * 1996-06-18 2000-11-28 Canon Kabushiki Kaisha Liquid crystal device and production process thereof
TW439007B (en) * 1996-09-11 2001-06-07 Canon Kk Process and apparatus for producing electrode plate and process for producing liquid crystal device including the plate
JP6028975B2 (en) * 2012-12-05 2016-11-24 Nltテクノロジー株式会社 Stereoscopic image display device

Also Published As

Publication number Publication date
JPH06347810A (en) 1994-12-22

Similar Documents

Publication Publication Date Title
US4796980A (en) Ferroelectric liquid crystal optical modulation device with regions within pixels to initiate nucleation and inversion
EP0228557B1 (en) Optical modulation device and driving method therefor
KR100408350B1 (en) Method for driving display, driving circuit therefor, display, and electronic apparatus
US5274484A (en) Gradation methods for driving phase transition liquid crystal using a holding signal
US5408246A (en) Electro-optical modulating apparatus and driving method thereof
JP3141312B2 (en) Display element
JP3091939B2 (en) Manufacturing method of liquid crystal element
EP0469531B1 (en) Liquid crystal apparatus and driving method therefor
US5381254A (en) Method for driving optical modulation device
JP2759589B2 (en) Ferroelectric liquid crystal display device
JP2507784B2 (en) Liquid crystal device and driving method thereof
JPH11231287A (en) Method and circuit for driving ferroelectric liquid crystal display element
JP2542851B2 (en) Optical modulator
JPH07287232A (en) Liquid crystal display device, and its manufacture and driving method
JP3101790B2 (en) Liquid crystal display device
JPH0431373B2 (en)
JP3097724B2 (en) Liquid crystal display device
JP2849989B2 (en) Liquid crystal device
JP2614220B2 (en) Display device
JPH0799415B2 (en) Liquid crystal device
JPH10197857A (en) Liquid crystal element and its production
JPS62231940A (en) Optical modulation element
JPS6391634A (en) Driving method for optical modulating element
JPH0728023A (en) Liquid crystal display device
JPH11202298A (en) Riving method for liquid crystal display element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000620

LAPS Cancellation because of no payment of annual fees