JP3089658B2

JP3089658B2 - 集積回路レイアウトの配線経路決定方式

Info

Publication number: JP3089658B2
Application number: JP02285035A
Authority: JP
Inventors: 昌彦豊永; 博昭奥出; 俊郎秋野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-10-22
Filing date: 1990-10-22
Publication date: 2000-09-18
Anticipated expiration: 2015-09-18
Also published as: JPH04158550A

Description

【発明の詳細な説明】産業上の利用分野本発明は、集積回路レイアウトの配線経路決定方式に
関する。

従来の技術近年、集積回路の製造技術の向上によるデザインルー
ルの微細化が進み、大規模の回路を１チップ上に作成す
ることが可能となってきた。１チップ上で実現するシス
テムの巨大化に伴い、LSIの自動設計を目指すデザイン
オートメーション（DA）システムにとって、その取り扱
う素子数の増大化によるレイアウト結果の質的な向上が
要求されつつある。特にスタンダードセル方式ブロック
等のセル配置の後、詳細配線を決定的に決めてしまう経
路決定処理には、より高い品質が要求される。一方、経
路決定処理は、ピン位置、セル形状、チャネルの混雑度
などをブロック全体にわたり忠実に取り扱うため検索す
る組み合わせ状態の空間は膨大である。

従来、第１の経路決定処理法では、同電位配線につな
がる多数の端子を同時に扱った経路決定が困難であるた
め、その前処理として多分岐同電位配線を２端子分割
し、さらに先着順に経路を決めて、経路上の配線が集中
するところを避けながらすべての経路を決定する方法が
主であった。例えば、R.Nairによる「A Simple Yet Eff
ective Terchnique for Global Wiring」IEEE Transact
ions on CAD（アイ・イー・イー・イートランザクシ
ョンオンシーエーディ）,Vol.6,No.2,March（198
7）p.165〜に記載されている。しかし、このような方法
では局所的な取り扱いとなり、全体を考慮した良質の解
は期待できない。

また従来、第２の経路決定処理法では、近似的に最小
スタイナー木を求めて割り当てて行く方法も提案されて
いるが、改善段階において迷路配線法を用いており、様
々な配線を検索してえられるより高品質な経路決定処理
結果を求めることが難しい。例えば、J.Roseによる「Ro
cusRoute:A Parallel Global Router for Standard Cel
ls」25th ACM/IEEE Design Automation Conference（第
25回エーシーエム／アイ・イー・イー・イーデザイ
ンオートメーションコンファレンス）,June（198
8）p.189〜に記載されている。

上記二つの従来方法において配線経路の評価方式は、
経験的に評価関数COSTとして次の式を用いていた。

COST＝ａ・Sc＋ｂ・St ここでSc＝ΣΣＣ（i,j）^２、St＝ΣΣＬ（i,j）^２で
あり、Ｃ（i,j）はチャネル（i,j）番目の通過配線数、
Ｌ（i,j）はレーン（i,j）番目の通過配線数である。ま
たa,bは調整パラメータである。

発明が解決しようとする課題従来の第１の経路決定処理法では、同電位配線につな
がる多数の端子を同時に扱うことが困難であるため、大
局的に見た配線経路割付を行なうことが困難であった。
また第２の経路決定処理法では、多数の端子を同時に扱
えるが、生成する経路の型については限定されていた。
また経路を評価する評価関数は、経験的に決める方法が
取られており、評価自体の最終結果に及ばす効果が曖昧
となり、結果として最終状態の経路の質を判定できない
ため面積の最小化が図れない。さらに配線数が多いため
に、従来の経路決定方法では経路決定に要する計算機コ
ストが膨大となる。

本発明の目的は、より多くの配線経路を発生し、発生
された経路を評価することにより面積を最小化する配線
経路決定方式の提供にある。

また本発明の他の目的はパターン配線を用いることに
より、多数端子を含む精度の高い配線経路を高速に設定
する配線経路決定方式の提供にある。

課題を解決するための手段本発明（１）は、半導体基板上に配置された複数のト
ランジスタ素子の入出力端子を結線し論理機能を実現す
るレイアウト設計をする配線経路決定に於て、等電位端
子を近似的に最短で結ぶ等電位端子配線経路決定手段
と、端子間の配線経路を乱数発生手段を用いて水平垂直
への進行方向を決定し、２端子間の経路を生成すること
により、配線長を変更することなく異なる配線経路を生
成する等配線長配線経路発生手段を有し、この等配線長
配線経路発生手段を繰り返して経路を評価することによ
り配線経路を改善する配線経路改善手段とを備えた集積
回路レイアウトの配線経路決定方式である。

また本発明（２）は、上記記載の配線経路改善手段に
おいて、配線経路決定対象となる半導体基板上に設けら
れた格子状の配線密度管理点の密度分布の標準偏差値を
評価関数として用い、配線経路評価を行なう。

さらに本発明（３）は、半導体基板上に配置された複
数のトランジスタ素子の入出力端子を結線し論理機能を
実現するレイアウト設計をする配線経路決定に於て、配
線端子数が所定の数未満の等電位端子間の配線経路に対
しては、端子の位置関係からあらかじめ求めておいた配
線経路パターンから配線経路を決め、配線端子数が所定
の数以上の等電位端子間の配線経路に対しては、各２端
子を近似的に最短で結ぶことにより、等電位端子を近似
的に最短で結ぶ等電位端子配線経路決定手段と、配線長
を変更することなく異なる配線経路を生成する等配線長
配線経路発生手段を有し、この等配線長配線経路発生手
段を繰り返して経路を評価することにより配線経路を改
善する配線経路改善手段とを備えた集積回路レイアウト
の配線経路決定方式である。

作用本発明（１）の構成によれば、配線経路の改善につい
て、乱数を用いて様々な経路を発生することができるた
め、より面積最小化を目指した良質の配線経路を求めら
れる。また、配線経路の評価について本発明（２）の構
成による面積を最小化する統計学的表現による評価を行
なっているため、あいまいさが少なく精度の高い評価が
できるため、より小さな面積を実現する良質な配線経路
決定が可能となる。さらに本発明（３）の構成によれ
ば、回路接続のうち多数を占める少数端子経路につい
て、予め求めておいた厳密に最短の長さの配線経路パタ
ーンを用いるため、その都度計算して求める必要がなく
計算機コストを安価にでき厳密な配線経路を求められ
る。

実施例第１図は、本発明の配線経路決定処理（以下グローバ
ル配線と称す）を示す流れ図である。

本発明は、５ステップから構成されている。第１ステ
ップの入力手段１は、半導体機能素子（以下セルと称
す）の端子位置、結線情報の読み込みを行なう。

第２ステップの仮想格子（グリッド）設定手段２は、
レイアウト領域を任意の矩形で満たすグリッドを設定
し、その矩形単位で配線経路通過本数（混雑度）を管理
する。

第３ステップの等電位端子配線経路決定手段３は、第
２図にその詳細を示す。処理22により等電位端子の数を
判断する。少数の端子と判断されれば、経路決定手段23
により予め端子位置関係から求めておいた配線パターン
を用意し、配線対象となる等電位端子の位置関係から適
合する配線パターンを取り出すことにより複数端子間の
配線経路を一度の処理で求める。多数の端子と判断され
れば、配線経路決定手段24により従来法による計算で複
数端子を２端子関係の近似最短配線を求めて配線経路決
定をおこなう。全配線について配線を決定したかどうか
の判定を判定処理21で行なう。

第４ステップの配線経路改善手段４は、第３図にその
詳細を示す。判定手段32により、同一配線長でかつ新た
な経路が発生可能な配線と、新たな経路が発生不可能な
配線とを振り分ける。経路発生の不可能な配線と判断さ
れれば、改善処理をしない。経路発生の可能な配線と判
断されれば、第４図に示す等配線長配線経路発生手段33
により経路を生成し、第５図に示す配線経路評価手段34
により評価し、新たな配線経路を採用するかしないかを
決定する。改善完了判定処理31で、真になったならば、
第５ステップの出力手段５において出力処理を行なって
終了する。

以下本発明による経路決定方式について、スタンダー
ドセル方式のレイアウト設計を例として図を用いて具体
的に説明する。

スタンダードセル方式の論理機能セル41としてのモデ
ルは、第６図（ａ）に示すように上下側に等電位端子42
を配し、同端子42と同一の信号線は同端子42を通じてセ
ル上の通過が可能なものとする。またセルの論理的関係
とは独立した単なるセル上の通過のために用いるフィー
ルドスルーピンもセル上に定義することができる。信号
の通過を保証するために、必要に応じて第６図（ｂ）に
示すような信号通過専用のセル（フィールドスルーセル
44）を用いることができる。

第７図はスタンダードセル方式のレイアウトの概略図
である。図中、セルレーン51にはセルが配され、セルレ
ーン51間には配線領域であるチャネル52が配される。セ
ルレーン51,チャネル52にはそれぞれ配線の通過量を測
るチャネル配線量カウンタ54とレーン配線量カウンタ53
が設けられる。実際のレイアウト設計において最も細か
い単位のグリッドで配線通過情報を管理し更新すると情
報量が膨大となる。そこで、一般に適当な大きさの仮想
格子をグリッドの大きさとして設定し、チャネル配線量
カウンタ54、レーン配線量カウンタ53の管理をおこな
う。第７図に示すように、本発明の第１ステップにおけ
る入力処理１後、第２ステップの仮想格子（グリッド）
設定手段２において、配線経路を評価する配線分散の程
度は、このグリッド領域単位で管理する。

第３ステップの等電位端子配線経路決定手段３におけ
る処理22により、等電位端子の数を判断して、処理23で
は、端子数の少ない場合パターン合わせにより経路決定
を行い、処理24では、端子数が多い場合計算による経路
決定をおこなう。

パターン合わせの経路決定方法23は、端子数の少ない
等電位配線の配線経路決定について適用する。その理由
は、第８図に示す端子数とその頻度の統計情報により、
端子数２、３が最も多くそれ以上の端子数を持つ等電位
配線は少ないためである。２端子の経路は、第９図
（ａ）〜（ｄ）に示した２端子経路の４パターンであ
る。第９図（ａ）では、２つの等電位端子42が、同一水
平座標上で、異なる垂直座標をもつ関係の配線経路を示
し、この配線経路は、最短経路で配線する場合にはただ
１本のみ存在する。このような変更することができない
配線経路を固定配線81と呼ぶ。第９図（ｂ）は、二つの
等電位端子が同一垂直座標上で、異なる水平座標をもつ
関係で、この場合にも最短経路は１本しかなく、固定配
線81となる。第９図（ｃ），（ｄ）は、２つの等電位端
子の相互が斜めの関係で配置されている場合で、図に示
すように、Ｌ型配線で経路を結べば、最短経路として
は、各々の場合で可変上側Ｌ型配線82と、可変下側Ｌ型
配線83の２種類存在する。第９図（ｃ），（ｄ）の場
合、後述する本発明の配線経路評価関数を用いて可変上
側Ｌ型配線82と可変下側Ｌ型配線83のどちらかを選択す
るか決定すればよい。以上の端子は、すべてセルレーン
51上の格子点53に各端子を割り当てることにより処理を
行なう。ただし、第９図（ｂ）のパターンは、スタンダ
ードセルの場合には、第９図（ｅ）に示すように、上側
詳細配線84、下側詳細配線85のいずれかの配線を用いて
も同型となるので、第９図（ｆ）に見られるような、処
理上では、上側固定配線86と下側固定配線87の２つの配
線経路を発生することができる。配線経路の改善は、第
９図（ｃ），（ｄ）のＬ型配線について、後述する経路
発生手段を用いて行なう。同様なパターン分けの例とし
て、３端子のパターンは、第９図（ｇ）〜（ｋ）の反
転、回転から得られる24種類のパターンである。３端子
の配線経路のパターンの場合には、第９図（ｋ）にある
ように経路の中継点である仮想端子88を設ける位置も含
めて厳密な経路がパターン配線で求めることができる。
また、たとえ４端子であったとしても、約200パターン
であることがわかっている。

このようなパターンを一度登録すれば、後は端子の位
置関係からその配線経路を一度の手間で求めることがで
き、またそのパターンは、厳密に求められるので計算機
処理速度が速く、精度の高い配線経路決定が可能とな
る。また、通常最も多く存在する２から３端子のパター
ンに限らず、例えば４端子であったとしても十分計算機
記憶装置で取り扱える範囲である。以上のパターン配線
経路決定以外の多数の端子、即ち５端子以上を持つ経路
については、従来法として例えば、A.V.Ahoによる「Dat
a Soructure and Algorithms」Addison−Wesley Publis
hing Company Reading（アジソンウェズリー・パブリシ
ング・カンパニー・リーディング）,MA,（1983）p.234
にあるPrimの方法により配線経路形状を求める。

第４ステップの配線経路の改善手段４に於て、同一配
線長により、新たな経路が発生可能な配線と、新たな経
路が発生不可能な配線との区別を行なう処理32について
説明する。第３ステップで決定された配線について、配
線経路は、第９図（ａ），（ｂ）に示すように、経路が
固定となり、不動であるものと、第９図（ｃ），（ｄ）
に示すように、経路の途中をＬ型やＺ型に曲げて、様々
な経路が変更できるものと大別できる。経路変更可能な
配線に対しては、新たな配線を発生する発生手段33を用
いる。配線経路発生方法33として、Ｚ経路発生法を用
い、そのプログラムを第４図に示す。ここでstart.x、s
tart.yは、配線始点のｘ、ｙ座標、またtarget.x、targ
et.yは、終点の座標である。dx,dyは、配線の進む変位
量（１グリッド単位）である。rand（）は、１から、10
000000までの乱数発生関数である。このＺ経路発生法に
より様々なタイプの経路を作成することができる。一例
として、第10図（ａ）に与えられた、Ｌ型の経路からＺ
配線経路発生法により発生したＺ型の配線経路を第10図
（ｂ）に示す。

配線経路評価手段34により、配線経路発生方法33で発
生された配線経路を評価する。配線経路の改善判定処理
31では、例えば、シミュレーテドアニーリング法や、ト
レンブリング・スポットチェック法のような、極小解に
陥らずに全体として最も改善される真の解を求める方法
により処理32,33,34の後の解を判定する。処理31が満足
されるまで処理32,33,34を繰り返してグローバル配線の
改善を行なう。その後第５ステップにより出力処理を行
なう。

本実施例ではグローバル配線処理における本来の目的
の１つである面積について考えて従来法とは異なる配線
経路評価手段34を用いる。この配線経路評価手段34で用
いる評価関数は次の式である。

COST＝ａ・Sc＋ｂ・St Sc＝Ｃσ（ｉ）＝［Σ｛Σ（Ｃ（i,j）−Cav（ｊ））²/Nw｝/Nh］
^1/2 St＝Ｌσ ＝［｛ΣΣ（Ｌ（i,j）−Lav）^２｝／（Nw・Nh）］
^1/2 ここで、Scはチャネル領域の配線密度の標準偏差値の
合計、Stはスルー配線密度の標準偏差の合計である。ま
たa,bは各々の評価に対しての重みパラメータである。N
w,Nhは横方向のグリッド数、縦方向のグリッド数、Ｃ
（i,j）は（i,j）位置におけるチャネル通過配線数、Ca
v（ｊ）はｊ番目のチャネル内のグリッド点におけるス
ルー配線数の平均である。またＬ（i,j）は（i,j）位置
におけるスルー配線数、Lavは各グリッド点におけるス
ルー配線数の平均である。

本評価関数は面積最小化を評価しているため、従来の
評価に比べ精度が高い。従って、本実施例においては、
第７図に示すように、セルレーン51とセルレーン51の間
に配したチャネル52の領域における配線通過量を与えた
チャネル配線量カウンタ54の値、及びレーン上を通過す
るスルー信号数であるレーン配線量カウンタ53の値の均
等化が実現される。配線経路が変わっても配線に要する
面積は一定であるため、配線が集中することによって発
生する配線領域に利用できない空き領域がなくなり全体
面積を最小化できる。

この評価関数は以下のようにして導き出される。グロ
ーバル配線処理後予想されるレイアウト面積は、第７図
に示すように、各チャネルにおける配線密度の最大の和
と、各レーンにおけるスルー配線用セルを含めた幅の最
大との積で表される。例えば、第ｉ番目のチャネルの最
大密度をCm（ｉ）とし、スルー配線用セルを含めたレー
ン幅の最大をLmとすると、レイアウト面積Ｓは、と表される。ここでｃは、デザインルールやスルーセル
を考慮した定数である。単に最大を評価すると、評価す
るサンプル数が少なくなり感度が落ちるので、ここで、
各最大値を統計を用いて表現することにする。

まずチャネル配線通過本数の最大を以下のように定義
する。

Cm（ｉ）＝Cav（ｉ）＋nCσ（ｉ）ここで、Cav（ｉ）は、ｉ番目のチャネルにおけるチ
ャネル配線通過本数の平均値、またＣσ（ｉ）は、ｉ番
目のチャネルにおけるチャネル配線通過本数の標準偏差
値である。ｎは任意の乗数で、この式の信頼度を示す。
ここで、である。同様に、Lmについても統計を用いて表現する
と、 Lm＝Lav＋nLσ となる。ここで、Lavはレーン配線通過本数の平均値、
またＬσはレーン配線通過本数の標準偏差値である。ｎ
は任意の乗数で、先ほどと同様にこの式の信頼度を示
す。ここで、スルー増加による配線幅の変化が小さいと
して Lav＝一定とする。以上から先ほどの面積の計算式Ｓは、Ｓ＝ｃ・（一定値＋Ｌσ）・（一定値＋ΣnCσ
（ｉ））＝ｃ＋ａΣＣσ（ｉ）＋bLσ ここで、Ｌσ・ｂΣnCσ（ｉ）の項については、高次
の項として削除して評価関数の式が得られる。評価につ
いて定数項は、考慮する必要はない。

なお、本実施例では、少数端子数として２、３、４端
子の例を取り扱ったが、計算機メモリーが許せば、５端
子以上を少数端子としてパターン配線決定処理を行なっ
ても構わないことはいうまでもない。また、レイアウト
設計の例として、スタンダードセル方式を取り扱った
が、本配線経路決定が面積、特性の最適化として有効で
あることは、デートアレイや、一般の半導体回路のレイ
アウトのみならず、プリント基盤の設計、その他の設計
最適化において有効であることは、言うまでもない。

発明の効果本発明（１）の構成によれば、配線経路の改善につい
て、乱数を用いて様々な経路を発生することができるた
め、より面積最小化を目指した良質の配線経路を求めら
れる。また、配線経路の評価について本発明（２）の構
成による面積を最小化する統計学的表現による評価を行
なっているため、あいまいさが少なく精度の高い評価が
できるため、より小さな面積を実現する良質な配線経路
決定が可能となる。さらに本発明（３）の構成によれ
ば、回路接続のうち多数を占める少数端子経路につい
て、予め求めておいた厳密に最短の長さの配線経路パタ
ーンを用いるため、その都度計算して求める必要がなく
計算機コストを安価にでき厳密な配線経路を求められ
る。

【図面の簡単な説明】

第１図は本発明の配線経路決定処理の流れ図、第２図は
本発明の等電位配線経路決定手段を説明する図、第３図
は配線経路改善手段を説明する図、第４図は本発明の等
配線長配線経路生成手段を説明する図、第５図は本発明
の配線経路評価手段を説明する図、第６図はスタンダー
ドセル方式におけるセル構成図、第７図は仮想格子をス
タンダードセルレイアウト上で示した構成図、第８図は
配線端子数とその頻度の関係図、第９図は２端子及び３
端子における配線パターン図、第10図は可変Ｚ型配線の
説明図である。 41……論理機能セル、42……等電位端子、44……フィー
ドスルーセル、51……セルレーン、52……チャネル、53
……レーン配線量カウンタ、54……チャネル配線量カウ
ンタ、81……固定配線、82……可変上側Ｌ型配線、83…
…可変下側Ｌ型配線、101……可変Ｚ型配線。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/82 G06F 17/50

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上に配置された複数のトランジ
スタ素子の入出力端子を結線し論理機能を実現するレイ
アウト設計をする配線経路決定に於て、等電位端子を近似的に最短で結ぶ等電位端子配線経路決
定手段と、端子間の配線経路を乱数発生手段を用いて水平垂直への
進行方向を決定し、２端子間の経路を生成することによ
り、配線長を変更することなく異なる配線経路を生成す
る等配線長配線経路発生手段を有し、この等配線長配線
経路発生手段を繰り返して経路を評価することにより配
線経路を改善する配線経路改善手段とを備えた集積回路
レイアウトの配線経路決定方式。
【請求項２】請求項１記載の配線経路改善手段におい
て、配線経路決定対象となる半導体基板上に設けられた
格子状の配線密度管理点の密度分布の標準偏差値を評価
関数として用い、配線経路評価を行なうことを特徴とす
る集積回路レイアウトの配線経路決定方式。
【請求項３】半導体基板上に配置された複数のトランジ
スタ素子の入出力端子を結線し論理機能を実現するレイ
アウト設計をする配線経路決定に於いて、配線端子数が所定の数未満の等電位端子間の配線経路に
対しては、端子の位置関係からあらかじめ求めておいた
配線経路パターンから配線経路を決め、配線端子数が所
定の数以上の等電位端子間の配線経路に対しては、各２
端子を近似的に最短で結ぶことにより、等電位端子を近
似的に最短で結ぶ等電位端子配線経路決定手段と、配線長を変更することなく異なる配線経路を生成する等
配線長配線経路発生手段を有し、この等配線長配線経路
発生手段を繰り返して経路を評価することにより配線経
路を改善する配線経路改善手段とを備えた集積回路レイ
アウトの配線経路決定方式。