JP3082149B2 - Display device - Google Patents

Display device

Info

Publication number
JP3082149B2
JP3082149B2 JP03206189A JP20618991A JP3082149B2 JP 3082149 B2 JP3082149 B2 JP 3082149B2 JP 03206189 A JP03206189 A JP 03206189A JP 20618991 A JP20618991 A JP 20618991A JP 3082149 B2 JP3082149 B2 JP 3082149B2
Authority
JP
Japan
Prior art keywords
pixel
log
pulse
sub
sat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03206189A
Other languages
Japanese (ja)
Other versions
JPH0527720A (en
Inventor
一典 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP03206189A priority Critical patent/JP3082149B2/en
Priority to AT92306719T priority patent/ATE153469T1/en
Priority to EP92306719A priority patent/EP0526095B1/en
Priority to DE69219828T priority patent/DE69219828T2/en
Priority to ES92306719T priority patent/ES2101036T3/en
Publication of JPH0527720A publication Critical patent/JPH0527720A/en
Priority to US08/367,772 priority patent/US5654732A/en
Application granted granted Critical
Publication of JP3082149B2 publication Critical patent/JP3082149B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、双安定な表示素子を用
いて階調表示を行なう表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device for performing gradation display using a bistable display element.

【0002】[0002]

【従来の技術】従来、双安定な表示素子として強誘電性
液晶(FLC)を用いたものが知られている。
2. Description of the Related Art Hitherto, a device using ferroelectric liquid crystal (FLC) has been known as a bistable display device.

【0003】強誘電性液晶を用いた表示素子に関して
は、特開昭61−94023号公報などに、1ミクロン
から3ミクロン位のセルギャップを保って2枚の内面に
透明電極を形成し配向処理を施したガラス基板を向かい
合わせて構成した液晶セルに強誘電性液晶を注入したも
のが示されている。
A display element using a ferroelectric liquid crystal is disclosed in Japanese Patent Application Laid-Open No. 61-94023, etc., in which a transparent electrode is formed on two inner surfaces while maintaining a cell gap of about 1 to 3 microns, and alignment treatment is performed. 1 shows a liquid crystal cell in which ferroelectric liquid crystals are injected into a liquid crystal cell configured by facing glass substrates subjected to the above method.

【0004】強誘電性液晶を用いた上記の表示素子の特
徴は強誘電性液晶が自発分極を持つことにより、外部電
界と自発分極の結合力をスイッチングに使えることと強
誘電性液晶分子の長軸方向が自発分極の分極方向と1対
1に対応しているため外部電界の極性によってスイッチ
ングできることである。
The characteristics of the above-mentioned display device using a ferroelectric liquid crystal are that the ferroelectric liquid crystal has a spontaneous polarization, so that the coupling force between an external electric field and the spontaneous polarization can be used for switching and the length of the ferroelectric liquid crystal molecule. Since the axial direction has a one-to-one correspondence with the polarization direction of spontaneous polarization, switching can be performed depending on the polarity of an external electric field.

【0005】強誘電性液晶は、一般にカイラル・スメク
チック液晶(SmC*,SmH*)を用いるのでバルク
状態では液晶分子長軸がねじれた配向を示すが、上述の
1ミクロンから3ミクロン位のセルギャップを有するセ
ルに入れることによって液晶分子長軸のねじれを解消す
ることができる(P213−P234 N.A.CLA
RK et al,MCLC;1983,Vol9
4.)。
The ferroelectric liquid crystal generally uses a chiral smectic liquid crystal (SmC *, SmH *), and thus exhibits a twisted orientation of the liquid crystal molecule long axis in a bulk state. (P213-P234 NA CLA) can be eliminated by placing the cell in a cell having
RK et al, MCLC; 1983, Vol9
4. ).

【0006】実際の強誘電性液晶セルの構成は図10に
示すような単純マトリクス基板を用いていた。
The actual structure of a ferroelectric liquid crystal cell uses a simple matrix substrate as shown in FIG.

【0007】強誘電性液晶は2つの安定状態を光透過お
よび遮断状態にして主として2値(白・黒)の表示素子
として利用されているが、多値すなわち中間調表示も可
能である。中間調表示法の一つは画素内の双安定状態の
面積比を制御することにより、中間的な光透過状態を作
るものである。以下、この方法(面積変調法)について
詳しく説明する。
The ferroelectric liquid crystal is mainly used as a binary (white / black) display element with two stable states in a light transmitting and blocking state, but it is also capable of multi-value display, that is, halftone display. One of the halftone display methods is to create an intermediate light transmission state by controlling the area ratio of a bistable state in a pixel. Hereinafter, this method (area modulation method) will be described in detail.

【0008】図7は強誘電性液晶素子のスイッチングパ
ルス振幅と透過率の関係を模式的に示した図で、はじめ
完全な光遮断(黒)状態にあったセル(素子)に一方極
性の単発パルスを印加した後の透過光量Iを単発パルス
の振幅Vの係数としてプロットしたグラフである。パル
ス振幅が閾値Vth以下(V<Vth)のときは透過光量は
変化せず、パルス印加後の透過状態は図8(b)に示す
ように印加前の状態を示す同図(a)と変わらない。パ
ルス振幅が閾値を越える(Vth<V<Vsat )と、画素
内の一部分が他方の安定状態すなわち同図(c)に示す
光透過状態に遷移し全体として中間的な透過光量を示
す。さらにパルス振幅が大きくなり、飽和値Vsat 以上
(Vsat <V)になると同図(d)に示すように画素全
部が光透過状態になるので光量は一定値に達する。
FIG. 7 is a diagram schematically showing the relationship between the switching pulse amplitude and the transmittance of a ferroelectric liquid crystal element. One cell having one polarity is initially applied to a cell (element) which is initially in a completely light-blocking (black) state. 5 is a graph in which the amount of transmitted light I after application of a pulse is plotted as a coefficient of the amplitude V of a single pulse. When the pulse amplitude is equal to or less than the threshold value V th (V <V th ), the transmitted light amount does not change, and the transmission state after the pulse application shows the state before the application as shown in FIG. And does not change. When the pulse amplitude exceeds the threshold value (V th <V <V sat ), a part of the pixel transits to the other stable state, that is, the light transmission state shown in FIG. When the pulse amplitude further increases and becomes equal to or higher than the saturation value V sat (V sat <V), as shown in FIG. 9D, all the pixels are in a light transmitting state, and the light amount reaches a constant value.

【0009】すなわち、面積変調法は電圧をパルス振幅
VがVth<V<Vsat となるように制御して中間調を表
示するものである。
That is, in the area modulation method, the halftone is displayed by controlling the voltage so that the pulse amplitude V satisfies Vth <V < Vsat .

【0010】この面積変調法を用いて、本出願人が先に
出願した特願平3−73127号明細書等に記述されて
いる駆動方法(以下、先願例という)を行なうことによ
り、表示部内に温度ムラやセル厚ムラ等による閾値特性
のバラツキがある表示装置でも安定なアナログ階調表示
ができた。
Using this area modulation method, a driving method (hereinafter, referred to as a prior application example) described in Japanese Patent Application No. 3-73127 filed by the present applicant has been proposed. Stable analog gradation display was possible even in a display device in which variations in threshold characteristics due to temperature unevenness, cell thickness unevenness, and the like were present.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上記従
来例では表示部内の閾値特性のバラツキを補償するため
1つの画素に4つの書込みパルスと、それぞれのパルス
を補助するパルスが必要となり、従来のモノクロ2値表
示の書込み時間に比べ10倍程度書込み時間が遅くなる
という欠点があった。
However, in the above conventional example, four write pulses and one auxiliary pulse for each pulse are required for one pixel in order to compensate for variations in threshold characteristics in the display unit. There is a disadvantage that the writing time is about 10 times longer than the writing time of the binary display.

【0012】本発明は、上述の従来例における問題点に
鑑みてなされたもので、表示部内の温度ムラやセル厚ム
ラ等に起因する閾値の変化を補償し、かつ速やかな階調
の表示し得る表示装置を提供することを目的とする。
The present invention has been made in view of the above-described problems in the conventional example, and compensates for a change in threshold value caused by temperature unevenness or cell thickness unevenness in a display unit, and displays gray scales quickly. It is an object of the present invention to provide a display device that can be obtained.

【0013】[0013]

【課題を解決するための手段】上記の目的を達成するた
め、本発明では、一対の電極と該一対の電極間に充填さ
れた双安定性を有する強誘電性液晶とを備え、印加され
る書込みパルスに応じて双安定状態の面積比を制御され
る副画素であって、ほぼ同じ閾値特性をもつ2つの副画
素で1つの画素を構成し、第1および第2の副画素にそ
れぞれ複数の書込みパルスを印加し、第1の副画素は前
記複数の書込みパルスの第1番目のパルスで該副画素の
全領域を第1の安定状態にし、その後印加される第2番
目以降のパルスとしては第2の状態を書き込む極性のパ
ルスおよび第1の状態を書き込む極性のパルスを交互に
印加し、一方、第2の副画素は前記複数の書込みパルス
の第1番目のパルスで該副画素の全領域を第2の安定
態にし、その後印加される第2番目以降のパルスとして
は第1の状態を書き込む極性のパルスおよび第2の状態
を書き込む極性のパルスを交互に印加する駆動手段を設
けている。ここで、閾値特性とは例えば2つの安定状態
の一方を光透過状態(100%)、他方を遮断状態(0
%)としたときの表示部内の各画素ごとの電圧または
パルス幅に対する透過率特性を意味している。前記各書
込パルスは、例えば、前記表示部内の各画素ごとの電圧
/透過率特性(閾値特性)において、各特性ごとの透過
率の変化が開始する電圧でそのうち最も高い電圧を
th、透過率の変化が終了する電圧でそのうち最も高い
電圧をVsat、第1の副画素に印加する第n番目の書込
みパルスの振幅をVQn、第2の副画素に印加する第n番
目の書込みパルスの振幅をVRnとして、 VQ1≧VsatR1≧Vsatsat ≧VQ2≧VthQ2+VR2=Vth+VsatQ2+VQ3=2×VthR2+VR3=2×Vth n>3では VQn-2 −VQn =VRn-2 −VRn =2×(Vsat −Vth) (但し、VQn、VRnとも負の数となるものはゼロとす
る)または、 VQ1≧VsatR1≧Vsatsat ≧VQ2≧Vth log VQ2+log VR2=log Vth+log Vsat log VQ2+log VQ3=2×log Vth log VR2+log VR3=2×log Vth n>3では logVQn-2 −log VQn =log VRn-2 −log VRn =2×(l
og Vsat −log Vth) (但し、VQn、VRnとも負の数となるものはゼロとす
る)に設定すればよい。あるいは、前記表示部内の各画
素ごとのパルス幅/透過率特性(閾値特性)において、
各特性ごとの透過率の変化が開始するパルス幅でそのう
ち最も長いパルス幅をtth、透過率の変化が終了するパ
ルス幅でそのうち最も長いパルス幅をtsat 、第1の副
画素に印加する第n番目の書込みパルスのパルス幅を
Qn、第2の副画素に印加する第n番目の書込みパルスの
パルス幅を Rnとして、 Q1 ≧tsat R1 ≧tsatsat Q2≧tth Q2 R2=tth+tsat Q2 Q3=2×tth R2 R3=2×tth n>3では Qn-2 Qn Rn-2 Rn =2×(tsat −tth) (但し、 Qn Rnとも負の数となるものはゼロとす
る)または、 Q1 ≧tsat R1 ≧tsatsat Q2≧tth log Q2+log R2=log tth+log tsat log Q2+log Q3=2×log tth log R2+log R3=2×log tth n>3では log Qn-2 −log Qn =log Rn-2 −log Rn =2×
(log tsat −log tth) (但し、 Qn Rnとも負の数となるものはゼロとす
る)に設定すればよい。
In order to achieve the above-mentioned object, according to the present invention, there is provided a pair of electrodes and a space between the pair of electrodes.
And a ferroelectric liquid crystal having improved bistability.
The area ratio of the bistable state is controlled according to the write pulse
A sub-pixel that constitute one pixel in two sub-pixels having substantially the same threshold characteristics, each of the first and second sub-pixel by applying a plurality of write pulses, the first subpixel the In the first pulse of the plurality of writing pulses, the sub-pixel
The entire area is brought into the first stable state, and as the second and subsequent pulses applied thereafter, a pulse having a polarity for writing the second state and a pulse having a polarity for writing the first state are alternately applied. The second sub-pixel sets the entire area of the sub-pixel in the second stable state by the first pulse of the plurality of writing pulses, and the first and second pulses applied thereafter are the first and second pulses. Driving means for alternately applying a pulse having a polarity for writing the second state and a pulse having a polarity for writing the second state. Here, the threshold characteristics are, for example, two stable states.
One is in a light transmitting state (100%), and the other is in a blocking state (0%).
%), The transmittance characteristic with respect to the voltage or the pulse width of each sub- pixel in the display unit. For example, in the voltage / transmittance characteristic (threshold characteristic) for each pixel in the display unit, the write pulse is the voltage at which the change in the transmittance starts for each characteristic, and the highest voltage is V th , Among the voltages at which the rate change ends, the highest voltage is V sat , the amplitude of the n-th write pulse applied to the first sub-pixel is V Qn , the n-th write pulse applied to the second sub-pixel the amplitude as V Rn, V Q1 ≧ V sat V R1 ≧ V sat V sat ≧ V Q2 ≧ V th V Q2 = + V R2 = V th + V sat V Q2 + V Q3 2 × V th V R2 + V R3 = 2 × in V th n> 3 V Qn -2 -V Q n = V Rn -2 -V R n = 2 × (V sat -V th) ( where, V Qn, V Rn with those as a negative number zero to) or, V Q1 ≧ V sat V R1 ≧ V sat V sat ≧ V Q2 ≧ V th log V Q2 + log V R2 = log V th + log V sat log V Q2 + log V Q3 = 2 × log V th log V R2 + log V R3 = 2 × log V th in n> 3 logV Qn -2 -log V Q n = log V Rn -2 -log V R n = 2 × (l
og V sat −log V th ) (provided that V Qn and V Rn both have negative numbers are set to zero). Alternatively, in the pulse width / transmittance characteristic (threshold characteristic) for each pixel in the display unit,
The pulse width at which the change of the transmittance starts for each characteristic is applied to the first sub-pixel, the longest pulse width being t th , and the pulse width at which the change of the transmittance is finished being t sat , Let the pulse width of the n-th write pulse be T
Qn, a pulse width of the n-th writing pulse applied to the second subpixel as T Rn, T Q1 ≧ t sat T R1 ≧ t sat t sat ≧ T Q2 ≧ t th T Q2 + T R2 = t th + t sat T Q2 + T Q3 = 2 × t th T R2 + T R3 = 2 × t th n> 3 in T Qn -2 - T Q n = T Rn -2 - T R n = 2 × (t sat - t th ) (provided that T Qn and T Rn both have negative numbers are zero) or T Q1 ≧ t sat T R1 ≧ t sat t satT Q2 ≧ t th log T Q2 + log T R2 = log t th + log t sat log T Q2 + log T Q3 = 2 × log t th log T R2 + log T R3 = 2 × log t th n> 3 in log T Qn -2 -log T Q n = log T Rn -2 −log T R n = 2 ×
(Log t sat -log t th ) (provided that T Qn and T Rn both have negative numbers are zero).

【0014】[0014]

【作用】本発明によれば、上記のように構成することに
より、閾値特性のバラツキを補償しかつ速やかな階調の
表示を実現することができる。本発明の閾値変化に対す
る補償方式を図1を用いて説明する。
According to the present invention, with the above-described configuration, it is possible to compensate for variations in the threshold characteristics and to realize quick gradation display. A compensation method for a threshold change according to the present invention will be described with reference to FIG.

【0015】表示部内に2つの副画素A1 ,A2 で構成
される画素PA 、2つの副画素B1,B2 で構成される
画素PB 、2つの副画素C1 ,C2 で構成される画素P
C 、2つの副画素D1 ,D2 で構成される画素PD 、お
よび2つの副画素E1 ,E2で構成される画素PE があ
り(図1(iii) )、図1(i)に示すように副画素A
1 ,A2 は表示部内で最も閾値が高く、以下B〜Eの順
に閾値が低くなるものとする。
In the display section, a pixel P A composed of two sub-pixels A 1 and A 2 , a pixel P B composed of two sub-pixels B 1 and B 2 , and a pixel P B composed of two sub-pixels C 1 and C 2 . Constituent pixel P
C , a pixel P D composed of two sub-pixels D 1 and D 2 , and a pixel P E composed of two sub-pixels E 1 and E 2 (FIG. 1 (iii)), and FIG. ), The sub-pixel A
1 and A 2 have the highest threshold values in the display unit, and the threshold values are lower in the order of B to E in the following.

【0016】図1(i)において、a1 は画素PA の白
書込みパルスに対する閾値特性、a2 は画素PA の黒書
込みパルスに対する閾値特性、b1 は画素PB の白書込
みパルスに対する閾値特性、b2 は画素PB の黒書込み
パルスに対する閾値特性、c1 は画素PC の白書込みパ
ルスに対する閾値特性、c2 は画素PC の黒書込みパル
スに対する閾値特性、d1 は画素PD の白書込みパルス
に対する閾値特性、d2 は画素PD の黒書込みパルスに
対する閾値特性、e1 は画素PE の白書込みパルスに対
する閾値特性、e2 は画素PE の黒書込みパルスに対す
る閾値特性である。また、Vthは閾値特性a1 ,a2
閾値電圧、Vsat は閾値特性a1 ,a2の飽和電圧、V
th’は閾値特性e1 ,e2 の閾値電圧、Vsat'は閾値特
性e1 ,e2 の飽和電圧である。透過率はその副画素が
完全に黒の時を0%、完全に白の時を100%とした。
[0016] In FIG. 1 (i), a 1 is the threshold characteristics for white write pulses of the pixel P A, a 2 is the threshold characteristics with respect to black writing pulse for the pixel P A, b 1 is the threshold for white write pulses of the pixel P B properties, b 2 is the threshold characteristics with respect to black writing pulse for the pixel P B, c 1 is the threshold characteristics for white write pulses of the pixel P C, c 2 is the threshold characteristics with respect to black writing pulse for the pixel P C, d 1 is the pixel P D threshold characteristic for the white write pulses, d 2 is the threshold characteristics with respect to black writing pulse for the pixel P D, e 1 is the threshold characteristics for white write pulses of the pixel P E, e 2 is the threshold characteristics with respect to black writing pulse for the pixel P E is there. Also, V th is the threshold characteristics a 1, the threshold voltage of a 2, V sat is a threshold characteristic a 1, the saturation voltage of a 2, V
th ′ is the threshold voltage of the threshold characteristics e 1 and e 2 , and V sat ′ is the saturation voltage of the threshold characteristics e 1 and e 2 . The transmittance was 0% when the subpixel was completely black, and 100% when the subpixel was completely white.

【0017】ここで副画素A1 〜E1 には図1(ii)の
波形Qを、副画素A2 〜E2 には波形Rを印加する。
Here, the waveform Q of FIG. 1 (ii) is applied to the sub-pixels A 1 to E 1 , and the waveform R is applied to the sub-pixels A 2 to E 2 .

【0018】波形QはパルスQ1 ,Q2 ,Q3 により構
成されている。パルスQ1 はすべての画素で透過率が0
%となるような黒書込みパルス、パルスQ2 は副画素A
1 で透過率がα%となるような白書込みパルス、パルス
3 はその飽和電圧Vsat'が副画素A1 の閾値電圧Vth
に等しい副画素E1 において透過率がα%となるような
黒書込みパルスである。
The waveform Q is composed of pulses Q 1 , Q 2 and Q 3 . Pulse Q 1 is the transmittance in all the pixels 0
% Of the black writing pulse and pulse Q 2
White write pulses as transmittance is alpha% in 1, pulse Q 3 are the saturation voltage V sat 'is the threshold voltage V th of the sub-pixel A 1
It is a black writing pulse as transmittance is alpha% in the sub-pixel E 1 equals.

【0019】波形RはパルスR,R,Rにより構
成されている。パルスR はすべての画素で透過率が
100%となるような白書込みパルス、パルスRは副
画素Aで透過率がα%となるような黒書込みパルス、
パルスRはその飽和電圧Vsat’が副画素Aの閾
値電圧Vthに等しい副画素Eにおいて透過率がα%
となるような白書込みパルスである。
The waveform R is composed of pulses R 1 , R 2 and R 3 . Pulses R 1, all of the pixels in the transmittance is 100% such white write pulses, the pulse R 2 is a black write pulses as transmittance is alpha% in the sub-pixel A 2,
The pulse R 3 has a transmittance α% in the sub-pixel E 2 whose saturation voltage V sat ′ is equal to the threshold voltage V th of the sub-pixel A 2.
This is a white writing pulse such that

【0020】パルスQ2 によって副画素B1 の透過率が
α+β%になるならば、パルスR2によって副画素B2
の透過率はα−β%になる。次に、これを証明する。
If the transmittance of the sub-pixel B 1 becomes α + β% by the pulse Q 2 , the sub-pixel B 2 by the pulse R 2
Is α-β%. Next, we will prove this.

【0021】図1(i)の△xyzと△x’y’z’に
おいて、∠yxz=∠y’x’z’=∠R、∠xzy=
∠x’z’y’、xz=x’z’であるから、二角挟辺
相等により△xyz≡△x’y’z’である。したがっ
てxy=x’y’=βとなる。
In △ xyz and △ x'y'z 'of FIG. 1 (i), ∠yz = ∠y'x'z' = ∠R, ∠xzy =
Since ∠x′z′y ′ and xz = x′z ′, △ xyz≡ △ x′y′z ′ due to a diagonal narrow-edge phase or the like. Therefore, xy = x′y ′ = β.

【0022】同様に、パルスQ3 によって副画素D1
透過率がα+δ%になるならば、パルスR3 によって副
画素D2の透過率はα−δ%になる。これは三角形ST
Uと三角形S’T’U’とが合同であることから証明さ
れる。
Similarly, if the transmittance of the sub-pixel D 1 becomes α + δ% by the pulse Q 3 , the transmittance of the sub-pixel D 2 becomes α-δ% by the pulse R 3 . This is a triangle ST
It is proved that U and the triangle S'T'U 'are congruent.

【0023】パルスR2 によって副画素C1 の透過率が
α−γ(>0)%になるならば、パルスR3 によってさ
らにα+γ−100%分透過率が増えることは図2から
証明される。
[0023] If the pulse R 2 by the sub-pixel C 1 transmittance is α-γ (> 0)% , further α + γ-100% fraction transmission by the pulse R 3 is increased as evidenced from FIG. 2 .

【0024】すなわち、図2において、点cを通り直線
1 に平行な直線Lと、点eを通り直線c1 に平行な直
線L’、そして点gから電圧軸上に下ろした垂線を補助
線として加える。図から明らかなように、△abc≡△
adc、△def≡△ghiである。△abc≡△ad
cよりab=ad=γであり、かつak=αであるか
ら、dk=α+γである。また、ek=100であるか
らde=dk−ek=α+γ−100であり、さらに、
△def≡△ghiよりde=ghである。故にgh=
α+γ−100である。
[0024] That is, the auxiliary 2, the straight line L parallel to the street straight c 1 point c, the straight line L parallel to the street straight c 1 point e ', and the perpendicular line drawn from the point g on the voltage axis Add as a line. As is clear from the figure, {abc}
adc and $ def @ ghi. △ abc≡ △ ad
Since c = ab = ad = γ and ak = α from c, dk = α + γ. Also, since ek = 100, de = dk−ek = α + γ−100.
De = gh from Δdefhghi. Therefore gh =
α + γ−100.

【0025】以上のように本補償方式は、 各画素の閾値特性がほぼ直線近似できること 閾値が変化したり表示部内でバラツキがあっても各
画素の閾値特性の傾きは変化せず座標上を平行移動する
と一致すること 第1の安定状態に対する閾値特性と第2の安定状態
に対する閾値特性が一致すること 表示部内の各画素のうち最も高い閾値電圧Vthと最
も低い飽和電圧Vsat'がVth≦Vsat'を満たしているこ
と の4条件が満たされれば有効である。
As described above, in the present compensation method, the threshold characteristics of each pixel can be approximated by a straight line. Even if the threshold value changes or there is a variation in the display unit, the slope of the threshold characteristics of each pixel does not change and the coordinates are parallel. The threshold characteristics for the first stable state match the threshold characteristics for the second stable state. The highest threshold voltage V th and the lowest saturation voltage V sat ′ of each pixel in the display unit are V th. It is valid if the four conditions that ≤ V sat 'are satisfied.

【0026】強誘電性液晶素子が〜の条件を満たす
ことは前述の特願平3−73127号明細書中で確認さ
れている。なお、の条件は、1つの副画素を書き込む
ためのパルスが3個の場合であり、5パルスの場合はV
th≦2Vsat'、7パルスの場合はVth≦4Vsat'とな
る。換言すれば、図1の3パルスの場合は閾値電圧また
は飽和電圧が2倍変化し、あるいはバラツイても透過率
を補償することができるが、5パルスの場合は3倍、7
パルスの場合は5倍の閾値変化を補償することができ
る。
It has been confirmed in the aforementioned Japanese Patent Application No. 3-73127 that the ferroelectric liquid crystal element satisfies the following conditions. Note that the condition is that the number of pulses for writing one sub-pixel is three.
th ≦ 2V sat ′, and in the case of 7 pulses, V th ≦ 4V sat ′. In other words, the transmittance can be compensated even if the threshold voltage or the saturation voltage changes twice or varies in the case of three pulses in FIG. 1, but three times or seven in the case of five pulses.
In the case of a pulse, a threshold change of five times can be compensated.

【0027】の条件で閾値特性が完全に直線である場
合 log VQ2+log VR2=log Vth+log Vsat log VQ2+log VQ3=log VR2+log VR3=2×log V
thとなる。
[0027] If the threshold characteristics in terms of a completely linear log V Q2 + log V R2 = log V th + log V sat log V Q2 + log V Q3 = log V R2 + log V R3 = 2 × log V
It becomes th .

【0028】図1では電圧を変化させることにより階調
を表示しているが、パルス幅を調節することによっても
同様の効果がある。また、デジタル階調表示の場合は閾
値特性が直線である必要はなく図9のような階段状のも
のでもよい。
In FIG. 1, the gray scale is displayed by changing the voltage, but the same effect can be obtained by adjusting the pulse width. In the case of digital gradation display, the threshold characteristic does not need to be a straight line, but may be a step-like one as shown in FIG.

【0029】[0029]

【実施例】図3は、本発明の一実施例に係る液晶表示装
置を示す。この液晶表示装置は、図4に詳細を示す走査
電極201と情報電極202とで構成したマトリックス
電極を有する液晶表示部101、情報信号を情報電極2
02を介して液晶に印加する情報信号印加回路103、
走査信号を走査電極201を介して液晶に印加する走査
信号印加回路102、走査信号制御回路104、情報信
号制御回路106、駆動制御回路105、表示部101
の温度を検知するためのサーミスタ108、およびサー
ミスタ108の出力に基づいて表示部101の温度を検
知する温度検知回路109を備える。走査電極201と
情報電極202との間には、強誘電性液晶が配置されて
いる。107はグラフィックコントローラであり、ここ
から送出されるデータは駆動制御回路105を通して走
査信号制御回路104と情報信号制御回路106に入力
され、それぞれアドレスデータと表示データに変換され
るようになっている。また、液晶表示部101の温度が
サーミスタ108を介して温度検知回路109に入力さ
れ、温度データとして駆動制御回路105を通して走査
信号制御回路104に入力される。そして、アドレスデ
ータと温度データに従って走査信号印加回路102が走
査信号を発生し、液晶表示部101の走査電極201に
印加するようになっている。また、表示データに従って
情報信号印加回路103が情報信号を発生し、液晶表示
部101の情報電極202に印加するようになってい
る。
FIG. 3 shows a liquid crystal display according to an embodiment of the present invention. This liquid crystal display device has a liquid crystal display section 101 having a matrix electrode composed of a scanning electrode 201 and an information electrode 202 shown in detail in FIG.
02, an information signal application circuit 103 applied to the liquid crystal via
A scanning signal applying circuit 102 for applying a scanning signal to liquid crystal via a scanning electrode 201; a scanning signal control circuit 104; an information signal control circuit 106; a drive control circuit 105;
And a temperature detection circuit 109 for detecting the temperature of the display unit 101 based on the output of the thermistor 108. A ferroelectric liquid crystal is disposed between the scanning electrode 201 and the information electrode 202. Reference numeral 107 denotes a graphic controller. Data transmitted from the graphic controller 107 is input to a scanning signal control circuit 104 and an information signal control circuit 106 through a drive control circuit 105, and is converted into address data and display data, respectively. In addition, the temperature of the liquid crystal display unit 101 is input to the temperature detection circuit 109 via the thermistor 108, and is input to the scanning signal control circuit 104 via the drive control circuit 105 as temperature data. Then, the scanning signal applying circuit 102 generates a scanning signal according to the address data and the temperature data, and applies the scanning signal to the scanning electrode 201 of the liquid crystal display unit 101. Further, the information signal application circuit 103 generates an information signal according to the display data, and applies the information signal to the information electrode 202 of the liquid crystal display unit 101.

【0030】図4において、203,204は走査電極
201と情報電極202との交差部分により構成される
副画素である。205は2つの副画素203,204に
より構成され、表示単位となる画素である。
In FIG. 4, reference numerals 203 and 204 denote sub-pixels formed by intersections between the scanning electrodes 201 and the information electrodes 202. Reference numeral 205 denotes a pixel which includes two sub-pixels 203 and 204 and is a display unit.

【0031】図5は液晶表示部101の部分的な断面図
である。同図において、301はアナライザ、306は
ポラライザであり、これらはそれぞれクロスニコルで配
置されている。302と305はガラス基板、303は
強誘電性液晶、304はUV硬化樹脂、307はスペー
サである。
FIG. 5 is a partial sectional view of the liquid crystal display unit 101. In the figure, 301 is an analyzer, 306 is a polarizer, and these are arranged in crossed Nicols. 302 and 305 are glass substrates, 303 is a ferroelectric liquid crystal, 304 is a UV curing resin, and 307 is a spacer.

【0032】図6は図3の装置における駆動信号の波形
を示す。同図中、aは走査信号印加回路102が出力し
第1の副画素に印加する選択信号波形、bは情報信号印
加回路103が出力し第1の副画素に印加する、階調デ
ータに応じた振幅をもつ情報信号波形、cはaとbの合
成波形である。dは走査信号印加回路102が出力し第
2の副画素に印加する選択信号波形、eは情報信号印加
回路103が出力し第2の副画素に印加する、階調デー
タに応じた振幅をもつ情報信号波形、fはdとeの合成
波形である。t1 〜t3 、Q1〜Q3 およびR1 〜Rは
図1(ii)と同様のものである。
FIG. 6 shows the waveform of the drive signal in the device of FIG. In the figure, a is a selection signal waveform output from the scanning signal applying circuit 102 and applied to the first sub-pixel, and b is a signal corresponding to grayscale data output from the information signal applying circuit 103 and applied to the first sub-pixel. Is an information signal waveform having the same amplitude, and c is a composite waveform of a and b. d is a selection signal waveform output from the scanning signal application circuit 102 and applied to the second sub-pixel, and e has an amplitude corresponding to the grayscale data output from the information signal application circuit 103 and applied to the second sub-pixel. An information signal waveform, f is a composite waveform of d and e. t 1 to t 3 , Q 1 to Q 3 and R 1 to R are the same as those in FIG. 1 (ii).

【0033】同図から明らかなように、1画素の表示に
必要な時間1Hは第2番目以降の書込みパルス幅Δtの
4倍すなわち4Δtあればよい。
As can be seen from the figure, the time 1H required for displaying one pixel may be four times the width of the second or subsequent write pulse Δt, ie, 4Δt.

【0034】本実施例ではパルス幅固定、振幅可変のパ
ルスによって階調を表示したが、パルス幅可変、振幅固
定のパルスでも同様の結果を得ることができる。
In this embodiment, the gray scale is displayed by a pulse having a fixed pulse width and a variable amplitude, but the same result can be obtained with a pulse having a variable pulse width and a fixed amplitude.

【0035】また、本実施例では画素内の閾値特性をな
だらかにするためセル厚勾配を持たせた例を挙げている
が、容量勾配を持たせたり、あるいは電極に電位勾配を
持たせる等、他の方法でもよい。
In this embodiment, an example is given in which a cell thickness gradient is provided in order to make the threshold characteristic in a pixel gentle. However, a capacitance gradient or a potential gradient may be applied to an electrode. Other methods may be used.

【0036】[0036]

【発明の効果】以上説明したように、本発明によれば、
一対の電極と該一対の電極間に充填された双安定性を有
する強誘電性液晶とを備え、書込みパルスを印加されて
双安定状態の面積比を制御される副画素であって、ほぼ
同じ閾値特性をもつ2つの副画素で1つの画素を構成
し、第1および第2の副画素にそれぞれ複数の書込みパ
ルスを印加し、第1の副画素は前記複数の書込みパルス
の第1番目のパルスで該副画素の全領域を第1の安定
態にし、その後印加される第2番目以降のパルスとして
は第2の安定状態を書き込む極性のパルスおよび第1の
安定状態を書き込む極性のパルスを交互に印加し、一
方、第2の副画素は前記複数の書込みパルスの第1番目
のパルスで該副画素の全領域を第2の安定状態にし、そ
の後印加される第2番目以降のパルスとしては第1の
状態を書き込む極性のパルスおよび第2の安定状態を
書き込む極性のパルスを交互に印加する駆動手段を設け
ることにより、表示部内の温度ムラやセル厚ムラ等に起
因する閾値の変化を補償し、かつ速やかな階調の表示を
実現することができた。
As described above, according to the present invention,
Bistability filled between a pair of electrodes and the pair of electrodes
And a writing pulse is applied.
A sub-pixel whose area ratio in the bistable state is controlled, one sub-pixel having substantially the same threshold characteristics constitutes one pixel, and a plurality of writing pulses are applied to the first and second sub-pixels, respectively. The first sub-pixel sets the entire area of the sub-pixel to a first stable state with the first pulse of the plurality of writing pulses, and then applies the second and subsequent pulses to be applied. Is a pulse of polarity to write a second stable state and the first pulse
A pulse of a polarity for writing a stable state is alternately applied, while the second sub-pixel brings the entire area of the sub-pixel to a second stable state with a first pulse of the plurality of write pulses, and is then applied. that as the second and subsequent pulse the first cheap
By providing a driving unit that alternately applies a pulse of a polarity for writing a constant state and a pulse of a polarity for writing a second stable state, a change in a threshold value caused by temperature unevenness or cell thickness unevenness in the display unit is compensated, In addition, it was possible to realize quick gradation display.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の駆動方式を説明する図である。FIG. 1 is a diagram illustrating a driving method according to the present invention.

【図2】 図1(i)の透過率補償の詳細を説明する図
である。
FIG. 2 is a diagram illustrating details of transmittance compensation of FIG. 1 (i).

【図3】 本発明の一実施例に係る表示装置の構成を示
す図である。
FIG. 3 is a diagram illustrating a configuration of a display device according to an embodiment of the present invention.

【図4】 図3における液晶表示部を拡大した平面図で
ある。
FIG. 4 is an enlarged plan view of a liquid crystal display unit in FIG. 3;

【図5】 前記液晶表示部の断面図である。FIG. 5 is a sectional view of the liquid crystal display unit.

【図6】 図3の装置における駆動波形の信号図であ
る。
FIG. 6 is a signal diagram of a driving waveform in the device of FIG.

【図7】 強誘電性液晶に関するスイッチングパルス振
幅と透過率の関係を示す模式図である。
FIG. 7 is a schematic diagram showing a relationship between a switching pulse amplitude and a transmittance of a ferroelectric liquid crystal.

【図8】 印加パルスに応じた強誘電性液晶素子の光透
過状態を示す模式図である。
FIG. 8 is a schematic diagram showing a light transmitting state of a ferroelectric liquid crystal element according to an applied pulse.

【図9】 印加パルスに応じた双安定素子の光透過状態
を示す別の模式図である。
FIG. 9 is another schematic diagram showing a light transmission state of a bistable element according to an applied pulse.

【図10】 従来の液晶素子構造の説明図である。FIG. 10 is an explanatory diagram of a conventional liquid crystal element structure.

【符号の説明】[Explanation of symbols]

101:液晶表示部、102:走査信号印加回路、10
3:情報信号印加回路、104:走査信号制御回路、1
05:駆動制御回路、106:情報信号制御回路、10
7:グラフィックコントローラ、201:走査電極、2
02:情報電極、203,204:副画素、205:画
素、301:アナライザ、302,305:ガラス基
板、303:強誘電性液晶、304:保護膜、306:
ポラライザ、307:スペーサ。
101: liquid crystal display unit, 102: scanning signal application circuit, 10
3: information signal applying circuit, 104: scanning signal control circuit, 1
05: drive control circuit, 106: information signal control circuit, 10
7: graphic controller, 201: scanning electrode, 2
02: information electrode, 203, 204: sub-pixel, 205: pixel, 301: analyzer, 302, 305: glass substrate, 303: ferroelectric liquid crystal, 304: protective film, 306:
Polarizer, 307: spacer.

Claims (17)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一対の電極と該一対の電極間に充填され
た双安定性を有する強誘電性液晶とを備え、印加される
書込みパルスに応じて双安定状態の面積比を制御される
副画素であって、実質同じ閾値特性を有する第1および
第2の副画素で構成された画素多数をマトリクス状に配
置してなる表示部と、 各画素を駆動する際、第1および第2の副画素にそれぞ
れ複数の書込みパルスを振幅またはパルス幅の大きい方
から順に印加する駆動手段であって、第1の副画素には
前記複数の書込みパルスの第1番目のパルスとして第1
の極性のパルスを印加して該副画素の全領域に第1の
状態を書き込んだ後第2番目以降の書込みパルスとし
て第2の極性のパルスおよび第1の極性のパルスを交互
に印加し、第2の副画素には前記複数の書込みパルスの
第1番目のパルスとして第2の極性のパルスを印加して
該副画素の全領域に第2の安定状態を書き込んだ後第2
番目以降のパルスとして第1の極性のパルスおよび第2
の極性のパルスを交互に印加する駆動手段とを具備する
ことを特徴とする表示装置。
An electrode filled between a pair of electrodes and the pair of electrodes.
With a ferroelectric liquid crystal having bistability
Sub-pixels whose area ratio in the bistable state is controlled in accordance with the write pulse, and a large number of pixels composed of first and second sub-pixels having substantially the same threshold characteristics are arranged in a matrix. And a driving unit for applying a plurality of write pulses to the first and second sub-pixels in order of increasing amplitude or pulse width when driving each pixel. A first pulse of the plurality of write pulses is supplied to the pixel as a first pulse.
First safe by the polarity of the pulse applied to the entire area of the sub pixel
After writing the steady state, a pulse of a second polarity and a pulse of a first polarity are alternately applied as second and subsequent write pulses, and a first sub-pixel is provided with a first pulse of the plurality of write pulses. Apply a pulse of the second polarity as a pulse
After writing the second stable state in the entire area of the sub-pixel, the second
The pulse of the first polarity and the pulse of the second
And a drive unit for alternately applying pulses of the polarity.
【請求項2】 前記第1の副画素と第2の副画素との面
積が等しい請求項1に記載の表示装置。
2. The display device according to claim 1, wherein an area of the first sub-pixel is equal to an area of the second sub-pixel.
【請求項3】 前記第1の副画素と第2の副画素とが隣
り合う位置にある請求項1に記載の表示装置。
3. The display device according to claim 1, wherein the first sub-pixel and the second sub-pixel are located at positions adjacent to each other.
【請求項4】 前記各副画素に印加される書込みパルス
の数が3以上の奇数である請求項1に記載の表示装置。
Wherein said display device according to claim 1 number of write look pulses applied to each sub-pixel is an odd integer greater than 3.
【請求項5】 前記駆動手段が、前記表示部内の特定の
画素において、第1の副画素には前記複数の書込みパル
スの第2番目のパルスでx%(0≦x≦100)の領域
に第2の安定状態を書き込み第3番目のパルスでは状態
を変化させず、第2の副画素には前記複数の書込みパル
スの第2番目のパルスで100−x%の領域に第1の
状態を書き込み第3番目のパルスでは状態を変化させ
ないように駆動する請求項1に記載の表示装置。
5. The driving unit according to claim 1, wherein, in a specific pixel in the display unit, a first sub-pixel has an x% (0 ≦ x ≦ 100) region in a second pulse of the plurality of writing pulses. without changing the state in the third pulse writing a second stable state, the second sub-pixel first cheap to a second 100-x% area by a pulse of the plurality of write pulses
The display device according to claim 1, wherein the display is driven such that a constant state is written and the state is not changed by the third pulse.
【請求項6】 前記特定の画素が、前記表示部内で最も
閾値が高い画素である請求項5に記載の表示装置。
Wherein said particular pixel, display apparatus according to claim 5 most threshold is higher pixel on the display portion.
【請求項7】 前記駆動手段が、前記表示部内の特定の
画素において、第1の副画素には前記複数の書込みパル
スの第2番目のパルスで100%の領域に第2の安定
態を書き込み第3番目のパルスで100−x%(0≦x
≦100)の領域に第1の安定状態を書き込み、第2の
副画素には前記複数の書込みパルスの第2番目のパルス
で100%の領域に第1の安定状態を書き込み第3番目
のパルスでx%の領域に第2の安定状態を書き込む請求
項1に記載の表示装置。
7. The driving unit according to claim 2, wherein, in a specific pixel in the display section, a first sub-pixel has a second stable state within a region of 100% by a second pulse of the plurality of writing pulses. /> State and 100-x% (0 ≦ x
.Ltoreq.100), the first stable state is written to the second sub-pixel by the second pulse of the plurality of write pulses, and the first stable state is written to the area of 100% by the second pulse. 2. The display device according to claim 1, wherein the second stable state is written in an area of x%.
【請求項8】 前記特定の画素が、前記表示部内で最も
閾値が低い画素である請求項7に記載の表示装置。
Wherein said particular pixel, display apparatus according to claim 7 most threshold on the display portion is lower pixels.
【請求項9】 前記表示部内の各画素ごとの電圧/透過
率特性において、各特性ごとの透過率の変化が開始する
電圧でそのうち最も高い電圧をVth、透過率の変化が終
了する電圧でそのうち最も高い電圧をVsat 、第1の副
画素に印加する第n番目の書込みパルスの振幅をVQn
第2の副画素に印加する第n番目の書込みパルスの振幅
をVRnとすると、 VQ1≧VsatR1≧Vsatsat ≧VQ2≧VthQ2+VR2=Vth+VsatQ2+VQ3=2×VthR2+VR3=2×Vth n>3では VQn-2 −VQn =VRn-2 −VRn =2×(Vsat −Vth) (但し、VQn、VRnとも負の数となるものはゼロとす
る)である請求項1に記載の表示装置。
9. In a voltage / transmittance characteristic for each pixel in the display unit, a voltage at which a change in transmittance starts for each characteristic is a highest voltage V th , and a voltage at which a change in transmittance ends is a voltage. Among them, the highest voltage is V sat , the amplitude of the n-th write pulse applied to the first sub-pixel is V Qn ,
Assuming that the amplitude of the n-th write pulse applied to the second sub-pixel is V Rn , V Q1 ≧ V sat V R1 ≧ V sat V sat ≧ V Q2 ≧ V th V Q2 + V R2 = V th + V sat V Q2 + V Q3 = 2 × V th V R2 + V R3 = 2 × V th n> 3 in V Qn -2 -V Q n = V Rn -2 -V R n = 2 × (V sat -V th) ( where , V Qn , and V Rn are all assumed to be negative).
【請求項10】 前記表示部内の各画素ごとの電圧/透
過率特性において、各特性ごとの透過率の変化が開始す
る電圧でそのうち最も高い電圧をVth、透過率の変化が
終了する電圧でそのうち最も高い電圧をVsat 、第1の
副画素に印加する第n番目の書込みパルスの振幅を
Qn、第2の副画素に印加する第n番目の書込みパルス
の振幅をVRnとすると、 VQ1≧VsatR1≧Vsatsat ≧VQ2≧Vth log VQ2+log VR2=log Vth+log Vsat log VQ2+log VQ3=2×log Vth log VR2+log VR3=2×log Vth n>3では log VQn-2 −log VQn =log VRn-2 −log VRn =2×
(log Vsat −log Vth) (但し、VQn、VRnとも負の数となるものはゼロとす
る)である請求項1に記載の表示装置。
10. In the voltage / transmittance characteristics of each pixel in the display unit, the highest voltage among the voltages at which the change of the transmittance starts for each characteristic is V th and the voltage at which the change of the transmittance ends. When the highest voltage among them is V sat , the amplitude of the n-th write pulse applied to the first sub-pixel is V Qn , and the amplitude of the n-th write pulse applied to the second sub-pixel is V Rn , V Q1 ≧ V sat V R1 ≧ V sat V sat ≧ V Q2 ≧ V th log V Q2 + log V R2 = log V th + log V sat log V Q2 + log V Q3 = 2 × log V th log V R2 + log V R3 = 2 × log V th n> 3 in log V Qn -2 -log V Q n = log V Rn -2 -log V R n = 2 ×
2. The display device according to claim 1, wherein (log V sat −log V th ) (provided that V Qn and V Rn both have negative numbers are zero).
【請求項11】 前記表示部内の各画素ごとのパルス幅
/透過率特性において、各特性ごとの透過率の変化が開
始するパルス幅でそのうち最も長いパルス幅をtth、透
過率の変化が終了するパルス幅でそのうち最も長いパル
ス幅をtsat 、第1の副画素に印加する第n番目の書込
みパルスのパルス幅を Qn、第2の副画素に印加する第
n番目の書込みパルスのパルス幅をTRnとすると、 Q1 ≧tsat R1 ≧tsatsat Q2≧tth Q2 R2=tth+tsat Q2 Q3=2×tth R2 R3=2×tth n>3では Qn-2 Qn Rn-2 Rn =2×(tsat −tth) (但し、TQn、TRnとも負の数となるものはゼロとす
る)である請求項1に記載の表示装置。
11. In the pulse width / transmittance characteristic of each pixel in the display section, the pulse width at which the change of the transmittance for each characteristic starts is the longest pulse width of t th , and the change of the transmittance is completed. T sat , the pulse width of the n-th write pulse applied to the first sub-pixel is T Qn , the pulse of the n-th write pulse applied to the second sub-pixel Assuming that the width is T Rn , T Q1 ≧ t sat T R1 ≧ t sat t satT Q2 ≧ t th T Q2 + T R2 = t th + t sat T Q2 + T Q3 = 2 × t th T R2 + T R3 = 2 × t th n> 3 in T Qn -2 - T Q n = T Rn -2 - T R n = 2 × (t sat -t th) ( where a negative number with T Qn, T Rn The display device according to claim 1, wherein the number is zero.
【請求項12】 前記表示部内の各画素ごとのパルス幅
/透過率特性において、各特性ごとの透過率の変化が開
始するパルス幅でそのうち最も長いパルス幅をtth、透
過率の変化が終了するパルス幅でそのうち最も長いパル
ス幅をtsat 、第1の副画素に印加する第n番目の書込
みパルスのパルス幅をTQn、第2の副画素に印加する第
n番目の書込みパルスのパルス幅をTRnとすると、 Q1 ≧tsat R1 ≧tsatsat Q2≧tth log Q2+log R2=log tth+log tsat log Q2+log Q3=2×log tth log R2+log R3=2×log tth n>3では log Qn-2 −log Qn =log Rn-2 −log Rn =2×(log tsat −log tth) (但し、TQn、TRnとも負の数となるものはゼロとす
る)である請求項1に記載の表示装置。
12. In the pulse width / transmittance characteristic for each pixel in the display unit, the pulse width at which the change in transmittance for each characteristic starts is the longest pulse width of t th , and the change in transmittance ends. T sat , the pulse width of the n-th write pulse applied to the first sub-pixel is T Qn , the pulse of the n-th write pulse applied to the second sub-pixel When the width is T Rn, T Q1 ≧ t sat T R1 ≧ t sat t sat ≧ T Q2 ≧ t th log T Q2 + log T R2 = log t th + log t sat log T Q2 + log T Q3 = 2 × log t th log T R2 + log T R3 = 2 × log t th n> 3 in log T Qn -2 -log T Q n = log T Rn -2 -log T R n = 2 × (log t sat -log t th) ( The display device according to claim 1, wherein T Qn and T Rn are both zero if the number is a negative number.
【請求項13】 前記2つの副画素の一対の電極互い
異なる走査電極と異なる情報電極それぞれの一部で
成されている請求項1に記載の表示装置。
13. A pair of electrodes of the two sub-pixels are connected to each other.
The display device according to claim 1, which consists <br/> part of different scanning electrodes and different information electrodes.
【請求項14】 前記第1の副画素に印加する走査信号
と第2の副画素に印加する走査信号が同期している請求
項13に記載の表示装置。
14. The display device according to claim 13, wherein a scanning signal applied to the first sub-pixel and a scanning signal applied to the second sub-pixel are synchronized.
【請求項15】 前記第1の副画素に印加する情報信号
と第2の副画素に印加する情報信号が同期している請求
項13に記載の表示装置。
15. The display device according to claim 13, wherein the information signal applied to the first sub-pixel and the information signal applied to the second sub-pixel are synchronized.
【請求項16】 前記第1の副画素に印加する走査信号
波形と前記第2の副画素に印加する走査信号波形が中心
電位を軸として対称である請求項13に記載の表示装
置。
16. The display device according to claim 13, wherein a scanning signal waveform applied to the first sub-pixel and a scanning signal waveform applied to the second sub-pixel are symmetric about a central potential.
【請求項17】 前記強誘電性液晶がカイラルスメクチ
ック液晶である請求項1に記載の表示装置。
17. The method according to claim 17, wherein the ferroelectric liquid crystal is chiral smectic.
The display device according to claim 1, wherein the display device is a check liquid crystal.
JP03206189A 1991-07-24 1991-07-24 Display device Expired - Fee Related JP3082149B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP03206189A JP3082149B2 (en) 1991-07-24 1991-07-24 Display device
AT92306719T ATE153469T1 (en) 1991-07-24 1992-07-23 DATA DISPLAY
EP92306719A EP0526095B1 (en) 1991-07-24 1992-07-23 Displaying information
DE69219828T DE69219828T2 (en) 1991-07-24 1992-07-23 Data display
ES92306719T ES2101036T3 (en) 1991-07-24 1992-07-23 INFORMATION DISPLAY.
US08/367,772 US5654732A (en) 1991-07-24 1995-01-03 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03206189A JP3082149B2 (en) 1991-07-24 1991-07-24 Display device

Publications (2)

Publication Number Publication Date
JPH0527720A JPH0527720A (en) 1993-02-05
JP3082149B2 true JP3082149B2 (en) 2000-08-28

Family

ID=16519287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03206189A Expired - Fee Related JP3082149B2 (en) 1991-07-24 1991-07-24 Display device

Country Status (1)

Country Link
JP (1) JP3082149B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2310524A (en) * 1996-02-20 1997-08-27 Sharp Kk Display exhibiting grey levels
GB2325556B (en) 1997-05-20 2001-05-23 Sharp Kk Light modulating devices
GB2325555A (en) * 1997-05-20 1998-11-25 Sharp Kk Light modulating devices
GB2334128B (en) 1998-02-09 2002-07-03 Sharp Kk Liquid crystal device and method of addressing liquid crystal device

Also Published As

Publication number Publication date
JPH0527720A (en) 1993-02-05

Similar Documents

Publication Publication Date Title
EP0526095B1 (en) Displaying information
KR100352717B1 (en) Liquid crystal display device
JP2941987B2 (en) Liquid crystal display device and driving method thereof
JP2847331B2 (en) Liquid crystal display
EP0564263B1 (en) Display apparatus
JP2004533647A (en) Liquid crystal device
JPS63249897A (en) Display device and driving thereof
KR100843685B1 (en) Method and apparatus for driving liquid crystal display
JPH08511357A (en) Display device
JPH10282472A (en) Driving method of ferroelectric liquid crystal element and driving circuit therefor
WO1996035976A1 (en) Method of driving antiferroelectric liquid crystal display and apparatus therefor
US4927243A (en) Method and apparatus for driving optical modulation device
JPH0485517A (en) Liquid crystal element and liquid crystal driving method
JP2759589B2 (en) Ferroelectric liquid crystal display device
JP3082149B2 (en) Display device
JP2766947B2 (en) Display device
KR101012944B1 (en) Aligning method under electric field of ferroelectric liquid crystal and liquid crystal display using the same
KR101071262B1 (en) Liquid crystal display
JP3096877B2 (en) Driving method of liquid crystal element
JP3101790B2 (en) Liquid crystal display device
JP2000019485A (en) Method for driving liquid crystal device
JP3035404B2 (en) Display device
WO1997043750A1 (en) Super-twisted nematic liquid crystal display driving circuit adopting multiple line selection method using pulse width modulation
JPH0772460A (en) Liquid crystal display device
JPH05134633A (en) Ferroelectric liquid crystal display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees