JP3075559B2 - Image forming apparatus manufacturing method and image forming apparatus - Google Patents

Image forming apparatus manufacturing method and image forming apparatus

Info

Publication number
JP3075559B2
JP3075559B2 JP11124779A JP12477999A JP3075559B2 JP 3075559 B2 JP3075559 B2 JP 3075559B2 JP 11124779 A JP11124779 A JP 11124779A JP 12477999 A JP12477999 A JP 12477999A JP 3075559 B2 JP3075559 B2 JP 3075559B2
Authority
JP
Japan
Prior art keywords
spacer
substrate
electron
image forming
forming apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11124779A
Other languages
Japanese (ja)
Other versions
JP2000030613A (en
Inventor
正弘 伏見
邦裕 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11124779A priority Critical patent/JP3075559B2/en
Publication of JP2000030613A publication Critical patent/JP2000030613A/en
Application granted granted Critical
Publication of JP3075559B2 publication Critical patent/JP3075559B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、容器内に、画像形
成手段と該容器内部の間隔を保持するためのスペーサと
が配置された画像形成装置の製造方法および画像形成装
置に関する発明である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an image forming apparatus in which an image forming means and a spacer for maintaining a space between the containers are arranged in a container, and an invention relating to the image forming apparatus.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型電子放出素子(以下表
面伝導型放出素子と記す)や、電界放出型電子放出素子
(以下FE型と記す)や、金属/絶縁層/金属型電子放
出素子(以下MIM型と記す)、などが知られている。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among them, the cold cathode device includes, for example, a surface conduction electron-emitting device (hereinafter referred to as a surface conduction electron-emitting device), a field emission electron-emitting device (hereinafter referred to as an FE device), a metal / insulating layer / metal-type electron emission device. An element (hereinafter, referred to as an MIM type) and the like are known.

【0003】表面伝導型放出素子としては、たとえば、
M.I.Elinson,Radio Eng.Electron Phys.,10,1290,(196
5)や、後述する他の例が知られている。
[0003] As a surface conduction type emission element, for example,
MIElinson, Radio Eng. Electron Phys., 10, 1290, (196
5) and other examples described later are known.

【0004】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるSn
2 薄膜を用いたものの他に、Au薄膜によるもの[G.
Dittmer:“Thin Solid Films",9,317(1972)]や、In
2 3 /SnO2 薄膜によるもの[M.Hartwell and C.
G.Fonstad:“IEEE Trans.ED Conf.",519(1975)]や、カ
ーボン薄膜によるもの[荒木 久他:真空、第26巻、
第1号,22(1983)]等が報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type emission element, Sn described by Elinson et al.
In addition to those using O 2 thin films, those using Au thin films [G.
Dittmer: “Thin Solid Films”, 9,317 (1972)]
2 O 3 / SnO 2 thin film [M. Hartwell and C.
G. Fonstad: “IEEE Trans.ED Conf.”, 519 (1975)], and those using carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26,
No. 1, 22 (1983)].

【0005】これらの表面伝導型放出素子の素子構成の
典型的な例として、図37に前述のM.Hartwellらによる
素子の平面図を示す。同図において、3001は基板
で、3004はスパッタで形成された金属酸化物よりな
る導電性薄膜である。導電性薄膜3004は図示のよう
にH字形の平面形状に形成されている。該導電性薄膜3
004に後述の通電フォーミングと呼ばれる通電処理を
施すことにより、電子放出部3005が形成される。図
中の間隔Lは、0.5〜1[mm]、Wは、0.1[m
m]で設定されている。尚、図示の便宜から、電子放出
部3005は導電性薄膜3004の中央に矩形の形状で
示したが、これは模式的なものであり、実際の電子放出
部の位置や形状を忠実に表現しているわけではない。
FIG. 37 shows a plan view of the above-mentioned device by M. Hartwell et al. As a typical example of the device configuration of these surface conduction electron-emitting devices. In the figure, reference numeral 3001 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. The conductive thin film 3
An electron emission portion 3005 is formed by performing an energization process called energization forming described later on 004. The interval L in the figure is 0.5 to 1 [mm], and W is 0.1 [m].
m]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.

【0006】M.Hartwellらによる素子をはじめとして上
述の表面伝導型放出素子においては、電子放出を行う前
に導電性薄膜3004に通電フォーミングと呼ばれる通
電処理を施すことにより電子放出部3005を形成する
のが一般的であった。すなわち、通電フォーミングと
は、前記導電性薄膜3004の両端に一定の直流電圧、
もしくは、例えば1V/分程度の非常にゆっくりとした
レートで昇圧する直流電圧を印加して通電し、導電性薄
膜3004を局所的に破壊もしくは変形もしくは変質せ
しめ、電気的に高抵抗な状態の電子放出部3005を形
成することである。尚、局所的に破壊もしくは変形もし
くは変質した導電性薄膜3004の一部には、亀裂が発
生する。前記通電フォーミング後に導電性薄膜3004
に適宜の電圧を印加した場合には、前記亀裂付近におい
て電子放出が行われる。
In the above-described surface conduction electron-emitting device including the device by M. Hartwell et al., An electron emission portion 3005 is formed by performing an energization process called energization forming on the conductive thin film 3004 before electron emission. Was common. That is, energization forming means that a constant DC voltage is applied to both ends of the conductive thin film 3004,
Alternatively, a current is applied by applying a direct current voltage that is boosted at a very slow rate of, for example, about 1 V / min, and locally destroys, deforms, or alters the conductive thin film 3004, and the electrons in an electrically high resistance state That is, forming the emission part 3005. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. After the energization forming, the conductive thin film 3004
When an appropriate voltage is applied to the above, electrons are emitted in the vicinity of the crack.

【0007】また、FE型の例は、たとえば、W.P.Dyke
& W.W.Dolan,“Field emission",Advance in Electron
Physics,8,89(1956)や、あるいは、C.A.Spindt,“Phys
icalproperties of thin-film field emission cathode
s with molybdenium cones",J.Appl.Phys.,47,5248(197
6)などが知られている。
An example of the FE type is, for example, WPDyke
& WWDolan, “Field emission”, Advance in Electron
Physics, 8, 89 (1956) or CASpindt, “Phys
icalproperties of thin-film field emission cathode
s with molybdenium cones ", J. Appl. Phys., 47, 5248 (197
6) are known.

【0008】FE型の素子構成の典型的な例として、図
38に前述のC.A.Spindtらによる素子の断面図を示す。
同図において、3010は基板で、3011は導電材料
よりなるエミッタ配線、3012はエミッタコーン、3
013は絶縁層、3014はゲート電極である。本素子
は、エミッタコーン3012とゲート電極3014の間
に適宜の電圧を印加することにより、エミッタコーン3
012の先端部より電界放出を起こさせるものである。
FIG. 38 shows a cross-sectional view of a device by CASpindt et al. As a typical example of the FE type device configuration.
In the figure, reference numeral 3010 denotes a substrate; 3011, an emitter wiring made of a conductive material; 3012, an emitter cone;
013 is an insulating layer, and 3014 is a gate electrode. The present device applies an appropriate voltage between the emitter cone 3012 and the gate electrode 3014, thereby forming the emitter cone 3
Field emission is caused from the tip of the 012.

【0009】また、FE型の他の素子構成としては、図
38のような積層構造ではなく、基板上に基板平面とほ
ぼ平行にエミッタとゲート電極を配置した例もある。
Further, as another element structure of the FE type, there is an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with a substrate plane, instead of a laminated structure as shown in FIG.

【0010】また、MIM型の例としては、たとえば、
C.A.Mead,“Operation of tunnel-emission Devices,J.
Appl.Phys.,32,646(1961)などが知られている。MIM
型の素子構成の典型的な例を図39に示す。同図は断面
図であり、図において、3020は基板で、3021は
金属よりなる下電極、3022は厚さ100オングスト
ローム程度の薄い絶縁層、3023は厚さ80〜300
オングストローム程度の金属よりなる上電極である。M
IM型においては、上電極3023と下電極3021の
間に適宜の電圧を印加することにより、上電極3023
の表面より電子放出を起こさせるものである。
As an example of the MIM type, for example,
CAMead, “Operation of tunnel-emission Devices, J.
Appl. Phys., 32, 646 (1961) and the like are known. MIM
FIG. 39 shows a typical example of the element configuration of the mold. The figure is a sectional view, in which 3020 is a substrate, 3021 is a lower electrode made of metal, 3022 is a thin insulating layer having a thickness of about 100 angstroms, and 3023 is a thickness of 80 to 300.
The upper electrode is made of a metal having a thickness of about Å. M
In the IM type, by applying an appropriate voltage between the upper electrode 3023 and the lower electrode 3021, the upper electrode 3023
Causes electron emission from the surface of the substrate.

【0011】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。
The above-mentioned cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Also,
Even if a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. In addition, unlike the hot cathode device, which operates by heating the heater, the response speed is slow, and the cold cathode device also has the advantage that the response speed is fast.

【0012】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。
For this reason, research for applying the cold cathode device has been actively conducted.

【0013】たとえば、表面伝導型放出素子は、冷陰極
素子のなかでも特に構造が単純で製造も容易であること
から、大面積にわたり多数の素子を形成できる利点があ
る。そこで、たとえば本出願人による特開昭64-31332号
公報において開示されるように、多数の素子を配列して
駆動するための方法が研究されている。また、表面伝導
型放出素子の応用については、たとえば、画像表示装
置、画像記録装置などの画像形成装置や、荷電ビーム源
等が研究されている。
For example, the surface conduction electron-emitting device has the advantage of being able to form a large number of devices over a large area because it has a particularly simple structure and is easy to manufacture among the cold cathode devices. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied. As for the application of the surface conduction electron-emitting device, for example, image forming apparatuses such as image display apparatuses and image recording apparatuses, and charged beam sources have been studied.

【0014】特に、画像表示装置への応用としては、た
とえば本出願人による米国特許第5,066,883号や特開平2
-257551号公報や特開平4-28137号公報において開示され
ているように、表面伝導型放出素子と電子ビームの照射
により発光する蛍光体とを組み合わせて用いた画像表示
装置が研究されている。表面伝導型放出素子と蛍光体と
を組み合わせて用いた画像表示装置は、従来の他の方式
の画像表示装置よりも優れた特性が期待されている。た
とえば、近年普及してきた液晶表示装置と比較しても、
自発光型であるためバックライトを必要としない点や、
視野角が広い点が優れていると言える。
In particular, as an application to an image display device, for example, US Pat.
As disclosed in JP-A-257551 and JP-A-4-28137, an image display device using a combination of a surface conduction electron-emitting device and a phosphor that emits light by irradiation with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to liquid crystal display devices that have become popular in recent years,
It does not require a backlight because it is a self-luminous type,
It can be said that a wide viewing angle is excellent.

【0015】また、FE型を多数個ならべて駆動する方
法は、たとえば本出願人による米国特許第4,904,895号
に開示されている。また、FE型を画像表示装置に応用
した例として、たとえば、R.Meyerらにより報告された
平板型表示装置が知られている[R.Meyer:“Recent Dev
elopment on Microtips Display st LETI",Tech.Digest
of 4th Int. Vacuum Microelectronics Conf.,Nagaham
a,pp.6〜9(1991)]。
A method of driving a large number of FE types is disclosed in, for example, US Pat. No. 4,904,895 assigned to the present applicant. As an example of applying the FE type to an image display device, for example, a flat panel display device reported by R. Meyer et al. Is known [R. Meyer: “Recent Dev.
elopment on Microtips Display st LETI ", Tech.Digest
of 4th Int.Vacuum Microelectronics Conf., Nagaham
a, pp. 6-9 (1991)].

【0016】また、MIM型を多数個並べて画像表示装
置に応用した例は、たとえば本出願人による特開平3-55
738号公報に開示されている。
An example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 3-55-1990 by the present applicant.
No. 738.

【0017】上記のような電子放出素子を用いた画像形
成装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。
Among the image forming apparatuses using the above-described electron-emitting devices, a flat display device having a small depth has been attracting attention as a replacement for a cathode-ray tube display device because of its space saving and light weight. .

【0018】図40は平面型の画像表示装置をなす表示
パネル部の一例を示す斜視図であり、内部構造を示すた
めにパネルの一部を切り欠いて示している。
FIG. 40 is a perspective view showing an example of a display panel portion forming a flat-panel image display device, in which a part of the panel is cut away to show the internal structure.

【0019】図中、3115はリアプレート、3116
は側壁、3117はフェースプレートであり、リアプレ
ート3115、側壁3116およびフェースプレート3
117により、表示パネルの内部を真空に維持するため
の外囲器(気密容器)を形成している。
In the figure, 3115 is a rear plate, 3116
Denotes a side wall, 3117 denotes a face plate, and a rear plate 3115, a side wall 3116, and a face plate 3
117 forms an envelope (airtight container) for maintaining the inside of the display panel in a vacuum.

【0020】リアプレート3115には基板3111が
固定されているが、この基板3111上には冷陰極素子
3112が、N×M個形成されている(N、Mは2以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。)。また、前記N×M個の冷陰極素子31
12は、図40に示すとおり、M本の行方向配線311
3とN本の列方向配線3114により配線されている。
これら基板3111、冷陰極素子3112、行方向配線
3113および列方向配線3114によって構成される
部分をマルチ電子ビーム源と呼ぶ。また、行方向配線3
113と列方向配線3114の少なくとも交差する部分
には、両配線間に絶縁層(不図示)が形成されており、
電気的な絶縁が保たれている。
A substrate 3111 is fixed to the rear plate 3115, and N × M cold cathode elements 3112 are formed on the substrate 3111 (N and M are positive integers of 2 or more. It is set appropriately according to the target number of display pixels.) Further, the N × M cold cathode elements 31
Reference numeral 12 denotes M row direction wirings 311 as shown in FIG.
Three and N column-directional wirings 3114 are provided.
The part constituted by the substrate 3111, the cold cathode element 3112, the row direction wiring 3113 and the column direction wiring 3114 is called a multi electron beam source. In addition, the row direction wiring 3
An insulating layer (not shown) is formed at least at a portion where the column 113 and the column direction wiring 3114 intersect with each other.
Electrical insulation is maintained.

【0021】フェースプレート3117の下面には、蛍
光体からなる蛍光膜3118が形成されており、赤
(R)、緑(G)、青(B)の3原色の蛍光体(不図
示)が塗り分けられている。また、蛍光膜3118をな
す上記各色蛍光体の間には黒色体(不図示)が設けてあ
り、さらに蛍光膜3118のリアプレート3115側の
面には、Al等からなるメタルバック3119が形成さ
れている。
On the lower surface of the face plate 3117, a phosphor film 3118 made of a phosphor is formed, and phosphors (not shown) of three primary colors of red (R), green (G) and blue (B) are applied. Divided. A black body (not shown) is provided between the phosphors of the respective colors constituting the fluorescent film 3118, and a metal back 3119 made of Al or the like is formed on the surface of the fluorescent film 3118 on the rear plate 3115 side. ing.

【0022】Dx1〜DxmおよびDy1〜DynおよびHv
は、当該表示パネルと不図示の電気回路とを電気的に接
続するために設けた気密構造の電気接続用端子である。
Dx1〜Dxmはマルチ電子ビーム源の行方向配線3113
と、Dy1〜Dynはマルチ電子ビーム源の列方向配線31
14と、Hvはメタルバック3119と各々電気的に接
続している。
Dx1 to Dxm and Dy1 to Dyn and Hv
Is a terminal for electric connection of an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown).
Dx1 to Dxm are row direction wirings 3113 of the multi-electron beam source.
And Dy1 to Dyn are the column wirings 31 of the multi-electron beam source.
14 and Hv are electrically connected to the metal back 3119, respectively.

【0023】また、上記気密容器の内部は10-6Tor
r程度の真空に保持されており、画像表示装置の表示面
積が大きくなるにしたがい、気密容器内部と外部の気圧
差によるリアプレート3115およびフェースプレート
3117の変形あるいは破壊を防止する手段が必要とな
る。リアプレート3115およびフェースプレート31
17を厚くすることによる方法は、画像表示装置の重量
を増加させるのみならず、斜め方向から見たときに画像
のゆがみや視差を生ずる。これに対し、図40において
は、比較的薄いガラス板からなり大気圧を支えるための
構造支持体(スペーサあるいはリブと呼ばれる)312
0が設けられている。このようにして、マルチビーム電
子源が形成された基板3111と蛍光膜3118が形成
されたフェースプレート3117間は通常サブミリない
し数ミリに保たれ、前述したように気密容器内部は高真
空に保持されている。
The inside of the airtight container is 10 -6 Torr.
r, and as the display area of the image display device increases, means for preventing deformation or destruction of the rear plate 3115 and the face plate 3117 due to a pressure difference between the inside and the outside of the airtight container is required. . Rear plate 3115 and face plate 31
The method of increasing the thickness of not only increases the weight of the image display device, but also causes image distortion and parallax when viewed from an oblique direction. On the other hand, in FIG. 40, a structural support (called a spacer or a rib) 312 made of a relatively thin glass plate and supporting the atmospheric pressure is used.
0 is provided. In this way, the distance between the substrate 3111 on which the multi-beam electron source is formed and the face plate 3117 on which the fluorescent film 3118 is formed is usually maintained at a sub-millimeter to several millimeters. ing.

【0024】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Dx1ないしDxm、Dy1ないしDynを
通じて各冷陰極素子3112に電圧を印加すると、各冷
陰極素子3112から電子が放出される。それと同時に
メタルバック3119に容器外端子Hvを通じて数百
[V]ないし数[kV]の高圧を印加して、上記放出さ
れた電子を加速し、フェースプレート3117の内面に
衝突させる。これにより、蛍光膜3118をなす各色の
蛍光体が励起されて発光し、画像が表示される。
In the image display apparatus using the above-described display panel, when a voltage is applied to each cold cathode element 3112 through the external terminals Dx1 to Dxm and Dy1 to Dyn, electrons are emitted from each cold cathode element 3112. At the same time, a high voltage of several hundred [V] to several [kV] is applied to the metal back 3119 through the external terminal Hv to accelerate the emitted electrons and cause them to collide with the inner surface of the face plate 3117. As a result, the phosphors of each color forming the fluorescent film 3118 are excited and emit light, and an image is displayed.

【0025】以上述べたような画像表示装置において
は、気密容器内の間隔を維持するために十分な保持機能
を有するスペーサの提供とそのようなスペーサの効率良
い作成方法が求められる。
In the above-described image display device, it is required to provide a spacer having a sufficient holding function to maintain a space in the airtight container and to efficiently produce such a spacer.

【0026】本発明は、保持機能の向上したスペーサを
備える画像形成装置を製造するための方法を提供するこ
とを目的とする。
An object of the present invention is to provide a method for manufacturing an image forming apparatus having a spacer having an improved holding function.

【0027】また、本発明は、スペーサによる電子軌道
のずれが一層低減された、電子放出素子を用いた画像形
成装置を製造するための方法を提供することを目的とす
る。
Another object of the present invention is to provide a method for manufacturing an image forming apparatus using an electron-emitting device, in which the deviation of the electron trajectory due to the spacer is further reduced.

【0028】また、本発明は、作業性あるいは歩留まり
の一層向上したスペーサの作成方法を含む画像形成装置
を製造するための方法を提供することを目的とする。
It is another object of the present invention to provide a method for manufacturing an image forming apparatus including a method for producing a spacer with further improved workability or yield.

【0029】また、本発明は、より高品位な画像を形成
し得る画像形成装置を製造するための方法を提供するこ
とにある。
Another object of the present invention is to provide a method for manufacturing an image forming apparatus capable of forming a higher quality image.

【0030】[0030]

【課題を解決するための手段】本発明は、互いに間隔を
おいて配置された第1の基板と第2の基板とを含む部材
にて構成された容器と、該容器内に配置された画像形成
手段とを備える画像形成装置であって、前記間隔を保持
するために該容器内に配置されるスペーサの形成、そ
のスペーサの該容器内への配置とに特徴を有する。ここ
で、本発明に係る前記スペーサは、絶縁性スペーサ、導
電性スペーサのいずれをも包含するものである。
According to the present invention, there is provided a container comprising a member including a first substrate and a second substrate which are arranged at an interval from each other, and an image arranged in the container. an image forming apparatus and a forming means, characterized by the formation of spacers disposed within said vessel in order to hold the spacing, and arrangement of the spacer into said container. Here, the spacer according to the present invention includes both an insulating spacer and a conductive spacer.

【0031】まず、本発明に係る画像形成装置は、例え
ば、液晶ディスプレイパネル、プラズマディスプレイパ
ネル、電子線ディスプレイパネルなどの画像表示装置を
含む。これらの画像形成装置は、その容器内に、画像形
成手段と、該容器内の間隔を保持するためのスペーサが
配置された構成を有している。
First, the image forming apparatus according to the present invention includes, for example, an image display device such as a liquid crystal display panel, a plasma display panel, and an electron beam display panel. These image forming apparatuses have a configuration in which an image forming unit and a spacer for maintaining an interval in the container are arranged in the container.

【0032】例えば、電子線ディスプレイパネルにおけ
る上記画像形成手段は、電子放出素子及び該電子放出素
子からの電子の照射により画像を形成する画像形成部材
を含むものであり、該画像形成部材は、例えば、該電子
を加速する電極及び該電子の照射により発光する発光体
である。
For example, the image forming means in the electron beam display panel includes an electron-emitting device and an image-forming member for forming an image by irradiating electrons from the electron-emitting device. , An electrode for accelerating the electrons, and a luminous body that emits light when irradiated with the electrons.

【0033】また、電子線ディスプレイパネルにおける
上記容器は、例えば、互いに間隔をおいて配置された、
電子放出素子を備える第1の基板と前記画像形成部材を
備える第2の基板とを含む部材にて構成されている。
The containers in the electron beam display panel are, for example, arranged at an interval from each other.
It is constituted by a member including a first substrate having an electron-emitting device and a second substrate having the image forming member.

【0034】本発明の画像形成装置の態様では、前記ス
ペーサはスペーサ基材を切断することで形成され、非切
断面の長手方向にそって導電性膜を設けた板状スペーサ
であり、該板状スペーサは該導電性膜を介して前記第1
の基板または前記第2の基板 に当接されている。スペー
基材からの切断面においては、欠けやクラックが形成
され易いため、かかる切断面を前記基板への当接面とす
るよりは非切断面を当接面とするほうが保持機能の点で
より有効である。また、前記スペーサの形成は、一つの
基材からの複数個の所望形状のスペーサを形成するほう
がその作業効率の点から好ましい。
In the aspect of the image forming apparatus of the present invention, the image forming apparatus includes
The pacer is formed by cutting the spacer base material.
Plate spacer with conductive film along the longitudinal direction of the cross section
Wherein the plate-like spacer is provided with the first film through the conductive film.
Substrate or the second substrate . Space
In the cut surface from the base material, since chips and cracks are easily formed, it is more preferable to use a non-cut surface as a contact surface than to use such a cut surface as a contact surface with the substrate in terms of a holding function. It is valid. In addition, it is preferable to form a plurality of spacers having a desired shape from one base material in terms of work efficiency .

【0035】また、本発明に係る画像形成装置の上記容
器内に配置されるスペーサは、以下に述べるように、ス
ペーサ表面に導電性膜が配置されている場合がある。
Further, as described below, the spacer disposed in the container of the image forming apparatus according to the present invention may have a conductive film disposed on the surface of the spacer.

【0036】まず、図36(a)のように、前記容器を
構成する前記第1の基板201及び前記第2の基板20
2とスペーサ203とのそれぞれの当接部に近接するス
ペーサ203の端部に導電性膜206が配置される。
尚、この導電性膜206は、前記第1の基板201側あ
るいは前記第2の基板202側のいずれか一方の上記ス
ペーサ203の端部に配置されてあるものであってもよ
い。
First, as shown in FIG. 36A, the first substrate 201 and the second substrate 20 constituting the container are formed.
A conductive film 206 is disposed at an end of the spacer 203 close to a contact portion between the spacer 2 and the spacer 203.
The conductive film 206 may be disposed on one end of the spacer 203 on either the first substrate 201 side or the second substrate 202 side.

【0037】この導電性膜206は、スペーサ203の
端部の電位を規定するものであり、所定の電位が与えら
れている。例えば、この導電性膜206は、第1の基板
201側では、該第1の基板201上に配置される前述
の電子放出素子の配線と電気的に接続され、第2の基板
202側では、該第2の基板202上に配置される前述
の加速電極と電気的に接続される。このようにして、ス
ペーサ端部に設けられた導電性膜は、電子放出素子から
の電子の軌道を安定化する。
The conductive film 206 defines the potential of the end of the spacer 203, and is given a predetermined potential. For example, on the first substrate 201 side, the conductive film 206 is electrically connected to the wiring of the above-described electron-emitting device disposed on the first substrate 201, and on the second substrate 202 side, It is electrically connected to the above-mentioned accelerating electrode arranged on the second substrate 202. Thus, the conductive film provided at the end of the spacer stabilizes the trajectory of electrons from the electron-emitting device.

【0038】また、図36(b)のように、スペーサ2
04の表面に導電性膜207が配置される。この場合の
導電性膜207は後述するように比較的高抵抗な膜であ
ることが好ましい。
Further, as shown in FIG.
The conductive film 207 is disposed on the surface of the substrate 04. In this case, the conductive film 207 is preferably a film having a relatively high resistance as described later.

【0039】この導電性膜207は、第1の基板201
上に配置されている導体及び第2の基板202上に配置
されている導体と電気的に接続される。例えば、この導
電性膜207は、第1の基板201側では、該第1の基
板201上に配置される前述の電子放出素子の配線と電
気的に接続され、第2の基板202側では、該第2の基
板202上に配置される前述の加速電極と電気的に接続
される。このようにして、スペーサ204の表面に微小
電流を流し、スペーサ表面の帯電を除去する。
The conductive film 207 is formed on the first substrate 201
It is electrically connected to the conductor arranged on the upper side and the conductor arranged on the second substrate 202. For example, on the first substrate 201 side, the conductive film 207 is electrically connected to the wiring of the above-described electron-emitting device arranged on the first substrate 201, and on the second substrate 202 side, It is electrically connected to the above-mentioned accelerating electrode arranged on the second substrate 202. In this way, a minute current is applied to the surface of the spacer 204 to remove the charge on the surface of the spacer.

【0040】また、図36(c)のように、スペーサ2
05の表面に導電性膜207が配置され、更に、スペー
サ205の両端部にも導電性膜206が配置される。こ
こで、導電性膜206は図36(a)で述べた導電性膜
と同様の機能を有し、また、導電性膜207は図36
(b)で述べた導電性膜と同様の機能を有し、導電性膜
206よりも高抵抗な膜である。
Further, as shown in FIG.
A conductive film 207 is disposed on the surface of the spacer 05, and conductive films 206 are also disposed on both ends of the spacer 205. Here, the conductive film 206 has the same function as the conductive film described with reference to FIG.
It has a function similar to that of the conductive film described in (b), and has higher resistance than the conductive film 206.

【0041】よって、図36(c)にしめされるような
スペーサは、スペーサ表面の帯電の除去、電子放出素子
からの電子の軌道の安定化という効果をもたらす。
Therefore, the spacer as shown in FIG. 36C has the effects of removing the charge on the spacer surface and stabilizing the trajectory of the electrons from the electron-emitting device.

【0042】以上のように、その表面に導電性膜が配置
されたスペーサを形成し、これを前記容器内に配置する
場合には、本発明においては以下の方法が採られる。
As described above, when a spacer having a conductive film disposed on its surface is formed and disposed in the container, the following method is employed in the present invention.

【0043】本発明の画像形成装置の他の態様において
は、前記容器内に配置されるスペーサよりも大きな基材
の表面に前記導電性膜を形成した後、該導電性膜が形成
された基材を切断することによって所望形状のスペーサ
を形成する。このことにより、切断後の小片スペーサに
導電性膜形成を行うよりもその作業性が向上する。次
に、かかるスペーサを前記容器内に配置するに際し、前
記基材からの切断面を前記第1の基板あるいは前記第2
の基板に当接せぬよう、該スペーサの非切断面側を前記
基板に当接させる。これは前述したとおり、保持機能の
点でより有効である他、基材からの切断面においては、
前記導電性膜にも基材からの剥がれなどが発生し易いた
め、かかる切断面を前記基板への当接面とするよりは非
切断面を当接面とするほうが前述した導電性膜の電気的
接続をより良好にとることができる。また、前記スペー
サの形成は、一つの基材から複数個の所望形状のスペー
サを形成するほうがその上記作業性の点からより好まし
い。
In another embodiment of the image forming apparatus of the present invention
Forms a spacer having a desired shape by cutting the after forming a conductive film, the conductive film formed substrate into the surface of the larger substrate than a spacer disposed in said container. Thereby, the workability is improved as compared with the case where the conductive film is formed on the small piece spacer after cutting. Next, when arranging such a spacer in the container, the cut surface from the base material may be cut into the first substrate or the second substrate.
The non-cut surface side of the spacer is brought into contact with the substrate so as not to come into contact with the substrate. As described above, this is more effective in terms of the holding function, and in the cut surface from the base material,
Since the conductive film is also liable to peel off from the base material, it is better to use the non-cut surface as the contact surface than to use the cut surface as the contact surface with the substrate. Better connection can be obtained. In addition, it is more preferable to form a plurality of spacers having a desired shape from one base material in view of the above-mentioned workability.
No.

【0044】以下に、本発明に係る画像形成装置及びそ
の製造方法について、好ましい実施態様を基により具体
的に説明する。
Hereinafter, an image forming apparatus and a method of manufacturing the same according to the present invention will be specifically described based on preferred embodiments.

【0045】図19は、本実施態様の画像形成装置の表
示パネルの斜視図であり、内部構造を示すためにパネル
の一部を切り欠いて示している。
FIG. 19 is a perspective view of a display panel of the image forming apparatus of this embodiment, in which a part of the panel is cut away to show the internal structure.

【0046】図中、1015はリアプレート、1016
は側壁、1017はフェースプレートであり、1015
〜1017により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏400〜500度で10分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。また、上記気密容器の内部は1
-6[Torr]程度の真空に保持されるので、大気圧
や不意の衝撃などによる気密容器の破壊を防止する目的
で、耐大気圧構造体として、スペーサ1020が設けら
れている。
In the figure, 1015 is a rear plate, 1016
Is a side wall, 1017 is a face plate, and 1015
An airtight container for maintaining the inside of the display panel at a vacuum is formed by 1017 to 1017. When assembling an airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, apply frit glass to the joints, and in air or nitrogen atmosphere, Sealing was achieved by baking at 400 to 500 degrees for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later. The inside of the airtight container is 1
Since a vacuum of about 0 -6 [Torr] is maintained, a spacer 1020 is provided as an anti-atmospheric structure for the purpose of preventing the hermetic container from being destroyed by atmospheric pressure or unexpected impact.

【0047】リアプレート1015には、基板1011
が固定されているが、該基板上には冷陰極素子1012
がN×M個形成されている(N,Mは2以上の正の整数
であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、N=3000,M=1000以上
の数を設定することが望ましい。)。前記N×M個の冷
陰極素子は、M本の行方向配線1013とN本の列方向
配線1014により単純マトリクス配線されている。前
記、1011〜1014によって構成される部分をマル
チ電子ビーム源と呼ぶ。
The rear plate 1015 has a substrate 1011
Is fixed, but the cold cathode element 1012 is provided on the substrate.
(N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, a display for displaying a high-definition television) In the apparatus, it is desirable to set a number of N = 3000 and M = 1000 or more.) The N × M cold cathode elements are arranged in a simple matrix by M row-directional wirings 1013 and N column-directional wirings 1014. The portion constituted by 1011 to 1014 is called a multi-electron beam source.

【0048】本発明の画像表示装置に用いるマルチ電子
ビーム源は、冷陰極素子を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状あるいは製法に制
限はない。したがって、たとえば表面伝導型放出素子や
FE型、あるいはMIM型などの冷陰極素子を用いるこ
とができる。
The multi-electron beam source used in the image display device of the present invention is not limited in the material, shape or manufacturing method of the cold cathode device as long as the cold cathode device is an electron source with a simple matrix wiring. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used.

【0049】次に、冷陰極素子として表面伝導型放出素
子(後述)を基板上に配列して単純マトリクス配線した
マルチ電子ビーム源の構造について述べる。
Next, the structure of a multi-electron beam source in which surface conduction electron-emitting devices (described later) as cold cathode devices are arranged on a substrate and arranged in a simple matrix will be described.

【0050】図20に示すのは、図19の表示パネルに
用いたマルチ電子ビーム源の平面図である。基板101
1上には、後述の図19で示すものと同様な表面伝導型
放出素子が配列され、これらの素子は行方向配線電極1
003と列方向配線電極1004により単純マトリクス
状に配線されている。行方向配線電極1003と列方向
配線電極1004の交差する部分には、電極間に絶縁層
(不図示)が形成されており、電気的な絶縁が保たれて
いる。
FIG. 20 is a plan view of the multi-electron beam source used for the display panel of FIG. Substrate 101
1, surface conduction type emission elements similar to those shown in FIG. 19 described later are arranged.
003 and the column-directional wiring electrodes 1004 are wired in a simple matrix. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.

【0051】図20のB−B′に沿った断面を、図21
に示す。
FIG. 21 is a sectional view taken along the line BB 'of FIG.
Shown in

【0052】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1003および列方向配線電極1004
を介して各素子に給電して通電フォーミング処理(後
述)と通電活性化処理(後述)を行うことにより製造し
た。
Incidentally, the multi-electron source having such a structure is as follows.
After previously forming a row direction wiring electrode 1003, a column direction wiring electrode 1004, an interelectrode insulating layer (not shown), and a device electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate,
Row direction wiring electrode 1003 and column direction wiring electrode 1004
The device was manufactured by supplying power to each element through the device and performing an energization forming process (described below) and an energization activation process (described below).

【0053】本実施例においては、気密容器のリアプレ
ート1015にマルチ電子ビーム源の基板1011を固
定する構成としたが、マルチ電子ビーム源の基板101
1が十分な強度を有するものである場合には、気密容器
のリアプレートとしてマルチ電子ビーム源の基板101
1自体を用いてもよい。
In this embodiment, the substrate 1011 of the multi-electron beam source is fixed to the rear plate 1015 of the airtight container.
When the substrate 1 has a sufficient strength, the substrate 101 of the multi-electron beam source is used as a rear plate of the hermetic container.
1 itself may be used.

【0054】また、フェースプレート1017の下面に
は、蛍光膜1018が形成されている。本実施例はカラ
ー表示装置であるため、蛍光膜1018の部分にはCR
Tの分野で用いられる赤、緑、青、の3原色の蛍光体が
塗り分けられている。各色の蛍光体は、たとえば図22
(a)に示すようにストライプ状に塗り分けられ、蛍光
体のストライプの間には黒色の導電体1010が設けて
ある。黒色の導電体1010を設ける目的は、電子ビー
ムの照射位置に多少のずれがあっても表示色にずれが生
じないようにすることや、外光の反射を防止して表示コ
ントラストの低下を防ぐこと、電子ビームによる蛍光膜
のチャージアップを防止することなどである。黒色の導
電体1010には、黒鉛を主成分として用いたが、上記
の目的に適するものであればこれ以外の材料を用いても
良い。
On the lower surface of the face plate 1017, a fluorescent film 1018 is formed. Since the present embodiment is a color display device, a CR film
Phosphors of three primary colors of red, green, and blue used in the field of T are separately applied. The phosphor of each color is, for example, as shown in FIG.
As shown in FIG. 3A, a black conductor 1010 is provided between stripes of the phosphor, which are separately applied in stripes. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if there is a slight shift in the electron beam irradiation position, and to prevent the reflection of external light to prevent a decrease in display contrast. And preventing charge-up of the fluorescent film by the electron beam. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.

【0055】また、3原色の蛍光体の塗り分け方は前記
図22(a)に示したストライプ状の配列に限られるも
のではなく、たとえば図22(b)に示すようなデルタ
状配列や、それ以外の配列であってもよい。
The method of applying the phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 22A. For example, a delta arrangement as shown in FIG. Other arrangements may be used.

【0056】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜1018に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。
When a monochrome display panel is manufactured, a monochromatic phosphor material may be used for the phosphor film 1018, and a black conductive material may not be necessarily used.

【0057】また、蛍光膜1018のリアプレート側の
面には、CRTの分野では公知のメタルバック1019
を設けてある。メタルバック1019を設けた目的は、
蛍光膜1018が発する光の一部を鏡面反射して光利用
率を向上させることや、負イオンの衝突から蛍光膜10
18を保護することや、電子ビーム加速電圧を印加する
ための電極として作用させることや、蛍光膜1018を
励起した電子の導電路として作用させることなどであ
る。メタルバック1019は、蛍光膜1018をフェー
スプレート基板1017上に形成した後、蛍光膜表面を
平滑化処理し、その上にAlを真空蒸着する方法により
形成した。なお、蛍光膜1018に低電圧用の蛍光体材
料を用いた場合には、メタルバック1019は用いなく
てもよい。
A metal back 1019 known in the field of CRTs is provided on the surface of the fluorescent film 1018 on the rear plate side.
Is provided. The purpose of providing the metal back 1019 is
A part of the light emitted from the fluorescent film 1018 is specularly reflected to improve the light utilization rate, or the fluorescent film
The protective film 18 serves as an electrode for applying an electron beam acceleration voltage, and serves as a conductive path for excited electrons of the fluorescent film 1018. The metal back 1019 was formed by forming the fluorescent film 1018 on the face plate substrate 1017, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon. Note that when a fluorescent material for low voltage is used for the fluorescent film 1018, the metal back 1019 may not be used.

【0058】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板1017と蛍光膜1018との間に、
たとえばITOを材料とする透明電極を設けてもよい。
Although not used in the present embodiment, for the purpose of applying an acceleration voltage and improving the conductivity of the fluorescent film, a gap between the face plate substrate 1017 and the fluorescent film 1018 is formed.
For example, a transparent electrode made of ITO may be provided.

【0059】図23は図19のA−A′の断面模式図で
あり、各部の番号は図19に対応している。スペーサ1
020は例えば後述の実施例1の方法で作成されたスペ
ーサであり、絶縁性部材1の表面に帯電防止を目的とし
た第1の導電性膜(以下、高抵抗膜と呼ぶ)11を成膜
し、かつフェースプレート1017の内側(メタルバッ
ク1019等)及び基板1011の表面(行方向配線1
013または列方向配線1014)に面したスペーサの
当接面3及び接する側面部5に前記第1の導電性膜より
も低抵抗な第2の導電性膜(以下、低抵抗膜または中間
層と呼ぶ)21を成膜した部材からなるもので、上記目
的を達成するのに必要な数だけ、かつ必要な間隔をおい
て配置され、フェースプレートの内側および基板101
1の表面に接合部材1041により固定される。高抵抗
膜11は、スペーサ1020上の低抵抗膜21及び接合
部材1041を介して、フェースプレート1017の内
側(メタルバック1019等)及び基板1011の表面
(行方向配線1013または列方向配線1014)に電
気的に接続される。ここで説明される態様においては、
スペーサ1020の形状は薄板状とし、行方向配線10
13に平行に配置され、行方向配線1013に電気的に
接続されている。
FIG. 23 is a schematic sectional view taken along the line AA 'of FIG. 19, and the numbers of the respective parts correspond to those of FIG. Spacer 1
Reference numeral 020 denotes a spacer formed by, for example, the method of Example 1 described later, and forms a first conductive film (hereinafter, referred to as a high-resistance film) 11 on the surface of the insulating member 1 for the purpose of preventing electrification. And the inside of the face plate 1017 (such as the metal back 1019) and the surface of the substrate 1011 (the row direction wiring 1).
013 or the column-directional wiring 1014), a second conductive film (hereinafter referred to as a low-resistance film or an intermediate layer) having a lower resistance than the first conductive film 21) formed of a member on which a film is formed, and are arranged by a necessary number and at a necessary interval to achieve the above-mentioned object.
1 is fixed to the surface of the first member by a joining member 1041. The high-resistance film 11 is provided on the inside of the face plate 1017 (such as the metal back 1019) and the surface of the substrate 1011 (the row-direction wiring 1013 or the column-direction wiring 1014) via the low-resistance film 21 on the spacer 1020 and the bonding member 1041. Electrically connected. In the embodiment described here,
The shape of the spacer 1020 is a thin plate.
13 and is electrically connected to the row wiring 1013.

【0060】スペーサ1020としては、基板1011
上の行方向配線1013および列方向配線1014とフ
ェースプレート1017内面のメタルバック1019と
の間に印加される高電圧に耐えるだけの絶縁性を有し、
かつスペーサ1020の表面への帯電を防止する程度の
導電性を有することが求められる。
As the spacer 1020, the substrate 1011
Has insulating properties enough to withstand high voltage applied between the upper row direction wiring 1013 and column direction wiring 1014 and the metal back 1019 on the inner surface of the face plate 1017;
In addition, it is required that the spacer 1020 has conductivity enough to prevent the surface of the spacer 1020 from being charged.

【0061】スペーサ1020の絶縁性部材1として
は、例えば石英ガラス、Na等の不純物含有量を減少し
たガラス、ソーダライムガラス、アルミナ等のセラミッ
クス部材等が挙げられる。なお、絶縁性部材1はその熱
膨張率が気密容器および基板1011を成す部材と近い
ものが好ましい。
Examples of the insulating member 1 of the spacer 1020 include quartz glass, glass having a reduced impurity content such as Na, soda lime glass, and ceramic members such as alumina. It is preferable that the insulating member 1 has a coefficient of thermal expansion close to that of the member forming the airtight container and the substrate 1011.

【0062】スペーサ1020を構成する高抵抗膜11
には、高電位側のフェースプレート1017(メタルバ
ック1019等)に印加される加速電圧Vaを帯電防止
膜である高抵抗膜21の抵抗値Rsで除した電流が流さ
れる。そこで、スペーサの抵抗値Rsは帯電防止および
消費電力からその望ましい範囲に設定される。帯電防止
の観点から表面抵抗R/□は1012Ω以下であることが
好ましい。十分な帯電防止効果を得るためには1011Ω
以下がさらに好ましい。表面抵抗の下限はスペーサ形状
とスペーサ間に印加される電圧により左右されるが、1
5Ω以上であることが好ましい。
High resistance film 11 constituting spacer 1020
A current obtained by dividing the acceleration voltage Va applied to the face plate 1017 (such as the metal back 1019) on the high potential side by the resistance value Rs of the high resistance film 21 serving as the antistatic film flows through the high potential side. Therefore, the resistance value Rs of the spacer is set in a desirable range from the viewpoint of antistatic and power consumption. The surface resistance R / □ is preferably 10 12 Ω or less from the viewpoint of antistatic. 10 11 Ω to obtain a sufficient antistatic effect
The following are more preferred. The lower limit of the surface resistance depends on the spacer shape and the voltage applied between the spacers.
It is preferably 0 5 Omega more.

【0063】絶縁材料上に形成された帯電防止膜の厚み
tは10nm〜1μmの範囲が望ましい。材料の表面エ
ネルギーおよび基板との密着性や基板温度によっても異
なるが、一般的に10nm以下の薄膜は島状に形成さ
れ、抵抗が不安定で再現性に乏しい。一方、膜厚tが1
μm以上では膜応力が大きくなって膜はがれの危険性が
高まり、かつ成膜時間が長くなるため生産性が悪い。従
って、膜厚は50〜500nmであることが望ましい。
表面抵抗R/□はρ/tであり、以上に述べたR/□と
tの好ましい範囲から、帯電防止膜の比抵抗ρは0.1
[Ωcm]乃至108[Ωcm]が好ましい。さらに表
面抵抗と膜厚のより好ましい範囲を実現するためには、
ρは102乃至106Ωcmとするのが良い。
The thickness t of the antistatic film formed on the insulating material is preferably in the range of 10 nm to 1 μm. Although it depends on the surface energy of the material, the adhesion to the substrate, and the substrate temperature, a thin film of 10 nm or less is generally formed in the shape of an island, and has an unstable resistance and poor reproducibility. On the other hand, when the film thickness t is 1
If it is more than μm, the film stress increases and the risk of film peeling increases, and the film formation time becomes longer, resulting in poor productivity. Therefore, the film thickness is desirably 50 to 500 nm.
The surface resistance R / □ is ρ / t, and from the preferable range of R / □ and t described above, the specific resistance ρ of the antistatic film is 0.1.
[Ωcm] to 10 8 [Ωcm] is preferable. In order to achieve a more preferable range of the surface resistance and the film thickness,
ρ is preferably 10 2 to 10 6 Ωcm.

【0064】スペーサは上述したようにその上に形成し
た帯電防止膜を電流が流れることにより、あるいはディ
スプレイ全体が動作中に発熱することによりその温度が
上昇する。帯電防止膜の抵抗温度係数が大きな負の値で
あると温度が上昇した時に抵抗値が減少し、スペーサに
流れる電流が増加し、さらに温度上昇をもたらす。そし
て電流は電源の限界を越えるまで増加しつづける。この
ような電流の暴走が発生する抵抗温度係数の値は経験的
に負の値で絶対値が1%以上である。すなわち、帯電防
止膜の抵抗温度係数は−1%未満であることが望まし
い。
As described above, the temperature of the spacer rises when current flows through the antistatic film formed thereon or when the entire display generates heat during operation. If the resistance temperature coefficient of the antistatic film is a large negative value, the resistance value decreases when the temperature increases, the current flowing through the spacer increases, and the temperature further increases. And the current continues to increase until the power supply limit is exceeded. The value of the temperature coefficient of resistance at which such a runaway of current occurs is empirically a negative value and the absolute value is 1% or more. That is, the resistance temperature coefficient of the antistatic film is desirably less than -1%.

【0065】帯電防止特性を有する高抵抗膜11の材料
としては、例えば金属酸化物を用いることができる。金
属酸化物の中でも、クロム、ニッケル、銅の酸化物が好
ましい材料である。その理由はこれらの酸化物は二次電
子放出効率が比較的小さく、冷陰極素子1012から放
出された電子がスペーサ1020に当たった場合におい
ても帯電しにくいためと考えられる。金属酸化物以外に
も炭素は二次電子放出効率が小さく好ましい材料であ
る。特に、非晶質カーボンは高抵抗であるため、スペー
サ抵抗を所望の値に制御しやすい。
As a material of the high resistance film 11 having the antistatic property, for example, a metal oxide can be used. Among metal oxides, oxides of chromium, nickel, and copper are preferred materials. It is considered that the reason is that these oxides have a relatively low secondary electron emission efficiency and are hardly charged even when electrons emitted from the cold cathode element 1012 hit the spacer 1020. In addition to metal oxides, carbon is a preferable material having a low secondary electron emission efficiency. In particular, since amorphous carbon has high resistance, it is easy to control the spacer resistance to a desired value.

【0066】帯電防止特性を有する高抵抗膜11の他の
材料として、アルミと遷移金属との窒化物は遷移金属の
組成を調整することにより、良伝導体から絶縁体まで広
い範囲に抵抗値を制御できるので好適な材料である。さ
らには後述する表示装置の作製工程において抵抗値の変
化が少なく安定な材料である。かつ、その抵抗温度係数
が−1%未満であり、実用的に使いやすい材料である。
遷移金属元素としてはTi、Cr、Ta等があげられ
る。
As another material of the high resistance film 11 having antistatic properties, a nitride of aluminum and a transition metal can adjust the composition of the transition metal to provide a wide range of resistance from a good conductor to an insulator. It is a suitable material because it can be controlled. Further, it is a stable material with little change in resistance value in a manufacturing process of a display device described later. Further, the material has a temperature coefficient of resistance of less than -1% and is practically easy to use.
Examples of the transition metal element include Ti, Cr, and Ta.

【0067】窒化膜はスパッタ、窒素ガス雰囲気中での
反応性スパッタ、電子ビーム蒸着、イオンプレーティン
グ、イオンアシスト蒸着法等の薄膜形成手段により絶縁
性部材上に形成される。金属酸化膜も同様の薄膜形成法
で作製することができるが、この場合窒素ガスに代えて
酸素ガスを使用する。その他、CVD法、アルコキシド
塗布法でも金属酸化膜を形成できる。カーボン膜は蒸着
法、スパッタ法、CVD法、プラズマCVD法で作製さ
れ、特に非晶質カーボンを作製する場合には、成膜中の
雰囲気に水素が含まれるようにするか、成膜ガスに炭化
水素ガスを使用する。
The nitride film is formed on the insulating member by thin film forming means such as sputtering, reactive sputtering in a nitrogen gas atmosphere, electron beam evaporation, ion plating, and ion assist evaporation. The metal oxide film can be formed by the same thin film formation method, but in this case, oxygen gas is used instead of nitrogen gas. In addition, a metal oxide film can be formed by a CVD method or an alkoxide coating method. The carbon film is formed by a vapor deposition method, a sputtering method, a CVD method, or a plasma CVD method. In particular, when forming amorphous carbon, make sure that the atmosphere during the film formation contains hydrogen or the film formation gas is used. Use hydrocarbon gas.

【0068】スペーサ1020を構成する低抵抗膜21
は、高抵抗膜11を高電位側のフェースプレート101
7(メタルバック1019等)及び低電位側の基板10
11(配線1013,1014等)と電気的に接続する
為に設けられたものであり、以下では、中間電極層(中
間層)という名称も用いる。中間電極層(中間層)は以
下に列挙する複数の機能を有することができる。
Low resistance film 21 constituting spacer 1020
A high-resistance side face plate 101
7 (metal back 1019 etc.) and substrate 10 on the low potential side
11 (wirings 1013, 1014, etc.), which are provided for electrical connection. Hereinafter, the name of an intermediate electrode layer (intermediate layer) is also used. The intermediate electrode layer (intermediate layer) can have a plurality of functions listed below.

【0069】(1) 高抵抗膜11をフェースプレート
1017及び基板1011と電気的に接続する。
(1) The high resistance film 11 is electrically connected to the face plate 1017 and the substrate 1011.

【0070】既に記載したように、高抵抗膜11はスペ
ーサ1020表面での帯電を防止する目的で設けられた
ものであるが、高抵抗膜11をフェースプレート101
7(メタルバック1019等)及び基板1011(配線
1013,1014等)と直接或いは当接材1041を
介して接続した場合、接続部界面に大きな接触抵抗が発
生し、スペーサ表面に発生した電荷を速やかに除去でき
なくなる可能性がある。これを避ける為に、フェースプ
レート1017、基板1011及び当接材1041と接
触するスペーサ1020の当接面3或いは側面部5に低
抵抗の中間層を設けた。
As described above, the high resistance film 11 is provided for the purpose of preventing electrification on the surface of the spacer 1020.
7 (metal back 1019, etc.) and the substrate 1011 (wirings 1013, 1014, etc.) directly or via the contact material 1041, a large contact resistance is generated at the interface of the connection portion, and the charges generated on the spacer surface are quickly dissipated. May not be removed. In order to avoid this, a low resistance intermediate layer is provided on the contact surface 3 or the side surface portion 5 of the spacer 1020 which comes into contact with the face plate 1017, the substrate 1011 and the contact member 1041.

【0071】(2) 高抵抗膜11の電位分布を均一化
する。
(2) The potential distribution of the high resistance film 11 is made uniform.

【0072】冷陰極素子1012より放出された電子
は、フェースプレート1017と基板1011の間に形
成された電位分布に従って電子軌道を成す。スペーサ1
020の近傍で電子軌道に乱れが生じないようにする為
には、高抵抗膜11の電位分布を全域にわたって制御す
ることが求められる。高抵抗膜11をフェースプレート
1017(メタルバック1019等)及び基板1011
(配線1013,1014等)と直接或いは当接材10
41を介して接続した場合、接続部界面の接触抵抗の為
に、接続状態のむらが発生し、高抵抗膜11の電位分布
が所望の値からずれてしまう可能性がある。これを避け
る為に、スペーサ1020がフェースプレート1017
及び基板1011と当接するスペーサ端部(当接面3或
いは側面部5)の全長域に低抵抗の中間層を設け、この
中間層部に所望の電位を印加することによって、高抵抗
膜11全体の電位を制御可能とした。
Electrons emitted from the cold cathode element 1012 form electron orbits in accordance with the potential distribution formed between the face plate 1017 and the substrate 1011. Spacer 1
In order to prevent disturbance of the electron orbit near 020, it is necessary to control the potential distribution of the high resistance film 11 over the entire region. The high-resistance film 11 is formed on the face plate 1017 (metal back 1019 etc.) and the substrate 1011.
(Wirings 1013, 1014, etc.) directly or in contact material 10
When the connection is made via the connection 41, the connection resistance may be uneven due to the contact resistance at the connection interface, and the potential distribution of the high-resistance film 11 may deviate from a desired value. In order to avoid this, the spacer 1020 is
A low-resistance intermediate layer is provided over the entire length of the spacer end portion (contact surface 3 or side surface portion 5) in contact with the substrate 1011 and a desired potential is applied to the intermediate layer portion to thereby provide the entire high-resistance film 11 as a whole. Can be controlled.

【0073】(3) 放出電子の軌道を制御する。(3) Control the trajectory of the emitted electrons.

【0074】冷陰極素子1012より放出した電子は、
フェースプレート1017と基板1011の間に形成さ
れた電位分布に従って電子軌道を成す。スペーサ近傍の
冷陰極素子から放出された電子に関しては、スペーサを
設置することに伴う制約(配線、素子位置の変更等)が
生じる場合がある。このような場合、歪みやむらの無い
画像を形成する為には、放出された電子の軌道を制御し
てフェースプレート1017上の所望の位置に電子を照
射することが求められる。フェースプレート1017及
び基板1011と当接する面の側面部5に低抵抗の中間
層を設けることにより、スペーサ1020近傍の電位分
布に所望の特性を持たせ、放出された電子の軌道を制御
することができる。
The electrons emitted from the cold cathode device 1012 are
An electron orbit is formed according to a potential distribution formed between the face plate 1017 and the substrate 1011. Regarding the electrons emitted from the cold cathode devices near the spacers, there may be restrictions (such as changes in wiring and device positions) associated with the installation of the spacers. In such a case, in order to form an image without distortion or unevenness, it is necessary to irradiate the desired position on the face plate 1017 with the electrons by controlling the trajectory of the emitted electrons. By providing a low-resistance intermediate layer on the side surface portion 5 of the surface in contact with the face plate 1017 and the substrate 1011, the potential distribution near the spacer 1020 can have desired characteristics and the trajectory of emitted electrons can be controlled. it can.

【0075】低抵抗膜21は、高抵抗膜11に比べ十分
に低い抵抗値を選択すればよく、例えば105Ωcm以
下が好ましく、103Ωcm以下であることがより好ま
しい。また高抵抗膜の比抵抗に比べ1桁以上比抵抗値が
小さいことが好ましく、2桁以上比抵抗値が小さいこと
が一層好ましい。この低抵抗膜21を構成する材料とし
ては、Ni,Cr,Au,Mo,W,Pt,Ti,A
l,Cu,Pd等の金属、あるいは合金、及びPd,A
g,Au,RuO2 ,Pd−Ag等の金属や金属酸化物
とガラス等から構成される印刷導体、あるいはIn2
3 −SnO2 等の透明導体及びポリシリコン等の半導体
材料等より適宜選択される。
The resistance value of the low resistance film 21 may be selected to be sufficiently lower than that of the high resistance film 11, for example, preferably 10 5 Ωcm or less, more preferably 10 3 Ωcm or less. Further, it is preferable that the specific resistance value is smaller by one digit or more than the specific resistance of the high resistance film, and it is more preferable that the specific resistance value is smaller by two digits or more. As a material constituting the low resistance film 21, Ni, Cr, Au, Mo, W, Pt, Ti, A
metals or alloys such as l, Cu, Pd, and Pd, A
g, Au, RuO 2 , Pd-Ag or other metal or metal oxide and a printed conductor made of glass or the like, or In 2 O
It is appropriately selected from a transparent conductor such as 3- SnO 2 and a semiconductor material such as polysilicon.

【0076】接合部材1040はスペーサ1020が行
方向配線1013およびメタルバック1019と電気的
に接続するように、導電性をもたせることが望ましい。
すなわち、導電性接着材や金属粒子や導電性フィラーを
添加したフリットガラスが好適である。
It is desirable that the bonding member 1040 has conductivity so that the spacer 1020 is electrically connected to the row wiring 1013 and the metal back 1019.
That is, frit glass to which a conductive adhesive, metal particles, or a conductive filler is added is preferable.

【0077】また、Dx1〜DxmおよびDy1〜Dynおよび
Hvは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Dx1〜Dxmはマルチ電子ビーム源の行方向配線10
13と、Dy1〜Dynはマルチ電子ビーム源の列方向配線
1014と、Hvはフェースプレートのメタルバック1
019と電気的に接続している。
Dx1 to Dxm, Dy1 to Dyn, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are the row wirings 10 of the multi-electron beam source.
13, Dy1 to Dyn are column direction wirings 1014 of the multi-electron beam source, and Hv is the metal back 1 of the face plate.
019 electrically.

【0078】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10-7[Torr]程度
の真空度まで排気する。その後、排気管を封止するが、
気密容器内の真空度を維持するために、封止の直前ある
いは封止後に気密容器内の所定の位置にゲッター膜(不
図示)を形成する。ゲッター膜とは、たとえばBaを主
成分とするゲッター材料をヒーターもしくは高周波加熱
により加熱し蒸着して形成した膜であり、該ゲッター膜
の吸着作用により気密容器内は1×10-5ないしは1×
10-7[Torr]の真空度に維持される。
In order to evacuate the inside of the hermetic container, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is evacuated to a degree of vacuum of about 10 -7 [Torr]. Exhaust until After that, the exhaust pipe is sealed,
In order to maintain the degree of vacuum in the airtight container, a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after sealing. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the hermetic container is 1 × 10 −5 or 1 × by the adsorption action of the getter film.
The degree of vacuum is maintained at 10 -7 [Torr].

【0079】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Dx1ないしDxm、Dy1ないしDynを
通じて各冷陰極素子1012に電圧を印加すると、各冷
陰極素子1012から電子が放出される。それと同時に
メタルバック1019に容器外端子Hvを通じて数百
[V]ないし数[kV]の高圧を印加して、上記放出さ
れた電子を加速し、フェースプレート1017の内面に
衝突させる。これにより、蛍光膜1018をなす各色の
蛍光体が励起されて発光し、画像が表示される。
In the image display device using the display panel described above, when a voltage is applied to each cold cathode element 1012 through the external terminals Dx1 to Dxm and Dy1 to Dyn, electrons are emitted from each cold cathode element 1012. At the same time, a high voltage of several hundred [V] to several [kV] is applied to the metal back 1019 through the external terminal Hv to accelerate the emitted electrons and collide with the inner surface of the face plate 1017. As a result, the phosphor of each color forming the fluorescent film 1018 is excited and emits light, and an image is displayed.

【0080】通常、冷陰極素子1012として表面伝導
型放出素子を用いた場合、表面伝導型放出素子への印加
電圧は、12〜16[V]程度、メタルバック1019
と冷陰極素子1012との距離dは0.1[mm]から
8[mm]程度、メタルバック1019と冷陰極素子1
012間の電圧0.1[kV]から10[kV]程度で
ある。
Normally, when a surface conduction electron-emitting device is used as the cold cathode device 1012, the voltage applied to the surface conduction electron-emitting device is about 12 to 16 [V],
The distance d between the metal back 1019 and the cold cathode element 1 is about 0.1 [mm] to 8 [mm].
The voltage between 012 is about 0.1 [kV] to about 10 [kV].

【0081】以上、本発明の実施例の表示パネルの基本
構成と製法、および画像表示装置の概要を説明した。
The basic structure and manufacturing method of the display panel according to the embodiment of the present invention and the outline of the image display device have been described above.

【0082】次に、前記実施例の表示パネルに用いたマ
ルチ電子ビーム源の製造方法について説明する。本発明
の画像表示装置に用いるマルチ電子ビーム源は、冷陰極
素子を単純マトリクス配線した電子源であれば、冷陰極
素子の材料や形状あるいは製法に制限はない。したがっ
て、たとえば表面伝導型放出素子やFE型、あるいはM
IM型などの冷陰極素子を用いることができる。
Next, a method of manufacturing the multi-electron beam source used for the display panel of the above embodiment will be described. The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used for the image display device of the present invention is an electron source in which cold cathode devices are arranged in a simple matrix. Therefore, for example, a surface conduction type emission element, an FE type, or M
A cold cathode device such as an IM type can be used.

【0083】ただし、表面画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、FE型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、MIM型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出素子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、発明者
らは、表面伝導型放出素子の中でも、電子放出部もしく
はその周辺部を微粒子膜から形成したものがとりわけ電
子放出特性に優れ、しかも製造が容易に行えることを見
いだしている。したがって、高輝度で大画面の画像表示
装置のマルチ電子ビーム源に用いるには、最も好適であ
ると言える。そこで、上記実施例の表示パネルにおいて
は、電子放出部もしくはその周辺部を微粒子膜から形成
した表面伝導型放出素子を用いた。そこで、まず好適な
表面伝導型放出素子について基本的な構成と製法および
特性を説明し、その後で多数の素子を単純マトリクス配
線したマルチ電子ビーム源の構造について述べる。 (表面伝導型放出素子の好適な素子構成と製法) 電子放出部もしくはその周辺部を微粒子膜から形成する
表面伝導型放出素子の代表的な構成には、平面型と垂直
型の2種類があげられる。 (平面型の表面伝導型放出素子) まず最初に、平面型の表面伝導型放出素子の素子構成と
製法について説明する。
However, in a situation where a display device having a large surface screen and an inexpensive display device is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. In the case of the MIM type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. In addition, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device having the electron-emitting portion or its peripheral portion formed of a fine particle film was used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which many devices are arranged in a simple matrix will be described. (Suitable device configuration and manufacturing method of surface conduction electron-emitting device) Two typical types of surface conduction electron-emitting devices, in which an electron-emitting portion or its peripheral portion is formed from a fine particle film, are a flat type and a vertical type. Can be (Flat-Type Surface-Conduction-Type Emission Device) First, the device configuration and manufacturing method of a flat-type surface-conduction-type emission device will be described.

【0084】図24(a)は平面型の表面伝導型放出素
子の構成を説明するための平面図、図24(b)はその
断面図である。図中、1101は基板、1102と11
03は素子電極、1104は導電性薄膜、1105は通
電フォーミング処理により形成した電子放出部、111
3は通電活性化処理により形成した薄膜である。
FIG. 24A is a plan view for explaining the structure of a planar type surface conduction electron-emitting device, and FIG. 24B is a sectional view thereof. In the figure, 1101 is a substrate, 1102 and 11
03, a device electrode; 1104, a conductive thin film; 1105, an electron-emitting portion formed by an energization forming process;
Reference numeral 3 denotes a thin film formed by the activation process.

【0085】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばSiO2 を材料とする絶縁層
を積層した基板、などを用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is formed on the various substrates described above. A laminated substrate or the like can be used.

【0086】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるはIn2 3 −SnO2 をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィー、
エッチングなどのパターニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法(たとえば印
刷技術)を用いて形成してもさしつかえない。
The device electrodes 1102 and 1103 provided on the substrate 1101 in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
Materials such as Ag or the like, alloys of these metals, or metal oxides such as In 2 O 3 —SnO 2 , semiconductors such as polysilicon, and the like are appropriately selected and used. Good. To form the electrodes, for example, film forming technology such as vacuum evaporation and photolithography,
Although it can be easily formed by using a combination of patterning techniques such as etching, it may be formed by other methods (for example, printing technique).

【0087】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百μmの範囲から適当な数値を選んで設計される
が、なかでも表示装置に応用するために好ましいのは数
μmより数十μmの範囲である。また、素子電極の厚さ
dについては、通常は数百オングストロームから数μm
の範囲から適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode interval L is usually designed by selecting an appropriate numerical value from the range of several hundreds of angstroms to several hundreds of μm. Range. Also, the thickness d of the device electrode is usually from several hundred angstroms to several μm.
An appropriate numerical value is selected from the range.

【0088】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
A fine particle film is used for the portion of the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual fine particles are spaced apart, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0089】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極11
02あるいは1103と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。具体的には、
数オングストロームから数千オングストロームの範囲の
なかで設定するが、なかでも好ましいのは10オングス
トロームから500オングストロームの間である。
The particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, and preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 11
02, or 1103, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later. , And so on. In particular,
The setting is made in the range of several Angstroms to several thousand Angstroms, and a preferable value is between 10 Angstroms and 500 Angstroms.

【0090】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2 ,In2 3 ,PbO,Sb2 3 ,などをはじ
めとする酸化物や、HfB2 ,ZrB2 ,LaB6 ,C
eB6 ,YB4 ,GdB4 ,などをはじめとする硼化物
や、TiC,ZrC,HfC,TaC,SiC,WC,
などをはじめとする炭化物や、TiN,ZrN,Hf
N,などをはじめとする窒化物や、Si,Ge,などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
Oxides such as nO 2 , In 2 O 3 , PbO, Sb 2 O 3 , etc .; HfB 2 , ZrB 2 , LaB 6 , C
Borides such as eB 6 , YB 4 , GdB 4 , etc., TiC, ZrC, HfC, TaC, SiC, WC,
And other carbides, TiN, ZrN, Hf
Nitrides such as N, etc., semiconductors such as Si, Ge, etc., carbon, and the like are listed, and are appropriately selected from these.

【0091】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
103から107[Ω/sq]の範囲に含まれるよう設定
した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set to be included from 10 3 to a range of 10 7 [Ω / sq].

【0092】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図24の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. The way of overlapping is, in the example of FIG.
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.

【0093】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図24においては模式的に示した。
The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has a higher electrical property than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, it is schematically shown in FIG.

【0094】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0095】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするのが好ましく、300[オングストロ
ーム]以下とするのがさらに好ましい。なお、実際の薄
膜1113の位置や形状を精密に図示するのは困難なた
め、図24においては模式的に示した。
The thin film 1113 is made of any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of preferably 500 [Å] or less, and 300 [Å] or less. More preferably, Since it is difficult to accurately show the actual position and shape of the thin film 1113, it is schematically shown in FIG.

【0096】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。
The basic structure of the preferred elements has been described above. In the examples, the following elements were used.

【0097】すなわち基板1101には青板ガラスを用
い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[μm]とした。
That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [μm].

【0098】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[μm]とした。
Pd or P as the main material of the fine particle film
Using dO, the thickness of the fine particle film was about 100 [angstrom], and the width W was 100 [μm].

【0099】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。
Next, a description will be given of a method of manufacturing a suitable flat surface conduction electron-emitting device.

【0100】図25(a)〜(d)は、表面伝導型放出
素子の製造工程を説明するための断面図で、各部材の表
記は前記図24と同一である。1) まず、図25
(a)に示すように、基板1101上に素子電極110
2および1103を形成する。
FIGS. 25 (a) to 25 (d) are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device. The notation of each member is the same as that of FIG. 1) First, FIG.
As shown in FIG.
2 and 1103 are formed.

【0101】形成するにあたっては、あらかじめ基板1
101を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。堆積する方法としては、
たとえば、蒸着法やスパッタ法などの真空成膜技術を用
いればよい。その後、堆積した電極材料を、フォトリソ
グラフィー・エッチング技術を用いてパターニングし、
図25(a)に示した一対の素子電極1102,110
3を形成する。2) 次に、図25(b)に示すよう
に、導電性薄膜1104を形成する。
When forming, the substrate 1
After sufficiently washing 101 with a detergent, pure water and an organic solvent,
The material of the device electrode is deposited. As a method of depositing,
For example, a vacuum film forming technique such as an evaporation method or a sputtering method may be used. After that, the deposited electrode material is patterned using photolithography and etching technology,
A pair of device electrodes 1102 and 110 shown in FIG.
Form 3 2) Next, as shown in FIG. 25B, a conductive thin film 1104 is formed.

【0102】形成するにあたっては、まず図25(a)
の一対の素子電極1102,1103が形成された基板
に有機金属溶液を塗布して乾燥し、加熱焼成処理して微
粒子膜を成膜した後、フォトリソグラフィー・エッチン
グにより所定の形状にパターニングする。ここで、有機
金属溶液とは、導電性薄膜に用いる微粒子の材料を主要
元素とする有機金属化合物の溶液である。具体的には、
本実施例では主要元素としてPdを用いた。また、実施
例では塗布方法として、ディッピング法を用いたが、そ
れ以外のたとえばスピンナー法やスプレー法を用いても
よい。
In the formation, first, FIG.
An organic metal solution is applied to the substrate on which the pair of device electrodes 1102 and 1103 are formed, dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film. In particular,
In this embodiment, Pd is used as a main element. In the embodiment, the dipping method is used as a coating method, but other methods such as a spinner method and a spray method may be used.

【0103】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施例で用いた有機金属溶液の塗布
による方法以外の、たとえば真空蒸着法やスパッタ法、
あるいは化学的気相堆積法などを用いる場合もある。
3) 次に、図25(c)に示すように、フォーミング
用電源1110から素子電極1102と1103の間に
適宜の電圧を印加し、通電フォーミング処理を行って、
電子放出部1105を形成する。
As a method for forming a conductive thin film made of a fine particle film, a method other than the method of applying an organometallic solution used in this embodiment, such as a vacuum evaporation method or a sputtering method, may be used.
Alternatively, a chemical vapor deposition method or the like may be used.
3) Next, as shown in FIG. 25C, an appropriate voltage is applied between the device electrodes 1102 and 1103 from the forming power supply 1110, and the energization forming process is performed.
An electron emitting portion 1105 is formed.

【0104】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜1104に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分(すなわち電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
The energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film, to appropriately break, deform, or alter a part of the conductive thin film 1104 to change the structure to a structure suitable for emitting electrons. This is the process that causes A portion of the conductive thin film made of a fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.

【0105】通電方法をより詳しく説明するために、図
26に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施例の場合には同図に示したようにパルス幅
T1の三角波パルスをパルス間隔T2で連続的に印加し
た。その際には、三角波パルスの波高値Vpfを、順次
昇圧した。また、電子放出部1105の形成状況をモニ
ターするためのモニターパルスPmを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計1
111で計測した。
FIG. 26 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable. In the case of this embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. Also, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 are inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time is measured by the ammeter 1.
It was measured at 111.

【0106】本実施例においては、たとえば10-5[t
orr]程度の真空雰囲気下において、たとえばパルス
幅T1を1[ミリ秒]、パルス間隔T2を10[ミリ
秒]とし、波高値Vpfを1パルスごとに0.1[V]
ずつ昇圧した。そして、三角波を5パルス印加するたび
に1回の割りで、モニターパルスPmを挿入した。フォ
ーミング処理に悪影響を及ぼすことがないように、モニ
ターパルスの電圧Vpmは0.1[V]に設定した。そ
して、素子電極1102と1103の間の電気抵抗が1
×106[Ω]になった段階、すなわちモニターパルス
印加時に電流計1111で計測される電流が1×10-7
[A]以下になった段階で、フォーミング処理にかかわ
る通電を終了した。
In this embodiment, for example, 10 −5 [t
orr], for example, the pulse width T1 is 1 [millisecond], the pulse interval T2 is 10 [millisecond], and the peak value Vpf is 0.1 [V] for each pulse.
The pressure was increased. Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. The electric resistance between the device electrodes 1102 and 1103 is 1
When the current reaches × 10 6 [Ω], that is, the current measured by the ammeter 1111 when the monitor pulse is applied is 1 × 10 −7.
[A] When the following conditions were reached, the energization related to the forming process was terminated.

【0107】なお、上記の方法は、本実施例の表面伝導
型放出素子に関する好ましい方法であり、たとえば微粒
子膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝
導型放出素子の設計を変更した場合には、それに応じて
通電の条件を適宜変更するのが望ましい。4) 次に、
図25(d)に示すように、活性化用電源1112から
素子電極1102と1103の間に適宜の電圧を印加
し、通電活性化処理を行って、電子放出特性の改善を行
う。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment, and for example, the design of the surface conduction electron-emitting device such as the material and thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly. 4) Next,
As shown in FIG. 25 (d), an appropriate voltage is applied between the element electrodes 1102 and 1103 from the activation power supply 1112, and the energization activation process is performed to improve the electron emission characteristics.

【0108】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部1105に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである(図においては、炭素
もしくは炭素化合物よりなる堆積物を部材1113とし
て模式的に示した。)。なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には100倍以上に増加させることがで
きる。
The energization activation process is a process of energizing the electron-emitting portion 1105 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof (in the figure). Shows a deposit made of carbon or a carbon compound as a member 1113.) Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more compared to before the energization activation process.

【0109】具体的には、10-4ないし10-5[tor
r]の範囲内の真空雰囲気中で、電圧パルスを定期的に
印加することにより、真空雰囲気中に存在する有機化合
物を起源とする炭素もしくは炭素化合物を堆積させる。
堆積物1113は、単結晶グラファイト、多結晶グラフ
ァイト、非晶質カーボン、のいずれかか、もしくはその
混合物であり、膜厚は500[オングストローム]以
下、より好ましくは300[オングストローム]以下で
ある。
Specifically, 10 -4 to 10 -5 [tor
r], a voltage pulse is periodically applied in a vacuum atmosphere to deposit carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere.
The deposit 1113 is one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å or less, and more preferably 300 Å or less.

【0110】通電方法をより詳しく説明するために、図
27(a)に、活性化用電源1112から印加する適宜
の電圧波形の一例を示す。本実施例においては、一定電
圧の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には、矩形波の電圧Vacは14[V],パ
ルス幅T3は1[ミリ秒],パルス間隔T4は10[ミ
リ秒]とした。なお、上述の通電条件は、本実施例の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
FIG. 27A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to explain the energization method in more detail. In the present embodiment, the energization activation process is performed by periodically applying a rectangular wave of a constant voltage. Specifically, the voltage Vac of the rectangular wave is 14 [V], and the pulse width T3 is 1 [mm]. Second] and the pulse interval T4 is 10 [milliseconds]. The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of this embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.

【0111】図25(d)に示す1114は、該表面伝
導型放出素子から放出される放出電流Ieを捕捉するた
めのアノード電極で、直流高電圧電源1115および電
流計1116が接続されている。なお、基板1101
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる。活性化用電源1112から電圧を印加す
る間、電流計1116で放出電流Ieを計測して通電活
性化処理の進行状況をモニターし、活性化用電源111
2の動作を制御する。電流計1116で計測された放出
電流Ieの一例を図27(b)に示すが、活性化電源1
112からパルス電圧を印加しはじめると、時間の経過
とともに放出電流Ieは増加するが、やがて飽和してほ
とんど増加しなくなる。このように、放出電流Ieがほ
ぼ飽和した時点で活性化用電源1112からの電圧印加
を停止し、通電活性化処理を終了する。
An anode electrode 1114 shown in FIG. 25 (d) is for capturing an emission current Ie emitted from the surface conduction electron-emitting device, and is connected to a DC high voltage power supply 1115 and an ammeter 1116. The substrate 1101
When the activation process is performed after the display panel is incorporated in the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as While a voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process, and the activation power supply 111
2 is controlled. An example of the emission current Ie measured by the ammeter 1116 is shown in FIG.
When the pulse voltage starts to be applied from 112, the emission current Ie increases with time, but eventually saturates and hardly increases. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【0112】なお、上述の通電条件は、本実施例の表面
伝導型放出素子に関する好ましい条件であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【0113】以上のようにして、図25(e)に示す平
面型の表面伝導型放出素子を製造した。 (垂直型の表面伝導型放出素子) 次に、電子放出部もしくはその周辺を微粒子膜から形成
した表面伝導型放出素子のもうひとつの代表的な構成、
すなわち垂直型の表面伝導型放出素子の構成について説
明する。
As described above, the planar surface conduction electron-emitting device shown in FIG. 25E was manufactured. (Vertical type surface conduction electron-emitting device) Next, another typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its periphery is formed from a fine particle film,
That is, the configuration of the vertical type surface conduction electron-emitting device will be described.

【0114】図28は、垂直型の表面伝導型放出素子の
基本構成を説明するための模式的な断面図であり、図中
の1201は基板、1202と1203は素子電極、1
206は段差形成部材、1204は微粒子膜を用いた導
電性薄膜、1205は通電フォーミング処理により形成
した電子放出部、1213は通電活性化処理により形成
した薄膜、である。
FIG. 28 is a schematic sectional view for explaining the basic structure of a vertical surface conduction electron-emitting device. In the figure, reference numeral 1201 denotes a substrate; 1202 and 1203 denote device electrodes;
206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205 is an electron emitting portion formed by energization forming process, and 1213 is a thin film formed by energization activation process.

【0115】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方の素子電極1202が段差形
成部材1206上に設けられており、通電性薄膜120
4が段差形成部材1206の側面を被覆している点にあ
る。したがって、前記図24の平面型における素子電極
間隔Lは、垂直型においては段差形成部材1206の段
差高Lsとして設定される。なお、基板1201、素子
電極1202および1203、微粒子膜を用いた導電性
薄膜1204、については、前記平面型の説明中に列挙
した材料を同様に用いることが可能である。また、段差
形成部材1206には、たとえばSiO2 のような電気
的に絶縁性の材料を用いる。
The difference between the vertical type and the flat type described above is that one of the element electrodes 1202 is provided on the step forming member 1206 and the conductive thin film 120
4 covers the side surface of the step forming member 1206. Therefore, the element electrode interval L in the planar type shown in FIG. 24 is set as the step height Ls of the step forming member 1206 in the vertical type. Note that for the substrate 1201, the element electrodes 1202 and 1203, and the conductive thin film 1204 using a fine particle film, the materials listed in the description of the planar type can be used in the same manner. For the step forming member 1206, an electrically insulating material such as SiO 2 is used.

【0116】次に、垂直型の表面伝導型放出素子の製法
について説明する。図29(a)〜(f)は、製造工程
を説明するための断面図で、各部材の表記は前記図28
と同一である。 1) まず、図29(a)に示すように、基板1201
上に素子電極1203を形成する。 2) 次に、図29(b)に示すように、段差形成部材
を形成するための絶縁層を積層する。絶縁層は、たとえ
ばSiO2 をスパッタ法で積層すればよいが、たとえば
真空蒸着法や印刷法などの他の成膜方法を用いてもよ
い。 3) 次に、図29(c)に示すように、絶縁層の上に
素子電極1202を形成する。 4) 次に、図29(d)に示すように、絶縁層の一部
を、たとえばエッチング法を用いて除去し、素子電極1
203を露出させる。 5) 次に、図29(e)に示すように、微粒子膜を用
いた導電性薄膜1204を形成する。形成するには、前
記平面型の場合と同じく、たとえば塗布法などの成膜技
術を用いればよい。 6) 次に、前記平面型の場合と同じく、通電フォーミ
ング処理を行い、電子放出部を形成する(図25(c)
を用いて説明した平面型の通電フォーミング処理と同様
の処理を行えばよい。)。 7) 次に、前記平面型の場合と同じく、通電活性化処
理を行い、電子放出部近傍に炭素もしくは炭素化合物を
堆積させる(図29(d)を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。)。
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 29A to 29F are cross-sectional views for explaining a manufacturing process.
Is the same as 1) First, as shown in FIG.
An element electrode 1203 is formed thereover. 2) Next, as shown in FIG. 29B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO 2 by a sputtering method, but another film forming method such as a vacuum evaporation method or a printing method may be used. 3) Next, as shown in FIG. 29C, an element electrode 1202 is formed on the insulating layer. 4) Next, as shown in FIG. 29D, a part of the insulating layer is removed by using, for example, an etching method, and the device electrode 1 is removed.
Expose 203. 5) Next, as shown in FIG. 29E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used. 6) Next, in the same manner as in the case of the flat type, an energization forming process is performed to form an electron emitting portion (FIG. 25C).
A process similar to the planar type energization forming process described with reference to FIG. ). 7) Next, in the same manner as in the case of the planar type, an activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion (the planar activation process described with reference to FIG. 29D). The same processing as described above may be performed.)

【0117】以上のようにして、図29(f)に示す垂
直型の表面伝導型放出素子を製造した。 (表示装置に用いた表面伝導型放出素子の特性) 以上、平面型と垂直型の表面伝導型放出素子について素
子構成と製法を説明したが、次に表示装置に用いた素子
の特性について述べる。
As described above, the vertical surface conduction electron-emitting device shown in FIG. 29F was manufactured. (Characteristics of Surface Conduction Emission Device Used in Display Device) The element configuration and the manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the device used in the display device will be described.

【0118】図30に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
FIG. 30 shows typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics of the device used in the display device. . Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【0119】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used for the display device has the following three characteristics regarding the emission current Ie.

【0120】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。
First, a certain voltage (this is referred to as a threshold voltage Vth
When a voltage of the above magnitude is applied to the element, the emission current Ie sharply increases. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is hardly detected.

【0121】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。
That is, the non-linear element has a clear threshold voltage Vth with respect to the emission current Ie.

【0122】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
The magnitude of e can be controlled.

【0123】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Thirdly, since the response speed of the current Ie emitted from the device is faster than the voltage Vf applied to the device, the amount of charge of the electrons emitted from the device depends on the length of time during which the voltage Vf is applied. Can control.

【0124】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vt
h以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。
Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vt according to a desired light emission luminance.
h or higher, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0125】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。
Further, since the emission luminance can be controlled by using the second characteristic or the third characteristic, gradation display can be performed.

【0126】図31は、NTSC方式のテレビ信号に基
づいてテレビジョン表示を行う為の駆動回路の概略構成
をブロック図で示したものである。同図中、表示パネル
1701は前述した表示パネルに相当するもので、前述
したように製造され動作する。また、走査回路1702
は表示ラインを走査し、制御回路1703は走査回路1
702へ入力する信号等を生成する。シフトレジスタ1
704は1ライン毎のデータをシフトし、ラインメモリ
1705は、シフトレジスタ1704からの1ライン分
のデータを変調信号発生器1707に入力する。同期信
号分離回路1706はNTSC信号から同期信号を分離
する。
FIG. 31 is a block diagram showing a schematic configuration of a drive circuit for performing television display based on an NTSC television signal. In the figure, a display panel 1701 corresponds to the above-described display panel, and is manufactured and operates as described above. In addition, the scanning circuit 1702
Scans the display line, and the control circuit 1703 scans the scanning circuit 1
A signal or the like to be input to 702 is generated. Shift register 1
Reference numeral 704 shifts data for each line, and the line memory 1705 inputs data for one line from the shift register 1704 to the modulation signal generator 1707. The synchronization signal separation circuit 1706 separates the synchronization signal from the NTSC signal.

【0127】以下、図31の装置各部の機能を詳しく説
明する。まず表示パネル1701は、端子Dx1ないしD
xmおよび端子Dy1ないしDyn、および高圧端子Hvを介
して外部の電気回路と接続されている。このうち、端子
Dx1ないしDxmには、表示パネル1701内に設けられ
ているマルチ電子ビーム源、すなわちm行n列の行列状
にマトリクス配線された冷陰極素子を1行(n素子)ず
つ順次駆動してゆく為の走査信号が印加される。一方、
端子Dy1ないしDynには、前記走査信号により選択され
た1行分のn個の各素子の出力電子ビームを制御する為
の変調信号が印加される。また、高圧端子Hvには、直
流電圧源Vaより、たとえば5[kV]の直流電圧が供
給されるが、これはマルチ電子ビーム源より出力される
電子ビームに蛍光体を励起するのに十分なエネルギーを
付与する為の加速電圧である。
Hereinafter, the function of each section of the apparatus shown in FIG. 31 will be described in detail. First, the display panel 1701 has terminals Dx1 to Dx1.
It is connected to an external electric circuit via xm, terminals Dy1 to Dyn, and high voltage terminal Hv. Among them, the terminals Dx1 to Dxm sequentially drive the multi-electron beam sources provided in the display panel 1701, that is, the cold-cathode devices arranged in a matrix of m rows and n columns by one row (n elements). A scanning signal for performing the scanning is applied. on the other hand,
To the terminals Dy1 to Dyn, a modulation signal for controlling the output electron beams of the n elements for one row selected by the scanning signal is applied. Further, a DC voltage of, for example, 5 [kV] is supplied to the high voltage terminal Hv from the DC voltage source Va, which is sufficient to excite the phosphor into an electron beam output from the multi-electron beam source. It is an accelerating voltage for applying energy.

【0128】次に、走査回路1702について説明す
る。同回路は、内部にm個のスイッチング素子(図中、
S1ないしSmで模式的に示されている)を備えるもの
で、各スイッチング素子は、直流電圧源Vxの出力電圧
もしくは0[V](グランドレベル)のいずれか一方を
選択し、表示パネル1701の端子Dx1ないしDxmと電
気的に接続するものである。S1ないしSmの各スイッ
チング素子は、制御回路1703が出力する制御信号T
scanに基づいて動作するものだが、実際にはたとえばF
ETのようなスイッチング素子を組合わせる事により容
易に構成することが可能である。なお、前記直流電圧源
Vxは、図30に例示した電子放出素子の特性に基づき
走査されていない素子に印加される駆動電圧が電子放出
しきい値電圧Vth電圧以下となるよう、一定電圧を出
力するよう設定されている。
Next, the scanning circuit 1702 will be described. This circuit has m switching elements inside (in the figure,
S1 to Sm), each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level), and the switching element of the display panel 1701 It is electrically connected to terminals Dx1 to Dxm. Each of the switching elements S1 to Sm outputs a control signal T output from the control circuit 1703.
It operates based on scan, but in fact, for example, F
It can be easily configured by combining switching elements such as ET. The DC voltage source Vx outputs a constant voltage so that a driving voltage applied to an unscanned element is equal to or lower than an electron emission threshold voltage Vth based on the characteristics of the electron emission element illustrated in FIG. Is set to

【0129】また、制御回路1703は、外部より入力
する画像信号に基づいて適切な表示が行なわれるように
各部の動作を整合させる働きをもつものである。次に説
明する同期信号分離回路1706より送られる同期信号
Tsyncに基づいて、各部に対してTscanおよびTsft お
よびTmry の各制御信号を発生する。同期信号分離回路
1706は、外部から入力されるNTSC方式のテレビ
信号から、同期信号成分と輝度信号成分とを分離する為
の回路で、良く知られているように周波数分離(フィル
タ)回路を用いれば容易に構成できるものである。同期
信号分離回路1706により分離された同期信号は、良
く知られるように垂直同期信号と水平同期信号より成る
が、ここでは説明の便宜上、Tsync信号として図示し
た。一方、前記テレビ信号から分離された画像の輝度信
号成分を便宜上DATA信号と表すが、同信号はシフト
レジスタ1704に入力される。
The control circuit 1703 has a function of coordinating the operation of each unit so that appropriate display is performed based on an image signal input from the outside. Based on a synchronizing signal Tsync sent from a synchronizing signal separating circuit 1706 to be described next, control signals Tscan, Tsft and Tmry are generated for each unit. The synchronizing signal separating circuit 1706 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC system television signal input from the outside. As is well known, a frequency separating (filter) circuit is used. It can be easily configured. The synchronization signal separated by the synchronization signal separation circuit 1706 is composed of a vertical synchronization signal and a horizontal synchronization signal as is well known, but is shown here as a Tsync signal for convenience of explanation. On the other hand, a luminance signal component of an image separated from the television signal is referred to as a DATA signal for convenience, and this signal is input to a shift register 1704.

【0130】シフトレジスタ1704は、時系列的にシ
リアルに入力される前記DATA信号を、画像の1ライ
ン毎にシリアル/パラレル変換するためのもので、前記
制御回路1703より送られる制御信号Tsft に基づい
て動作する。すなわち、制御信号Tsft は、シフトレジ
スタ1704のシフトクロックであると言い換えること
もできる。シリアル/パラレル変換された画像1ライン
分(電子放出素子n素子分の駆動データに相当する)の
データは、Id1ないしIdnのn個の信号として前記シフ
トレジスタ1704より出力される。
A shift register 1704 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 1703. Works. That is, the control signal Tsft can be rephrased as a shift clock of the shift register 1704. The data for one line of the image that has been subjected to the serial / parallel conversion (corresponding to the drive data for n electron-emitting devices) is output from the shift register 1704 as n signals Id1 to Idn.

【0131】ラインメモリ1705は、画像1ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路1703より送られる制御信号Tmry にし
たがって適宜Id1ないしIdnの内容を記憶する。記憶さ
れた内容は、I′d1ないしI′dnとして出力され、変調
信号発生器1707に入力される。
The line memory 1705 is a storage device for storing data for one line of an image for a required time only, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 1703. The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 1707.

【0132】変調信号発生器1707は、前記画像デー
タI′d1ないしI′dnの各々に応じて、電子放出素子1
012の各々を適切に駆動変調する為の信号源で、その
出力信号は、端子Dy1ないしDynを通じて表示パネル1
701内の電子放出素子1012に印加される。
The modulation signal generator 1707 controls the electron-emitting device 1 according to each of the image data I'd1 to I'dn.
012 is a signal source for appropriately driving and modulating each of the output signals of the display panel 1 through terminals Dy1 to Dyn.
701 is applied to the electron-emitting device 1012.

【0133】図30を用いて説明したように、本発明に
関わる表面伝導型放出素子は放出電流Ieに対して以下
の基本特性を有している。すなわち、電子放出には明確
な閾値電圧Vth(後述する実施例の表面伝導型放出素
子では8[V])があり、閾値Vth以上の電圧を印加
された時のみ電子放出が生じる。また、電子放出閾値V
th以上の電圧に対しては、図30のグラフのように電
圧の変化に応じて放出電流Ieも変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、たとえば
電子放出閾値Vth未満の電圧を印加しても電子放出は
生じないが、電子放出閾値Vth以上の電圧を印加する
場合には表面伝導型放出素子から電子ビームが出力され
る。その際、パルスの波高値Vmを変化させることによ
り出力電子ビームの強度を制御することが可能である。
また、パルスの幅Pwを変化させることにより出力され
る電子ビームの電荷の総量を制御することが可能であ
る。
As described with reference to FIG. 30, the surface conduction electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, electron emission has a clear threshold voltage Vth (8 [V] in a surface conduction electron-emitting device of an embodiment described later), and electron emission occurs only when a voltage equal to or higher than the threshold Vth is applied. Also, the electron emission threshold V
For a voltage equal to or greater than th, the emission current Ie also changes according to the change in the voltage as shown in the graph of FIG. For this reason, when a pulse-like voltage is applied to this element, for example, when a voltage lower than the electron emission threshold Vth is applied, no electron emission occurs, but when a voltage higher than the electron emission threshold Vth is applied, the surface is An electron beam is output from the conduction type emission device. At this time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm.
In addition, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw.

【0134】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器1707として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。また、パルス幅変調方式を実施するに際し
ては、変調信号発生器1707として、一定の波高値の
電圧パルスを発生し、入力されるデータに応じて適宜電
圧パルスの幅を変調するようなパルス幅変調方式の回路
を用いることができる。
Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, a voltage modulation method, a pulse width modulation method, or the like can be employed. When performing the voltage modulation method, a circuit of the voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 1707. be able to. When implementing the pulse width modulation method, the modulation signal generator 1707 generates a voltage pulse having a constant peak value and modulates the width of the voltage pulse appropriately according to input data. Circuit can be used.

【0135】シフトレジスタ1704やラインメモリ1
705は、デジタル信号式のものでもアナログ信号式の
ものでも採用できる。すなわち、画像信号のシリアル/
パラレル変換や記憶が所定の速度で行われればよいから
である。
The shift register 1704 and the line memory 1
Reference numeral 705 may be a digital signal type or an analog signal type. That is, the serial /
This is because parallel conversion and storage may be performed at a predetermined speed.

【0136】デジタル信号式を用いる場合には、同期信
号分離回路1706の出力信号DATAをデジタル信号
化する必要があるが、これには同期信号分離回路170
6の出力部にA/D変換器を設ければよい。これに関連
してラインメモリ115の出力信号がデジタル信号かア
ナログ信号かにより、変調信号発生器1707に用いら
れる回路が若干異なったものとなる。すなわち、デジタ
ル信号を用いた電圧変調方式の場合、変調信号発生器1
707には、例えばD/A変換回路を用い、必要に応じ
て増幅回路などを付加する。パルス幅変調方式の場合、
変調信号発生器1707には、例えば高速の発振器およ
び発振器の出力する波数を計数する計数器(カウンタ)
および計数器の出力値と前記メモリの出力値を比較する
比較器(コンパレータ)を組み合せた回路を用いる。必
要に応じて、比較器の出力するパルス幅変調された変調
信号を電子放出素子の駆動電圧にまで電圧増幅するため
の増幅器を付加することもできる。
When the digital signal type is used, the output signal DATA of the synchronization signal separation circuit 1706 needs to be converted into a digital signal.
An A / D converter may be provided at the output unit 6. In this connection, the circuit used for the modulation signal generator 1707 differs slightly depending on whether the output signal of the line memory 115 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 1
For example, a D / A conversion circuit is added to 707, and an amplification circuit and the like are added as necessary. For pulse width modulation,
The modulation signal generator 1707 includes, for example, a high-speed oscillator and a counter that counts the number of waves output from the oscillator.
And a circuit combining a comparator (comparator) for comparing the output value of the counter with the output value of the memory. If necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device can be added.

【0137】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器1707には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてシフトレ
ベル回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路(VCO)
を採用でき、必要に応じて電子放出素子の駆動電圧まで
電圧増幅するための増幅器を付加することもできる。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 1707 can employ an amplifier circuit using, for example, an operational amplifier, and can add a shift level circuit and the like as necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillator (VCO)
And, if necessary, an amplifier for amplifying the voltage up to the drive voltage of the electron-emitting device can be added.

【0138】このような構成をとりうる本発明の適用可
能な画像表示装置においては、各電子放出素子に、容器
外端子Dx1乃至Dxm、Dy1乃至Dynを介して電圧を印加
することにより、電子放出が生じる。高圧端子Hvを介
してメタルバック1019あるいは透明電極(不図示)
に高圧を印加し、電子ビームを加速する。加速された電
子は、蛍光膜1018に衝突し、発光が生じて画像が形
成される。
In the image display apparatus to which the present invention can be applied in such a configuration, by applying a voltage to each electron-emitting device via the external terminals Dx1 to Dxm and Dy1 to Dyn, the electron-emitting device can emit electrons. Occurs. Metal back 1019 or transparent electrode (not shown) via high voltage terminal Hv
To apply a high voltage to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 1018 and emit light to form an image.

【0139】ここで述べた画像表示装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の思
想に基づいて種々の変形が可能である。入力信号につい
てはNTSC方式を挙げたが、入力信号はこれに限るも
のではなく、PAL、SECAM方式など他、これらよ
り多数の走査線からなるTV信号(MUSE方式をはじ
めとする高品位TV)方式をも採用できる。
The configuration of the image display apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the concept of the present invention. The input signal is described in the NTSC system. However, the input signal is not limited to this. In addition to the PAL and SECAM systems, a TV signal including a larger number of scanning lines (a high-definition TV including the MUSE system) can be used. Can also be adopted.

【0140】次に、はしご型配置の電子源及び画像形成
装置について図32及び図33を用いて説明する。
Next, the ladder-type arrangement of the electron source and the image forming apparatus will be described with reference to FIGS. 32 and 33. FIG.

【0141】図32は、はしご型配置の電子源の一例を
示す模式図である。図32において、21は電子源基
板、24は電子放出素子である。26、Dx1〜Dx1
0は、電子放出素子24を接続するための共通配線であ
る。電子放出素子22は、基板21上に、X方向に並列
に複数個配されている(これを素子行と呼ぶ)。この素
子行が複数個配されて、電子源を構成している。各素子
行の共通配線間に駆動電圧を印加することで、各素子行
を独立に駆動させることができる。即ち、電子ビームを
放出させたい素子行には、電子放出しきい値以上の電圧
を、電子ビームを放出しない素子行には、電子放出しき
い値未満の電圧を印加する。各素子行間の共通配線Dx
2〜Dx9は、例えばDx2、Dx3を同一配線とする
こともできる。
FIG. 32 is a schematic diagram showing an example of an electron source having a ladder arrangement. In FIG. 32, 21 is an electron source substrate, and 24 is an electron-emitting device. 26, Dx1 to Dx1
0 is a common wiring for connecting the electron-emitting devices 24. A plurality of electron-emitting devices 22 are arranged on the substrate 21 in parallel in the X direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to an element row that wants to emit an electron beam, and a voltage lower than the electron emission threshold is applied to an element row that does not emit an electron beam. Common wiring Dx between each element row
As for 2 to Dx9, for example, Dx2 and Dx3 can be the same wiring.

【0142】図33は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。27はグリッド電極、28は電子が通過するため
空孔、29はDox1,Dox2,・・・,Doxmよ
りなる容器外端子である。30は、グリッド電極27と
接続されたG1,G2,・・・,Gnからなる容器外端
子、21は電子源基板である。図33においては、図3
2に示した部位と同じ部位には、これらの図に付したの
と同一の符号を付している。ここに示した画像形成装置
と、図19、図20に示した単純マトリクス配置の画像
形成装置との大きな違いは、電子源基板21とフェース
プレート36の間にグリッド電極27を備えているか否
かである。
FIG. 33 is a schematic diagram showing an example of a panel structure in an image forming apparatus having a ladder-type electron source. Reference numeral 27 denotes a grid electrode, reference numeral 28 denotes a hole through which electrons pass, and reference numeral 29 denotes an external terminal formed of Dox1, Dox2,..., Doxm. Reference numeral 30 denotes an external terminal composed of G1, G2,..., Gn connected to the grid electrode 27, and reference numeral 21 denotes an electron source substrate. In FIG. 33, FIG.
The same parts as those shown in FIG. 2 are denoted by the same reference numerals as those shown in these drawings. A major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIGS. 19 and 20 is whether or not the grid electrode 27 is provided between the electron source substrate 21 and the face plate 36. It is.

【0143】グリッド電極27は、表面伝導型放出素子
から放出された電子ビームを変調するためのものであ
り、はしご型配置の素子行と直交して設けられたストラ
イプ状の電極に電子ビームを通過させるため、各素子に
対応して1個ずつ円形の開口28が設けられている。グ
リッドの形状や設置位置は図33に示したものに限定さ
れるものではない。例えば、開口としてメッシュ状に多
数の通過口を設けることもでき、グリッドを表面伝導型
放出素子の周囲や近傍に設けることもできる。
The grid electrode 27 modulates the electron beam emitted from the surface conduction electron-emitting device, and passes the electron beam to a stripe-shaped electrode provided orthogonal to the ladder-shaped device row. For this purpose, one circular opening 28 is provided for each element. The shape and installation position of the grid are not limited to those shown in FIG. For example, a large number of passage openings may be provided in a mesh shape as openings, and a grid may be provided around or near the surface conduction electron-emitting device.

【0144】容器外端子29およびグリッド容器外端子
30は、不図示の制御回踏と電気的に接続されている。
The outer container terminal 29 and grid outer terminal 30 are electrically connected to a control step (not shown).

【0145】[0145]

【実施例】以下に実施例を挙げて、本発明の特徴である
スペーサの形成方法について、さらに説明を加える。
た本発明に係わる参考例についても説明する。
EXAMPLES The method of forming a spacer which is a feature of the present invention will be further described with reference to examples. Ma
Reference examples according to the present invention will also be described.

【0146】以下に述べる各実施例及び参考例において
は、マルチ電子ビーム源として、前述した、電極間の導
電性膜に電子放出部を有するタイプのN×M個(N=3
072、M=1024)の表面伝導型放出素子を、M本
の行方向配線とN本の列方向配線とによりマトリクス配
線(図19および図20参照)したマルチ電子ビーム源
を用いた。
In each of the embodiments and reference examples described below, as the multi-electron beam source, N × M (N = 3) of the above-described type having an electron emission portion in the conductive film between the electrodes is used.
[072] A multi-electron beam source was used in which the surface conduction electron-emitting device (M = 1024) was matrix-wired (see FIGS. 19 and 20) by M row-directional wirings and N column-directional wirings.

【0147】(参考例1) 本参考例においては、スペーサに微小電流が流れるよう
にして帯電を除去する形態を有する画像形成装置につい
て説明する。
Reference Example 1 In this reference example , an image forming apparatus having a mode in which a minute current flows through a spacer to remove the charge will be described.

【0148】図1は、アルミナよりなるスペーサ基材に
中間層部と高抵抗膜を形成した様子を示す図である。図
1において、11はスペーサ基材、12は高抵抗膜、1
3は中間層部、14は切断部を示す。
FIG. 1 is a view showing a state in which an intermediate layer portion and a high-resistance film are formed on a spacer base material made of alumina. In FIG. 1, 11 is a spacer substrate, 12 is a high resistance film, 1
Reference numeral 3 denotes an intermediate layer portion, and 14 denotes a cut portion.

【0149】まずスペーサ基材11を、ドクターブレー
ド法により形成したアルミナを主成分とするグリーンシ
ートを焼成することにより形成した。本参考例において
は、スペーサ基材11として70mm角、厚み0.2m
mのものを用いた。
First, the spacer substrate 11 was formed by firing a green sheet mainly composed of alumina formed by a doctor blade method. In this reference example , a 70 mm square, 0.2 m thick spacer base material 11 was used.
m.

【0150】次に、上記スペーサ基材11の両面に、高
抵抗膜12を以下のように作製した。
Next, a high resistance film 12 was formed on both surfaces of the spacer substrate 11 as follows.

【0151】TiおよびAlのターゲットを高周波電源
で同時スパッタすることにより、上記スペーサ基材11
の両面にTi−Al窒化膜を形成した。スパッタガスは
Ar:N2 が1:2の混合ガスで全圧力は1mTorr
である。TiおよびAlターゲットに加える高周波電力
を調整することにより、窒化膜の比抵抗を変化した。膜
厚150nmのTi−Al窒化膜の表面に形成後さらに
酸化ニッケル膜をスパッタ法で22nm形成した。
By simultaneously sputtering Ti and Al targets with a high-frequency power source, the spacer substrate 11
Ti-Al nitride films were formed on both surfaces. The sputtering gas is a mixed gas of Ar: N 2 of 1: 2 and the total pressure is 1 mTorr.
It is. The specific resistance of the nitride film was changed by adjusting the high frequency power applied to the Ti and Al targets. After being formed on the surface of the Ti-Al nitride film having a thickness of 150 nm, a 22-nm-thick nickel oxide film was further formed by a sputtering method.

【0152】本参考例において、高抵抗膜12の表面抵
抗値は、5×109[Ω/□]であった。
In the present reference example , the surface resistance value of the high resistance film 12 was 5 × 10 9 [Ω / □].

【0153】次に、上記の高抵抗膜12が形成されたス
ペーサ基材11に中間層部13を形成した。中間層とな
る電極部13はスクリーン印刷法により各々350μm
幅に図1に示されるストライプ状のパターンで、切断部
14に沿ってスペーサ基板11の両面に形成された。印
刷用のペーストは、Ag、PbOを主成分とするAgペ
ーストを用いて作製した。このとき、形成後の中間層部
13の厚みは8μmであった。
Next, the intermediate layer 13 was formed on the spacer substrate 11 on which the high resistance film 12 was formed. The electrode portions 13 serving as intermediate layers are each 350 μm thick by a screen printing method.
1 were formed on both surfaces of the spacer substrate 11 along the cut portions 14 in a stripe-shaped pattern shown in FIG. The printing paste was prepared using an Ag paste containing Ag and PbO as main components. At this time, the thickness of the intermediate layer portion 13 after formation was 8 μm.

【0154】次に、切断部14に沿って、ダイシングソ
ーを用いてスペーサ基材11を切断した。このとき、刃
幅30μmのダイヤモンドカッタを使用し、切断速度は
5mm/secで行った。切断部の幅は50μmであっ
た。
Next, the spacer substrate 11 was cut along the cutting portion 14 using a dicing saw. At this time, the cutting speed was 5 mm / sec using a diamond cutter having a blade width of 30 μm. The width of the cut was 50 μm.

【0155】本参考例によれば、高抵抗膜形成及び中間
層形成が、個々のスペーサに切断する前の大きな基板状
態で一括して行えるため、セッティングの作業性が向上
し、スペーサの作製時間短縮、歩留まり向上が得られ
た。
According to this embodiment , the formation of the high-resistance film and the formation of the intermediate layer can be performed collectively in a large substrate state before cutting into individual spacers. Shortening and yield improvement were obtained.

【0156】本参考例の適用により、簡便なスペーサ形
成が可能となり量産性の飛躍的向上が図られた。
By applying this embodiment , a simple spacer can be formed, and the mass productivity has been dramatically improved.

【0157】(参考例2) 図2を用いて、本発明に係わる参考例2について説明す
る。本参考例において、スペーサ基材は長手状のものを
用いた。図2において、22はスペーサ基材、23は切
断部を示す。本参考例において、スペーサ基材22の形
成は、棒状ガラスを加熱により形状変形が可能な状態に
して、このガラスを引き伸ばすことにより成形する加熱
延伸法を用い、ガラス部材を厚み0.3mm、長さを約
500mmの長い板状にしてスペーサ基材22を形成し
た。また、スペーサ基材22の幅は4mm(これはパネ
ルにおいて、電子源基板とメタルバックの設けられたフ
ェイスプレートとの間の距離に等しい。)とし、ガラス
部材は青板ガラスを用いた。
Reference Example 2 Referring to FIG. 2, a reference example 2 according to the present invention will be described. In the present reference example , a spacer base material having a longitudinal shape was used. In FIG. 2, 22 indicates a spacer base material, and 23 indicates a cut portion. In the present reference example , the spacer base material 22 is formed by heating the rod-shaped glass into a state capable of being deformed by heating, and forming the glass by elongating the glass. The spacer substrate 22 was formed in a long plate shape having a length of about 500 mm. Further, the width of the spacer base material 22 was 4 mm (this is equal to the distance between the electron source substrate and the face plate provided with the metal back in the panel), and the glass member used was blue plate glass.

【0158】次に、ダイヤモンドカッタによるスクライ
ブ法を用いて、切断部23に沿って各々50mmの長さ
に切断し、前記スペーサ基材22から複数のスペーサを
作製した。
Next, a plurality of spacers were formed from the spacer base material 22 by cutting each of them to a length of 50 mm along the cut portions 23 by a scribe method using a diamond cutter.

【0159】以上のように作製したスペーサを用いて、
前述した図19に示すスペーサ1020を配置した表示
パネルを作製した。以下、図19および図3を用いて詳
述する。まず、あらかじめ基板上に行方向配線電極10
13、列方向配線電極1014、電極間絶縁層(不図
示)、および表面伝導型放出素子の素子電極と導電性薄
膜を形成した基板1011を、リアプレート1015に
固定した。次に、上述の様に作製したスペーサ1020
を基板1011の行方向配線1013上に等間隔で、行
方向配線1013と平行に固定した。
Using the spacer prepared as described above,
A display panel on which the spacer 1020 shown in FIG. Hereinafter, this will be described in detail with reference to FIG. 19 and FIG. First, the row-direction wiring electrodes 10 are previously placed on the substrate.
13, the substrate 1011 on which the column direction wiring electrode 1014, the interelectrode insulating layer (not shown), the device electrode of the surface conduction electron-emitting device and the conductive thin film were formed, was fixed to the rear plate 1015. Next, the spacer 1020 manufactured as described above is used.
Were fixed on the row-directional wiring 1013 of the substrate 1011 at regular intervals in parallel with the row-directional wiring 1013.

【0160】その後、基板1011の5mm上方に、内
面に蛍光膜1018とメタルバック1019が付設され
たフェースプレート1017を側壁1016を介し配置
し、リアプレート1015、フェースプレート101
7、側壁1016およびスペーサ1020の各接合部を
固定した。基板1011とリアプレート1015の接合
部、リアプレート1015と側壁1016の接合部、お
よびフェースプレート1017と側壁1016の接合部
は、フリットガラス(不図示)を塗布し、大気中で40
0℃乃至500℃で10分以上焼成することで封着し
た。
Thereafter, a face plate 1017 provided with a fluorescent film 1018 and a metal back 1019 on the inner surface thereof is disposed 5 mm above the substrate 1011 via a side wall 1016, and the rear plate 1015, the face plate 101
7. The joints of the side wall 1016 and the spacer 1020 were fixed. The joint between the substrate 1011 and the rear plate 1015, the joint between the rear plate 1015 and the side wall 1016, and the joint between the face plate 1017 and the side wall 1016 are coated with frit glass (not shown).
Sealing was performed by baking at 0 ° C. to 500 ° C. for 10 minutes or more.

【0161】また、スペーサ1020は、基板1011
側では行方向配線1013(線幅300[μm])上
に、フェースプレート1017側ではメタルバック10
19面上に、それぞれ、前記スペーサ基材22の切断に
より形成された切断面(A)以外の非切断面にて当接さ
れた。尚、本参考例においては、図3に示すとおり行方
向配線1013とスペーサ1020との間にフリットガ
ラス1041を配して、上記気密容器の封着と同時に、
大気中で400℃乃至500℃で10分以上焼成するこ
とで、接着を行った。
Further, the spacer 1020 is formed on the substrate 1011.
On the row direction wiring 1013 (line width 300 [μm]), and on the face plate 1017 side, the metal back 1010.
The non-cut surfaces other than the cut surface (A) formed by cutting the spacer base material 22 were in contact with the 19 surfaces, respectively. In this reference example , as shown in FIG. 3, a frit glass 1041 is arranged between the row wiring 1013 and the spacer 1020, and simultaneously with the sealing of the airtight container,
Bonding was performed by baking in air at 400 ° C. to 500 ° C. for 10 minutes or more.

【0162】なお、本参考例においては、蛍光膜101
8は、図34に示すように、各色蛍光体21aが列方向
(Y方向)に延びるストライプ形状を採用し、黒色の導
電体21bは各色蛍光体(R、G、B)21a間だけで
なく、Y方向の各画素間をも分離するように配置された
蛍光膜が用いられ、スペーサ1020は、行方向(X方
向)に平行な黒色の導電体21b領域(線幅300[μ
m])内にメタルバック1019を介して配置された。
なお、前述の封着を行う際には、各色蛍光体21aと基
板1011上に配置された各素子とを対応させなくては
いけないため、リアプレート1015、フェースプレー
ト1017およびスペーサ1020は十分な位置合わせ
を行った。
In this embodiment , the fluorescent film 101
As shown in FIG. 34, as shown in FIG. 34, each color phosphor 21a adopts a stripe shape extending in the column direction (Y direction), and the black conductor 21b is used not only between the respective color phosphors (R, G, B) 21a. , A fluorescent film arranged so as to separate each pixel in the Y direction is also used, and the spacer 1020 is provided in the black conductor 21b region (line width 300 [μ]) parallel to the row direction (X direction).
m]) via a metal back 1019.
When the above-mentioned sealing is performed, each color phosphor 21a must correspond to each element arranged on the substrate 1011. Therefore, the rear plate 1015, the face plate 1017, and the spacer 1020 are located at a sufficient position. Matching was performed.

【0163】以上のようにして完成した気密容器内を排
気管(不図示)を通じ真空ポンプにて排気し、十分な真
空度に達した後、容器外端子Dx1〜DxmとDy1〜Dynを
通じ、行方向配線電極1013および列方向配線電極1
014を介して各素子に給電して前述の通電フォーミン
グ処理と通電活性化処理を行うことによりマルチ電子ビ
ーム源を製造した。
The inside of the hermetically sealed container completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the airtight container is discharged through terminals Dx1 to Dxm and Dy1 to Dyn outside the container. Direction wiring electrode 1013 and column direction wiring electrode 1
A multi-electron beam source was manufactured by supplying power to each element via the 014 and performing the above-described energization forming process and energization activation process.

【0164】次に、10-6[Torr]程度の真空度
で、不図示の排気管をガスバーナーで熱することで溶着
し外囲器(気密容器)の封止を行った。
Next, at a degree of vacuum of about 10 −6 [Torr], an exhaust pipe (not shown) was welded by heating with a gas burner to seal the envelope (airtight container).

【0165】最後に、封止後の真空度を維持するため
に、ゲッター処理を行った。
Finally, a getter process was performed to maintain the degree of vacuum after sealing.

【0166】以上のように完成した、図19および図3
に示されるような表示パネルを用いた画像表示装置にお
いて、各冷陰極素子(表面伝導型放出素子)1012に
は、容器外端子Dx1〜Dxm、Dy1〜Dynを通じ、走査信
号及び変調信号を不図示の信号発生手段よりそれぞれ印
加することにより電子を放出させ、メタルバック101
9には、高圧端子Hvを通じて高圧を印加することによ
り放出電子ビームを加速し、蛍光膜1018に電子を衝
突させ、各色蛍光体21a(図34のR、G、B)を励
起・発光させることで画像を表示した。なお、高圧端子
Hvへの印加電圧Vaは3[kV]ないし10[k
V]、各配線1013,1014間への印加電圧Vfは
14[V]とした。
FIGS. 19 and 3 completed as described above.
In the image display device using the display panel as shown in FIG. 1, a scanning signal and a modulation signal are not shown in each cold cathode element (surface conduction type emission element) 1012 through terminals Dx1 to Dxm and Dy1 to Dyn outside the container. The electrons are emitted by applying the signals from the signal generation means of
In No. 9, the emission electron beam is accelerated by applying a high voltage through the high voltage terminal Hv to cause electrons to collide with the fluorescent film 1018 to excite and emit the phosphors 21a of each color (R, G, B in FIG. 34). The image was displayed with. The applied voltage Va to the high voltage terminal Hv is 3 [kV] to 10 [k].
V], and the applied voltage Vf between the wirings 1013 and 1014 was 14 [V].

【0167】本参考例においては、大きな基材から複数
個のスペーサを形成するため作業性が向上する。
In this embodiment , workability is improved because a plurality of spacers are formed from a large base material.

【0168】又、本参考例において作製された画像形成
装置は十分な耐大気圧構造を有しており、また、前述の
気密容器からの排気時及び封止後も、スペーサの座屈倒
壊などがなく、スペーサとして十分な保持機能を有する
ものであった。又、表示画像においても、歪みなどは認
められなかった。尚、本参考例においては、図3に示す
ようにスペーサ1012は、行方向配線1013上にフ
リットガラス1041を介して当接されているが、この
フリットガラス1041をメタルバック1019側に配
し、これにスペーサ1012を当接させ、行方向配線1
013上にはスペーサ1012を直接当接させた場合
も、本参考例と同様の上述した効果が得られた。
[0168] Also, the image forming apparatus fabricated in the present Example has sufficient atmospheric pressure resistant structure, also after evacuation time and the sealing of the airtight container described above, buckling collapse of the spacer such as And had a sufficient holding function as a spacer. Also, no distortion or the like was observed in the displayed image. In this embodiment , as shown in FIG. 3, the spacer 1012 is in contact with the row wiring 1013 via the frit glass 1041, but the frit glass 1041 is arranged on the metal back 1019 side. The spacer 1012 is brought into contact with this, and
Even when the spacer 1012 was directly in contact with 013, the same effect as that of the present embodiment was obtained.

【0169】(実施例1) 図4を用いて、第1の実施例について説明する。本実施
例において、スペーサ基材は長手状のものを用いた。図
4において、22はスペーサ基材、23は切断部を示
す。また、12は、スペーサ基材22の両面に形成され
た高抵抗膜であり、また13は、中間層部である。本実
施例において、スペーサ基材22の形成は、棒状ガラス
を加熱により半溶融ガラス状態にして、このガラスをス
リットから引き出すことにより成形する加熱延伸法を用
い、ガラス部材を厚み0.3mm、長さを約500mm
の長い板状にしてスペーサ基材22を形成した。また、
スペーサ基材22の幅は4mm(これはパネルにおい
て、電子源基板とメタルバックの設けられたフェイスプ
レートとの間の距離に等しい。)とし、ガラス部材は青
板ガラスを用いた。
Example 1 A first example will be described with reference to FIG. In this example, a spacer base material having a longitudinal shape was used. In FIG. 4, reference numeral 22 denotes a spacer base material, and reference numeral 23 denotes a cut portion. Reference numeral 12 denotes a high-resistance film formed on both surfaces of the spacer substrate 22, and reference numeral 13 denotes an intermediate layer. In the present embodiment, the spacer base material 22 is formed by heating a rod-shaped glass into a semi-molten glass state by heating, and drawing the glass out of a slit by a heating and stretching method. About 500mm
And a spacer base material 22 was formed. Also,
The width of the spacer base material 22 was 4 mm (this is equal to the distance between the electron source substrate and the face plate provided with the metal back in the panel), and the glass member used was blue plate glass.

【0170】次に、上記のように形成されたスペーサ基
材22の両面に高抵抗膜12を以下のように作製した。
Next, high resistance films 12 were formed on both surfaces of the spacer base material 22 formed as described above as follows.

【0171】参考例1のTiに代えてCrターゲットを
用い、スペーサ基材22の両面にCr−Al窒化膜を2
00nm厚に形成した。スパッタガスは参考例1と同じ
であり、CrとAlの高周波電力を調整し、窒化膜を得
た。さらに、Cr−Al窒化膜表面に酸化クロム膜を5
nm厚、窒化膜と同一装置で連続して成膜した。ただ
し、スパッタガスはArと酸素混合ガスを用いた。本実
施例において、高抵抗膜12の表面抵抗値は、5×10
10[Ω/□]であった。
A Cr target was used instead of Ti in Reference Example 1 , and a Cr—Al nitride film was
It was formed to a thickness of 00 nm. The sputtering gas was the same as in Reference Example 1, and the high frequency power of Cr and Al was adjusted to obtain a nitride film. Further, a chromium oxide film is formed on the Cr-Al nitride film surface.
A film having a thickness of nm and a nitride film were continuously formed by the same apparatus. However, a mixed gas of Ar and oxygen was used as a sputtering gas. In this embodiment, the surface resistance of the high resistance film 12 is 5 × 10
10 [Ω / □].

【0172】次に、上記の高抵抗膜12が形成されたス
ペーサ基材22に中間層13を形成した。中間層となる
電極部13は、電極材ペーストを基板上に一定の厚さに
伸ばしたペースト層にスペーサの22a、22b部を押
し当て、電極ペーストをスペーサ基材22に転写して作
製した。なお、電極材ペーストとしては、AgとPbO
を主成分とするペーストを用いた。スペーサ基材22の
各々の側で、ペースト材転写後120℃で10分仮焼成
してバインダー成分を蒸発させた後、ベルト炉を用いて
最高温度が480℃で20分間保持されるように焼成し
て中間層を作製した。なお、本実施例においては、電極
部13の厚みは8μmに形成した。
Next, the intermediate layer 13 was formed on the spacer base material 22 on which the high resistance film 12 was formed. The electrode portion 13 serving as an intermediate layer was manufactured by pressing the spacers 22a and 22b against a paste layer obtained by extending an electrode material paste on a substrate to a predetermined thickness, and transferring the electrode paste to the spacer base material 22. Note that Ag and PbO were used as electrode material pastes.
Was used as the main component. On each side of the spacer base material 22, after the paste material is transferred, the binder component is evaporated by temporarily baking at 120 ° C. for 10 minutes, and then baking using a belt furnace at a maximum temperature of 480 ° C. for 20 minutes. Thus, an intermediate layer was produced. In this embodiment, the thickness of the electrode portion 13 was 8 μm.

【0173】次に、ダイヤモンドカッタによるスクライ
ブ法を用いて、切断部23に沿って各々50mmの長さ
に切断し、前記スペーサ基材22から複数のスペーサを
作製した。
Next, a plurality of spacers were formed from the spacer base material 22 by cutting each along the cut portion 23 to a length of 50 mm by using a scribe method with a diamond cutter.

【0174】以上のように作製したスペーサを用いて、
前述した図19に示すスペーサ1020を配置した表示
パネルを作製した。以下、図19および図5を用いて詳
述する。まず、あらかじめ基板上に行方向配線電極10
13、列方向配線電極1014、電極間絶縁層(不図
示)、および表面伝導型放出素子の素子電極と導電性薄
膜を形成した基板1011を、リアプレート1015に
固定した。次に、上述の様に作製したスペーサ1020
を基板1011の行方向配線1013上に等間隔で、行
方向配線1013と平行に固定した。
By using the spacer prepared as described above,
A display panel on which the spacer 1020 shown in FIG. Hereinafter, this will be described in detail with reference to FIGS. 19 and 5. First, the row-direction wiring electrodes 10 are previously placed on the substrate.
13, the substrate 1011 on which the column direction wiring electrode 1014, the interelectrode insulating layer (not shown), the device electrode of the surface conduction electron-emitting device and the conductive thin film were formed, was fixed to the rear plate 1015. Next, the spacer 1020 manufactured as described above is used.
Were fixed on the row-directional wiring 1013 of the substrate 1011 at regular intervals in parallel with the row-directional wiring 1013.

【0175】その後、基板1011の5mm上方に、内
面に蛍光膜1018とメタルバック1019が付設され
たフェースプレート1017を側壁1016を介し配置
し、リアプレート1015、フェースプレート101
7、側壁1016およびスペーサ1020の各接合部を
固定した。基板1011とリアプレート1015の接合
部、リアプレート1015と側壁1016の接合部、お
よびフェースプレート1017と側壁1016の接合部
は、フリットガラス(不図示)を塗布し、大気中で40
0℃乃至500℃で10分以上焼成することで封着し
た。
Thereafter, a face plate 1017 having a fluorescent film 1018 and a metal back 1019 provided on the inner surface thereof is disposed 5 mm above the substrate 1011 via a side wall 1016, and the rear plate 1015 and the face plate 101 are disposed.
7. The joints of the side wall 1016 and the spacer 1020 were fixed. The joint between the substrate 1011 and the rear plate 1015, the joint between the rear plate 1015 and the side wall 1016, and the joint between the face plate 1017 and the side wall 1016 are coated with frit glass (not shown).
Sealing was performed by baking at 0 ° C. to 500 ° C. for 10 minutes or more.

【0176】また、スペーサ1020は、基板1011
側では行方向配線1013(線幅300[μm])上
に、フェースプレート1017側ではメタルバック10
19面上に、それぞれ、前記スペーサ基材22の切断に
より形成された切断面(A)以外の非切断面に当接され
た。尚、本実施例においては、図に示すとおり行方向配
線1013とスペーサ1020との間に、導電性のフィ
ラーあるいは金属等の導電材を混合した導電性フリット
ガラス1041を介して配置し、上記気密容器の封着と
同時に、大気中で400℃乃至500℃で10分以上焼
成することで、接着しかつ電気的な接続も行った。
The spacer 1020 is provided on the substrate 1011.
On the row direction wiring 1013 (line width 300 [μm]), and on the face plate 1017 side, the metal back 1010.
On 19 surfaces, respectively, the non-cut surfaces other than the cut surface (A) formed by cutting the spacer base material 22 were in contact with each other. In this embodiment, as shown in the figure, a conductive filler or a conductive frit glass 1041 in which a conductive material such as a metal is mixed is interposed between the row direction wiring 1013 and the spacer 1020, and the above-described hermetic seal is provided. At the same time as the sealing of the container, the container was baked at 400 ° C. to 500 ° C. for 10 minutes or more in the air to bond and electrically connect.

【0177】なお、本実施例においては、蛍光膜101
8は、図34に示すように、各色蛍光体21aが列方向
(Y方向)に延びるストライプ形状を採用し、黒色の導
電体21bは各色蛍光体(R、G、B)21a間だけで
なく、Y方向の各画素間をも分離するように配置された
蛍光膜が用いられ、スペーサ1020は、行方向(X方
向)に平行な黒色の導電体21b領域(線幅300[μ
m])内にメタルバック1019を介して配置された。
なお、前述の封着を行う際には、各色蛍光体21aと基
板1011上に配置された各素子とを対応させなくては
いけないため、リアプレート1015、フェースプレー
ト1017およびスペーサ1020は十分な位置合わせ
を行った。
In this embodiment, the fluorescent film 101 is used.
As shown in FIG. 34, as shown in FIG. 34, each color phosphor 21a adopts a stripe shape extending in the column direction (Y direction), and the black conductor 21b is used not only between the respective color phosphors (R, G, B) 21a. , A fluorescent film arranged so as to separate each pixel in the Y direction is also used, and the spacer 1020 is provided in the black conductor 21b region (line width 300 [μ]) parallel to the row direction (X direction).
m]) via a metal back 1019.
When the above-mentioned sealing is performed, each color phosphor 21a must correspond to each element arranged on the substrate 1011. Therefore, the rear plate 1015, the face plate 1017, and the spacer 1020 are located at a sufficient position. Matching was performed.

【0178】以上のようにして完成した気密容器内を排
気管(不図示)を通じ真空ポンプにて排気し、十分な真
空度に達した後、容器外端子Dx1〜DxmとDy1〜Dynを
通じ、行方向配線電極1013および列方向配線電極1
014を介して各素子に給電して前述の通電フォーミン
グ処理と通電活性化処理を行うことによりマルチ電子ビ
ーム源を製造した。
The inside of the airtight container completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the airtight container is discharged through terminals Dx1 to Dxm and Dy1 to Dyn. Direction wiring electrode 1013 and column direction wiring electrode 1
A multi-electron beam source was manufactured by supplying power to each element via the 014 and performing the above-described energization forming process and energization activation process.

【0179】次に、10-6[Torr]程度の真空度
で、不図示の排気管をガスバーナーで熱することで溶着
し外囲器(気密容器)の封止を行った。
Next, at a degree of vacuum of about 10 -6 [Torr], an exhaust pipe (not shown) was welded by heating with a gas burner to seal the envelope (airtight container).

【0180】最後に、封止後の真空度を維持するため
に、ゲッター処理を行った。
Finally, a getter process was performed to maintain the degree of vacuum after sealing.

【0181】以上のように完成した、図19および図5
に示されるような表示パネルを用いた画像表示装置にお
いて、各冷陰極素子(表面伝導型放出素子)1012に
は、容器外端子Dx1〜Dxm、Dy1〜Dynを通じ、走査信
号及び変調信号を不図示の信号発生手段よりそれぞれ印
加することにより電子を放出させ、メタルバック101
9には、高圧端子Hvを通じて高圧を印加することによ
り放出電子ビームを加速し、蛍光膜1018に電子を衝
突させ、各色蛍光体21a(図34のR、G、B)を励
起・発光させることで画像を表示した。なお、高圧端子
Hvへの印加電圧Vaは3[kV]ないし10[k
V]、各配線1013,1014間への印加電圧Vfは
14[V]とした。このとき、スペーサ1020に近い
位置にある冷陰極素子1012からの放出電子による発
光スポットも含め、2次元状に等間隔の発光スポット列
が形成され、鮮明で色再現性のよいカラー画像表示がで
きた。このことは、スペーサ1020の中間層13が、
メタルバック1019及び配線1013と良好な電気接
続がなされており、結果、スペーサ1020を本実施例
のように設置しても電子軌道に影響を及ぼすような電界
の乱れは発生しなかったことを示している。
FIGS. 19 and 5 completed as described above.
In the image display device using the display panel as shown in FIG. 1, a scanning signal and a modulation signal are not shown in each cold cathode element (surface conduction type emission element) 1012 through terminals Dx1 to Dxm and Dy1 to Dyn outside the container. The electrons are emitted by applying the signals from the signal generation means of
In No. 9, the emission electron beam is accelerated by applying a high voltage through the high voltage terminal Hv to cause electrons to collide with the fluorescent film 1018 to excite and emit the phosphors 21a of each color (R, G, B in FIG. 34). The image was displayed with. The applied voltage Va to the high voltage terminal Hv is 3 [kV] to 10 [k].
V], and the applied voltage Vf between the wirings 1013 and 1014 was 14 [V]. At this time, a two-dimensional array of light emitting spots including light emitting spots due to electrons emitted from the cold cathode element 1012 located near the spacer 1020 is formed at two-dimensional intervals, and a clear color image with good color reproducibility can be obtained. Was. This means that the intermediate layer 13 of the spacer 1020
Good electrical connection was made with the metal back 1019 and the wiring 1013. As a result, even if the spacer 1020 was installed as in this embodiment, no electric field disturbance affecting the electron trajectory occurred. ing.

【0182】本実施例においては、高抵抗膜形成及び中
間層形成が個々のスペーサに切断する前の大きな基板状
態で一括して行えるため、セッティングの作業性が向上
し、スペーサの作製時間短縮、歩留まり向上が得られ
た。
In this embodiment, the formation of the high-resistance film and the formation of the intermediate layer can be performed collectively in the state of a large substrate before cutting into individual spacers. Yield improvement was obtained.

【0183】又、本実施例において作製された上述の画
像形成装置は十分な耐大気圧構造を有しており、また、
前述の気密容器からの排気時及び封止後も、スペーサの
座屈、倒壊などがなく、スペーサとして十分な保持機能
を有するものであった。又、表示画像においても、歪み
などは認められなかった。尚、本実施例においては、図
5に示すようにスペーサ1012は、行方向配線101
3上に導電性フリットガラス1041を介して当接され
ているが、この導電性フリットガラス1041をメタル
バック1019側に配し、これにスペーサ1012を当
接させ、行方向配線1013上にはスペーサ1012を
直接当接させた場合も、本実施例と同様の上述した効果
が得られた。
The above-described image forming apparatus manufactured in this embodiment has a sufficient atmospheric pressure resistance structure.
Even when the air-tight container was evacuated and after sealing, the spacer did not buckle or collapse, and had a sufficient holding function as a spacer. Also, no distortion or the like was observed in the displayed image. In the present embodiment, as shown in FIG.
3, the conductive frit glass 1041 is placed on the metal back 1019 side, and a spacer 1012 is brought into contact with the metal frit glass 1041, and a spacer is placed on the row wiring 1013. Even when 1012 is directly contacted, the same effect as that of the present embodiment is obtained.

【0184】また、本実施例においては、上述したよう
に、Ag含有ペーストなどの導電性物質含有溶液を別の
基板上に展開させておき、この溶液にスペーサ基材の端
部を浸漬させ、該溶液をスペーサ基材側に転写後、加熱
することで中間層を形成しているが、このような中間層
の形成方法は、本実施例に限らず、スペーサ基材の底面
と側面との境界部分、即ち、スペーサ基材のエッジ部分
での中間層の剥がれが生じにくいという点で効果的な方
法である。
In this embodiment, as described above, a conductive substance-containing solution such as an Ag-containing paste is spread on another substrate, and the end of the spacer substrate is immersed in this solution. After transferring the solution to the spacer base material side, the intermediate layer is formed by heating, but the method of forming such an intermediate layer is not limited to the present embodiment, and the bottom layer and the side surface of the spacer base material may be formed. This is an effective method in that the intermediate layer does not easily peel off at the boundary portion, that is, at the edge portion of the spacer base material.

【0185】また、本実施例においては、加熱延伸法に
て作成された基材に対して上記の転写と加熱により中間
層を形成しているが、このような転写法と加熱延伸法と
の組合せによる中間層の形成方法も、本実施例に限ら
ず、以下の点で一層効果的な方法である。即ち、加熱延
伸法にて作成された基材は、スペーサの上下の当接面の
エッジ部分が熱工程により、一般に曲率形状を有する。
このため、中間層の形成時に上記の転写法を用いた場合
には、直角の断面形状をなす基材に比べて、転写液が均
一に基材に転写されるため、中間層をより精度よく作製
することが可能となる。また同時に、歩留まりの優れた
スペーサの供給が可能となる。
In the present embodiment, the intermediate layer is formed by the above-described transfer and heating on the base material prepared by the heating and stretching method. The method of forming the intermediate layer by the combination is not limited to this embodiment, but is a more effective method in the following points. That is, in the base material prepared by the heat stretching method, the edge portions of the upper and lower contact surfaces of the spacer generally have a curvature shape due to the heating process.
For this reason, when the above-mentioned transfer method is used at the time of forming the intermediate layer, the transfer liquid is uniformly transferred to the substrate as compared with the substrate having a right-angled cross-sectional shape, so that the intermediate layer can be more accurately formed. It can be manufactured. At the same time, it is possible to supply spacers with an excellent yield.

【0186】(参考例3) 本参考例においては、スペーサの一部に接続部を設け上
下の中間層の電気的接続がより確実にとれる構成とし
た。本参考例は、特に画素サイズを小さくした画像形成
装置において有効となる。高精細にするためには、上述
のスペーサ接続のために用いる導電性フリット量を少な
くした場合や、接続部において導電性フリットを用いな
いで電気的接触のみで形成する場合において、基板切断
部においてまれに発生する接続不良を改善することがで
きる。この様子を図6と図7を用いて説明する。
( Reference Example 3 ) In this reference example , a connection portion is provided in a part of the spacer, and the upper and lower intermediate layers are more reliably connected electrically. The present embodiment is particularly effective in an image forming apparatus having a reduced pixel size. In order to achieve high definition, when the amount of conductive frit used for the above-described spacer connection is reduced, or when the connection portion is formed only by electrical contact without using a conductive frit, in the substrate cutting portion, It is possible to improve a connection failure that rarely occurs. This situation will be described with reference to FIGS.

【0187】図6はまれに発生する不良状態の説明図で
あり、図7は正常状態の説明図である。図6および図7
において、31はフェースプレート基板、32は電子源
基板、33はスペーサ基板、34は高抵抗膜、35は中
間層、36は導電性接続部、37は電子源基板上の配線
である。図6においては、片側の中間層と導電性接続部
が非接続となり不良となっている。図8は本参考例の説
明図であり、51はコンタクトホールである。
FIG. 6 is an explanatory view of a rarely occurring defective state, and FIG. 7 is an explanatory view of a normal state. 6 and 7
In the figure, 31 is a face plate substrate, 32 is an electron source substrate, 33 is a spacer substrate, 34 is a high resistance film, 35 is an intermediate layer, 36 is a conductive connecting portion, and 37 is a wiring on the electron source substrate. In FIG. 6, the intermediate layer on one side is not connected to the conductive connecting portion, which is defective. FIG. 8 is an explanatory diagram of the present reference example , and 51 is a contact hole.

【0188】次に、このコンタクトホール付きスペーサ
の作製方法を図9を用いて説明する。
Next, a method of manufacturing the spacer with a contact hole will be described with reference to FIG.

【0189】図9は、アルミナよりなるスペーサ基材に
中間層部と高抵抗膜を形成した様子を示す図である。図
9において、61はスペーサ基材、63は中間層部、6
4は切断部、65はコンタクトホールを示す。
FIG. 9 is a view showing a state in which an intermediate layer portion and a high resistance film are formed on a spacer base material made of alumina. In FIG. 9, 61 is a spacer base material, 63 is an intermediate layer portion, 6
Reference numeral 4 denotes a cut portion, and 65 denotes a contact hole.

【0190】まずスペーサ基材61を、ドクターブレー
ド法により形成したアルミナを主成分とするグリーンシ
ートを焼成することにより形成した。本参考例において
は、スペーサ基材61として30mm×100mm、厚
み0.2mmのものを用いた。
First, the spacer base material 61 was formed by firing a green sheet mainly composed of alumina formed by a doctor blade method. In the present reference example , a spacer base material 61 having a size of 30 mm × 100 mm and a thickness of 0.2 mm was used.

【0191】次に、上記スペーサ基材61の両面に高抵
抗膜を形成した。本参考例においては、高抵抗膜は以下
のように作製した。参考例1のTiに代えてTaターゲ
ットを用い、石英ガラスにCr−Al窒化膜を80nm
厚形成した。スパッタガスは参考例1と同じであり、T
aとAlの高周波電力を調整し、窒化膜を得た。さら
に、Ta−Al窒化膜表面にメタンガスを原料とし、プ
ラズマCVD法により非晶質カーボン膜を3nm厚形成
し、高抵抗膜を得た。
Next, a high-resistance film was formed on both surfaces of the spacer substrate 61. In this reference example , the high resistance film was manufactured as follows. A Ta target was used instead of Ti in Reference Example 1, and a Cr—Al nitride film was formed on quartz glass to a thickness of 80 nm.
Thick formed. The sputtering gas was the same as in Reference Example 1, and T
The high frequency powers of a and Al were adjusted to obtain a nitride film. Further, an amorphous carbon film having a thickness of 3 nm was formed on the surface of the Ta-Al nitride film by a plasma CVD method using methane gas as a raw material to obtain a high-resistance film.

【0192】本参考例において、高抵抗膜の表面抵抗値
は、1×1010[Ω/□]であった。
In this embodiment , the surface resistance of the high-resistance film was 1 × 10 10 [Ω / □].

【0193】次に、上記高抵抗膜が形成された、スペー
サ基材61の所定の箇所にコンタクトホールを形成し
た。本参考例におけるコンタクトホールの形成方法を図
10を用いて説明する。
Next, a contact hole was formed in a predetermined portion of the spacer substrate 61 where the high resistance film was formed. A method for forming a contact hole in this reference example will be described with reference to FIG.

【0194】図10(a)および(b)に示すように、
YAGレーザを用いてコンタクトホール部の基板を両側
から除去しコンタクトホールを形成する。ここでコンタ
クトホール65は円錐形を有しているものが好ましい
が、これに限るわけではない。次に、図10(c)およ
び(d)に示すように、中間層63を片面ずつスパッタ
法を用いてAlを300nmの厚さに堆積させて図9の
状態とした。
As shown in FIGS. 10A and 10B,
The substrate in the contact hole portion is removed from both sides using a YAG laser to form a contact hole. Here, the contact hole 65 preferably has a conical shape, but is not limited thereto. Next, as shown in FIGS. 10 (c) and (d), the intermediate layer 63 was deposited by sputtering to a thickness of 300 nm on each side to form the state shown in FIG.

【0195】なお、本参考例において、コンタクトホー
ル形成時は両面からレーザーを照射することにより形成
したが、片面から照射することにより形成することも可
能である。
Although the contact holes are formed by irradiating laser from both sides in this embodiment , the contact holes can be formed by irradiating from one side.

【0196】次に、参考例1と同様に切断部64に沿っ
て、ダイシングソーを用いて切断し、各々20mm×4
mmのサイズのスペーサを作製した。
Next, as in Reference Example 1, the wafer was cut along a cutting portion 64 using a dicing saw, and each was cut into a 20 mm × 4 mm.
A spacer having a size of mm was produced.

【0197】次に、ダイヤモンドカッタによるスクライ
ブ法を用いて、各々50mmの長さに切断し複数のスペ
ーサを作製した。
Next, a plurality of spacers were manufactured by cutting each piece to a length of 50 mm by using a scribe method using a diamond cutter.

【0198】本参考例においても、高抵抗膜形成及び中
間層形成が一括して行えるため、セッティングの作業性
が向上し、スペーサの作製時間短縮、歩留まり向上が得
られた。また、本参考例においては、図8に示すよう
に、片側の中間層と導電性接続部が接していなくてもコ
ンタクトホール65を介して電気的接続がされるので、
スペーサの機能を損なうことがなく更なる歩留まり向上
が得られた。
Also in this reference example , the formation of the high-resistance film and the formation of the intermediate layer can be performed at a time, so that the workability of the setting is improved, and the production time of the spacer is shortened and the yield is improved. Further, in the present reference example , as shown in FIG. 8, even if the intermediate layer on one side and the conductive connection portion are not in contact with each other, the electrical connection is made via the contact hole 65,
The yield was further improved without impairing the function of the spacer.

【0199】(参考例4) 本参考例においては、スペーサ基板の一部に溝部を予め
形成することにより、上下の中間層と導電性接続部の電
気的接続がより確実にとれる構成とした。本参考例
考例3と同様に、画素サイズを小さくした画像形成装置
において有効となる。この様子を図11から図13を用
いて説明する。
( Reference Example 4 ) In this reference example , by forming grooves in a part of the spacer substrate in advance, the electrical connection between the upper and lower intermediate layers and the conductive connection portions can be more reliably established. This reference example of San
As in the case of the third embodiment, the present invention is effective in an image forming apparatus having a reduced pixel size. This situation will be described with reference to FIGS.

【0200】図11は、接続不良状態を説明する図であ
り、81はフェースプレート基板、82は電子源基板、
83はスペーサ基板、84は高抵抗膜、85は中間層、
86は導電性接続部、87は電子源基板上の配線であ
る。図11においては、フェースプレート基板81側の
片側の中間層と導電性接続部が非接続となり不良となっ
ている。図12および図13は、本参考例の説明図であ
り、101はスペーサ基板、102は溝部、103は切
断線を示す。また、図12のスペーサは、図13のスペ
ーサ基材を切断して得られたスペーサのA−A′の断面
部で見た状態を示す。
FIG. 11 is a diagram for explaining a connection failure state, where 81 is a face plate substrate, 82 is an electron source substrate,
83 is a spacer substrate, 84 is a high resistance film, 85 is an intermediate layer,
86 is a conductive connecting portion, and 87 is a wiring on the electron source substrate. In FIG. 11, the intermediate layer on one side on the face plate substrate 81 side and the conductive connection portion are not connected, which is defective. FIG. 12 and FIG. 13 are explanatory views of the present reference example , where 101 is a spacer substrate, 102 is a groove, and 103 is a cutting line. The spacer of FIG. 12 shows a state of the spacer obtained by cutting the spacer base material of FIG.

【0201】図13に示すように、スペーサ基材101
の一部に溝102を予め形成することにより、スペーサ
基材にテーパーが形成され図9で示されるように中間層
85と導電性接続部86との接続性が向上する。本参考
においても、基板切断部においてまれに発生する接続
不良の改善が可能である。
As shown in FIG. 13, the spacer substrate 101
By forming the groove 102 in a part of the spacer base material in advance, a taper is formed in the spacer base material, and the connectivity between the intermediate layer 85 and the conductive connection part 86 is improved as shown in FIG. This reference
Also in the example , it is possible to improve the poor connection that rarely occurs in the substrate cutting portion.

【0202】本参考例におけるスペーサは以下のように
作製した。図13に示すスペーサ基材101は、溝部1
02に相当する凸部を有する金型を用いてアルミナ部材
を型成形した後焼成することにより作製した。本参考例
において、スペーサ基材の一枚のサイズは55×70m
m、厚み0.3mmとし、溝の深さは50μmとしたも
のを用いた。また溝部102は、その切断部103に沿
って、スペーサ基材101の両面に形成した。このスペ
ーサ基材を用い、参考例1と同様な方法を用いて、高抵
抗膜、中間層125を順次作製した後、さらに、参考例
1と同様に切断部103に沿って、ダイシングソーを用
いて切断し、50mm×6mmのサイズの複数のスペー
サを作製した。
[0202] The spacer in this reference example was manufactured as follows. The spacer substrate 101 shown in FIG.
An alumina member was molded by using a mold having a convex portion corresponding to 02 and then fired. In the present reference example , the size of one spacer base material is 55 × 70 m.
m, the thickness was 0.3 mm, and the depth of the groove was 50 μm. The grooves 102 were formed on both surfaces of the spacer substrate 101 along the cuts 103. With this spacer base material, using the same method as in Reference Example 1, the high-resistance film, after the intermediate layer 125 are sequentially produced, further along the cutting portion 103 in the same manner as in Reference Example 1, using a dicing saw And cut to produce a plurality of spacers having a size of 50 mm × 6 mm.

【0203】本参考例においても、他の参考例や実施例
と同様に高抵抗膜形成及び中間層形成が一括して行える
ため、セッティングの作業性が向上し、スペーサの作製
時間短縮、歩留まり向上が得られた。また、本参考例
おいては、図12で説明したように溝の部分で中間層8
5と導電性接続部86との接続を図ることができるの
で、接続の不良も生じにくいため、更なる歩留まり向上
が得られた。
[0203] In this reference example, since performed collectively high-resistance film formed and an intermediate layer formed similarly to the other Reference Examples and Examples is improved workability settings, manufacturing time shorter spacer, improved yield was gotten. In this embodiment , the intermediate layer 8 is formed at the groove as described with reference to FIG.
Since the connection between the conductive connection portion 86 and the conductive connection portion 86 can be made, the connection failure is hardly caused, and the yield is further improved.

【0204】この方法により作製したスペーサを参考例
2、実施例1で述べたと同様の画像形成装置に用いた。
但し、本参考例においては、フェースプレート基板81
及び電子源基板82へのスペーサの当接面は、図12に
示される様に、上記の切断面にて行った。本参考例にお
ける画像形成装置は、十分な耐大気圧構造を有してお
り、スペーサとして十分な保持機能を有するものであっ
た。また、良好なカラー画像表示ができ、このことは、
中間層がフェースプレート側のメタルバックと電子源基
板側の配線とに良好な電気的接続がなされていることを
意味する。
A spacer manufactured by this method was used as a reference example.
2. Used in the same image forming apparatus as described in Example 1 .
However, in this reference example , the face plate substrate 81
The contact surface of the spacer with the electron source substrate 82 was at the above-mentioned cut surface as shown in FIG. The image forming apparatus in the present reference example had a sufficient atmospheric pressure resistant structure and had a sufficient holding function as a spacer. Also, a good color image can be displayed, which means that
This means that the intermediate layer has a good electrical connection between the metal back on the face plate side and the wiring on the electron source substrate side.

【0205】なお、本参考例において金型の凸部により
テーパーを形成した部分はスペーサの一部のみであった
が、スペーサ全域にテーパーが形成しても同様の効果が
得られる。また、フェースプレートあるいは、素子基板
側の一方に形成することも可能である。
In the present embodiment , only the part of the spacer is tapered by the convex portion of the mold. However, the same effect can be obtained even if the taper is formed over the entire area of the spacer. Further, it can be formed on one of the face plate and the element substrate side.

【0206】また、本参考例において溝部は金型により
形成したが、シート基板に研磨材を吹き付けることによ
り基板の一部を除去して溝を形成するサンドブラスタ法
やレーザにより基板の一部を除去して溝を形成方法を適
用することも可能である。
In the present embodiment , the groove is formed by a mold, but a part of the substrate is formed by a sandblasting method or a laser in which a part of the substrate is removed by spraying an abrasive onto the sheet substrate to form a groove. It is also possible to apply a method of forming a groove by removing.

【0207】(参考例5) 本参考例は、スペーサ基板に予め切断用の溝を形成して
おくことに特徴がある。この様子を、図14を用いて説
明する。図14は本参考例のスペーサ基材を示す図であ
り、111はスペーサ基板、112はテーパー状の溝
部、132は切断部、125は中間層を示す。
Reference Example 5 This reference example is characterized in that a groove for cutting is formed in the spacer substrate in advance. This will be described with reference to FIG. FIG. 14 is a diagram showing the spacer base material of the present reference example , wherein 111 is a spacer substrate, 112 is a tapered groove, 132 is a cut portion, and 125 is an intermediate layer.

【0208】本参考例において、まずスペーサ基材はシ
ート成形法を用いて作製したが、このとき、ドクターブ
レードに三角状の突起部を形成することによりテーパー
状の溝部112をスペーサ基板111の一方向に複数本
形成した。また、スペーサ基板サイズは80mm角と
し、基板の厚みは0.2mm、溝の深さはおよそ50μ
m、溝幅はおよそ50μmとした。次に、このスペーサ
基材111の両面に高抵抗膜を、更に図14に示すよう
に溝部112に中間層125をそれぞれ参考例1と同様
の方法にて順次形成後、加圧することにより溝部112
の切断部132にて切り離し、個々のスペーサを形成し
た。
In this embodiment , first, the spacer base material was manufactured by a sheet forming method. At this time, a tapered groove 112 was formed on the spacer substrate 111 by forming a triangular projection on the doctor blade. A plurality were formed in the direction. The size of the spacer substrate is 80 mm square, the thickness of the substrate is 0.2 mm, and the depth of the groove is about 50 μm.
m, and the groove width was about 50 μm. Next, a groove portion 112 by the high-resistance film on both surfaces of the spacer base material 111, after another sequentially formed at the respective same manner as in Reference Example 1 The intermediate layer 125 in the groove portion 112 as shown in FIG. 14, pressurizing
At the cutting portion 132 of each to form individual spacers.

【0209】なお、本参考例において切断用の溝はドク
ターブレードを用いて形成したが、図15に示すように
炭酸ガスレーザー等を用いて切断線に沿って複数の貫通
穴または複数の未貫通溝を予め加工しておくことにより
同様に切り離し加工が可能である。
In this embodiment , the grooves for cutting were formed by using a doctor blade. However, as shown in FIG. 15, a plurality of through holes or a plurality of By processing the grooves in advance, the separation processing can be performed in the same manner.

【0210】また、本参考例において溝形成面は片面と
したが、図16に示す通り両面に形成することも可能で
ある。
Further, in this embodiment , the grooves are formed on one side, but may be formed on both sides as shown in FIG.

【0211】以上の本参考例においても、他の参考例及
実施例と同様に高抵抗膜形成及び中間層形成が一括し
て行えるため、セッティングの作業性が向上し、スペー
サの作製時間短縮、歩留まり向上が得られた。
[0211] In this reference example , the other reference examples and
Since the formation of the high-resistance film and the formation of the intermediate layer can be performed collectively in the same manner as in the Examples, the workability of the setting was improved, and the production time of the spacer was shortened and the yield was improved.

【0212】また、以上の方法により作製したスペーサ
参考例2、実施例1で述べたと同様の画像形成装置に
用いた。但し本参考例においては、フェースプレート基
板及び電子源基板へのスペーサの当接面は、上記の切断
面にて行った。本参考例における画像形成装置は十分な
耐大気圧構造を有しており、スペーサとして十分な保持
機能を有するものであった。また良好なカラー画像表示
ができ、このことは、中間層がフェースプレート側のメ
タルバックと電子源基板側の配線とに良好な電気的接続
がなされていることを意味する。
The spacer produced by the above method was used in the same image forming apparatus as that described in Reference Example 2 and Example 1 . However, in this reference example , the abutting surface of the spacer on the face plate substrate and the electron source substrate was the cut surface described above. The image forming apparatus in this reference example had a sufficient atmospheric pressure resistance structure and had a sufficient holding function as a spacer. Also, a good color image can be displayed, which means that the intermediate layer has a good electrical connection between the metal back on the face plate side and the wiring on the electron source substrate side.

【0213】また上記参考例において、切断用の溝部を
テーパー状とした場合は特に、上下の中間層と導電性接
続部の電気的接続がより確実にとれる構成であった。
Further, in the above reference example , particularly when the cutting groove is tapered, the electrical connection between the upper and lower intermediate layers and the conductive connecting portion can be more reliably achieved.

【0214】(参考例6) ここで、更に、別の参考例として参考例1の方法を、ス
ペーサに片側のみ中間層を形成した構成に適用した例に
ついて説明する。
Reference Example 6 Here, as another reference example , an example in which the method of Reference Example 1 is applied to a configuration in which an intermediate layer is formed only on one side of a spacer will be described.

【0215】図17は、この構成を示す図であり、12
1はフェースプレート基板、122は電子源基板、12
3はスペーサ基板、125は中間層、126は導電性接
続部、127は電子源基板上の配線である。図17にお
いては、中間層125は片側にのみ設け電子源基板12
2に形成された配線127と導電性接続部126を介し
て電気的に接続している。また、スペーサ基板123の
固定保持は電子源側基板122に設けた導電性接続部1
26で行っている。
FIG. 17 is a diagram showing this configuration.
1 is a face plate substrate, 122 is an electron source substrate, 12
3 is a spacer substrate, 125 is an intermediate layer, 126 is a conductive connecting portion, and 127 is a wiring on the electron source substrate. In FIG. 17, the intermediate layer 125 is provided only on one side and the electron source substrate 12
2 are electrically connected to the wiring 127 formed through the conductive connection portion 126. Further, the spacer substrate 123 is fixedly held by the conductive connection portion 1 provided on the electron source side substrate 122.
26.

【0216】図18は、本参考例をこの構成に適用した
場合のスペーサ基板を示しており、131はスペーサ基
板、132は図16における溝部112の形成位置を示
す線であり、スペーサ基板切断線である。また、133
は中間層である。
FIG. 18 shows a spacer substrate in the case where this embodiment is applied to this structure. Reference numeral 131 denotes a spacer substrate, 132 denotes a line indicating the position of the groove 112 in FIG. It is. Also, 133
Is an intermediate layer.

【0217】本構成においても、同様の効果を得ること
が可能である。
In this configuration, the same effect can be obtained.

【0218】なお、本発明は、表面伝導型放出素子以外
の冷陰極型電子放出素子のうち、いずれの電子放出素子
に対しても適用できる。具体例としては、本出願人によ
る特開昭63−274047号公報に記載されたような
対向する一対の電極を電子源を成す基板面に沿って構成
した電界放出型の電子放出素子がある。
The present invention can be applied to any of the cold cathode type electron emitting devices other than the surface conduction type electron emitting device. As a specific example, there is a field emission type electron-emitting device in which a pair of opposing electrodes are formed along a substrate surface forming an electron source as described in Japanese Patent Application Laid-Open No. 63-27447 by the present applicant.

【0219】また、本発明は、単純マトリクス型以外の
電子源を用いた画像形成装置に対しても適用できる。例
えば、本出願人による特開平2−257551号公報に
記載されたような制御電極を用いて表面伝導型放出素子
の選択を行う画像形成装置において、電子源と制御電極
間等に上記のような支部部材を用いた場合である。
The present invention can be applied to an image forming apparatus using an electron source other than the simple matrix type. For example, in an image forming apparatus in which a surface conduction electron-emitting device is selected by using a control electrode as described in Japanese Patent Application Laid-Open No. 2-257551 by the present applicant, the above-described space is provided between an electron source and a control electrode. This is a case where a branch member is used.

【0220】また、本発明の思想によれば、表示用とし
て好適な画像形成装置に限るものでなく、感光性ドラム
と発光ダイオード等で構成された光プリンターの発光ダ
イオード等の代替の発光源として、上述の画像形成装置
を用いることもできる。またこの際、上述のm本の行方
向配線とn本の列方向配線を、適宜選択することで、ラ
イン状発光源だけでなく、2次元状の発光源としても応
用できる。
According to the concept of the present invention, the present invention is not limited to an image forming apparatus suitable for display, but may be used as an alternative light source such as a light emitting diode of an optical printer including a photosensitive drum and a light emitting diode. Alternatively, the above-described image forming apparatus can be used. In this case, by appropriately selecting the above-mentioned m row-directional wirings and n column-directional wirings, the present invention can be applied not only to a linear light emitting source but also to a two-dimensional light emitting source.

【0221】また、本発明の思想によれば、例えば電子
顕微鏡等のように、電子源からの放出電子の被照射部材
が、画像形成部材以外の部材である場合についても、本
発明は適用できる。従って、本発明は被照射部材を特定
しない電子線発生装置としての形態もとり得る。
Further, according to the concept of the present invention, the present invention can be applied to a case where a member to be irradiated with electrons emitted from an electron source is a member other than an image forming member, such as an electron microscope. . Therefore, the present invention can be embodied as an electron beam generator that does not specify a member to be irradiated.

【0222】図35は、前記説明の表面伝導型放出素子
を電子ビーム源として用いたディスプレイパネルに、た
とえばテレビジョン放送をはじめとする種々の画像情報
源より提供される画像情報を表示できるように構成した
多機能表示装置の一例を示すための図である。
FIG. 35 shows a display panel using the above-described surface conduction electron-emitting device as an electron beam source so that image information provided from various image information sources such as television broadcasting can be displayed. It is a figure for showing an example of the constituted multifunctional display.

【0223】図中2100はディスプレイパネル、21
01はディスプレイパネルの駆動回路、2102はディ
スプレイコントローラ、2103はマルチプレクサ、2
104はデコーダ、2105は入出力インターフェース
回路、2106はCPU、2107は画像生成回路、2
108および2109および2110は画像メモリーイ
ンターフェース回路、2111は画像入力インターフェ
ース回路、2112および2113はTV信号受信回
路、2114は入力部である。
In the figure, reference numeral 2100 denotes a display panel;
01 is a display panel driving circuit, 2102 is a display controller, 2103 is a multiplexer, 2
104 is a decoder, 2105 is an input / output interface circuit, 2106 is a CPU, 2107 is an image generation circuit,
108, 2109 and 2110 are image memory interface circuits, 2111 is an image input interface circuit, 2112 and 2113 are TV signal receiving circuits, and 2114 is an input unit.

【0224】なお、本表示装置は、たとえばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、音声情報の受信、分離、再生、処
理、記憶などに関する回路やスピーカーなどについては
説明を省略する。
When the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like relating to reception, separation, reproduction, processing, storage, and the like of information are omitted.

【0225】以下、画像信号の流れに沿って各部の機能
を説明してゆく。
Hereinafter, the function of each unit will be described along the flow of the image signal.

【0226】まず、TV信号受信回路2113は、たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるTV画像信号を受信する為の回路である。受
信するTV信号の方式は特に限られるものではなく、た
とえば、NTSC方式、PAL方式、SECAM方式な
どの諸方式でもよい。また、これらよりさらに多数の走
査線よりなるTV信号(たとえばMUSE方式をはじめ
とするいわゆる高品位TV)は、大面積化や大画素数化
に適した前記ディスプレイパネルの利点を生かすのに好
適な信号源である。TV信号受信回路2113で受信さ
れたTV信号は、デコーダ2104に出力される。
First, the TV signal receiving circuit 2113 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. A TV signal (for example, a so-called high-definition TV such as a MUSE system) composed of a larger number of scanning lines is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. The TV signal received by the TV signal receiving circuit 2113 is output to the decoder 2104.

【0227】また、TV信号受信回路2112は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路2113と同様に、受
信するTV信号の方式は特に限られるものではなく、ま
た本回路で受信されたTV信号もデコーダ2104に出
力される。
The TV signal receiving circuit 2112 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 2113, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 2104.

【0228】また、画像入力インターフェース回路21
11は、たとえばTVカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で、取り込まれた画像信号はデコーダ210
4に出力される。
Further, the image input interface circuit 21
Reference numeral 11 denotes a circuit for taking in an image signal supplied from an image input device such as a TV camera or an image reading scanner.
4 is output.

【0229】また、画像メモリーインターフェース回路
2110は、ビデオテープレコーダー(以下VTRと略
す)に記憶されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ2104に出力さ
れる。
An image memory interface circuit 2110 is a circuit for taking in an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The taken image signal is output to a decoder 2104.

【0230】また、画像メモリーインターフェース回路
2109は、ビデオディスクに記憶されている画像信号
を取り込むための回路で、取り込まれた画像信号はデコ
ーダ2104に出力される。
An image memory interface circuit 2109 is a circuit for taking in an image signal stored in a video disk, and the taken image signal is outputted to a decoder 2104.

【0231】また、画像メモリーインターフェース回路
2108は、いわゆる静止画ディスクのように、静止画
像データを記憶している装置から画像信号を取り込むた
めの回路で、取り込まれた静止画像データはデコーダ2
104に出力される。
The image memory interface circuit 2108 is a circuit for taking in an image signal from a device storing still image data, such as a so-called still image disk.
Output to 104.

【0232】また、入出力インターフェース回路210
5は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンターなどの出力装
置とを接続するための回路である。画像データや文字・
図形情報の入出力を行うのはもちろんのこと、場合によ
っては本表示装置の備えるCPU2106と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。
Also, the input / output interface circuit 210
Reference numeral 5 denotes a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. Image data and text
It is possible not only to input and output graphic information, but also to input and output control signals and numerical data between the CPU 2106 included in the display device and the outside in some cases.

【0233】また、画像生成回路2107は、前記入出
力インターフェース回路2105を介して外部から入力
される画像データや文字・図形情報や、あるいはCPU
2106より出力される画像データや文字・図形情報に
もとづき表示用画像データを生成するための回路であ
る。本回路の内部には、たとえば画像データや文字・図
形情報を蓄積するための書き換え可能メモリーや、文字
コードに対応する画像パターンが記憶されている読み出
し専用メモリーや、画像処理を行うためのプロセッサー
などをはじめとして画像の生成に必要な回路が組み込ま
れている。
The image generating circuit 2107 is provided with image data, character / graphic information input from outside via the input / output interface circuit 2105, or a CPU.
A circuit for generating display image data based on the image data and character / graphic information output from 2106. Within this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory for storing image patterns corresponding to character codes, and a processor for image processing And other circuits necessary for generating an image.

【0234】本回路により生成された表示用画像データ
は、デコーダ2104に出力されるが、場合によっては
前記入出力インターフェース回路2105を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。
The display image data generated by this circuit is output to the decoder 2104, but may be output to an external computer network or printer via the input / output interface circuit 2105 in some cases.

【0235】また、CPU2106は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。
The CPU 2106 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.

【0236】たとえば、マルチプレクサ2103に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また、その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ2102に対して制御信号を発生し、画面表示周
波数や走査方法(たとえばインターレースかノンインタ
ーレースか)や一画面の走査線の数など表示装置の動作
を適宜制御する。
For example, a control signal is output to multiplexer 2103, and image signals to be displayed on the display panel are appropriately selected or combined. In this case, a control signal is generated for the display panel controller 2102 in accordance with the image signal to be displayed, and the display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines on one screen, and the like are displayed. The operation of the device is appropriately controlled.

【0237】また、前記画像生成回路2107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路2105を介して外
部のコンピュータやメモリーをアクセスして画像データ
や文字・図形情報を入力する。なお、CPU2106
は、むろんこれ以外の目的の作業にも関わるものであっ
て良い。たとえは、パーソナルコンピュータやワードプ
ロセッサなどのように、情報を生成したり処理する機能
に直接関わっても良い。
Further, image data and character / graphic information are directly output to the image generating circuit 2107, or an external computer or memory is accessed via the input / output interface circuit 2105 to access the image data or character / graphic information. Enter graphic information. Note that the CPU 2106
May, of course, relate to work for other purposes. For example, it may directly relate to a function of generating and processing information, such as a personal computer or a word processor.

【0238】あるいは、前述したように入出力インター
フェース回路2105を介して外部のコンピュータネッ
トワークと接続し、たとえば数値計算などの作業を外部
機器と協同して行っても良い。
Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 2105 to perform operations such as numerical calculations in cooperation with external devices.

【0239】また、入力部2114は、前記CPU21
06に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、たとえばキーボードやマ
ウスのほか、ジョイスティック、バーコードリーダー、
音声認識装置など多様な入力機器を用いることが可能で
ある。
The input unit 2114 is connected to the CPU 21.
06 is for the user to input commands, programs, data, and the like. For example, in addition to a keyboard and a mouse, a joystick, a barcode reader,
Various input devices such as a voice recognition device can be used.

【0240】また、デコーダ2104は、前記2107
ないし2113より入力される種々の画像信号を3原色
信号、または輝度信号とI信号、Q信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ2104は内部に画像メモリーを備えるのが望ま
しい。これは、たとえばMUSE方式をはじめとして、
逆変換するに際して画像メモリーを必要とするようなテ
レビ信号を扱うためである。また、画像メモリーを備え
ることにより、静止画の表示が容易になる、あるいは前
記画像生成回路2107およびCPU2106と協同し
て画像の間引き、補間、拡大、縮小、合成をはじめとす
る画像処理や編集が容易に行えるようになるという利点
が生まれるからである。
Also, the decoder 2104 has the 2107
2 to 3113 are circuits for inversely converting various image signals input from 3113 to three primary color signals or a luminance signal and an I signal and a Q signal. It is to be noted that the decoder 2104 desirably includes an image memory therein, as indicated by a dotted line in FIG. This includes, for example, the MUSE method,
This is for handling a television signal that requires an image memory when performing the inverse conversion. Further, the provision of the image memory facilitates the display of a still image, or enables image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis in cooperation with the image generation circuit 2107 and the CPU 2106. This is because there is an advantage that it can be easily performed.

【0241】また、マルチプレクサ2103は、前記C
PU2106より入力される制御信号にもとづき表示画
像を適宜選択するものである。すなわち、マルチプレク
サ2103はデコーダ2104から入力される逆変換さ
れた画像信号のうちから所望の画像信号を選択して駆動
回路2101に出力する。その場合には、一画面表示時
間内で画像信号を切り替えて選択することにより、いわ
ゆる多画面テレビのように、一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。
The multiplexer 2103 is connected to the C
A display image is appropriately selected based on a control signal input from the PU 2106. That is, the multiplexer 2103 selects a desired image signal from the inversely converted image signals input from the decoder 2104 and outputs the selected image signal to the drive circuit 2101. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .

【0242】また、ディスプレイパネルコントローラ2
102は、前記CPU2106より入力される制御信号
にもとづき駆動回路2101の動作を制御するための回
路である。
The display panel controller 2
Reference numeral 102 denotes a circuit for controlling the operation of the drive circuit 2101 based on a control signal input from the CPU 2106.

【0243】まず、ディスプレイパネルの基本的な動作
に関わるものとして、たとえばディスプレイパネルの駆
動用電源(図示せず)の動作シーケンスを制御するため
の信号を駆動回路2101に対して出力する。
First, as a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 2101.

【0244】また、ディスプレイパネルの駆動方法に関
わるものとして、たとえば画面表示周波数や走査方法
(たとえばインターレースかノンインターレースか)を
制御するための信号を駆動回路2101に対して出力す
る。
Further, as a signal related to the display panel driving method, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced) is output to the driving circuit 2101.

【0245】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路2101に対して出力する場
合もある。
In some cases, a control signal related to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 2101.

【0246】また、駆動回路2101は、ディスプレイ
パネル2100に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ2103から入力される
画像信号と、前記ディスプレイパネルコントローラ21
02より入力される制御信号にもとづいて動作するもの
である。
The drive circuit 2101 is a circuit for generating a drive signal to be applied to the display panel 2100. The drive circuit 2101 is a circuit for generating an image signal input from the multiplexer 2103 and the display panel controller 21.
02 operates based on a control signal input from the control signal F.02.

【0247】以上、各部の機能を説明したが、図35に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
100に表示することが可能である。
The function of each unit has been described above. With the configuration illustrated in FIG. 35, the present display device can display image information input from various image information sources on the display panel 2.
100 can be displayed.

【0248】すなわち、テレビジョン放送をはじめとす
る各種の画像信号はデコーダ2104において逆変換さ
れた後、マルチプレクサ2103において適宜選択さ
れ、駆動回路2101に入力される。一方、ディスプレ
イコントローラ2102は、表示する画像信号に応じて
駆動回路2101の動作を制御するための制御信号を発
生する。駆動回路2101は、上記画像信号と制御信号
にもとづいてディスプレイパネル2100に駆動信号を
印加する。
That is, various image signals including television broadcasts are inversely converted by the decoder 2104, appropriately selected by the multiplexer 2103, and input to the drive circuit 2101. On the other hand, the display controller 2102 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. The drive circuit 2101 applies a drive signal to the display panel 2100 based on the image signal and the control signal.

【0249】これにより、ディスプレイパネル2100
において画像が表示される。これらの一連の動作は、C
PU2106により統括的に制御される。
Thus, the display panel 2100
Displays an image. A series of these operations is C
It is totally controlled by the PU 2106.

【0250】また、本表示装置においては、前記デゴー
ダ2104に内蔵する画像メモリや、画像生成回路21
07およびCPU2106が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、たとえば拡大、縮
小、回転、移動、エッジ強調、間引き、補間、色変換、
画像の縦横比変換などをはじめとする画像処理や、合
成、消去、接続、入れ換え、はめ込みなどをはじめとす
る画像編集を行うことも可能である。また、本実施例の
説明では特に触れなかったが、上記画像処理や画像編集
と同様に、音声情報に関しても処理や編集を行なうため
の専用回路を設けても良い。
In the present display device, the image memory built in the degoder 2104, the image generation circuit 21
07 and the CPU 2106 involve not only displaying a selected one of a plurality of pieces of image information but also enlarging, reducing, rotating, moving, edge emphasizing, thinning out, and interpolating the displayed image information. , Color conversion,
It is also possible to perform image processing such as image aspect ratio conversion and the like, and image editing such as synthesis, deletion, connection, replacement, and fitting. Although not specifically mentioned in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0251】したがって、本表示装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像およ
び動画像を扱う画像編集機器、コンピュータの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用あるいは民生用として極めて応用範囲が広い。
Therefore, the present display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still and moving images, a computer terminal device, an office terminal device such as a word processor,
It is possible to combine functions such as game machines with one unit,
Extremely wide range of applications for industrial or consumer use.

【0252】なお、上記図35は、表面伝導型放出素子
を電子ビーム源とするディスプレイパネルを用いた表示
装置の構成の一例を示したにすぎず、これのみに限定さ
れるものでないことは言うまでもない。たとえば、図3
5の構成要素のうち使用目的上必要のない機能に関わる
回路は省いても差し支えない。またこれとは逆に、使用
目的によってはさらに構成要素を追加しても良い。たと
えば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路などを構成要素に追加するのが好適である。
FIG. 35 shows only an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron beam source, and it is needless to say that the present invention is not limited to this. No. For example, FIG.
Circuits related to functions unnecessary for the intended use among the five constituent elements may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied to a videophone, it is preferable to add a television camera, an audio microphone, a lighting device, a transmission / reception circuit including a modem, and the like to the components.

【0253】本表示装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子を電子ビーム源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感にあふれ迫力に富んだ画像を視認性良
く表示することが可能である。
In the present display device, in particular, since the display panel using the surface conduction electron-emitting device as the electron beam source can be easily made thin, the depth of the entire display device can be reduced. In addition, the display panel using the surface conduction electron-emitting device as the electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics. It is possible to display well.

【0254】[0254]

【発明の効果】本発明によれば、保持機能のより向上し
たスペーサを備える画像形成装置を提供できる。
According to the present invention, it is possible to provide an image forming apparatus having a spacer having a more improved holding function.

【0255】また、本発明によれば、スペーサによる電
子の飛翔軌道のずれが極めて低減された、画像形成装置
を提供できる。
Further, according to the present invention, it is possible to provide an image forming apparatus in which the deviation of the electron trajectory caused by the spacer is extremely reduced.

【0256】また、本発明によれば、高品位な画像を形
成し得る画像形成装置を提供できる。
Further, according to the present invention, an image forming apparatus capable of forming a high-quality image can be provided.

【0257】また、本発明によれば、作業性、歩留まり
のより一層向上したスペーサの作成方法を含む画像形成
装置の製造方法を提供できる。
Further, according to the present invention, it is possible to provide a method of manufacturing an image forming apparatus including a method of forming a spacer with further improved workability and yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】スペーサ形成に用いるスペーサ基材の一例を示
す図である。
FIG. 1 is a diagram showing an example of a spacer base material used for forming a spacer.

【図2】スペーサ形成に用いるスペーサ基材の別の例を
示す図である。
FIG. 2 is a diagram showing another example of a spacer base material used for forming a spacer.

【図3】図2のスペーサ基材から作成されたスペーサを
画像形成装置内に配置した例を示す図である。
FIG. 3 is a diagram illustrating an example in which a spacer formed from the spacer base material of FIG. 2 is arranged in an image forming apparatus.

【図4】スペーサ形成に用いるスペーサ基材の更に別の
例を示す図である。
FIG. 4 is a view showing still another example of a spacer base material used for forming a spacer.

【図5】図4のスペーサ基材から作成されたスペーサを
画像形成装置内に配置した例を示す図である。
FIG. 5 is a diagram showing an example in which a spacer formed from the spacer base material of FIG. 4 is arranged in an image forming apparatus.

【図6】画像形成装置内におけるスペーサの不良接続状
態を説明するための図である。
FIG. 6 is a diagram for explaining a defective connection state of a spacer in the image forming apparatus.

【図7】画像形成装置内におけるスペーサの正常接続状
態を説明するための図である。
FIG. 7 is a diagram for explaining a normal connection state of spacers in the image forming apparatus.

【図8】コンタクトホールを有するスペーサを画像形成
装置内に配置した例を示す図である。
FIG. 8 is a diagram illustrating an example in which a spacer having a contact hole is arranged in an image forming apparatus.

【図9】図8のスペーサを形成するためのスペーサ基材
の例を示す図である。
FIG. 9 is a view showing an example of a spacer base material for forming the spacer of FIG. 8;

【図10】図8のスペーサの作成方法の一部を説明する
ための図である。
FIG. 10 is a view for explaining a part of the method of producing the spacer of FIG. 8;

【図11】画像形成装置内におけるスペーサの不良接続
状態の別の例を説明するための図である。
FIG. 11 is a diagram for explaining another example of a defective connection state of the spacer in the image forming apparatus.

【図12】画像形成装置内におけるスペーサの正常接続
状態の別の例を説明するための図である。
FIG. 12 is a diagram for explaining another example of a normal connection state of the spacer in the image forming apparatus.

【図13】図12のスペーサを形成するためのスペーサ
基板の例を示す図である。
FIG. 13 is a diagram showing an example of a spacer substrate for forming the spacer of FIG.

【図14】スペーサ形成に用いるスペーサ基材の更に別
の例を示す図である。
FIG. 14 is a view showing still another example of the spacer base material used for forming the spacer.

【図15】スペーサ形成に用いるスペーサ基材の更に別
の例を示す図である。
FIG. 15 is a view showing still another example of the spacer base material used for forming the spacer.

【図16】スペーサ形成に用いるスペーサ基材の更に別
の例を示す図である。
FIG. 16 is a view showing still another example of the spacer base material used for forming the spacer.

【図17】スペーサを画像形成装置内に配置した別の例
を示す図である。
FIG. 17 is a diagram illustrating another example in which spacers are arranged in the image forming apparatus.

【図18】図17のスペーサを形成するためのスペーサ
基材の例を示す図である。
FIG. 18 is a view showing an example of a spacer base material for forming the spacer of FIG. 17;

【図19】本発明の実施例である画像表示装置の、表示
パネルの一部を切り欠いて示した斜視図である。
FIG. 19 is a perspective view of an image display device according to an embodiment of the present invention, in which a part of a display panel is cut away.

【図20】実施例で用いたマルチ電子ビーム源の基板の
平面図である。
FIG. 20 is a plan view of a substrate of the multi-electron beam source used in the example.

【図21】実施例で用いたマルチ電子ビーム源の基板の
一部断面図である。
FIG. 21 is a partial cross-sectional view of the substrate of the multi-electron beam source used in the example.

【図22】表示パネルのフェースプレートの蛍光体配列
を例示した平面図である。
FIG. 22 is a plan view illustrating a phosphor array of a face plate of a display panel.

【図23】本発明の実施例である表示パネルのA−A′
断面図である。
FIG. 23 is an AA ′ diagram of a display panel according to an embodiment of the present invention.
It is sectional drawing.

【図24】(a)は実施例で用いた平面型の表面伝導型
放出素子の平面図、(b)はその断面図である。
FIG. 24A is a plan view of a planar type surface conduction electron-emitting device used in an example, and FIG. 24B is a cross-sectional view thereof.

【図25】平面型の表面伝導型放出素子の製造工程を示
す断面図である。
FIG. 25 is a cross-sectional view showing a step of manufacturing the planar type surface conduction electron-emitting device.

【図26】通電フォーミング処理の際の印加電圧波形を
示す図である。
FIG. 26 is a diagram showing an applied voltage waveform during the energization forming process.

【図27】(a)は通電活性化処理の際の印加電圧波形
を示す図、(b)は放出電流Ieの変化を示す図であ
る。
FIG. 27A is a diagram showing an applied voltage waveform at the time of the activation process, and FIG. 27B is a diagram showing a change in emission current Ie.

【図28】実施例で用いた垂直型の表面伝導型放出素子
の断面図である。
FIG. 28 is a sectional view of a vertical surface conduction electron-emitting device used in an example.

【図29】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。
FIG. 29 is a cross-sectional view showing a manufacturing process of the vertical surface conduction electron-emitting device.

【図30】実施例で用いた表面伝導型放出素子の典型的
な特性を示すグラフである。
FIG. 30 is a graph showing typical characteristics of the surface conduction electron-emitting device used in the example.

【図31】本発明の実施例である画像表示装置の駆動回
路の概略構成を示すブロック図である。
FIG. 31 is a block diagram illustrating a schematic configuration of a drive circuit of an image display device according to an embodiment of the present invention.

【図32】はしご型配置の電子源の一例を示す模式図で
ある。
FIG. 32 is a schematic diagram illustrating an example of a ladder-type electron source.

【図33】はしご型配置の電子源を備えた画像形成装置
におけるパネル構造の一例を示す模式図である。
FIG. 33 is a schematic diagram illustrating an example of a panel structure in an image forming apparatus including a ladder-shaped electron source.

【図34】蛍光体の他の構成例を説明する為の図であ
る。
FIG. 34 is a view for explaining another configuration example of the phosphor.

【図35】多機能画像表示装置のブロック図である。FIG. 35 is a block diagram of a multi-function image display device.

【図36】スペーサ表面に導電性膜が配置される例を説
明する為の図である。
FIG. 36 is a view for explaining an example in which a conductive film is arranged on a spacer surface.

【図37】従来の表面伝導型放出素子の一例を示す図で
ある。
FIG. 37 is a view showing an example of a conventional surface conduction electron-emitting device.

【図38】従来のFE型素子の一例を示す図である。FIG. 38 is a diagram showing an example of a conventional FE element.

【図39】従来のMIM型素子の一例を示す図である。FIG. 39 is a view showing an example of a conventional MIM element.

【図40】画像表示装置の表示パネルの一部を切り欠い
て示した斜視図である。
FIG. 40 is a perspective view in which a part of a display panel of the image display device is cut away.

【符号の説明】[Explanation of symbols]

11,22,61,83,101,123,131 ス
ペーサ基板 12,34,84 高抵抗膜 13,35,63,85,125,133 中間層部 14,64,103,132 切断部 23 切断面 31,81,121 フェースプレート基板 32,82,122 電子源基板 33 スペーサ基板 36,86,126 導電性接続部 37,87,127 配線部 51,65 コンタクトホール 102 溝部 1012 電子源 1015 リアプレート 1017 フェースプレート 1016 支持枠 1020 スペーサ 1 絶縁性基板 11 高抵抗膜 1018 蛍光膜 1019 メタルバック 1701 表示パネル 1702 走査回路 1703 制御回路 1704 シフトレジスタ 1705 ラインメモリ 1706 同期信号分離回路 1707 変調信号発生器 2100 ディスプレイパネル 2101 駆動回路 2102 ディスプレイパネルコントローラ 2103 マルチプレクサ 2104 デコーダ 2105 入出力インターフェース回路 2106 CPU 2107 画像生成回路 2108,2109,2110 画像メモリインターフ
ェース回路 2111 画像入力インターフェース回路 2112,2113 TV信号受信回路 2114 入力部 3001 絶縁性基板 3002 電子放出部形成用薄膜 3003,3101 電子放出部 3004 電子放出部を含む薄膜 3102,3103 素子電極
11, 22, 61, 83, 101, 123, 131 Spacer substrate 12, 34, 84 High resistance film 13, 35, 63, 85, 125, 133 Intermediate layer portion 14, 64, 103, 132 Cutting portion 23 Cutting surface 31 , 81, 121 Face plate substrate 32, 82, 122 Electron source substrate 33 Spacer substrate 36, 86, 126 Conductive connection part 37, 87, 127 Wiring part 51, 65 Contact hole 102 Groove part 1012 Electron source 1015 Rear plate 1017 Face plate 1016 Support frame 1020 Spacer 1 Insulating substrate 11 High resistance film 1018 Fluorescent film 1019 Metal back 1701 Display panel 1702 Scan circuit 1703 Control circuit 1704 Shift register 1705 Line memory 1706 Synchronous signal separation circuit 1707 Modulation signal generator 2 00 display panel 2101 drive circuit 2102 display panel controller 2103 multiplexer 2104 decoder 2105 input / output interface circuit 2106 CPU 2107 image generation circuit 2108, 2109, 2110 image memory interface circuit 2111 image input interface circuit 2112, 2113 TV signal reception circuit 2114 input section 3001 Insulating substrate 3002 Thin film for forming electron emission portion 3003, 3101 Electron emission portion 3004 Thin film including electron emission portion 3102, 3103 Device electrode

フロントページの続き (56)参考文献 特開 平8−241049(JP,A) 特開 平8−241670(JP,A) 特開 平8−241666(JP,A) 特開 平2−257551(JP,A) 特開 平4−28137(JP,A) 特開 昭64−31332(JP,A) 米国特許5066883(US,A) (58)調査した分野(Int.Cl.7,DB名) H01J 31/15 H01J 29/86 H01J 29/87 H01J 31/12 Continuation of the front page (56) References JP-A-8-241049 (JP, A) JP-A-8-241670 (JP, A) JP-A-8-241666 (JP, A) JP-A-2-257551 (JP) , A) JP-A-4-28137 (JP, A) JP-A-64-31332 (JP, A) U.S. Pat. No. 5,086,883 (US, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01J 31/15 H01J 29/86 H01J 29/87 H01J 31/12

Claims (16)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 互いに間隔をおいて配置された第1の基
板と第2の基板とを含む部材にて構成された容器と、該
容器の内部に配置された、画像形成手段及び前記間隔を
保持するスペーサとを備える画像形成装置であって、
記スペーサはスペーサ基材を切断することで形成され、
非切断面の長手方向にそって導電性膜を設けた板状スペ
ーサであり、該板状スペーサは該導電性膜を介して前記
第1の基板または前記第2の基板に当接されている画像
形成装置
1. A container constituted by a member including a first substrate and a second substrate arranged at an interval from each other, an image forming means arranged inside the container, and the space formed by the member. an image forming apparatus comprising a spacer for holding the front
The spacer is formed by cutting a spacer base material,
A plate-like spec with a conductive film along the longitudinal direction of the non-cut surface
And the plate-like spacer is in contact with the first substrate or the second substrate via the conductive film .
Forming equipment .
【請求項2】 複数の前記板状スペーサが、前記スペー
サ基材から形成されてなる請求項1に記載の画像形成装
置。
2. A method according to claim 1 , wherein the plurality of plate-like spacers include the space.
2. The image forming apparatus according to claim 1, wherein the image forming apparatus is formed from a substrate.
Place.
【請求項3】 前記スペーサは、前記第1の基板または
前記第2の基板との当接部にあたる前記スペーサ基材の
端部に前記導電性膜を設け、これを切断することで形成
されてなる請求項1に記載の画像形成装置。
Wherein the spacer is formed by the said conductive film is provided on an end portion of the spacer base material corresponding to the contact portion between the first substrate or the second substrate is cut into
The image forming apparatus according to claim 1 which is composed of a.
【請求項4】 前記スペーサは、前記スペーサ基材の表
面に前記導電性膜を設け、これを切断することで形成さ
れてなる請求項1に記載の画像形成装置。
Wherein said spacer is of formed by the the surface of the spacer base material provided with the conductive film is cut into
The image forming apparatus according to claim 1 comprising been.
【請求項5】 前記スペーサは、前記スペーサ基材の表
面に第1の導電性膜を設けるとともに、前記第1の基板
または前記第2の基板との当接部にあたる前記スペーサ
基材の端部に前記第1の導電性膜よりも低抵抗な第2の
導電性膜を設け、前記第1及び第2の導電性膜が形成さ
れたスペーサ基材を切断することで形成されてなる請求
項1に記載の画像形成装置。
5. The spacer according to claim 1, wherein a first conductive film is provided on a surface of the spacer substrate, and an end of the spacer substrate which is in contact with the first substrate or the second substrate. wherein providing the second conductive film of lower resistance than the first conductive film, said first and second conductive film is formed by cutting the spacer base material formed claims 2. The image forming apparatus according to 1.
【請求項6】 前記第1の基板には電子放出素子が配置
されており、前記第2の基板には、該電子放出素子から
の電子の照射により画像を形成する画像形成部材が配置
されている請求項1〜5のいずれかの請求項に記載の画
像形成装置。
6. are arranged electron-emitting devices on the first substrate, wherein the second substrate is disposed an image forming member for forming an image by irradiation of electrons from the electron-emitting devices Image according to any one of claims 1 to 5
Image forming device.
【請求項7】 前記第1の基板には、複数の行方向配線
と複数の列方向配線とでマトリクス配線された複数の電
子放出素子が配置されており、前記第2の基板には、該
電子放出素子からの電子を加速する電極と該電子の照射
により発光する発光体とが配置されている請求項1〜5
のいずれかの請求項に記載の画像形成装置。
7. A plurality of electron-emitting devices arranged in a matrix with a plurality of row-direction wirings and a plurality of column-direction wirings are arranged on said first substrate, and said second substrate is provided with said plurality of electron-emitting devices. claims and emitters are arranged to emit light by irradiation of the electrodes and the electron accelerating electrons from the electron-emitting devices 1-5
The image forming apparatus according to claim 1.
【請求項8】 前記スペーサは、前記行方向配線あるい
は前記列方向配線と前記加速電極とに当接される請求項
7に記載の画像形成装置。
Wherein said spacer is claims is brought into contact with said acceleration electrode and the row-directional wiring or said column-direction wirings
8. The image forming apparatus according to 7.
【請求項9】 互いに間隔をおいて配置された第1の基
板と第2の基板とを含む部材にて構成された容器と、該
容器の内部に配置された、画像形成手段及び前記間隔を
保持するスペーサとを備える画像形成装置の製造方法で
あって、スペーサ基材から切断され、非切断面の長手方
向にそって導電性膜を備えている板状スペーサを形成す
る工程と、該板状スペーサを該導電性膜を介して前記第
1の基板または前記第2の基板に当接する工程とを有す
る画像形成装置の製造方法。
9. A first group spaced apart from each other.
A container composed of a member including a plate and a second substrate;
The image forming means and the interval are arranged inside the container.
And a spacer for holding the image forming apparatus.
Is cut from the spacer base material and the longitudinal direction of the non-cut surface
Forming a plate-like spacer having a conductive film along
And the step of connecting the plate-shaped spacer through the conductive film.
Contacting the first substrate or the second substrate.
Manufacturing method of an image forming apparatus.
【請求項10】 前記板状スペーサを形成する工程は、
前記スペーサ基材から板状スペーサの複数を形成する工
程を含む請求項9に記載の画像形成装置の製造方法。
10. The step of forming the plate-like spacer,
Forming a plurality of plate-like spacers from the spacer base material
The method for manufacturing an image forming apparatus according to claim 9, further comprising the steps of:
【請求項11】 前記板状スペーサを形成する工程は、
前記第1の基板または前記第2の基板との当接部にあた
る前記スペーサ基材の端部に導電性膜を形成し、これを
切断することで板状のスペーサを形成する工程を含む請
求項9に記載の画像形成装置の製造方法。
11. The step of forming the plate-like spacer,
A contact portion with the first substrate or the second substrate
Forming a conductive film at the end of the spacer base material,
A contract including a step of forming a plate-shaped spacer by cutting
A method for manufacturing an image forming apparatus according to claim 9.
【請求項12】 前記板状のスペーサを形成する工程
は、前記スペーサ基材の表面に導電性膜を形成し、これ
を切断することで板状のスペーサを形成する工程を含む
請求項9に記載の画像形成装置の製造方法。
12. A step of forming said plate-like spacer.
Form a conductive film on the surface of the spacer substrate,
Including the step of forming a plate-shaped spacer by cutting
A method for manufacturing the image forming apparatus according to claim 9.
【請求項13】 前記板状のスペーサを形成する工程
は、前記スペーサ基材の表面に第1の導電性膜を形成す
る工程と、前記第1の基板または前記第2の基板との当
接部にあたる前記スペーサ基材の端部に前記第1の導電
性膜よりも低抵抗な第2の導電性膜を形成する工程と、
前記第1及び第2の導電性膜が形成されたスペーサ基材
を切断することで板状のスペーサを形成する工程を含む
請求項9に記載の画像形成装置の製造方法。
13. A step of forming said plate-like spacer.
Forms a first conductive film on the surface of the spacer substrate.
Contacting the first substrate or the second substrate.
The first conductive material is provided at an end of the spacer base material corresponding to a contact portion.
Forming a second conductive film having a lower resistance than the conductive film;
Spacer substrate on which the first and second conductive films are formed
Including the step of forming a plate-shaped spacer by cutting
A method for manufacturing the image forming apparatus according to claim 9.
【請求項14】 前記第1の基板には電子放出素子が配
置されており、前記第2の基板には、該電子放出素子か
らの電子の照射により画像を形成する画像形成部材が配
置されている請求項9〜13のいずれかの請求項に記載
の画像形成装置の製造方法。
14. An electron-emitting device is provided on said first substrate.
And the second substrate is provided with the electron-emitting device.
An image forming member for forming an image by irradiation of these electrons is provided.
Claims according to any one of claims 9 to 13
Manufacturing method of an image forming apparatus.
【請求項15】 前記第1の基板には、複数の行方向配
線と複数の列方向配 線とでマトリクス配線された複数の
電子放出素子が配置されており、前記第2の基板には、
該電子放出素子からの電子を加速する電極と該電子の照
射により発光する発光体とが配置されている請求項9〜
13のいずれかの請求項に記載の画像形成装置の製造方
法。
15. A plurality of rows arranged in a row on the first substrate.
Lines and a plurality of which are matrix-wired by a plurality of column direction wiring
An electron-emitting device is disposed, and the second substrate includes:
An electrode for accelerating electrons from the electron-emitting device;
10. A luminous body which emits light by irradiation is arranged.
A method for manufacturing the image forming apparatus according to claim 13.
Law.
【請求項16】 前記スペーサは、前記行方向配線ある
いは前記列方向配線と前記加速電極とに当接される請求
項15に記載の画像形成装置の製造方法。
16. The spacer is provided in the row direction wiring.
Or contacting the column wiring and the acceleration electrode
Item 16. A method for manufacturing an image forming apparatus according to Item 15.
JP11124779A 1998-05-01 1999-04-30 Image forming apparatus manufacturing method and image forming apparatus Expired - Fee Related JP3075559B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11124779A JP3075559B2 (en) 1998-05-01 1999-04-30 Image forming apparatus manufacturing method and image forming apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12253098 1998-05-01
JP10-122530 1998-05-01
JP11124779A JP3075559B2 (en) 1998-05-01 1999-04-30 Image forming apparatus manufacturing method and image forming apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000132601A Division JP2001015025A (en) 1998-05-01 2000-05-01 Manufacture of image formation device and image formation device

Publications (2)

Publication Number Publication Date
JP2000030613A JP2000030613A (en) 2000-01-28
JP3075559B2 true JP3075559B2 (en) 2000-08-14

Family

ID=26459628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11124779A Expired - Fee Related JP3075559B2 (en) 1998-05-01 1999-04-30 Image forming apparatus manufacturing method and image forming apparatus

Country Status (1)

Country Link
JP (1) JP3075559B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200046B2 (en) * 2003-05-23 2008-12-24 Tdk株式会社 Manufacturing method of spacer for flat panel display, and spacer for flat panel display
JP3970223B2 (en) 2003-08-12 2007-09-05 キヤノン株式会社 Image forming apparatus
JP5047817B2 (en) * 2008-01-17 2012-10-10 ソニー株式会社 Manufacturing method of spacer

Also Published As

Publication number Publication date
JP2000030613A (en) 2000-01-28

Similar Documents

Publication Publication Date Title
KR100435018B1 (en) Electron beam device
US7297039B2 (en) Method of manufacturing image forming apparatus
JP3073491B2 (en) Electron beam apparatus, image forming apparatus using the same, and method of manufacturing members used in the electron beam apparatus
JP3075559B2 (en) Image forming apparatus manufacturing method and image forming apparatus
JP3302293B2 (en) Image forming device
JP3639732B2 (en) Spacer manufacturing method and image display device manufacturing method
JP2000235831A (en) Electron beam generating device and image forming device
JP3768697B2 (en) Image forming apparatus
JP3652159B2 (en) Image forming apparatus
JP2000285829A (en) Image forming device
JP2000251709A (en) Image forming device
JP2000195413A (en) Spacer and its manufacture, and electron beam apparatus using the spacer
JPH1116519A (en) Electron beam apparatus and image forming apparatus
JP2000208072A (en) Image forming device
JP2000208032A (en) Electron beam device
JP2000173510A (en) Image formation device
JP2000149768A (en) Electron beam device and image forming device
JP2000021309A (en) Manufacture of image forming device
JP2002260563A (en) Electron beam device
JPH10106456A (en) Electron beam generator and its image formation device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees