JP3068522B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3068522B2
JP3068522B2 JP9212059A JP21205997A JP3068522B2 JP 3068522 B2 JP3068522 B2 JP 3068522B2 JP 9212059 A JP9212059 A JP 9212059A JP 21205997 A JP21205997 A JP 21205997A JP 3068522 B2 JP3068522 B2 JP 3068522B2
Authority
JP
Japan
Prior art keywords
gas
impurity
thin film
phosphorus
boat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9212059A
Other languages
Japanese (ja)
Other versions
JPH1154439A (en
Inventor
和樹 宮▲崎▼
Original Assignee
九州日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 九州日本電気株式会社 filed Critical 九州日本電気株式会社
Priority to JP9212059A priority Critical patent/JP3068522B2/en
Publication of JPH1154439A publication Critical patent/JPH1154439A/en
Application granted granted Critical
Publication of JP3068522B2 publication Critical patent/JP3068522B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に化学気相成長(CVD)法で不純物ド
ープの薄膜を成膜する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming an impurity-doped thin film by a chemical vapor deposition (CVD) method.

【0002】[0002]

【従来の技術】半導体装置の製造では、半導体装置を構
成する種々の材料がCVD法で形成される。このような
材料としては、絶縁膜であるシリコン酸化膜、シリコン
窒化膜等があり、半導体膜である多結晶シリコン膜があ
り、導電体膜であるタングステン膜等の高融点金属膜が
ある。
2. Description of the Related Art In manufacturing a semiconductor device, various materials constituting the semiconductor device are formed by a CVD method. Examples of such a material include a silicon oxide film and a silicon nitride film as an insulating film, a polycrystalline silicon film as a semiconductor film, and a high melting point metal film such as a tungsten film as a conductor film.

【0003】また、CVD法としては、減圧CVD法、
常圧CVD法、プラズマCVD法等が代表的なものとし
て広く使用されている。
[0003] As the CVD method, a low pressure CVD method,
A normal pressure CVD method, a plasma CVD method and the like are widely used as typical ones.

【0004】そして、近年では成膜中に不純物を導入す
る(以下、In−Situドーピングという)技術が重
要になってきている。例えば、減圧CVD法でシリコン
薄膜を堆積するときにリン不純物のIn−Situドー
ピングして、リン不純物含有のシリコン薄膜を形成する
ことが半導体装置の製造工程で必須になっている。
In recent years, a technique of introducing impurities during film formation (hereinafter referred to as In-Situ doping) has become important. For example, when depositing a silicon thin film by a low-pressure CVD method, it is indispensable in a semiconductor device manufacturing process to form a phosphorus impurity-containing silicon thin film by performing In-Situ doping of a phosphorus impurity.

【0005】以下、減圧CVD法でリンドープのポリシ
リコン薄膜を形成する従来の技術を図4と図5に基づい
て説明する。図4は、代表的な減圧CVD装置の断面図
である。そして、図5は、このような装置を用いてリン
ドープのポリシリコン薄膜を堆積した場合のリン不純物
のバラツキを示すグラフである。
A conventional technique for forming a phosphorus-doped polysilicon thin film by a low pressure CVD method will be described below with reference to FIGS. FIG. 4 is a cross-sectional view of a typical low pressure CVD apparatus. FIG. 5 is a graph showing variations in phosphorus impurities when a phosphorus-doped polysilicon thin film is deposited using such an apparatus.

【0006】以下、この減圧CVD装置について図4に
基づいて説明する。図4に示すように、CVD装置は、
化学反応室である炉芯管11、炉芯管11内を所望の温
度に保つためのヒータ12、半導体基板であるウェーハ
13、ウェーハ13を搭載するボート14、炉芯管11
内を減圧にし反応ガスの排気を行うポンプ15、炉芯管
11の密閉を行うハッチ16を主要部として有してい
る。
Hereinafter, the low pressure CVD apparatus will be described with reference to FIG. As shown in FIG.
Furnace tube 11 which is a chemical reaction chamber, heater 12 for keeping the inside of furnace tube 11 at a desired temperature, wafer 13 which is a semiconductor substrate, boat 14 on which wafer 13 is mounted, furnace tube 11
A pump 15 for reducing the pressure inside and exhausting the reaction gas and a hatch 16 for hermetically closing the furnace core tube 11 are provided as main parts.

【0007】そして、また、この減圧CVD装置は、成
膜のための反応ガスを導入するための反応ガス導入管1
7、不純物ガス導入管18および19を有している。そ
してまた、化学反応を抑え制御しながら排気ガスをポン
プ15へ導くようになる炉芯管内管20を備えている。
In addition, this reduced pressure CVD apparatus is provided with a reaction gas introduction pipe 1 for introducing a reaction gas for film formation.
7. It has impurity gas introduction pipes 18 and 19. Further, a furnace core tube 20 is provided to guide the exhaust gas to the pump 15 while suppressing and controlling the chemical reaction.

【0008】次に、このような減圧CVD装置を用いて
ポリシリコン薄膜を成膜する場合について説明する。
Next, a case where a polysilicon thin film is formed using such a low pressure CVD apparatus will be described.

【0009】初めに、ヒーター12により所望の温度た
とえば600℃程度に保たれた炉芯管11内にウェーハ
13を搭載したボート14を挿入し、ハッチ16により
炉芯管11を密閉してから、ポンプ15により炉芯管1
1内を所望の圧力たとえば1Torr程度に減圧する。
そして、ウェーハ13の温度が安定するまでの間保持す
る。
First, a boat 14 on which a wafer 13 is mounted is inserted into a furnace core tube 11 maintained at a desired temperature of, for example, about 600 ° C. by a heater 12, and the furnace core tube 11 is sealed by a hatch 16. Furnace core tube 1 by pump 15
The pressure in 1 is reduced to a desired pressure, for example, about 1 Torr.
Then, the temperature is maintained until the temperature of the wafer 13 is stabilized.

【0010】次に、反応ガスであるシラン(SiH4
を反応ガス導入管17より、そして、不純物ガスである
ホスフィン(PH3 )を不純物ガス導入管18と19に
よりそれぞれ炉芯管11内に供給しウェーハ13表面に
リンドープのポリシリコン薄膜を堆積させる。ここで、
未反応の上記ガスはポンプ15により炉芯管11外に排
気される。なお、炉芯管11および炉芯管内管20に示
される矢印は反応ガス、不純物ガスあるいは未反応ガス
の流れ方向を示している。
Next, silane (SiH 4 ) as a reaction gas is used.
Is supplied from the reaction gas introduction pipe 17 and phosphine (PH 3 ) as an impurity gas is supplied into the furnace core tube 11 through the impurity gas introduction pipes 18 and 19 to deposit a phosphorus-doped polysilicon thin film on the surface of the wafer 13. here,
The unreacted gas is exhausted out of the furnace core tube 11 by the pump 15. The arrows shown on the furnace core tube 11 and the furnace core tube 20 indicate the flow direction of the reactant gas, impurity gas or unreacted gas.

【0011】このようなリンドープのポリシリコン薄膜
の成膜では、ポリシリコン薄膜中のリン不純物のバラツ
キを低減することが難しい。特に、ウェーハ13のボー
ト14位置でのリン不純物のバラツキを低減することが
難しい。このようなボート位置でのバラツキを低減する
ために、通常、図4で説明したように複数個の不純物ガ
ス導入管を備え付けるようにする。
In the formation of such a phosphorus-doped polysilicon thin film, it is difficult to reduce the variation of phosphorus impurities in the polysilicon thin film. In particular, it is difficult to reduce the variation of the phosphorus impurity at the position of the boat 14 of the wafer 13. In order to reduce such variations at the boat position, a plurality of impurity gas introduction pipes are usually provided as described with reference to FIG.

【0012】図5は、リンドープのポリシリコン薄膜の
成膜でのリン不純物の上記バラツキとウェーハのボート
位置との関係を示すグラフである。ここで、不純物ガス
導入管が下部に1個備えられている場合と、図4に示し
たように、不純物導入管が下部と上部にそれぞれ1個づ
つ備えられている場合の結果が示されている。
FIG. 5 is a graph showing the relationship between the above-mentioned variation of the phosphorus impurity and the position of the boat boat in the formation of the phosphorus-doped polysilicon thin film. Here, the results are shown in the case where one impurity gas introduction pipe is provided in the lower part and in the case where one impurity introduction pipe is provided in each of the lower part and the upper part as shown in FIG. I have.

【0013】図5から判るように、不純物ガス導入管が
下部に1個備えられている場合では、ボート位置の下部
にあるウェーハのリン不純物濃度が高く、ボート位置の
上部にあるウェーハのリン不純物濃度が低くなる。そし
て、このリン不純物のボート内でのバラツキが10%程
度になる。これに対して、不純物ガス導入管が下部と上
部にそれぞれ1個づつ備えられている場合には、このリ
ン不純物のボート内でのバラツキは7%程度になる。こ
れは、上部の不純物ガス導入管により、ボート位置上部
のウェーハにホスフィンガスが供給されるようになるか
らである。しかし、このような手法では、リン不純物の
ボート内でのバラツキの大幅な低減は難しい。
As can be seen from FIG. 5, when one impurity gas introduction pipe is provided at the bottom, the concentration of phosphorus impurities in the wafer below the boat position is high, and the concentration of phosphorus impurities in the wafer above the boat position is high. The concentration will be lower. The variation of the phosphorus impurities in the boat becomes about 10%. On the other hand, when one impurity gas introduction pipe is provided at each of the lower portion and the upper portion, the variation of the phosphorus impurity in the boat is about 7%. This is because the phosphine gas is supplied to the wafer above the boat position by the upper impurity gas introduction pipe. However, with such a method, it is difficult to significantly reduce the variation of the phosphorus impurity in the boat.

【0014】[0014]

【発明が解決しようとする課題】先述したように従来の
成膜技術では、リン不純物のボート内でのバラツキの大
幅な低減は難しい。なお、このようなリン不純物のバラ
ツキを低減するために、設置する不純物ガス導入管の個
数を増加させ不純物ガスの供給場所を増やす手法が考え
られる。例えば、炉芯管内の下部から上部に達する不純
物ガス導入管を設け、このような不純物ガス導入管の下
部から上部にわたり所定の位置に多数の孔を取り付ける
方法がある。
As described above, it is difficult to greatly reduce the dispersion of phosphorus impurities in a boat by the conventional film forming technique. In order to reduce the variation in the phosphorus impurity, a method of increasing the number of impurity gas introduction pipes to be installed and increasing the supply locations of the impurity gas can be considered. For example, there is a method in which an impurity gas introduction pipe extending from a lower portion to an upper portion in a furnace core tube is provided, and a number of holes are attached at predetermined positions from the lower portion to the upper portion of such an impurity gas introduction tube.

【0015】しかし、このような減圧CVD法でシリコ
ン薄膜を成膜する工程では、シリコン膜はウェーハ上の
みでなく減圧CVD装置の炉芯管の内壁、上記のような
不純物ガス導入管の管壁あるいは上記のような孔にもシ
リコン薄膜は堆積する。そして、このように炉芯管ある
いは不純物ガス導入管の管壁に堆積したシリコン薄膜は
剥がれやすくゴミの発生源となる。
However, in the process of forming a silicon thin film by such a low-pressure CVD method, the silicon film is formed not only on the wafer but also on the inner wall of the furnace core tube of the low-pressure CVD apparatus and the above-mentioned wall of the impurity gas introduction pipe. Alternatively, a silicon thin film is also deposited on the above holes. Then, the silicon thin film deposited on the tube wall of the furnace core tube or the impurity gas introduction tube easily peels off and becomes a source of dust.

【0016】また、不純物ガス導入管の孔にシリコン薄
膜が堆積してくると、孔の口径が小さくなり不純物ガス
の供給量が減少しシリコン薄膜中の不純物濃度が制御で
きなくなる。あるいは、多数設けられた上記孔のうち一
部の孔が塞がり、不純物ガスの供給されないところがで
てくる。そして、このような場合には、かえってリン不
純物のバラツキが増大することになる。
Further, when the silicon thin film is deposited in the hole of the impurity gas introducing pipe, the diameter of the hole becomes small, the supply amount of the impurity gas decreases, and the impurity concentration in the silicon thin film cannot be controlled. Alternatively, some of the many holes are closed, so that no impurity gas is supplied. In such a case, the dispersion of the phosphorus impurities is rather increased.

【0017】本発明の目的は、CVD法での薄膜成膜で
薄膜にIn−Situドーピングする場合に、不純物の
炉芯管内での均一性を向上させる半導体装置の製造方法
を提供することにある。
An object of the present invention is to provide a method of manufacturing a semiconductor device which improves the uniformity of impurities in a furnace core tube when a thin film is subjected to In-Situ doping by CVD method. .

【0018】[0018]

【課題を解決するための手段】このために本発明の半導
体装置の製造方法は、半導体基板上に化学気相成長法で
不純物を含有する薄膜を成膜する方法であって、前記薄
膜に所定の不純物をドープするための不純物ガスをキャ
リアガスに混入して前記薄膜成膜の反応炉に導入する。
あるいは、所定の不純物をドープするための不純物ガス
を反応炉内でキャリアガスに混入させる。そして、前記
反応炉内の被成膜基板であるウェーハの搭載されるボー
ト位置の端から端迄の間で、前記キャリアガスに混入す
る不純物ガスが熱分解しないように前記キャリアガスの
流速が高く設定される。
To this end, a method of manufacturing a semiconductor device according to the present invention is a method of forming a thin film containing impurities on a semiconductor substrate by a chemical vapor deposition method. The impurity gas for doping the impurity is mixed with the carrier gas and introduced into the thin film deposition reactor.
Alternatively, an impurity gas for doping a predetermined impurity is mixed with the carrier gas in the reaction furnace. The flow rate of the carrier gas is high so that the impurity gas mixed into the carrier gas is not thermally decomposed between the end of the boat position where the wafer as the substrate to be formed in the reaction furnace is mounted. Is set.

【0019】ここで、前記不純物ガスはホスフィンガス
であり、前記反応炉にシランガスあるいはジクロールシ
ランガスが導入されてポリシリコン薄膜が成膜される。
あるいは、前記不純物ガスはホスフィンガスであり、前
記反応炉にシランガスが導入されて非晶質シリコン薄膜
が成膜される。
Here, the impurity gas is a phosphine gas, and a silane gas or a dichlorosilane gas is introduced into the reaction furnace to form a polysilicon thin film.
Alternatively, the impurity gas is a phosphine gas, and a silane gas is introduced into the reaction furnace to form an amorphous silicon thin film.

【0020】あるいは、前記不純物ガスはホスフィンガ
スであり、前記反応炉にジシランガスが導入されてポリ
シリコン薄膜あるいは非晶質シリコン薄膜が成膜され
る。
Alternatively, the impurity gas is a phosphine gas, and a disilane gas is introduced into the reaction furnace to form a polysilicon thin film or an amorphous silicon thin film.

【0021】[0021]

【発明の実施の形態】次に、図1、図2および図3に基
づいて本発明の第1の実施の形態について説明する。こ
こで、図1は、本発明に用いる減圧CVD装置の断面図
である。そして、図2は本発明を説明するための成膜条
件である。また、図3は本発明の効果を説明するための
グラフである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a first embodiment of the present invention will be described with reference to FIGS. Here, FIG. 1 is a sectional view of a low pressure CVD apparatus used in the present invention. FIG. 2 shows film forming conditions for explaining the present invention. FIG. 3 is a graph for explaining the effect of the present invention.

【0022】初めに、図1に従って減圧CVD装置につ
いて説明する。図1に示すように、減圧CVD装置は、
従来の技術で説明したのと同様に、反応炉である炉芯管
1、炉芯管1内を所望の温度に保つためのヒータ2、半
導体基板であるウェーハ3、ウェーハ3を搭載するボー
ト4、炉芯管1内を減圧にし反応ガスの排気を行うポン
プ5、炉芯管1の密閉を行うハッチ6を主要部として有
している。
First, a low pressure CVD apparatus will be described with reference to FIG. As shown in FIG.
As described in the prior art, a furnace core tube 1 as a reaction furnace, a heater 2 for maintaining the inside of the furnace core tube 1 at a desired temperature, a wafer 3 as a semiconductor substrate, and a boat 4 for mounting the wafer 3 A pump 5 for depressurizing the inside of the furnace core tube 1 to exhaust the reaction gas and a hatch 6 for hermetically sealing the furnace core tube 1 are provided as main parts.

【0023】そして、この減圧CVD装置は、成膜のた
めの反応ガスを導入するための反応ガス導入管7および
1個の不純物ガス導入管8を有している。そしてまた、
化学反応を抑え制御しながら排気ガスをポンプ5へ導く
ようになる炉芯管内管9を備えている。
The low pressure CVD apparatus has a reaction gas introduction pipe 7 for introducing a reaction gas for film formation and one impurity gas introduction pipe 8. and again,
A furnace core tube 9 is provided to guide the exhaust gas to the pump 5 while suppressing and controlling the chemical reaction.

【0024】次に、このような減圧CVD装置を用いて
ポリシリコン薄膜を成膜する場合について説明する。
Next, a case where a polysilicon thin film is formed using such a low pressure CVD apparatus will be described.

【0025】初めに、ヒーター2により所望の温度たと
えば600℃程度に保たれた炉芯管1内にウェーハ3を
搭載したボート4を挿入し、ハッチ6により炉芯管1を
密閉してから、ポンプ5により炉芯管1内を所望の圧力
たとえば2Torr程度に減圧する。そして、ウェーハ
3の温度が安定するまで保持する。
First, the boat 4 on which the wafer 3 is mounted is inserted into the furnace core tube 1 maintained at a desired temperature, for example, about 600 ° C. by the heater 2, and the furnace core tube 1 is sealed by the hatch 6. The pressure inside the furnace core tube 1 is reduced to a desired pressure, for example, about 2 Torr by the pump 5. Then, the temperature is maintained until the temperature of the wafer 3 is stabilized.

【0026】次に、反応ガスであるシランを反応ガス導
入管7より導入する。そして、ホスフィンを混入したキ
ャリアガスを不純物ガス導入管8より炉芯管1内に供給
する。このようにして、ウェーハ3表面にリンドープの
ポリシリコン薄膜を堆積させる。ここで、本発明の特徴
である、ホスフィンを混入するキャリアガスのリン不純
物のバラツキ低減効果について図2で説明する。図2で
は、横軸に成膜時の全ガス圧力がとられている。ここ
で、シランガスの分圧は1Torrに固定されている。
そして、縦軸はウェーハのボート位置でのリン不純物の
バラツキである。さらに、ホスフィンを混入するキャリ
アガスが成膜のパラメータとなっている。図2から判る
ように、キャリアガスの流量が増加すると共にリン不純
物のバラツキは小さくなる。ここで、キャリアガスに混
入するホスフィンガスの分圧はキャリアガス流量に関係
せず一定になるように設定されている。また、キャリア
ガスには窒素ガスあるいはアルゴン等の不活性ガスが用
いられる。
Next, silane as a reaction gas is introduced from a reaction gas introduction pipe 7. Then, a carrier gas mixed with phosphine is supplied into the furnace core tube 1 from the impurity gas introduction tube 8. Thus, a phosphorus-doped polysilicon thin film is deposited on the surface of the wafer 3. Here, the effect of reducing the variation of the phosphorus impurity in the carrier gas containing phosphine, which is a feature of the present invention, will be described with reference to FIG. In FIG. 2, the horizontal axis represents the total gas pressure during film formation. Here, the partial pressure of the silane gas is fixed at 1 Torr.
The vertical axis represents the variation of the phosphorus impurities at the wafer boat position. Further, a carrier gas containing phosphine is a parameter for film formation. As can be seen from FIG. 2, the dispersion of the phosphorus impurities decreases as the flow rate of the carrier gas increases. Here, the partial pressure of the phosphine gas mixed into the carrier gas is set to be constant regardless of the flow rate of the carrier gas. In addition, an inert gas such as nitrogen gas or argon is used as the carrier gas.

【0027】このように、キャリアガスの流量が増加す
るとリン不純物のバラツキが小さくなるのは、キャリア
ガスに混入し、不純物ガス導入管8から導入されるホス
フィンガスがヒータ2によって加熱され活性化する前
に、ボート位置上部に達するようになるからである。
As described above, when the flow rate of the carrier gas is increased, the variation in the phosphorus impurity is reduced because the phosphine gas mixed into the carrier gas and introduced from the impurity gas introduction pipe 8 is heated by the heater 2 and activated. This is because the boat reaches the upper position before the boat.

【0028】以上のようにしてポリシリコン薄膜を成膜
し、未反応のガスはポンプ5により炉芯管1外に排気さ
れる。なお、炉芯管1および炉芯管内管9に示される矢
印は反応ガス、キャリアガスあるいは未反応ガスの流れ
方向を示している。
As described above, the polysilicon thin film is formed, and the unreacted gas is exhausted out of the furnace core tube 1 by the pump 5. The arrows shown on the furnace core tube 1 and the furnace core tube 9 indicate the flow direction of the reactant gas, the carrier gas or the unreacted gas.

【0029】次に、図3を参照して本発明の効果につい
て説明する。図3は、リンドープのポリシリコン薄膜の
成膜でのリン不純物濃度とウェーハのボート位置との関
係を示すグラフである。ここで、ホスフィンガスがキャ
リアガスに混入して導入される場合とキャリアガスに混
入されないで導入される場合が示される。
Next, the effect of the present invention will be described with reference to FIG. FIG. 3 is a graph showing the relationship between the concentration of phosphorus impurities and the position of a boat boat in the formation of a phosphorus-doped polysilicon thin film. Here, there are shown a case where the phosphine gas is mixed with the carrier gas and introduced, and a case where the phosphine gas is introduced without being mixed with the carrier gas.

【0030】図3から判るように、ホスフィンガスがキ
ャリアガスに混入されない場合には、リン不純物濃度の
ボート位置でのバラツキは10%である。これに対し、
ホスフィンガスがキャリアガスに混入される場合には、
この値は5%以下と従来の1/2以下に低減するように
なる。ここで、キャリアガスの流量は2000sccm
程度となっている。そして、成膜時の全ガス圧力は2T
orrに設定されている。
As can be seen from FIG. 3, when the phosphine gas is not mixed into the carrier gas, the variation of the phosphorus impurity concentration at the boat position is 10%. In contrast,
When phosphine gas is mixed into carrier gas,
This value is 5% or less, which is reduced to 1/2 or less of the conventional value. Here, the flow rate of the carrier gas is 2000 sccm.
It has become about. The total gas pressure during film formation is 2T
orr is set.

【0031】この第1の実施の形態ではシランガスを用
いてポリシリコン薄膜を成膜する場合について説明され
ているが、シランガスの代わりにジクロールシランガス
(SiH2 cl2 )が用いられてもよい。但し、この場
合には反応炉の温度は700℃程度とシランガスの場合
より高い温度になる。
In the first embodiment, a case is described in which a polysilicon thin film is formed using silane gas. However, dichlorosilane gas (SiH 2 Cl 2 ) may be used instead of silane gas. However, in this case, the temperature of the reaction furnace is about 700 ° C., which is higher than in the case of silane gas.

【0032】次に、本発明の第2の実施の形態について
説明する。この場合は、非晶質シリコン薄膜にリン不純
物のIn−Situドーピングをする場合である。
Next, a second embodiment of the present invention will be described. In this case, the amorphous silicon thin film is doped with In-Situ phosphorus.

【0033】ここで、使用する減圧CVD装置は図1で
説明したものと同一である。このCVD装置で初めに、
ヒーター2により所望の温度たとえば400℃程度に保
たれた炉芯管1内にウェーハ3を搭載したボート4を挿
入し、ハッチ6により炉芯管1を密閉してから、ポンプ
5により炉芯管1内を所望の圧力たとえば1Torr程
度に減圧する。そして、ウェーハ3の温度が安定するま
で保持する。
Here, the low pressure CVD apparatus used is the same as that described with reference to FIG. First with this CVD equipment,
A boat 4 on which a wafer 3 is mounted is inserted into a furnace core tube 1 maintained at a desired temperature, for example, about 400 ° C. by a heater 2, the furnace core tube 1 is sealed by a hatch 6, and then a furnace core tube is pumped by a pump 5. The pressure in 1 is reduced to a desired pressure, for example, about 1 Torr. Then, the temperature is maintained until the temperature of the wafer 3 is stabilized.

【0034】次に、反応ガスであるジシラン(Si2
6 )を反応ガス導入管7より導入する。そして、ホスフ
ィンを混入したキャリアガスを不純物ガス導入管8より
炉芯管1内に供給する。このようにして、ウェーハ3表
面にリンドープの非晶質シリコン薄膜を堆積させる。こ
の場合も、本発明の特徴である、ホスフィンを混入する
キャリアガスが用いられる。ここで、キャリアガスの流
量が増加すると、第1の実施の形態で説明したポリシリ
コン薄膜成膜の場合と同様に、非晶質シリコン薄膜中の
リン不純物のバラツキが小さくなる。これは、キャリア
ガスに混入し、不純物ガス導入管8から導入されるホス
フィンガスがヒータ2によって加熱され活性化する前
に、ボート位置上部に達するようになるからである。以
上のようにしてリン不純物のバラツキが小さい非晶質シ
リコン薄膜を成膜する。
Next, the reaction gas disilane (Si 2 H
6 ) is introduced through the reaction gas introduction pipe 7. Then, a carrier gas mixed with phosphine is supplied into the furnace core tube 1 from the impurity gas introduction tube 8. Thus, a phosphorus-doped amorphous silicon thin film is deposited on the surface of the wafer 3. Also in this case, a carrier gas mixed with phosphine, which is a feature of the present invention, is used. Here, when the flow rate of the carrier gas increases, the variation of the phosphorus impurity in the amorphous silicon thin film decreases as in the case of forming the polysilicon thin film described in the first embodiment. This is because the phosphine gas introduced into the carrier gas and introduced from the impurity gas introduction pipe 8 reaches the upper portion of the boat position before being heated and activated by the heater 2. As described above, an amorphous silicon thin film having a small variation in the phosphorus impurity is formed.

【0035】以上に説明したように、本発明の骨子は反
応炉内での不純物ガスの流速を高めて薄膜を成膜し、薄
膜中の不純物のバラツキを低減するところにある。この
ようにする方法は、実施の形態で説明した不純物ガスを
キャリアガスに混入させて反応炉に導入する方法以外
に、反応ガスと不純物ガスとをまとめてキャリアガスに
混入させて反応炉に導入する方法であってもよいし、あ
るいは、反応ガスと不純物ガスとを反応炉に導入し別の
ガス導入管からキャリアガスを導入して、反応炉内で反
応ガスおよび不純物ガスをキャリアガスに混入させる方
法であってもよい。このような方法はこの他種々に考え
られるものであることに言及しておく。
As described above, the gist of the present invention resides in that a thin film is formed by increasing the flow rate of the impurity gas in the reaction furnace, and the dispersion of the impurities in the thin film is reduced. In this method, in addition to the method described in the embodiment in which the impurity gas is mixed into the carrier gas and introduced into the reaction furnace, the reaction gas and the impurity gas are mixed into the carrier gas and introduced into the reaction furnace. Or a method in which a reaction gas and an impurity gas are introduced into a reaction furnace, a carrier gas is introduced from another gas introduction pipe, and the reaction gas and the impurity gas are mixed into the carrier gas in the reaction furnace. It may be a method to make it. It should be noted that such a method can be variously considered.

【0036】また、本発明の実施の形態では、シリコン
薄膜にリン不純物をIn−Situドーピングをする場
合について説明されているが、本発明の効果は、この場
合に限定されない。この他、CVD法での高融点金属に
不純物を導入する場合あるいはシリコン酸化膜等の絶縁
膜に不純物を導入する場合でも本発明は同様に適用でき
るものである。
In the embodiment of the present invention, the case where the silicon thin film is doped with a phosphorus impurity by In-Situ is described, but the effect of the present invention is not limited to this case. In addition, the present invention can be similarly applied to a case where impurities are introduced into a high melting point metal by a CVD method or a case where impurities are introduced into an insulating film such as a silicon oxide film.

【0037】[0037]

【発明の効果】以上に説明したように、本発明の半導体
装置の製造方法は、半導体基板上に化学気相成長法で不
純物ドープの薄膜を成膜する場合に、不純物をドープす
るための不純物ガスをキャリアガスに混入して成膜の反
応炉に導入する。あるいは、成膜用の反応ガスと不純物
ガスとをキャリアガスに混入して導入する。ここで、反
応炉内の被成膜基板であるウェーハの搭載されるボート
位置の端から端迄の間で、キャリアガスに混入する不純
物ガスが熱分解しないように上記のキャリアガスの流速
が高く設定される。そして、このような薄膜としてリン
不純物を含有するポリシリコン薄膜あるいは非晶質シリ
コン薄膜が成膜される。
As described above, the method of manufacturing a semiconductor device according to the present invention provides a method of forming an impurity-doped thin film on a semiconductor substrate by chemical vapor deposition. The gas is mixed with the carrier gas and introduced into the reactor for film formation. Alternatively, a reaction gas for film formation and an impurity gas are mixed with a carrier gas and introduced. Here, the flow rate of the carrier gas is high so that the impurity gas mixed into the carrier gas is not thermally decomposed between the end of the boat position where the wafer, which is the substrate on which the film is to be formed, is loaded in the reaction furnace. Is set. Then, a polysilicon thin film or an amorphous silicon thin film containing a phosphorus impurity is formed as such a thin film.

【0038】先述したように本発明の成膜方法では、リ
ン不純物のボート内でのバラツキが大幅に低減するよう
になる。
As described above, in the film forming method of the present invention, the dispersion of the phosphorus impurities in the boat is greatly reduced.

【0039】そして、従来の技術で説明したような、反
応炉の炉芯管あるいは不純物ガス導入管の管壁に堆積し
たシリコン薄膜が剥がれやすくゴミの発生源となるよう
なことも大幅に低減するようになる。
The silicon thin film deposited on the furnace core tube of the reaction furnace or the tube wall of the impurity gas introduction tube as described in the prior art is also greatly reduced from being easily peeled off and becoming a source of dust. Become like

【0040】このようにして、本発明は、半導体装置に
必要な薄膜成膜の均一性を大幅に向上させ、半導体装置
の高集積化あるいは高速化をさらに促進するようにな
る。
As described above, the present invention greatly improves the uniformity of thin film formation required for a semiconductor device, and further promotes high integration or high speed of the semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を説明するための減圧CVD装置の断面
図である。
FIG. 1 is a sectional view of a low pressure CVD apparatus for explaining the present invention.

【図2】本発明の実施の形態での成膜条件を説明するた
めのグラフである。
FIG. 2 is a graph for explaining film forming conditions according to the embodiment of the present invention.

【図3】本発明の実施の形態での効果を説明するための
グラフである。
FIG. 3 is a graph for explaining effects of the embodiment of the present invention.

【図4】従来の技術を説明するための減圧CVD装置の
断面図である。
FIG. 4 is a cross-sectional view of a low pressure CVD apparatus for explaining a conventional technique.

【図5】従来の技術の課題を説明するためのグラフであ
る。
FIG. 5 is a graph for explaining a problem of the related art.

【符号の説明】[Explanation of symbols]

1,11 炉芯管 2,12 ヒータ 3,13 ウェーハ 4,14 ボート 5,15 ポンプ 6,16 ハッチ 7,17 反応ガス導入管 8,18,19 不純物ガス導入管 9,20 炉芯管内管 1,11 Furnace core tube 2,12 Heater 3,13 Wafer 4,14 Boat 5,15 Pump 6,16 Hatch 7,17 Reaction gas introduction tube 8,18,19 Impurity gas introduction tube 9,20 Furnace inner tube

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に化学気相成長法で不純物
を含有する薄膜を成膜する方法であって、前記薄膜に所
定の不純物をドープするための不純物ガスをキャリアガ
スに混入して前記薄膜成膜の反応炉に導入する際に、
記反応炉内の被成膜基板であるウェーハの搭載されるボ
ート位置の端から端迄の間で、前記キャリアガスに混入
した不純物ガスが熱分解しないように前記キャリアガス
の流速設定ることを特徴とする半導体装置の製造方
法。
An impurity is formed on a semiconductor substrate by chemical vapor deposition.
A method for forming a thin film containing
Impurity gas for doping certain impurities
Mixed with the carrier gas between the ends of the boat where the wafers, which are the substrates to be formed in the reaction furnace, are mounted.
Method of manufacturing a semi-conductor device that impurity gas to said that you set the flow rate of the carrier gas so as not to thermally decompose.
【請求項2】 前記不純物ガスがホスフィンガスであ
り、前記反応炉にシランガスあるいはジクロールシラン
ガスが導入されてポリシリコン薄膜が成膜されることを
特徴とする請求項1記載の半導体装置の製造方法。
Wherein said impurity gas is phosphine gas, the production of the reactor according to claim 1 Symbol mounting of the semiconductor device is introduced silane gas or dichlorosilane gas polysilicon thin film is characterized in that it is deposited in the Method.
【請求項3】 前記不純物ガスがホスフィンガスであ
り、前記反応炉にシランガスが導入されて非晶質シリコ
ン薄膜が成膜されることを特徴とする請求項1記載の半
導体装置の製造方法。
Wherein the impurity gas is phosphine gas, a method of manufacturing a semiconductor device according to claim 1 Symbol placing the silane gas is introduced into the reactor in the amorphous silicon thin film is characterized in that it is deposited.
【請求項4】 前記不純物ガスがホスフィンガスであ
り、前記反応炉にジシランガスが導入されてポリシリコ
ン薄膜あるいは非晶質シリコン薄膜が成膜されることを
特徴とする請求項1記載の半導体装置の製造方法。
Wherein a said impurity gas is phosphine gas, the reactor according to claim 1 Symbol mounting of the semiconductor device disilane gas polysilicon film or an amorphous silicon thin film is introduced, characterized in that it is deposited in the Manufacturing method.
JP9212059A 1997-08-06 1997-08-06 Method for manufacturing semiconductor device Expired - Fee Related JP3068522B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9212059A JP3068522B2 (en) 1997-08-06 1997-08-06 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9212059A JP3068522B2 (en) 1997-08-06 1997-08-06 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH1154439A JPH1154439A (en) 1999-02-26
JP3068522B2 true JP3068522B2 (en) 2000-07-24

Family

ID=16616194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9212059A Expired - Fee Related JP3068522B2 (en) 1997-08-06 1997-08-06 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3068522B2 (en)

Also Published As

Publication number Publication date
JPH1154439A (en) 1999-02-26

Similar Documents

Publication Publication Date Title
US7695563B2 (en) Pulsed deposition process for tungsten nucleation
TWI394858B (en) Method of depositing tungsten film with reduced resistivity and improved surface morphology
US7790556B2 (en) Integration of high k gate dielectric
US11158501B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
US20030215570A1 (en) Deposition of silicon nitride
WO2006078354A2 (en) Micro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor
JP2685028B2 (en) Method for manufacturing semiconductor device
US20020192396A1 (en) Method of titanium/titanium nitride integration
WO2005034222A1 (en) Method for depositing metal layers using sequential flow deposition
JP2001110747A (en) Method of manufacturing semiconductor device
KR100447031B1 (en) Method of forming tungsten silicide film
KR20200011495A (en) Method for manufacturing semiconductor device, substrate processing apparatus and program
JP3189771B2 (en) Method for manufacturing semiconductor device
JP3068522B2 (en) Method for manufacturing semiconductor device
JP4125443B2 (en) Method and apparatus for removing particulate contaminants in tungsten silicide deposition processes
US20100203243A1 (en) Method for forming a polysilicon film
JP3068516B2 (en) Method for manufacturing semiconductor device
US20230340661A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma
JP2002343792A (en) Film forming method and device thereof
US20210013038A1 (en) Methods of Forming Tungsten Pillars
KR100219048B1 (en) Method of forming a polysilicon film of semiconductor device
WO2007035041A1 (en) Method of and apparatus for fabricating thermal oxide film using single chamber-type cvd apparatus
JP2007234891A (en) Substrate processor
JP2022087143A (en) Substrate processing method, semiconductor device manufacturing method, substrate processing device, and program

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000418

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees