JP3065671B2 - Logic circuit design support equipment - Google Patents

Logic circuit design support equipment

Info

Publication number
JP3065671B2
JP3065671B2 JP3002159A JP215991A JP3065671B2 JP 3065671 B2 JP3065671 B2 JP 3065671B2 JP 3002159 A JP3002159 A JP 3002159A JP 215991 A JP215991 A JP 215991A JP 3065671 B2 JP3065671 B2 JP 3065671B2
Authority
JP
Japan
Prior art keywords
circuit
logic circuit
circuit element
logic
unnecessary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3002159A
Other languages
Japanese (ja)
Other versions
JPH04363766A (en
Inventor
洋重 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3002159A priority Critical patent/JP3065671B2/en
Publication of JPH04363766A publication Critical patent/JPH04363766A/en
Application granted granted Critical
Publication of JP3065671B2 publication Critical patent/JP3065671B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[発明の目的][Object of the Invention]

【0002】[0002]

【産業上の利用分野】本発明は、論理回路の回路規模を
削減する論理回路設計支援装置に関し、特に、回路要素
の必要、不要の判定を正確に行なって、より小さい回路
規模を実現する論理回路設計支援装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a logic circuit design support apparatus for reducing the circuit scale of a logic circuit, and more particularly to a logic circuit for accurately determining the necessity or unnecessary of circuit elements and realizing a smaller circuit scale. The present invention relates to a circuit design support device.

【0003】[0003]

【従来の技術】論理回路の設計において、論理回路の中
に、回路要素の出力がどこにも接続されておらず、その
出力信号がどこにも伝搬しないような回路要素が含まれ
る場合がある。この様な回路要素は、論理回路設計支援
装置を用いて、階層設計や回路ライブラリを利用して設
計を行なう時などによく現われる。
2. Description of the Related Art In the design of a logic circuit, there is a case where an output of a circuit element is not connected anywhere and a circuit element whose output signal does not propagate anywhere is included in the logic circuit. Such a circuit element often appears when a logical circuit design support apparatus is used to perform a hierarchical design or a design using a circuit library.

【0004】図3は4ビットの入力データA(0−3)
をインクリメントしてデータB(0−3)及びキャリー
Cを出力する4ビットインクリメンタの論理回路図を示
しており、回路ライブラリに登録されているとする。例
えば、この図3の論理回路を利用して、キャリー出力を
用いない4ビットインクリメンタをある回路に組み込む
場合、回路要素31(2入力AND回路)の出力はどこ
にも接続されず、従って、回路要素31は論理回路とし
ては在っても無くてもよく、論理回路として不要な回路
要素となる。
FIG. 3 shows 4-bit input data A (0-3).
Is incremented by 1 to output a data B (0-3) and a carry C, and a logic circuit diagram of a 4-bit incrementer, which is assumed to be registered in a circuit library. For example, when using the logic circuit of FIG. 3 to incorporate a 4-bit incrementer that does not use a carry output into a certain circuit, the output of the circuit element 31 (two-input AND circuit) is not connected anywhere, and therefore, the circuit The element 31 may or may not exist as a logic circuit, and is an unnecessary circuit element as a logic circuit.

【0005】一般的に、論理回路は実現する上でその規
模が小さければ小さいほど良いとされている。従って、
この様な不要な回路要素が在った場合には、設計段階で
これら不要な回路要素を削除して、その回路を実現する
場合が多い。
In general, it is considered that the smaller the size of a logic circuit is, the better it is realized. Therefore,
When there is such an unnecessary circuit element, the unnecessary circuit element is often deleted at the design stage to realize the circuit.

【0006】この不要な回路要素を削除するために従来
用いられてきた手法としては、図4に示す手順で不要な
回路を削除する手法がある。先ずステップS41で回路
データが読み込まれると、ステップS42で論理回路の
中から出力がどこにも接続されていない回路要素を探索
し、その回路要素を論理回路から削除する。次にステッ
プS43で、回路要素が削除されたことにより、新たに
出力がどこにも接続されていない回路要素が生じたかど
うかを判断し、もし在ればステップS42に戻り、その
回路要素を削除する。このように出力がどこにも接続さ
れていない回路要素が無くなるまでステップS42の処
理が続けられ、最後にステップS44で回路データを出
力する。
As a method conventionally used to delete the unnecessary circuit element, there is a method of deleting the unnecessary circuit by a procedure shown in FIG. First, when circuit data is read in step S41, a circuit element whose output is not connected to any part is searched for in the logic circuit in step S42, and the circuit element is deleted from the logic circuit. Next, in step S43, it is determined whether or not a new circuit element whose output is not connected to anything has newly occurred due to the deletion of the circuit element. If there is, the process returns to step S42 to delete the circuit element. . As described above, the processing in step S42 is continued until there is no circuit element whose output is not connected to any part. Finally, in step S44, circuit data is output.

【0007】しかしながら、この従来の手法では論理回
路の中の不要な回路要素を全て削除できるわけではな
く、ある種のものは取り除くことができない。例えば、
ある回路要素の出力がそれ自身の入力のみに接続されて
他にはどこにも接続されていない場合、この回路要素は
存在してもしなくても論理回路としては等価であること
は明らかである。しかし、この様な回路要素、即ちルー
プを形成しているような回路要素は、従来の手法では不
要な回路要素と認識できないために、実際には不要にも
かかわらず削除することができない。図5に、ループを
形成しているために、不要な回路要素ではあるが従来の
手法では不要な回路要素と認識できない回路要素を含む
論理回路の例を示す。同図において、F/F54の出力
端子Qから出力される信号は、3入力NAND回路52
の入力に供給されており、3入力NAND回路52の出
力はF/F54の入力端子Dに供給されてループを形成
しており、F/F54の出力端子Qは3入力NAND回
路52以外には接続されていない。従って、3入力NA
ND回路52及びF/F54は不要な回路要素である。
However, in this conventional method, not all unnecessary circuit elements in a logic circuit cannot be deleted, and certain types cannot be removed. For example,
If the output of one circuit element is connected only to its own input and not to the other, it is clear that this circuit element is equivalent to a logic circuit whether or not it is present. However, such a circuit element, that is, a circuit element that forms a loop cannot be recognized as an unnecessary circuit element by the conventional method, and therefore cannot be deleted even though it is actually unnecessary. FIG. 5 shows an example of a logic circuit including circuit elements which are unnecessary circuit elements due to the formation of a loop but cannot be recognized as unnecessary circuit elements by the conventional method. In the figure, a signal output from an output terminal Q of the F / F 54 is a three-input NAND circuit 52.
The output of the three-input NAND circuit 52 is supplied to the input terminal D of the F / F 54 to form a loop, and the output terminal Q of the F / F 54 is Not connected. Therefore, three-input NA
The ND circuit 52 and the F / F 54 are unnecessary circuit elements.

【0008】また、論理的には不要であるが、実際の回
路としては必要であるような回路要素が存在する。例え
ばタイミングの調整をするための負荷として使用されて
いる、負荷のバランスを取るための回路要素である。こ
の様な回路要素は、従来の手法では、必要な回路要素で
あるにもかかわらず削除されてしまう。或いは、この様
な回路要素を残そうとすると不要な回路要素を削除する
ことができないことになる。
In addition, there are circuit elements which are not necessary logically, but are necessary as an actual circuit. For example, it is a circuit element used to balance the load, which is used as a load for adjusting the timing. In the conventional method, such a circuit element is deleted even though it is a necessary circuit element. Alternatively, if such a circuit element is to be left, an unnecessary circuit element cannot be deleted.

【0009】[0009]

【発明が解決しようとする課題】以上の様に、従来の論
理回路設計支援装置では、出力がどこにも接続されてい
ない回路要素を不要な回路要素と認識して削除を行なっ
ていたため、ループを形成している不要な回路要素等は
削除できない、またタイミング調整等で実際に必要な回
路要素を論理的に不要な回路要素として削除してしまう
という欠点があった。
As described above, in the conventional logic circuit design support apparatus, a circuit element whose output is not connected to any part is recognized as an unnecessary circuit element and is deleted, so that a loop is formed. Unnecessary circuit elements and the like that have been formed cannot be deleted, and circuit elements that are actually required due to timing adjustment and the like are deleted as logically unnecessary circuit elements.

【0010】本発明は、上記問題点を解決するもので、
その目的は、回路要素の必要、不要の判定を正確に行な
って、より小さい回路規模を実現する論理回路設計支援
装置を提供することである。
The present invention solves the above problems,
It is an object of the present invention to provide a logic circuit design support device that accurately determines whether circuit elements are necessary or unnecessary and realizes a smaller circuit scale.

【0011】[発明の構成][Structure of the Invention]

【0012】[0012]

【課題を解決するための手段】前記課題を解決するため
に、本発明の特徴は、論理回路内の不要な回路要素を削
除してより小さい回路規模の論理回路を設計する論理回
路設計支援装置において、図1に示す如く、回路要素を
指定する指定手段1と、論理回路内の全ての回路要素に
ついて該回路要素の出力から論理回路の外部出力端子へ
の信号伝搬経路或いは前記指定手段1で指定された回路
要素の入力への信号伝搬経路が存在するかどうかを検出
する検出手段3と、前記検出手段3で何れの前記信号伝
搬経路も存在しないと判断された回路素子を削除する削
除手段5とを具備することである。
SUMMARY OF THE INVENTION In order to solve the above problems, a feature of the present invention is to provide a logic circuit design support apparatus for designing a logic circuit of a smaller circuit scale by deleting unnecessary circuit elements in the logic circuit. As shown in FIG. 1, a designation means 1 for designating a circuit element, and a signal propagation path from an output of the circuit element to an external output terminal of the logic circuit or the designation means 1 for all circuit elements in a logic circuit. Detecting means 3 for detecting whether there is a signal propagation path to the input of the designated circuit element, and deleting means for deleting a circuit element which has been determined by the detecting means 3 to have no signal propagation path 5 is provided.

【0013】[0013]

【作用】本発明の論理回路設計支援装置では、指定手段
1で残しておきたい回路要素を指定し、検出手段3で論
理回路内の全ての回路要素について該回路要素の出力か
ら論理回路の外部出力端子への信号伝搬経路或いは前記
指定手段1で指定された回路要素の入力への信号伝搬経
路が存在するかどうかを検出して、前記検出手段3で何
れの前記信号伝搬経路も存在しないと判断された回路素
子を削除手段5で削除する。
In the logic circuit design support apparatus of the present invention, the designating means 1 designates a circuit element to be left, and the detecting means 3 outputs all circuit elements in the logic circuit from the output of the circuit element to the outside of the logic circuit. It is detected whether there is a signal propagation path to an output terminal or a signal propagation path to an input of a circuit element specified by the specifying means 1, and if the detecting means 3 does not have any of the signal transmitting paths, The determined circuit element is deleted by the deletion means 5.

【0014】従って、出力がどこにも接続されていない
回路要素については、明らかに該回路要素から論理回路
の外部出力端子への信号伝搬経路は存在しないので削除
されることになり、また、ループを形成している回路要
素についても、論理回路の外部出力端子への信号伝搬経
路が存在しない回路要素は削除されることになる。更
に、論理的には不要でも負荷バランス等のために残して
おきたい回路要素については、予め、指定手段1で指定
しておくことにより、削除対象から外すことができる。
Therefore, a circuit element whose output is not connected to any part is deleted because there is no signal propagation path from the circuit element to the external output terminal of the logic circuit. Regarding the formed circuit element, the circuit element having no signal propagation path to the external output terminal of the logic circuit is deleted. Furthermore, circuit elements that are logically unnecessary but are to be retained for load balancing or the like can be excluded from deletion by specifying them in advance by the specifying unit 1.

【0015】[0015]

【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0016】図2に本発明の実施例を示す。同図は本発
明に係る論理回路設計支援装置の回路規模削減処理のフ
ローチャートを示したものである。尚、本実施例の論理
回路設計支援装置は、LSI等の論理装置の論理設計を
支援するアプリケーションプログラムとして計算機上に
実現されるものである。
FIG. 2 shows an embodiment of the present invention. This figure shows a flowchart of a circuit scale reduction process of the logic circuit design support device according to the present invention. Note that the logic circuit design support apparatus of the present embodiment is realized on a computer as an application program for supporting the logic design of a logic device such as an LSI.

【0017】先ずステップS21で回路データを読み込
み、次にステップS22で論理回路内の回路要素の中で
出力が論理回路の外部出力端子に接続されている回路要
素の集合Sを求める。更に、ステップS23及びS24
で、集合Sに含まれる回路要素の入力に出力する全ての
回路要素を集合Sに追加する。この処理を新たに集合S
に追加する回路要素がなくなるまで繰り返す。最終的
に、集合Sは論理回路の中で論理的に必要な回路要素の
集合となり、集合Sに含まれていない回路要素は論理的
に不要な回路要素となる。従って、ステップS25で集
合Sに含まれていない全ての回路要素を論理回路から削
除し、最後にステップS26で回路データを出力する。
First, in step S21, circuit data is read, and then, in step S22, a set S of circuit elements whose outputs are connected to external output terminals of the logic circuit among circuit elements in the logic circuit is obtained. Further, steps S23 and S24
Then, all the circuit elements output to the input of the circuit elements included in the set S are added to the set S. This process is called a new set S
Repeat until there are no more circuit elements to add. Eventually, the set S becomes a set of logically necessary circuit elements in the logic circuit, and circuit elements not included in the set S become logically unnecessary circuit elements. Therefore, in step S25, all circuit elements not included in the set S are deleted from the logic circuit, and finally, in step S26, circuit data is output.

【0018】論理的には不要であるが、実際の回路では
残しておきたい回路要素がある場合の処理は、図2にお
いて、ステップS22の「外部出力端子」を「外部出力
端子及び残しておきたい回路要素の入力」に置き換えて
処理すればよく、簡単な拡張だけで実現できる。
In the case where there is a circuit element which is not logically necessary but which should be kept in an actual circuit, in FIG. 2, "external output terminal" in step S22 is replaced with "external output terminal and What is necessary is just to replace the input with the input of the desired circuit element, and the processing can be realized only by simple extension.

【0019】尚、論理回路は、AND回路やOR回路等
の所謂ゲートレベルで表されているものだけでなく、ト
ランジスタ等を用いたスイッチレベルで表されていても
よい。また、レジスタ間のデータ転送を基本にした所謂
レジスタトランスファレベルで表されているものでも同
様に処理できる。
The logic circuit may be represented not only at a so-called gate level such as an AND circuit or an OR circuit, but also at a switch level using a transistor or the like. Further, the same processing can be performed even when the data is represented by a so-called register transfer level based on data transfer between registers.

【0020】[0020]

【発明の効果】以上の様に本発明によれば、検出手段で
論理回路内の全ての回路要素について該回路要素の出力
から論理回路の外部出力端子への信号伝搬経路が存在す
るかどうかを検出して、検出手段で信号伝搬経路が存在
しないと判断された回路素子を削除手段で削除すること
としたので、ループを形成している回路要素について
も、論理回路の外部出力端子への信号伝搬経路が存在し
ない回路要素は削除されることになり、論理的に必要、
不要の判定が正確に行なわれ、論理的に同一の機能の回
路をより回路規模の小さい回路として実現し得る論理回
路設計支援装置を提供することができる。
As described above, according to the present invention, the detection means determines whether or not there is a signal propagation path from the output of the circuit element to the external output terminal of the logic circuit for all circuit elements in the logic circuit. The circuit element that has been detected and the detection means determines that the signal propagation path does not exist is deleted by the deletion means, so that the circuit element forming the loop also receives the signal to the external output terminal of the logic circuit. Circuit elements that do not have a propagation path will be deleted, logically necessary,
It is possible to provide a logic circuit design support apparatus that can accurately determine unnecessary and realize circuits having the same logical function as smaller circuits.

【0021】また、指定手段で残しておきたい回路要素
を指定し、検出手段で論理回路内の全ての回路要素につ
いて該回路要素の出力から論理回路の外部出力端子への
信号伝搬経路或いは指定手段で指定された回路要素の入
力への信号伝搬経路が存在するかどうかを検出して、検
出手段で何れの信号伝搬経路も存在しないと判断された
回路素子を削除手段で削除することとしたので、論理的
には不要でも負荷バランス等のために残しておきたい回
路要素を削除対象から外すことができ、より柔軟に回路
規模削減機能を実現し得る論理回路設計支援装置を提供
することができる。
The designating means designates a circuit element to be retained, and the detecting means designates a signal propagation path from an output of the circuit element to an external output terminal of the logic circuit or a designating means for all circuit elements in the logic circuit. Since it is determined whether or not there is a signal propagation path to the input of the circuit element specified in the above, the circuit element which is determined by the detection means to have no signal propagation path is deleted by the deletion means. In addition, it is possible to provide a logic circuit design support apparatus that can remove a circuit element that is logically unnecessary but is to be retained for load balancing or the like from a deletion target, and that can more flexibly realize a circuit scale reduction function. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】クレーム対応図[Fig. 1] Claim correspondence diagram

【図2】本発明に係る論理回路設計支援装置の回路規模
削減処理のフローチャート
FIG. 2 is a flowchart of a circuit scale reduction process of the logic circuit design support device according to the present invention;

【図3】4ビットインクリメンタの論理回路図(不要な
回路要素を含む論理回路の第1の例)
FIG. 3 is a logic circuit diagram of a 4-bit incrementer (first example of a logic circuit including unnecessary circuit elements)

【図4】従来の論理回路設計支援装置の回路規模削減処
理のフローチャート
FIG. 4 is a flowchart of a circuit size reduction process of a conventional logic circuit design support apparatus.

【図5】ループを含む論理回路図(不要な回路要素を含
む論理回路の第2の例)である。
FIG. 5 is a logic circuit diagram including a loop (a second example of a logic circuit including unnecessary circuit elements).

【符号の説明】[Explanation of symbols]

1 指定手段 3 検出手段 5 削除手段 31、52、54 不要な回路素子 1 Designating means 3 Detecting means 5 Deleting means 31, 52, 54 Unnecessary circuit elements

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 論理回路内の不要な回路要素を削除して
より小さい回路規模の論理回路を設計する論理回路設計
支援装置において、回路要素を指定する指定手段と、論
理回路内の全ての回路要素について該回路要素の出力か
ら論理回路の外部出力端子への信号伝搬経路或いは前記
指定手段で指定された回路要素の入力への信号伝搬経路
が存在するかどうかを検出する検出手段と、前記検出手
段で何れの前記信号伝搬経路も存在しないと判断された
回路素子を削除する削除手段とを有することを特徴とす
る論理回路設計支援装置。
1. A logic circuit design support apparatus for designing a logic circuit having a smaller circuit scale by deleting unnecessary circuit elements in a logic circuit, a designating means for designating a circuit element, and all circuits in the logic circuit Detecting means for detecting whether a signal propagation path from the output of the circuit element to the external output terminal of the logic circuit or the input of the circuit element specified by the specifying means exists for the element; And a deletion unit for deleting a circuit element determined to have no signal propagation path by the means.
JP3002159A 1991-01-11 1991-01-11 Logic circuit design support equipment Expired - Lifetime JP3065671B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3002159A JP3065671B2 (en) 1991-01-11 1991-01-11 Logic circuit design support equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3002159A JP3065671B2 (en) 1991-01-11 1991-01-11 Logic circuit design support equipment

Publications (2)

Publication Number Publication Date
JPH04363766A JPH04363766A (en) 1992-12-16
JP3065671B2 true JP3065671B2 (en) 2000-07-17

Family

ID=11521578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3002159A Expired - Lifetime JP3065671B2 (en) 1991-01-11 1991-01-11 Logic circuit design support equipment

Country Status (1)

Country Link
JP (1) JP3065671B2 (en)

Also Published As

Publication number Publication date
JPH04363766A (en) 1992-12-16

Similar Documents

Publication Publication Date Title
US6115808A (en) Method and apparatus for performing predicate hazard detection
JPH05216624A (en) Arithmetic unit
US4584642A (en) Logic simulation apparatus
JPS59154055A (en) Method for arranging element on logic circuit substrate
JP3065671B2 (en) Logic circuit design support equipment
JPS607812B2 (en) Data buffering device
US7028273B2 (en) Delay optimization designing system and delay optimization designing method for a logic circuit and control program
JPS635444A (en) Microprocessor
WO2023071651A1 (en) Circuit adjustment method and apparatus, and electronic device, storage medium and circuit
US20150145580A1 (en) Apparatus for controlling semiconductor chip characteristics
US5796622A (en) Apparatus for logical simulation and method for producing logical circuit data
JP2924464B2 (en) Logic synthesis method
JPH04148376A (en) Hierarchical arrangement processing system for printed circuit
JPH02117205A (en) Scan latch circuit
JPH07271553A (en) Memory control method for fifo memory device
JPH0683905A (en) Equivalent signal detection system
JP2810584B2 (en) Serial data transfer circuit
JPH04337869A (en) Logical simulation device
JP2694402B2 (en) Timer circuit
JP2528219B2 (en) Status register device
KR100217384B1 (en) Method and apparatus of interrupt control
JPH0368412B2 (en)
JPH05128191A (en) Logic simulation system
JPH08329125A (en) Automatic circuit synthesizing system
JPH06132788A (en) Flip-flop circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11