JP3063840B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3063840B2
JP3063840B2 JP9317892A JP31789297A JP3063840B2 JP 3063840 B2 JP3063840 B2 JP 3063840B2 JP 9317892 A JP9317892 A JP 9317892A JP 31789297 A JP31789297 A JP 31789297A JP 3063840 B2 JP3063840 B2 JP 3063840B2
Authority
JP
Japan
Prior art keywords
semiconductor device
silicon nitride
film
nitride film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9317892A
Other languages
Japanese (ja)
Other versions
JPH11150110A (en
Inventor
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9317892A priority Critical patent/JP3063840B2/en
Publication of JPH11150110A publication Critical patent/JPH11150110A/en
Application granted granted Critical
Publication of JP3063840B2 publication Critical patent/JP3063840B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、ホットキヤリア耐性の改善
に関する。
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to improvement of hot carrier resistance.

【0002】[0002]

【従来の技術】一般に、半導体装置の製造方法において
は、BPSG膜に800℃以上のアニールを施すことが
多い。
2. Description of the Related Art Generally, in a method of manufacturing a semiconductor device, a BPSG film is often annealed at 800 ° C. or higher.

【0003】ところが、最近、BPSG膜下に形成され
る膜、例えば、トランジスタの構成要素の材料として、
耐熱性のないものが採用されつつある。チタンサリサイ
ドなどは、耐熱性が低い材料の例である。半導体装置に
おける耐熱性が低い材料に過剰な熱が加わると、この材
料から成る膜の電気抵抗値が著しく上昇し、半導体装置
として、要求される本来の性能が発揮されない。
However, recently, as a film formed under the BPSG film, for example, as a material of a component of a transistor,
Those without heat resistance are being adopted. Titanium salicide and the like are examples of a material having low heat resistance. When excessive heat is applied to a material having low heat resistance in a semiconductor device, the electrical resistance of a film made of this material increases significantly, and the essential performance required of the semiconductor device is not exhibited.

【0004】これに対し、チタンサリサイドから成る膜
を護るためにBPSG膜に低温のアニールを行うと、B
PSG膜中のドープによってこの膜中に含まれた水がア
ニール中に蒸発せずに、完成した半導体装置中にも残留
する。そして、完成した半導体装置を使用中に、残留し
た水はトランジスタにまで拡散する。この結果、半導体
装置におけるホットキヤリア耐性が劣化する。
On the other hand, when the BPSG film is annealed at a low temperature to protect the film made of titanium salicide,
Due to the doping in the PSG film, the water contained in this film does not evaporate during annealing but remains in the completed semiconductor device. Then, while using the completed semiconductor device, the remaining water diffuses to the transistor. As a result, the hot carrier resistance of the semiconductor device deteriorates.

【0005】これに対し、BPSG膜を用いずに、平行
平板のプラズマCVD法によってシリコン酸化膜を形成
する技術がある。この技術においては、水を含むBPS
G膜を用いないがために、低温のアニールを実行するこ
とができる。しかし、シリコン酸化膜をSiH4 ガスお
よびN2 Oガスで形成するため、完成した半導体装置の
シリコン酸化膜中に水素が残留する。そして、完成した
半導体装置を使用中に、残留した水素はトランジスタに
まで拡散する。この結果、半導体装置におけるホットキ
ヤリア耐性が劣化する。
On the other hand, there is a technique of forming a silicon oxide film by a parallel plate plasma CVD method without using a BPSG film. In this technology, BPS containing water
Since the G film is not used, low-temperature annealing can be performed. However, since the silicon oxide film is formed with the SiH 4 gas and the N 2 O gas, hydrogen remains in the silicon oxide film of the completed semiconductor device. Then, during use of the completed semiconductor device, the remaining hydrogen diffuses to the transistor. As a result, the hot carrier resistance of the semiconductor device deteriorates.

【0006】また、優れたホットキャリア耐性を実現す
るためにトランジスタに拡散しようとする水やリンなど
の不純物を遮断できる構造の半導体装置が、特公平5−
16186号公報にて開示されている。この半導体装置
の製造工程では、BPSG膜を形成する前に、減圧CV
D法によってシリコン窒化膜を形成する。この半導体装
置はBPSG膜を有しているものの、BPSG膜中に水
が残留しても構わないため、製造工程において800℃
以上のアニールを実行する必要はない。
Further, a semiconductor device having a structure capable of blocking impurities such as water and phosphorus which is going to diffuse into a transistor in order to realize excellent hot carrier resistance is disclosed in Japanese Patent Publication No.
No. 16186 discloses this. In the manufacturing process of this semiconductor device, the decompression CV
A silicon nitride film is formed by Method D. Although this semiconductor device has a BPSG film, water may remain in the BPSG film.
It is not necessary to perform the above annealing.

【0007】図4を参照して、この公報に類似の半導体
装置は、次のように製造される。
Referring to FIG. 4, a semiconductor device similar to this publication is manufactured as follows.

【0008】半導体基板上401上に、ゲート酸化膜4
02を介してDOPOSゲート電極403を形成する。
半導体基板401のDOPOSゲート電極403の両脇
に、拡散層404を形成する。さらに、拡散層404と
DOPOSゲート電極403の上部にそれぞれ、チタン
サリサイド層405を形成する。また、ゲート酸化膜4
02およびDOPOSゲート電極403の側面に、サイ
ドウォール酸化膜406を形成する。
A gate oxide film 4 is formed on a semiconductor substrate 401.
02, a DOPOS gate electrode 403 is formed.
A diffusion layer 404 is formed on both sides of the DOPOS gate electrode 403 of the semiconductor substrate 401. Further, a titanium salicide layer 405 is formed on the diffusion layer 404 and the DOPOS gate electrode 403, respectively. Also, the gate oxide film 4
02 and a side wall oxide film 406 is formed on the side surface of the DOPOS gate electrode 403.

【0009】このような構造の上に、常圧CVD法(成
膜温度約400℃)によって、常圧シリコン酸化膜40
7を約1000オングストローム形成する。さらに、常
圧シリコン酸化膜407の上に、減圧CVD法(成膜温
度約700℃)によって、ジクロルシランとNH3 から
成る減圧シリコン窒化膜408を1000オングストロ
ーム形成する。次に、減圧シリコン窒化膜408の上
に、常圧CVD法(成膜温度約500℃)によって、オ
ゾン−TEOS−BPSG膜409を約7000オング
ストローム形成する。この後に、平坦化のためにリフロ
ーを行う。以上のようにして、図4に示す半導体装置が
製造された。
On this structure, a normal-pressure silicon oxide film 40 is formed by a normal-pressure CVD method (film formation temperature: about 400 ° C.).
7 is formed to about 1000 angstroms. Further, a low-pressure silicon nitride film 408 made of dichlorosilane and NH 3 is formed on the normal-pressure silicon oxide film 407 by low-pressure CVD (film formation temperature: about 700 ° C.) to a thickness of 1000 Å. Next, an ozone-TEOS-BPSG film 409 is formed on the reduced-pressure silicon nitride film 408 by a normal pressure CVD method (at a deposition temperature of about 500 ° C.) at about 7000 Å. Thereafter, reflow is performed for flattening. As described above, the semiconductor device shown in FIG. 4 was manufactured.

【0010】[0010]

【発明が解決しようとする課題】上記公報に開示された
技術によれば、BPSG膜中に水が残留しても構わない
ため、BPSG膜に対するアニール温度は800℃以下
でよい。しかし、シリコン窒化膜の形成時に、650℃
以上の加熱処理を施す必要はある。この理由は、減圧C
VD法によってシリコン窒化膜を形成するために用いる
ジクロルシランとNH3 ガスの組み合わせは650℃以
下では殆ど熱的反応が起こらないこと、即ち、650℃
以下ではシリコン窒化膜を形成することができないこと
である。因みに、このシリコン窒化膜の成膜レートは、
650℃時に、約3オングストローム/分である。
According to the technique disclosed in the above publication, since water may remain in the BPSG film, the annealing temperature for the BPSG film may be 800 ° C. or less. However, when forming the silicon nitride film, 650 ° C.
It is necessary to perform the above heat treatment. This is because the decompression C
The combination of dichlorosilane and NH 3 gas used for forming a silicon nitride film by the VD method hardly causes a thermal reaction below 650 ° C., that is, 650 ° C.
In the following, a silicon nitride film cannot be formed. Incidentally, the deposition rate of this silicon nitride film is:
At 650 ° C., it is about 3 Å / min.

【0011】650℃以上の加熱処理を施す必要がある
上記公報の技術では、結局、チタンサリサイド等の耐熱
性の低い材料から成る膜の電気抵抗値が上昇し、得られ
た半導体装置は、要求される性能を発揮できない。
In the technique disclosed in the above-mentioned publication which requires a heat treatment at 650 ° C. or higher, the electric resistance of a film made of a material having low heat resistance such as titanium salicide eventually increases, and the obtained semiconductor device has Performance cannot be demonstrated.

【0012】本発明の課題は、耐熱性が低い材料から成
る膜を有する構造であっても、膜の電気抵抗が低く、か
つホットキャリア耐性に優れた半導体装置およびその製
造方法を提供することである。
An object of the present invention is to provide a semiconductor device having a low electrical resistance and excellent hot carrier resistance even in a structure having a film made of a material having low heat resistance, and a method of manufacturing the same. is there.

【0013】[0013]

【課題を解決するための手段】本発明によれば、トラン
ジスタを持つ半導体基板と、前記半導体基板上に高密度
プラズマ化学気相成長によって形成されたシリコン窒化
膜と、前記シリコン窒化膜上に高密度ブラズマ化学気相
成長によって形成されたシリコン酸化膜とを有すること
を特徴とする半導体装置が得られる。
According to the present invention, there is provided a semiconductor substrate having a transistor, a silicon nitride film formed on the semiconductor substrate by high-density plasma chemical vapor deposition, and a high-density silicon nitride film formed on the silicon nitride film. And a silicon oxide film formed by density plasma chemical vapor deposition.

【0014】本発明によればまた、前記シリコン窒化膜
は、水素を含まないシリコン化合物および窒素を含む前
記半導体装置が得られる。
According to the present invention, there is also provided the semiconductor device wherein the silicon nitride film contains a silicon compound not containing hydrogen and nitrogen.

【0015】本発明によればさらに、前記水素を含まな
いシリコン化合物は、SiF4 、SiI4 、およびSi
Cl4 のうちから選択された少くとも1つを含む前記半
導体装置が得られる。
According to the present invention, the silicon compound containing no hydrogen may further comprise SiF 4 , SiI 4 , and Si
The semiconductor device includes at least one selected from Cl 4 .

【0016】本発明によればまた、前記トランジスタの
ゲート部、ソース部、およびドレイン部のうちの少くと
も一部は、チタン原子を含む前記半導体装置が得られ
る。
According to the present invention, there is also provided the semiconductor device, wherein at least a part of a gate portion, a source portion, and a drain portion of the transistor contains a titanium atom.

【0017】本発明によればさらに、トランジスタを持
つ半導体基板上に高密度プラズマ化学気相成長によって
シリコン窒化膜を形成する工程と、前記シリコン窒化膜
上に高密度ブラズマ化学気相成長によってシリコン酸化
膜を形成する工程とを有することを特徴とする半導体装
置の製造方法が得られる。
According to the present invention, there is further provided a step of forming a silicon nitride film on a semiconductor substrate having a transistor by high-density plasma chemical vapor deposition, and a step of forming a silicon oxide film on the silicon nitride film by high-density plasma chemical vapor deposition. And a step of forming a film.

【0018】本発明によればまた、前記シリコン窒化膜
は、水素を含まないシリコン化合物および窒素を含む前
記半導体装置の製造方法が得られる。
According to the present invention, the method for manufacturing a semiconductor device, wherein the silicon nitride film contains a silicon compound not containing hydrogen and nitrogen.

【0019】本発明によればさらに、前記水素を含まな
いシリコン化合物は、SiF4 、SiI4 、およびSi
Cl4 のうちから選択された少くとも1つを含む前記半
導体装置の製造方法が得られる。
According to the present invention, the silicon compound containing no hydrogen may further comprise SiF 4 , SiI 4 , and Si
A method for manufacturing the semiconductor device including at least one selected from Cl 4 is obtained.

【0020】本発明によればまた、前記トランジスタの
ゲート部、ソース部、およびドレイン部のうちの少くと
も一部は、チタン原子を含む前記半導体装置の製造方法
が得られる。
According to the present invention, there is also provided a method of manufacturing the semiconductor device, wherein at least a part of a gate portion, a source portion, and a drain portion of the transistor contains a titanium atom.

【0021】[0021]

【作用】本発明は、チタンサリサイド等の耐熱性が低い
材料から成る膜を持つトランジスタを有する半導体基板
上に、高密度ブラズマCVD法によってシリコン窒化膜
を形成し、さらにこの上に高密度プラズマCVD法によ
ってシリコン酸化膜を形成している。高密度プラズマC
VD法によれば、シリコン窒化膜やシリコン酸化膜を低
温で形成できる。即ち、製造中の半導体装置における耐
熱性が低い材料から成る膜が加熱されない。このため、
耐熱性が低い材料から成る膜の電気抵抗が上昇すること
がない。
According to the present invention, a silicon nitride film is formed on a semiconductor substrate having a transistor having a film made of a material having low heat resistance such as titanium salicide by a high-density plasma CVD method, and a high-density plasma CVD method is further formed thereon. The silicon oxide film is formed by the method. High density plasma C
According to the VD method, a silicon nitride film or a silicon oxide film can be formed at a low temperature. That is, a film made of a material having low heat resistance in a semiconductor device being manufactured is not heated. For this reason,
The electric resistance of a film made of a material having low heat resistance does not increase.

【0022】また、本発明によれば、ボロンやリンなど
のドープがないため、シリコン窒化膜やシリコン酸化膜
中には水が含まれないし、勿論残留することがない。こ
のため、残留した水がトランジスタへ拡散することに因
るホットキャリア耐性の劣化がない。
Further, according to the present invention, since there is no dope such as boron or phosphorus, water is not contained in the silicon nitride film or the silicon oxide film, and, of course, does not remain. Therefore, there is no deterioration in hot carrier resistance due to diffusion of remaining water into the transistor.

【0023】さらに、本発明によれば、シリコン窒化膜
を形成する時に、水素を含まないガスを使用できるた
め、シリコン窒化膜中には水素が含まれないし、勿論残
留することがない。このため、残留した水素がトランジ
スタへ拡散することに因るホットキャリア耐性の劣化が
ない。尚、シリコン窒化膜を形成する時に水素を含まな
いガスを使用できるのは、高密度プラズマCVD法によ
れば水素を含まないシリコン化合物をも分解できる程の
プラズマエネルギがかけられるからである。
Further, according to the present invention, when forming a silicon nitride film, a gas containing no hydrogen can be used, so that hydrogen is not contained in the silicon nitride film and, of course, does not remain. Therefore, there is no deterioration in hot carrier resistance due to diffusion of the remaining hydrogen into the transistor. The reason why a gas containing no hydrogen can be used when forming the silicon nitride film is that high-density plasma CVD is applied with enough plasma energy to decompose a silicon compound containing no hydrogen.

【0024】[0024]

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態による半導体装置を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.

【0025】図1を参照して、本発明の実施の形態によ
る半導体装置は、半導体基板101と、ゲート酸化膜1
02と、リンドープ多結晶シリコン膜であるDOPOS
ゲート電極103と、拡散層104と、チタンサリサイ
ド層105と、常圧CVD法による常圧シリコン酸化膜
107と、高密度プラズマCVD法による高密度シリコ
ン窒化膜108と、高密度プラズマCVD法による高密
度シリコン酸化膜109とを有している。高密度シリコ
ン酸化膜109上面は平坦化されており、この面上に
は、後工程にて、メタル配線層が形成される。
Referring to FIG. 1, a semiconductor device according to an embodiment of the present invention includes a semiconductor substrate 101 and a gate oxide film 1.
02 and DOPOS which is a phosphorus-doped polycrystalline silicon film
A gate electrode 103, a diffusion layer 104, a titanium salicide layer 105, a normal-pressure silicon oxide film 107 by normal-pressure CVD, a high-density silicon nitride film 108 by high-density plasma CVD, and a high-pressure silicon nitride film 108 by high-density plasma CVD. Density silicon oxide film 109. The upper surface of the high-density silicon oxide film 109 is flattened, and a metal wiring layer is formed on this surface in a later step.

【0026】詳しくいえば、半導体基板101上には、
ゲート酸化膜102が形成されている。ゲート酸化膜1
02上に形成されたDOPOSゲート電極103が形成
されている。半導体基板101上の(DOPOS)ゲー
ト電極103の両脇には、拡散層104が形成されてい
る。拡散層104およびDOPOSゲート電極103の
上には、チタンサリサイド層105が形成されている。
ゲート酸化膜102、DOPOSゲート電極103、お
よびチタンサリサイド層105の側面には、酸化膜サイ
ドウォール膜106が形成されている。さらに、これら
を覆うように、常圧シリコン酸化膜107が形成されて
いる。常圧シリコン酸化膜107の上には、高密度シリ
コン窒化膜108が形成されている。高密度シリコン窒
化膜108の上には、高密度プラズマCVD法による高
密度シリコン酸化膜109が形成されている。
More specifically, on the semiconductor substrate 101,
A gate oxide film 102 is formed. Gate oxide film 1
02, a DOPOS gate electrode 103 is formed. Diffusion layers 104 are formed on both sides of the (DOPOS) gate electrode 103 on the semiconductor substrate 101. On the diffusion layer 104 and the DOPOS gate electrode 103, a titanium salicide layer 105 is formed.
An oxide film sidewall film 106 is formed on side surfaces of the gate oxide film 102, the DOPOS gate electrode 103, and the titanium salicide layer 105. Further, a normal pressure silicon oxide film 107 is formed so as to cover them. On the normal-pressure silicon oxide film 107, a high-density silicon nitride film 108 is formed. On the high-density silicon nitride film 108, a high-density silicon oxide film 109 is formed by a high-density plasma CVD method.

【0027】[0027]

【実施例】[実施例1]以下、図面を参照して、本発明
の実施例1による半導体装置の製造方法を説明する。
[Embodiment 1] A method of manufacturing a semiconductor device according to Embodiment 1 of the present invention will be described below with reference to the drawings.

【0028】図2(a)を参照して、従来例と同様に、
半導体基板上201上にゲート酸化膜202を介してD
OPOSゲート電極203を形成する。半導体基板20
1のDOPOSゲート電極203の両脇に、拡散層20
4を形成する。さらに、拡散層204とDOPOSゲー
ト電極203の上部にそれぞれ、チタンサリサイド層2
05を形成する。また、ゲート酸化膜202およびDO
POSゲート電極203の側面に、サイドウォール酸化
膜206を形成する。
Referring to FIG. 2A, similar to the conventional example,
D on a semiconductor substrate 201 via a gate oxide film 202
An OPOS gate electrode 203 is formed. Semiconductor substrate 20
1 on both sides of the DOPOS gate electrode 203.
4 is formed. Further, the titanium salicide layer 2 is formed on the diffusion layer 204 and the DOPOS gate electrode 203, respectively.
05 is formed. Further, the gate oxide film 202 and the DO
A side wall oxide film 206 is formed on the side surface of the POS gate electrode 203.

【0029】このような構造の上に、常圧CVD法によ
って常圧シリコン酸化膜207を約1000オングスト
ローム形成する。成膜温度は約400℃で、SiH4
2ガスを使用した。常圧シリコン酸化膜207は、プ
ラズマによるダメージを緩和する目的で形成した。
On this structure, a normal-pressure silicon oxide film 207 is formed to a thickness of about 1000 angstroms by a normal-pressure CVD method. The film formation temperature is about 400 ° C., SiH 4 ,
O 2 gas was used. The normal-pressure silicon oxide film 207 was formed for the purpose of alleviating plasma damage.

【0030】次に、高密度プラズマCVD法としてのI
PCプラズマCVD法によって高密度シリコン窒化膜2
08を約1000オングストローム形成する。成膜温度
は約300℃程度で、SiF4 ガス、N2 ガス、および
Arを使用した。
Next, I as a high-density plasma CVD method
High density silicon nitride film 2 by PC plasma CVD
08 is formed at about 1000 angstroms. The film formation temperature was about 300 ° C., and SiF 4 gas, N 2 gas, and Ar were used.

【0031】次に、高密度シリコン窒化膜208の上
に、IPCプラズマCVD法によって高密度シリコン酸
化膜209を約10000オングストローム形成する。
SiH4 、O2 、およびArを使用した。この工程は、
高密度シリコン窒化膜208と同じ成膜チヤンバー中に
て、高密度シリコン窒化膜208の形成に連続して行っ
た。以上のようにして、図2(a)に示す構造が製造さ
れた。図2(a)において、高密度シリコン酸化膜20
9の表面は、IPCプラズマCVD法によって断面鋭角
状になっている。
Next, a high-density silicon oxide film 209 is formed on the high-density silicon nitride film 208 by IPC plasma CVD at about 10,000 angstroms.
SiH 4 , O 2 , and Ar were used. This step is
The formation of the high-density silicon nitride film 208 was performed continuously in the same deposition chamber as the high-density silicon nitride film 208. As described above, the structure shown in FIG. 2A was manufactured. In FIG. 2A, a high density silicon oxide film 20 is formed.
The surface of No. 9 has an acute angle in cross section by the IPC plasma CVD method.

【0032】次に、図2(b)を参照して、高密度シリ
コン酸化膜209を平坦化する。高密度シリコン酸化膜
209表面を、化学的研磨もしくは化学的かつ機械的的
研磨によって4000オングストローム研磨することに
より平坦化する。以上のようにして、図2(b)に示す
半導体装置が製造された。平坦化された高密度シリコン
酸化膜209表面上には、後工程にて、メタル配線層が
形成される。
Next, referring to FIG. 2B, the high-density silicon oxide film 209 is flattened. The surface of the high-density silicon oxide film 209 is flattened by chemical polishing or 4000 angstrom polishing by chemical and mechanical polishing. As described above, the semiconductor device shown in FIG. 2B was manufactured. On the flattened surface of the high-density silicon oxide film 209, a metal wiring layer is formed in a later step.

【0033】[実施例2]以下、図面を参照して、本発
明の実施例2による半導体装置の製造方法を説明する。
図3(a)および(b)を参照して、実施例2の実施
例1に対する構造上の相違点は、高密度プラズマCVD
による高密度シリコン窒化膜307がチタンサリサイド
層305上に直接に形成されている点である。その利点
は、高密度シリコン窒化膜307が、セルフアラインで
コンタクトを形成する際のストッパ窒化膜として機能可
能であることである。
Embodiment 2 Hereinafter, a method for manufacturing a semiconductor device according to Embodiment 2 of the present invention will be described with reference to the drawings.
Referring to FIGS. 3A and 3B, the structural difference between the second embodiment and the first embodiment is that high-density plasma CVD is used.
Is that the high density silicon nitride film 307 is formed directly on the titanium salicide layer 305. The advantage is that the high-density silicon nitride film 307 can function as a stopper nitride film when forming a contact in a self-aligned manner.

【0034】さて、図3(a)を参照して、従来例と同
様に、半導体基板上301上にゲート酸化膜302を介
してDOPOSゲート電極303を形成する。半導体基
板301のDOPOSゲート電極303の両脇に、拡散
層304を形成する。さらに、拡散層304とDOPO
Sゲート電極303の上部にそれぞれ、チタンサリサイ
ド層305を形成する。また、ゲート酸化膜302およ
びDOPOSゲート電極303の側面に、サイドウォー
ル酸化膜306を形成する。
Referring to FIG. 3A, a DOPOS gate electrode 303 is formed on a semiconductor substrate 301 with a gate oxide film 302 interposed therebetween, as in the conventional example. A diffusion layer 304 is formed on both sides of the DOPOS gate electrode 303 of the semiconductor substrate 301. Further, the diffusion layer 304 and the DOPO
A titanium salicide layer 305 is formed on each of the S gate electrodes 303. Further, a sidewall oxide film 306 is formed on side surfaces of the gate oxide film 302 and the DOPOS gate electrode 303.

【0035】このような構造の上に、IPCプラズマC
VD法によって高密度シリコン窒化膜307を約100
0オングストローム形成する。成膜温度は約300℃程
度で、SiCl4 ガスおよびN2 ガスを使用した。
On such a structure, an IPC plasma C
The high-density silicon nitride film 307 is formed by
0 angstrom is formed. The film formation temperature was about 300 ° C., and SiCl 4 gas and N 2 gas were used.

【0036】次に、高密度シリコン窒化膜307の上
に、IPCプラズマCVD法によって高密度シリコン酸
化膜308を約10000オングストローム形成する。
SiH4 、O2 、およびArを使用した。この工程は、
高密度シリコン窒化膜307と同じ成膜チヤンバー中に
て、高密度シリコン窒化膜307の形成に連続して行っ
た。以上のようにして、図3(a)に示す構造が製造さ
れた。図3(a)において、高密度シリコン酸化膜30
8の表面は、IPCプラズマCVD法によって断面鋭角
状になっている。
Next, a high-density silicon oxide film 308 is formed on the high-density silicon nitride film 307 by IPC plasma CVD at about 10,000 angstroms.
SiH 4 , O 2 , and Ar were used. This step is
The formation of the high-density silicon nitride film 307 was performed continuously in the same deposition chamber as the high-density silicon nitride film 307. As described above, the structure shown in FIG. 3A was manufactured. In FIG. 3A, a high density silicon oxide film 30 is formed.
The surface of No. 8 has an acute angle in cross section by the IPC plasma CVD method.

【0037】次に、図3(b)を参照して、高密度シリ
コン酸化膜308を平坦化する。高密度シリコン酸化膜
308表面を、化学的研磨もしくは化学的かつ機械的的
研磨によって4000オングストローム研磨することに
より平坦化する。以上のようにして、図3(b)に示す
半導体装置が製造された。平坦化された高密度シリコン
酸化膜308表面上には、後工程にて、メタル配線層が
形成される。
Next, referring to FIG. 3B, the high density silicon oxide film 308 is flattened. The surface of the high-density silicon oxide film 308 is planarized by chemical polishing or 4000 angstrom polishing by chemical and mechanical polishing. As described above, the semiconductor device shown in FIG. 3B was manufactured. A metal wiring layer is formed on the flattened surface of the high-density silicon oxide film 308 in a later step.

【0038】尚、本発明による半導体装置の製造方法
は、上記2つの実施例に限定されない。例えば、高密度
シリコン窒化膜を形成するために用いる、水素を含まな
いシリコン化合物として、SiI4 等を使用してもよ
い。また、高密度プラズマ源としては、IPCプラズマ
源以外に、ECRプラズマ源やヘリコン波プラズマ源等
を用いてもよい。
The method of manufacturing a semiconductor device according to the present invention is not limited to the above two embodiments. For example, SiI 4 or the like may be used as a silicon compound containing no hydrogen used for forming a high-density silicon nitride film. As the high-density plasma source, an ECR plasma source, a helicon wave plasma source, or the like may be used in addition to the IPC plasma source.

【0039】[0039]

【発明の効果】以上の説明で明らかなように、本発明に
よれば、チタンサリサイド等の耐熱性が低い材料から成
る膜を有する構造であっても、膜の電気抵抗が低く、か
つホットキャリア耐性に優れている半導体装置が得られ
る。
As is apparent from the above description, according to the present invention, even if the structure has a film made of a material having low heat resistance such as titanium salicide, the electric resistance of the film is low and the hot carrier A semiconductor device having excellent resistance can be obtained.

【0040】本発明では、高密度プラズマCVD法によ
ってシリコン窒化膜やシリコン酸化膜を低温で形成でき
る。即ち、製造中の半導体装置における耐熱性が低い材
料から成る膜が加熱されない。このため、耐熱性が低い
材料から成る膜の電気抵抗が上昇することがない。
According to the present invention, a silicon nitride film or a silicon oxide film can be formed at a low temperature by a high-density plasma CVD method. That is, a film made of a material having low heat resistance in a semiconductor device being manufactured is not heated. Therefore, the electric resistance of the film made of a material having low heat resistance does not increase.

【0041】また、本発明によれば、ボロンやリンなど
のドープがないため、シリコン窒化膜やシリコン酸化膜
中には水が含まれないし、勿論残留することがない。こ
のため、残留した水がトランジスタへ拡散することに因
るホットキャリア耐性の劣化がない。
Further, according to the present invention, since there is no doping such as boron or phosphorus, water is not contained in the silicon nitride film or silicon oxide film and, of course, does not remain. Therefore, there is no deterioration in hot carrier resistance due to diffusion of remaining water into the transistor.

【0042】さらに、本発明によれば、シリコン窒化膜
を形成する時に、水素を含まないガスを使用できるた
め、シリコン窒化膜中には水素が含まれないし、勿論残
留することがない。このため、残留した水素がトランジ
スタへ拡散することに因るホットキャリア耐性の劣化が
ない。尚、シリコン窒化膜を形成する時に水素を含まな
いガスを使用できるのは、高密度プラズマCVD法によ
れば水素を含まないシリコン化合物をも分解できる程の
プラズマエネルギがかけられるからである。
Further, according to the present invention, when forming the silicon nitride film, a gas containing no hydrogen can be used, so that hydrogen is not contained in the silicon nitride film and, of course, does not remain. Therefore, there is no deterioration in hot carrier resistance due to diffusion of the remaining hydrogen into the transistor. The reason why a gas containing no hydrogen can be used when forming the silicon nitride film is that high-density plasma CVD is applied with enough plasma energy to decompose a silicon compound containing no hydrogen.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態による半導体装置およびそ
の製造方法を説明するための図である。
FIG. 1 is a diagram illustrating a semiconductor device and a method of manufacturing the same according to an embodiment of the present invention.

【図2】(a)および(b)共に、本発明の実施例1に
よる半導体装置およびその製造方法を説明するための図
である。
FIGS. 2A and 2B are views for explaining a semiconductor device and a method for manufacturing the same according to a first embodiment of the present invention; FIGS.

【図3】(a)および(b)共に、本発明の実施例2に
よる半導体装置およびその製造方法を説明するための図
である。
FIGS. 3A and 3B are diagrams illustrating a semiconductor device and a method of manufacturing the same according to a second embodiment of the present invention; FIGS.

【図4】従来例による半導体装置およびその製造方法を
説明するための図である。
FIG. 4 is a diagram illustrating a conventional semiconductor device and a method of manufacturing the same.

【符号の説明】[Explanation of symbols]

101、201、301、401 半導体基板 102、202、302、402 ゲート酸化膜 103、203、303、403 DOPOSゲート
電極 104、204、304、404 拡散層 105、205、305、405 チタンサリサイド
層 106、206、306、406 サイドウォール酸
化膜 107、207、407 常圧シリコン酸化膜 108、208、307 高密度シリコン窒化膜 109、209、308 高密度シリコン酸化膜 408 減圧シリコン窒化膜 409 オゾン−TE0S−BPSG膜
101, 201, 301, 401 Semiconductor substrate 102, 202, 302, 402 Gate oxide film 103, 203, 303, 403 DOPOS gate electrode 104, 204, 304, 404 Diffusion layer 105, 205, 305, 405 Titanium salicide layer 106, 206, 306, 406 Side wall oxide film 107, 207, 407 Normal pressure silicon oxide film 108, 208, 307 High density silicon nitride film 109, 209, 308 High density silicon oxide film 408 Low pressure silicon nitride film 409 Ozone-TEOS-BPSG film

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 H01L 21/318 H01L 29/78 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/316 H01L 21/318 H01L 29/78

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 トランジスタを持つ半導体基板と、前記
半導体基板上に高密度プラズマ化学気相成長によって形
成されたシリコン窒化膜と、前記シリコン窒化膜上に高
密度ブラズマ化学気相成長によって形成されたシリコン
酸化膜とを有することを特徴とする半導体装置。
1. A semiconductor substrate having a transistor, a silicon nitride film formed on the semiconductor substrate by high-density plasma chemical vapor deposition, and formed on the silicon nitride film by high-density plasma chemical vapor deposition. A semiconductor device having a silicon oxide film.
【請求項2】 前記シリコン窒化膜は、水素を含まない
シリコン化合物および窒素を含む請求項1に記載の半導
体装置。
2. The semiconductor device according to claim 1, wherein said silicon nitride film contains a silicon compound not containing hydrogen and nitrogen.
【請求項3】 前記水素を含まないシリコン化合物は、
SiF4 、SiI4、およびSiCl4 のうちから選択
された少くとも1つを含む請求項2に記載の半導体装
置。
3. The silicon compound not containing hydrogen,
3. The semiconductor device according to claim 2, comprising at least one selected from SiF 4 , SiI 4 , and SiCl 4 .
【請求項4】 前記トランジスタのゲート部、ソース
部、およびドレイン部のうちの少くとも一部は、チタン
原子を含む請求項1乃至3のいずれかに記載の半導体装
置。
4. The semiconductor device according to claim 1, wherein at least a part of a gate portion, a source portion, and a drain portion of the transistor includes a titanium atom.
【請求項5】 トランジスタを持つ半導体基板上に高密
度プラズマ化学気相成長によってシリコン窒化膜を形成
する工程と、前記シリコン窒化膜上に高密度ブラズマ化
学気相成長によってシリコン酸化膜を形成する工程とを
有することを特徴とする半導体装置の製造方法。
5. A step of forming a silicon nitride film on a semiconductor substrate having a transistor by high-density plasma chemical vapor deposition, and a step of forming a silicon oxide film on the silicon nitride film by high-density plasma chemical vapor deposition. And a method for manufacturing a semiconductor device.
【請求項6】 前記シリコン窒化膜は、水素を含まない
シリコン化合物および窒素を含む請求項5に記載の半導
体装置の製造方法。
6. The method according to claim 5, wherein the silicon nitride film contains a silicon compound not containing hydrogen and nitrogen.
【請求項7】 前記水素を含まないシリコン化合物は、
SiF4 、SiI4、およびSiCl4 のうちから選択
された少くとも1つを含む請求項6に記載の半導体装置
の製造方法。
7. The silicon compound not containing hydrogen,
7. The method according to claim 6, comprising at least one selected from SiF 4 , SiI 4 , and SiCl 4 .
【請求項8】 前記トランジスタのゲート部、ソース
部、およびドレイン部のうちの少くとも一部は、チタン
原子を含む請求項5乃至7のいずれかに記載の半導体装
置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 5, wherein at least a part of a gate part, a source part, and a drain part of the transistor contains a titanium atom.
JP9317892A 1997-11-19 1997-11-19 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3063840B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9317892A JP3063840B2 (en) 1997-11-19 1997-11-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9317892A JP3063840B2 (en) 1997-11-19 1997-11-19 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11150110A JPH11150110A (en) 1999-06-02
JP3063840B2 true JP3063840B2 (en) 2000-07-12

Family

ID=18093225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9317892A Expired - Fee Related JP3063840B2 (en) 1997-11-19 1997-11-19 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3063840B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345672B1 (en) * 1999-05-25 2002-07-24 주식회사 하이닉스반도체 Method of forming interlayer dielectric layer using high density plasma oxide in semiconductor device
KR20030058015A (en) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 Method of forming high density plasm oxide layer for semiconductor device
US9824881B2 (en) * 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
KR20220081905A (en) 2020-12-09 2022-06-16 에이에스엠 아이피 홀딩 비.브이. Silicon precursors for silicon silicon nitride deposition

Also Published As

Publication number Publication date
JPH11150110A (en) 1999-06-02

Similar Documents

Publication Publication Date Title
US6940172B2 (en) Chemical vapor deposition of titanium
KR0147241B1 (en) Manufacture of semiconductor device
US20020105084A1 (en) Low dielectric constant material for integrated circuit fabrication
JP2980052B2 (en) Method for manufacturing semiconductor device
US20050127410A1 (en) Method of making a MOS transistor
US6534388B1 (en) Method to reduce variation in LDD series resistance
KR100748377B1 (en) Process for forming a semiconductor device and a conductive structure
KR20000050308A (en) Method of fabricating semiconductor device
US6455891B2 (en) Semiconductor device and method for manufacturing the same
JP3063840B2 (en) Semiconductor device and manufacturing method thereof
JPH10199881A (en) Manufacture of semiconductor device
JP2822910B2 (en) Method for forming interlayer insulating film of semiconductor device
KR100248572B1 (en) Semiconductor device and method
US6146742A (en) Barrier/glue layer on polysilicon layer
US6221760B1 (en) Semiconductor device having a silicide structure
KR0159016B1 (en) Method of manufacturing insulation film inter metal wire in a semiconductor device
JP3231645B2 (en) Semiconductor device and method of manufacturing the same
JPH11288932A (en) High-speed vapor deposition of high-quality silicon nitride
JP2914282B2 (en) Method for manufacturing semiconductor device
KR100631937B1 (en) Method for forming tungsten gate
KR0174878B1 (en) Diffusion Barrier Layer Formation Method
JP2685033B2 (en) MIS type FET and manufacturing method thereof
JP3211346B2 (en) Method of forming barrier metal layer in semiconductor device
JPH02177427A (en) Manufacture of semiconductor device
JP3071268B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000405

LAPS Cancellation because of no payment of annual fees