JP3063825B2 - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JP3063825B2
JP3063825B2 JP8323593A JP32359396A JP3063825B2 JP 3063825 B2 JP3063825 B2 JP 3063825B2 JP 8323593 A JP8323593 A JP 8323593A JP 32359396 A JP32359396 A JP 32359396A JP 3063825 B2 JP3063825 B2 JP 3063825B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
detection
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8323593A
Other languages
Japanese (ja)
Other versions
JPH10150768A (en
Inventor
瑞木 宇津野
充達 吉永
研吾 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP8323593A priority Critical patent/JP3063825B2/en
Publication of JPH10150768A publication Critical patent/JPH10150768A/en
Application granted granted Critical
Publication of JP3063825B2 publication Critical patent/JP3063825B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、直流電源に対してトラ
ンスの1次巻線を介して接続されたスイッチング素子を
パルス幅変調(PWM)パルスによってオン・オフ制御
する形式のスイッチング電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply of the type in which a switching element connected to a DC power supply via a primary winding of a transformer is turned on / off by pulse width modulation (PWM) pulses. .

【0002】[0002]

【従来の技術】上記形式のスイッチング電源装置は、図
1に示すように、例えば整流平滑回路から成る直流電源
1の一端と他端との間に接続されたトランス2の1次巻
線3と例えばFETから成るスイッチング素子4の直列
回路を有する。トランス2の2次巻線5にはダイオード
6を介して平滑用コンデンサ7が接続されている。この
平滑用コンデンサ7は出力端子8、9間に接続される負
荷の電源として機能する。スイッチング素子4の制御端
子(ゲート)にはPWM(パルス幅変調)パルス形成回
路10が接続されている。PWMパルス形成回路10は
平滑用コンデンサ7の電圧を一定にするように制御され
たPWMパルスを発生し、スイッチング素子4をオン・
オフ制御する。定電圧制御のための帰還信号を得るため
及びPWMパルス形成回路10の電源電圧を得るために
トランス2には3次巻線11が設けられている。この3
次巻線11にはダイオード12を介してコンデンサ13
が並列接続されている。1次巻線3、2次巻線5及び3
次巻線11の極性は黒丸で示すように決定されているの
で、スイッチング素子4のオン期間にはダイオード6、
12が非導通であり、トランス2に磁気エネルギーが蓄
積され、スイッチング素子4のオフ期間にトランス2の
蓄積エネルギーの放出が生じてダイオード6、12が導
通する。ダイオード6が導通すると、平滑用コンデンサ
7の電圧が2次巻線5に印加されて、3次巻線11には
平滑用コンデンサ7の電圧を2次巻線5と3次巻線11
との巻数比によって決まった比で低減した電圧が得られ
る。この3次巻線11の電圧及びコンデンサ13の電圧
は平滑用コンデンサ7に対応しているので、帰還信号成
分を含んでいる。そこで、コンデンサ13は誤差信号形
成回路14に接続され、帰還信号供給源として機能して
いる。誤差信号形成回路14は、コンデンサ13の電圧
を分割する抵抗と、基準電圧源と、抵抗で分割された検
出電圧と基準電圧との差に対応する出力を発生する誤差
増幅器とから成る。この誤差信号形成回路14の出力は
PWMパルス形成回路10に供給され、PWMパルスの
パルス幅の決定に使用される。PWMパルス形成回路1
0の電源端子はコンデンサ13の上端に接続されている
と共に起動抵抗15を介して電源1の一端に接続されて
いる。PWMパルス形成回路10及び誤差信号形成回路
14のグランド端子はコンデンサ13の下端及び電源1
の他端に接続されている。起動抵抗15は3次巻線11
から電圧が得られる前にコンデンサ13の充電電流を供
給するものである。
2. Description of the Related Art As shown in FIG. 1, a switching power supply of the type described above includes a primary winding 3 of a transformer 2 connected between one end and the other end of a DC power supply 1 composed of, for example, a rectifying and smoothing circuit. For example, it has a series circuit of a switching element 4 composed of an FET. A smoothing capacitor 7 is connected to a secondary winding 5 of the transformer 2 via a diode 6. The smoothing capacitor 7 functions as a power supply for a load connected between the output terminals 8 and 9. A PWM (pulse width modulation) pulse forming circuit 10 is connected to a control terminal (gate) of the switching element 4. The PWM pulse forming circuit 10 generates a PWM pulse controlled so as to make the voltage of the smoothing capacitor 7 constant, and turns on the switching element 4.
Control off. The transformer 2 is provided with a tertiary winding 11 for obtaining a feedback signal for constant voltage control and for obtaining a power supply voltage of the PWM pulse forming circuit 10. This 3
A capacitor 13 is connected to the next winding 11 via a diode 12.
Are connected in parallel. Primary winding 3, Secondary windings 5 and 3
Since the polarity of the secondary winding 11 is determined as indicated by a black circle, the diode 6 and the
12 is non-conductive, magnetic energy is stored in the transformer 2, and the stored energy of the transformer 2 is released during the OFF period of the switching element 4, so that the diodes 6, 12 become conductive. When the diode 6 conducts, the voltage of the smoothing capacitor 7 is applied to the secondary winding 5, and the voltage of the smoothing capacitor 7 is applied to the tertiary winding 11 by the secondary winding 5 and the tertiary winding 11.
A reduced voltage can be obtained at a ratio determined by the turns ratio. Since the voltage of the tertiary winding 11 and the voltage of the capacitor 13 correspond to the smoothing capacitor 7, they include a feedback signal component. Therefore, the capacitor 13 is connected to the error signal forming circuit 14 and functions as a feedback signal supply source. The error signal forming circuit 14 includes a resistor for dividing the voltage of the capacitor 13, a reference voltage source, and an error amplifier for generating an output corresponding to the difference between the detection voltage divided by the resistor and the reference voltage. The output of the error signal forming circuit 14 is supplied to the PWM pulse forming circuit 10 and used for determining the pulse width of the PWM pulse. PWM pulse forming circuit 1
The power supply terminal 0 is connected to the upper end of the capacitor 13 and to one end of the power supply 1 via the starting resistor 15. The ground terminals of the PWM pulse forming circuit 10 and the error signal forming circuit 14 are connected to the lower end of the capacitor 13 and the power supply 1.
Is connected to the other end. The starting resistor 15 is the tertiary winding 11
Before the voltage is obtained from, the charging current of the capacitor 13 is supplied.

【0003】[0003]

【発明が解決しようとする課題】ところで、図1のスイ
ッチング電源装置において、誤差信号形成回路14はコ
ンデンサ13に並列に接続されている。従って、起動抵
抗15を通って流れる電流の全部がコンデンサ13の充
電に使用されないで、その一部が誤差信号形成回路14
に流れる。このため、コンデンサ13の電圧を所定レベ
ルまで立上げるための所要時間が長くなり、起動を迅速
に開始することができない。起動特性を良くするために
起動抵抗15の値を下げることが考えられる。しかし、
起動抵抗15の値を下げるとここを通る電流の値が大き
くなり、電力損失が増大する。また、誤差信号形成回路
14に起動抵抗15を通る電流が流入することを防止す
るために、3次巻線11に誤差信号形成回路14の専用
のダイオードとコンデンサを接続し、ここから帰還信号
を得ることが考えられる。しかし、この様に構成すると
部品点数が増加するのみでなく、スイッチング電源装置
の制御回路部分を混成集積回路又はモノリシック集積回
路に構成する時に端子数が増えてコストの上昇が生じ
る。
In the switching power supply shown in FIG. 1, the error signal forming circuit 14 is connected to the capacitor 13 in parallel. Therefore, all of the current flowing through the starting resistor 15 is not used for charging the capacitor 13, and a part of the current is used for charging the error signal forming circuit 14.
Flows to For this reason, the time required for raising the voltage of the capacitor 13 to a predetermined level becomes long, and the startup cannot be started quickly. It is conceivable to lower the value of the starting resistor 15 in order to improve the starting characteristics. But,
When the value of the starting resistor 15 is reduced, the value of the current passing therethrough increases, and the power loss increases. Further, in order to prevent a current flowing through the starting resistor 15 from flowing into the error signal forming circuit 14, a diode and a capacitor dedicated to the error signal forming circuit 14 are connected to the tertiary winding 11, and a feedback signal is supplied from here. It is possible to get. However, this configuration not only increases the number of components, but also increases the number of terminals when the control circuit portion of the switching power supply device is configured as a hybrid integrated circuit or a monolithic integrated circuit, resulting in an increase in cost.

【0004】そこで、本発明の目的は、電力損失及び端
子数の増大を伴なわないで起動特性を改善することがで
きるスイッチング電源装置を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a switching power supply capable of improving a starting characteristic without causing a power loss and an increase in the number of terminals.

【0005】[0005]

【課題を解決するための手段】上記目的を達成し、上記
課題を解決するための本発明は、実施例を示す図面の符
号を参照して説明すると、直流電源1の一端と他端との
間に接続されたトランス2の1次巻線3とスイッチング
素子4との直列回路と、前記1次巻線3に電磁結合され
た2次及び3次巻線5、11と、前記スイッチング素子
4のオフ期間に前記2次巻線5に発生する電圧によって
導通する方向性を有して前記2次巻線5に接続された第
1のダイオード6と、前記第1のダイオード6を介して
前記2次巻線5に並列に接続された第1の平滑用コンデ
ンサ7と、前記スイッチング素子4のオフ期間に前記3
次巻線11に発生する電圧によって導通する方向性を有
して前記3次巻線11に接続された第2のダイオード1
2と、前記第2のダイオード12を介して前記3次巻線
11に並列に接続された第2の平滑用コンデンサ13
と、前記第2の平滑用コンデンサ13に接続された制御
用電源端子23と、前記直流電源1と前記制御用電源端
子23との間に接続された起動抵抗15と、検出阻止用
スイッチ32を介して前記制御用電源端子23に接続さ
れた出力電圧検出用分圧抵抗39、40と、出力電圧制
御用基準電圧源41と、前記出力電圧検出用分圧抵抗3
9,40の分圧出力と前記出力電圧制御用基準電圧源4
1から得られた基準電圧との差に対応した誤差信号を出
力する誤差回路42と、前記誤差回路42から得られた
前記誤差信号に応答して前記第1の平滑用コンデンサ7
の電圧を一定にするためのパルス幅変調パルスを形成
し、このパルス幅変調パルスによって前記スイッチング
素子4をオン・オフするものであって、前記制御用電源
端子23の電圧を電源電圧として使用している電圧制御
回路と、前記検出阻止用スイッチ32を制御するための
検出阻止用スイッチ制御手段36と、前記制御用電源端
子23の電圧が所定値以上に立上ったことを検出するため
の起動検出回路53と、前記電圧制御回路で使用するた
めの定電圧を得るための定電圧化回路54とを備えてお
り、前記電圧制御回路は、前記スイッチング素子4に流
る電流を検出し、前記電流の値に対応する電圧値を示
す電流検出信号を発生する電流検出手段17、18、1
9、25と、前記電流検出手段から得られた前記電流検
出信号の振幅を前記誤差信号によって制御する振幅制御
手段30と、前記スイッチング素子4のオン期間の終了
を決定するためのオン終了決定用基準電圧(Vr)を得る
ためのものであって、前記定電圧化回路54に接続され
た分圧用抵抗34、35から成るオン終了時点決定用基
準電圧源と、前記振幅制御手段30で振幅制御された電
流検出信号と前記オン終了決定用基準電圧源から得られ
た基準電圧との比較出力を発生するコンパレータ28
と、前記振幅制御された電流検出信号の振幅が前記オン
終了決定用基準電圧源から得られた基準電圧(Vr)に達
したことを示す前記コンパレータ28の出力に応答して
前記スイッチング素子4をオンに制御するためのパルス
幅変調パルスの発生を終了し、この終了時点から一定時
間後に再び前記スイッチング素子4をオンに制御するた
めのパルス幅変調パルスを発生するパルス幅変調パルス
発生回路27とから成り、前記起動検出回路53は前記制
御用電源端子23に接続された起動検出用ツェナ−ダイ
オ−ド55、56と起動検出用抵抗57との直列回路
と、起動検出用トランジスタ59とを有しており、前記
起動検出用ツェナ−ダイオ−ド55、56は前記制御用
電源端子23の電圧が所定値以上に立上った時に導通す
るものであり、前記起動検出用トランジスタ59は、前
記起動検出用ツェナ−ダイオ−ド55、56と前記起動
検出用抵抗57との間から得られた前記制御用電源端子
23の電圧の立上りを示す信号に応答してオン状態にな
って、前記制御用電源端子23の電圧を伝送するもので
あり、前記定電圧化回路54は前記起動検出用トランジ
スタ59を介して前記制御用電 圧端子23に接続されて
おり、前記検出阻止用スイッチ制御手段は、前記起動検
出用トランジスタ59がオン状態の時に前記起動検出用
トランジスタ59の出力段に得られた電圧に応答して前
記検出阻止用スイッチ32をオンに制御する回路である
ことを特徴とするスイッチング電源装置に係わるもので
ある。
SUMMARY OF THE INVENTION The present invention for achieving the above-mentioned object and solving the above-mentioned problem will be described with reference to the accompanying drawings. A serial circuit of a primary winding 3 and a switching element 4 of a transformer 2 connected therebetween, secondary and tertiary windings 5 and 11 electromagnetically coupled to the primary winding 3, and a switching element 4 A first diode 6 connected to the secondary winding 5 in a direction conducting by a voltage generated in the secondary winding 5 during the off period, and the first diode 6 via the first diode 6. A first smoothing capacitor connected in parallel to the secondary winding;
The second diode 1 connected to the tertiary winding 11 in a direction that conducts by a voltage generated in the secondary winding 11
2 and a second smoothing capacitor 13 connected in parallel to the tertiary winding 11 via the second diode 12.
And a control power supply terminal 23 connected to the second smoothing capacitor 13, a starting resistor 15 connected between the DC power supply 1 and the control power supply terminal 23, and a detection blocking switch 32. wherein the output voltage detecting dividing resistors 39 and 40 connected to the control power supply terminal 23, the output voltage system via
A control reference voltage source 41 and the output voltage detecting voltage dividing resistor 3
9, 40 divided output and the output voltage control reference voltage source 4
And an error circuit for outputting an error signal corresponding to the difference between the reference voltage and the first smoothing capacitor in response to the error signal obtained from the error circuit.
A pulse width modulation pulse for making the voltage constant is used, and the switching element 4 is turned on / off by the pulse width modulation pulse. The voltage of the control power supply terminal 23 is used as a power supply voltage. a voltage control circuit has a <br/> detecting blocking switch control means 36 for controlling the detecting blocking switch 32, the control power supply terminal
To detect that the voltage of the child 23 has risen above a predetermined value.
The start detection circuit 53 of FIG.
And a constant voltage circuit 54 for obtaining a constant voltage for
The voltage control circuit flows to the switching element 4.
Current detecting a Re that, the current detecting means 17,18,1 for generating a current detection signal indicating a voltage value corresponding to the value of the current
9, 25, and the current detection obtained from the current detection means.
Amplitude control for controlling the amplitude of the output signal by the error signal
Means 30 and the end of the ON period of the switching element 4
The reference voltage (Vr) for determining the ON end for determining
Connected to the constant voltage circuit 54.
For determining the end time of turning on, which is composed of the voltage dividing resistors 34 and 35
A quasi-voltage source, and a voltage controlled by the amplitude control means 30.
Current detection signal and the reference voltage source for determining the ON end.
Comparator 28 for generating a comparison output with the reference voltage
And the amplitude of the amplitude-controlled current detection signal is turned on.
The reference voltage (Vr) obtained from the reference voltage source for termination is reached
In response to the output of the comparator 28 indicating that the
A pulse for controlling the switching element 4 to turn on.
End of width modulation pulse generation
After a while, the switching element 4 is turned on again.
Width modulated pulse to generate pulse width modulated pulse for
And a start-up detection circuit 53.
Zener die for start detection connected to the power supply terminal 23
A series circuit of the nodes 55 and 56 and the starting detection resistor 57
And a start-up detection transistor 59.
The zener diodes 55 and 56 for starting detection are for the control.
Conducts when the voltage at the power supply terminal 23 rises above a predetermined value.
And the activation detection transistor 59 is
Zener diodes 55 and 56 for detecting start-up and the start-up
The control power supply terminal obtained between the control resistor and the detection resistor 57.
23 in response to a signal indicating the rise of the voltage
Thus, the voltage of the control power supply terminal 23 is transmitted.
The constant voltage circuit 54 is connected to the start detection transistor.
It is connected to the control electric voltage terminal 23 via a static 59
And the detection control switch control means controls the startup detection.
When the output transistor 59 is turned on,
In response to the voltage obtained at the output stage of transistor 59,
The present invention relates to a switching power supply device, which is a circuit for controlling the detection blocking switch 32 to be turned on .

【0006】[0006]

【発明の効果】本願の発明は次の効果を有する。 (イ) 検出阻止用スイッチ32が起動時にオフに制御
されているので、出力電圧検出用分圧抵抗39、40
起動抵抗15の電流が流入しない。従って、起動抵抗1
5の電流が電圧制御回路の電源として有効に使用され、
迅速にパルス幅変調(PWM)制御を開始することが可
能になる。(ロ) スイッチング素子4の電流がトランスの1次巻
線3のインダクタンスによって傾斜を有して立上ること
を利用してオン終了時点を決定しているので、定電圧制
御と同時に過電流阻止を達成することができる。(ハ) 制御用電源端子23の電圧が立上ったことが起
動検出回路53で検出された後にコンパレータ28に基
準電圧Vrが入力するので、PWMパルスを正確に形成
し、起動時にスイッチング素子のオン時間幅を十分に大
きくすることができる。(ニ) 定電圧化回路33と検出阻止用スイッチ制御手
段36との両方で起動検出回路53の出力を使用する構
成であるので、検出阻止用スイッチ32の制御を容易に
達成することができる。
The present invention has the following effects. (A) Since the detection blocking switch 32 is turned off at the time of startup, the current of the startup resistor 15 does not flow into the output voltage detection voltage dividing resistors 39 and 40 . Therefore, the starting resistance 1
5 is effectively used as a power supply for the voltage control circuit,
It is possible to start pulse width modulation (PWM) control quickly. (B) Since the turning-on end point is determined by utilizing the fact that the current of the switching element 4 rises with a slope due to the inductance of the primary winding 3 of the transformer, the overcurrent prevention is performed simultaneously with the constant voltage control. Can be achieved. (C) KotogaOkoshi the voltage of the control power supply terminal 23 is up standing
Since the reference voltage Vr is input to the comparator 28 after being detected by the motion detection circuit 53 , the PWM pulse can be accurately formed, and the ON time width of the switching element can be sufficiently increased at the time of startup. (D) Constant voltage circuit 33 and detection control switch control means
A configuration using the output of the start-up detection circuit 53 in both the stage 36
Therefore, the control of the detection blocking switch 32 can be easily achieved.

【0007】[0007]

【実施例】次に、図2〜図6を参照して本発明の実施例
に係わるスイッチング電源装置を説明する。なお、図2
において図1と実質的に同一の部分には同一の符号を付
してその詳しい説明を省略する。
Next, a switching power supply according to an embodiment of the present invention will be described with reference to FIGS. Note that FIG.
In FIG. 6, the same reference numerals are given to the substantially same parts as those in FIG. 1, and the detailed description is omitted.

【0008】図2のスイッチング電源装置においても、
図1と同様に例えば整流平滑回路から成る直流電源1の
一端と他端との間に接続されたトランス2の1次巻線3
とFETから成るスイッチング素子4の直列回路を有す
る。トランス2の1次巻線に電磁結合された2次巻線5
には第1のダイオード6を介して第1の平滑用コンデン
サ7が接続されている。この第1の平滑用コンデンサ7
は出力端子8、9間に接続される負荷の電源として機能
する。また、定電圧制御のための帰還信号を得るため及
びPWMパルス形成回路の電源電圧即ち制御電源電圧を
得るためにトランス2の1次及び2次巻線に電磁結合さ
れた3次巻線11が設けられている。この3次巻線11
には第2のダイオード12を介して第2の平滑用コンデ
ンサ13が並列接続されている。1次巻線3、2次巻線
5及び3次巻線11の極性は黒丸で示すように決定され
ているので、スイッチング素子4のオン期間には第1及
び第2のダイオード6、12が非導通であり、トランス
2に磁気エネルギーが蓄積され、スイッチング素子4の
オフ期間にトランス2の蓄積エネルギーの放出が生じて
第1及び第2のダイオード6、12が導通する。なお、
3次巻線11には第1の平滑用コンデンサ7の電圧より
も低い電圧が得られるように2次巻線5と3次巻線11
の巻数比が決定されている。
In the switching power supply of FIG.
As in FIG. 1, for example, a primary winding 3 of a transformer 2 connected between one end and the other end of a DC power supply 1 composed of a rectifying and smoothing circuit.
And a series circuit of a switching element 4 composed of an FET. Secondary winding 5 electromagnetically coupled to primary winding of transformer 2
Is connected to a first smoothing capacitor 7 via a first diode 6. This first smoothing capacitor 7
Functions as a power source of a load connected between the output terminals 8 and 9. A tertiary winding 11 electromagnetically coupled to the primary and secondary windings of the transformer 2 is used to obtain a feedback signal for constant voltage control and to obtain a power supply voltage of the PWM pulse forming circuit, that is, a control power supply voltage. Is provided. This tertiary winding 11
Is connected in parallel with a second smoothing capacitor 13 via a second diode 12. Since the polarities of the primary winding 3, the secondary winding 5, and the tertiary winding 11 are determined as indicated by black circles, the first and second diodes 6, 12 are turned on during the ON period of the switching element 4. It is non-conductive, magnetic energy is stored in the transformer 2, and the stored energy of the transformer 2 is released during the OFF period of the switching element 4, so that the first and second diodes 6, 12 become conductive. In addition,
The secondary winding 5 and the tertiary winding 11 are applied to the tertiary winding 11 so that a voltage lower than the voltage of the first smoothing capacitor 7 is obtained.
Has been determined.

【0009】スイッチング素子4の制御端子(ゲート)
には定電圧制御回路16が接続されている。この定電圧
制御回路16は第1の平滑用コンデンサ7の電圧を一定
にするようにパルス幅が決定されたPWMパルスをスイ
ッチング素子4に供給する。なお、PWMパルスのオン
終了時点をスイッチング素子4の電流波形のピーク値で
決定するためにスイッチング素子4と電源1のグランド
側端子との間に電流検出手段としての抵抗17が接続さ
れ、且つ、ノイズ成分を除去するために電流検出用抵抗
17に対して並列に抵抗18を介してコンデンサ19が
接続されている。
The control terminal (gate) of the switching element 4
Is connected to a constant voltage control circuit 16. The constant voltage control circuit 16 supplies the switching element 4 with a PWM pulse whose pulse width is determined so as to make the voltage of the first smoothing capacitor 7 constant. In addition, a resistor 17 is connected between the switching element 4 and the ground terminal of the power supply 1 as a current detecting means, in order to determine the end point of the ON of the PWM pulse by the peak value of the current waveform of the switching element 4, and A capacitor 19 is connected via a resistor 18 in parallel with the current detecting resistor 17 to remove a noise component.

【0010】スイッチング素子4と定電圧制御回路16
とは同一の回路基板(図示せず)の上に配置され、点線
で囲んで示す1つの混成集積回路20に構成されてい
る。この混成集積回路20は、外部接続用の第1、第
2、第3、第4及び第5の端子21、22、23、2
4、25を有する。第1の端子21はスイッチング素子
4のドレインを1次巻線3に接続するためのものであ
る。第2の端子22はスイッチング素子4のソースを電
流検出用抵抗17を介して電源1のグランド側端子に接
続するものである。第3の端子23は制御用電源端子で
あって、第2の平滑用コンデンサ13の上端及び起動抵
抗15に接続するためのものである。第4の端子24は
制御回路16を電源1のグランド側端子に接続するもの
である。第5の端子25は抵抗18を介して電流検出用
抵抗17に接続するためのものである。
Switching element 4 and constant voltage control circuit 16
Are arranged on the same circuit board (not shown), and are configured as one hybrid integrated circuit 20 surrounded by a dotted line. This hybrid integrated circuit 20 has first, second, third, fourth and fifth terminals 21, 22, 23, 2 for external connection.
4, 25. The first terminal 21 is for connecting the drain of the switching element 4 to the primary winding 3. The second terminal 22 connects the source of the switching element 4 to the ground terminal of the power supply 1 via the current detection resistor 17. The third terminal 23 is a control power supply terminal for connecting to the upper end of the second smoothing capacitor 13 and the starting resistor 15. The fourth terminal 24 connects the control circuit 16 to the ground terminal of the power supply 1. The fifth terminal 25 is for connecting to the current detecting resistor 17 via the resistor 18.

【0011】図3は図2の混成集積回路20を詳しく示
すものである。スイッチング素子を制御するための定電
圧制御回路16は、大別して誤差信号形成回路26、P
WMパルス形成回路27、オン終了決定用コンパレータ
28、振幅制御手段としての2つのトランジスタ29及
び30、駆動回路31、出力電圧検出阻止用スイッチと
してのトランジスタ32、起動検出及び定電圧化回路3
3、オン終了決定用基準電圧源としての2つの抵抗34
及び35、検出阻止用スイッチ制御手段としてのトラン
ジスタ36と2つの抵抗37及び38を備えている。
FIG. 3 shows the hybrid integrated circuit 20 of FIG. 2 in detail. The constant voltage control circuit 16 for controlling the switching element is roughly divided into an error signal forming circuit 26, P
WM pulse forming circuit 27, on-completion determination comparator 28, two transistors 29 and 30 as amplitude control means, drive circuit 31, transistor 32 as output voltage detection blocking switch, start-up detection and constant voltage circuit 3
3. Two resistors 34 as a reference voltage source for determining ON termination
And 35, a transistor 36 as a detection blocking switch control means, and two resistors 37 and 38.

【0012】誤差信号形成回路26は、出力電圧検出回
路としての第1及び第2の電圧検出用抵抗39及び40
と、基準電圧源としてのツエナーダイオード41と、誤
差増幅器又は誤差回路としてのトランジスタ42とから
成る。第1及び第2の電圧検用出抵抗39、40は互い
に直列に接続され、この直列回路の一端は検出阻止用ト
ランジスタ32を介して制御用電源端子(第3の端子)
23に接続され、この他端はグランド端子(第4の端
子)24に接続されている。基準電源用ツエナーダイオ
ード41はトランジスタ42のエミッタとグランド端子
24との間に接続されている。このツエナーダイオード
41の降伏電圧(ツエナー電圧)は制御用電源端子23
の正常時の電圧よりも低く設定されている。従って、検
出阻止用トランジスタ32がオンの期間にはツエナーダ
イオード41が導通し、この端子間電圧がほぼ一定にな
る。誤差増幅トランジスタ42のベースは2つの電圧検
出用抵抗39、40の分圧点に接続され、このコレクタ
はミラー回路を構成する一方のトランジスタ29を介し
て制御用電源端子23に接続されている。ミラー回路を
構成するもう一方のトランジスタ30は制御用電源端子
23と第5の端子25との間に接続され、且つこのベー
スは一方のトランジスタ29のベースと共に誤差増幅ト
ランジスタ42のコレクタに接続されている。端子25
は図2に示すように抵抗18を介して電流検出用抵抗1
7に接続されているので、トランジスタ30に流れる電
流は電流検出用抵抗17に流れる電流に加算される。こ
の結果、スイッチング素子4を通って流れる電流の振幅
をトランジスタ30の電流で制御する動作が生じる。こ
れにより、端子25にはスイッチング素子4の電流に対
応した電圧波形の振幅をトランジスタ30によって制御
した電圧波形が得られる。端子25はコンパレータ28
の正入力端子に接続されているので、端子25の電圧が
コンパレータ28の負入力端子の基準電圧と比較され
る。
The error signal forming circuit 26 includes first and second voltage detecting resistors 39 and 40 as output voltage detecting circuits.
, A Zener diode 41 as a reference voltage source, and a transistor 42 as an error amplifier or an error circuit. The first and second voltage detection output resistors 39 and 40 are connected in series with each other, and one end of the series circuit is connected to a control power supply terminal (third terminal) via a detection blocking transistor 32.
The other end is connected to a ground terminal (fourth terminal) 24. The reference power supply zener diode 41 is connected between the emitter of the transistor 42 and the ground terminal 24. The breakdown voltage (Zener voltage) of the Zener diode 41 is controlled by the control power supply terminal 23.
Is set lower than the normal voltage. Accordingly, the Zener diode 41 conducts while the detection blocking transistor 32 is on, and the voltage between the terminals becomes substantially constant. The base of the error amplifying transistor 42 is connected to the voltage dividing point of the two voltage detecting resistors 39 and 40, and its collector is connected to the control power supply terminal 23 via one transistor 29 forming a mirror circuit. The other transistor 30 constituting the mirror circuit is connected between the control power supply terminal 23 and the fifth terminal 25, and this base is connected together with the base of the one transistor 29 to the collector of the error amplification transistor 42. I have. Terminal 25
Is a current detecting resistor 1 via a resistor 18 as shown in FIG.
7, the current flowing through the transistor 30 is added to the current flowing through the current detecting resistor 17. As a result, an operation of controlling the amplitude of the current flowing through the switching element 4 by the current of the transistor 30 occurs. As a result, a voltage waveform in which the amplitude of the voltage waveform corresponding to the current of the switching element 4 is controlled by the transistor 30 is obtained at the terminal 25. Terminal 25 is a comparator 28
, The voltage at the terminal 25 is compared with the reference voltage at the negative input terminal of the comparator 28.

【0013】PWMパルス形成回路27は、PWMパル
ス形成用コンパレータ(比較器)43と、オフ期間決定
に使用するのこぎり波用コンデンサ44と、放電用抵抗
45と、充電用トランジスタ46と、逆流阻止用ダイオ
ード47と、ベース抵抗48と、充電制御及び帰還用の
抵抗49のダイオード50と、オン終了用トランジスタ
51とから成る。のこぎり波発生用コンデンサ44の一
端は充電制御用トランジスタ46とダイオード47を介
して制御用電源端子23に接続され、コンデンサ44の
他端はグランド端子24に接続されている。放電用抵抗
45はコンデンサ44に並列に接続されている。起動検
出及び定電圧化回路33の出力ライン52が抵抗48を
介してトランジスタ46のベースに接続されている。充
電制御及び出力パルス制御用トランジスタ51のコレク
タはコンパレータ43の出力端子に接続され、エミッタ
はグランド端子24に接続され、ベースはコンパレータ
28に接続されている。制御パルス形成用コンパレータ
43の一方の入力端子(正端子)は抵抗48を介して定
電圧ライン52に接続され、他方の入力端子(負端子)
はコンデンサ44の一端に接続され、出力端子は駆動回
路31を介してスイッチング素子4のゲートに接続され
ている。帰還用抵抗49及びダイオード50はコンパレ
ータ43の一方の入力端子と出力端子との間に接続され
ている。なお、2つのコンパレータ28、43及び駆動
回路31のそれぞれの電源端子は制御電源端子23に接
続され、それぞれのグランド端子はグランド端子24に
接続されている。
The PWM pulse forming circuit 27 includes a PWM pulse forming comparator (comparator) 43, a saw-tooth wave capacitor 44 used for determining an OFF period, a discharging resistor 45, a charging transistor 46, and a backflow preventing device. It comprises a diode 47, a base resistor 48, a diode 50 of a charge control and feedback resistor 49, and an on-end transistor 51. One end of the sawtooth wave generating capacitor 44 is connected to the control power supply terminal 23 via the charge control transistor 46 and the diode 47, and the other end of the capacitor 44 is connected to the ground terminal 24. The discharging resistor 45 is connected in parallel to the capacitor 44. The output line 52 of the start-up detection and constant voltage circuit 33 is connected to the base of the transistor 46 via the resistor 48. The collector of the transistor 51 for charge control and output pulse control is connected to the output terminal of the comparator 43, the emitter is connected to the ground terminal 24, and the base is connected to the comparator 28. One input terminal (positive terminal) of the control pulse forming comparator 43 is connected to a constant voltage line 52 via a resistor 48, and the other input terminal (negative terminal).
Is connected to one end of the capacitor 44, and the output terminal is connected to the gate of the switching element 4 via the drive circuit 31. The feedback resistor 49 and the diode 50 are connected between one input terminal and the output terminal of the comparator 43. The power terminals of the two comparators 28, 43 and the drive circuit 31 are connected to the control power terminal 23, and the ground terminals are connected to the ground terminal 24.

【0014】起動検出及び定電圧化回路33は制御用電
源端子23とグランド端子24との間に接続され、起動
開始後にライン52に定電圧を送出する。図4はこの起
動検出及び定電圧化回路33を詳しく示す。起動検出及
び定電圧化回路33は、起動検出回路53と定電圧化回
路54とから成る。起動検出回路53は制御電源端子2
3の電圧が所定レベル以上になったことを検出する回路
であって、第1及び第2のツエナーダイオード55、5
6と抵抗57との直列回路を有し、これが制御電源端子
23とグランド端子24との間に接続されている。ま
た、この起動検出回路53はミラー回路を形成する第1
及び第2のトランジスタ58、59とNOT回路60と
抵抗61とを有する。トランジスタ58のエミッタは制
御電源端子23に接続され、その第1のコレクタは第1
及び第2のツエナーダイオード55、56の相互接続点
に接続され、その第2のコレクタは抵抗61とNOT回
路60の出力端子に接続されている。NOT回路60の
入力端子は第2のツエナーダイオード56と抵抗57と
の相互接続点に接続されている。起動制御用スイッチと
して機能する第2のトランジスタ59のエミッタは制御
電源端子23に接続され、そのベースは第1のトランジ
スタ58のベースと共に抵抗61を介してNOT回路6
0の出力端子に接続され、そのコレクタは定電圧化回路
54のツエナーダイオード62を介してグランド端子2
4に接続されている。ツエナーダイオード62から成る
定電圧化回路54の出力ライン52はトランジスタ59
とツエナーダイオード62との相互接続点から導出され
ている。
The start detection and constant voltage circuit 33 is connected between the control power supply terminal 23 and the ground terminal 24, and sends out a constant voltage to the line 52 after the start of the start. FIG. 4 shows the start detection and voltage regulation circuit 33 in detail. The start detection and constant voltage circuit 33 includes a start detection circuit 53 and a constant voltage circuit 54. The start detection circuit 53 is connected to the control power supply terminal 2
3 is a circuit for detecting that the voltage of the third Zener 3 has become equal to or higher than a predetermined level.
6 and a resistor 57, which are connected between the control power supply terminal 23 and the ground terminal 24. Further, the activation detection circuit 53 is provided with a first circuit forming a mirror circuit.
And a second transistor 58, 59, a NOT circuit 60, and a resistor 61. Transistor 58 has an emitter connected to control power supply terminal 23 and a first collector
The second collector is connected to the junction between the second Zener diodes 55 and 56, and the second collector is connected to the resistor 61 and the output terminal of the NOT circuit 60. An input terminal of the NOT circuit 60 is connected to an interconnection point between the second Zener diode 56 and the resistor 57. The emitter of the second transistor 59 functioning as a start-up control switch is connected to the control power supply terminal 23, and its base is connected to the base of the first transistor 58 and the NOT circuit 6 via the resistor 61.
0, and its collector is connected to the ground terminal 2 via the Zener diode 62 of the constant voltage circuit 54.
4 is connected. The output line 52 of the voltage regulating circuit 54 comprising a zener diode 62 is connected to a transistor 59.
And the Zener diode 62.

【0015】図3の検出阻止用トランジスタ32のベー
スとグランド端子24との間に抵抗38を介して検出
用スイッチ制御手段としてのトランジスタ36が接続
され、このトランジスタ36のベースが抵抗37を介し
て定電圧出力ライン52に接続されている。定電圧出力
ライン52の電圧は図2のコンデンサ13が充電された
時に得られるので、トランジスタ32、36もコンデン
サ13が充電された後にオンになる。
[0015] via a resistor 38 between the base and the ground terminal 24 of the detection blocking transistor 32 in FIG. 3 Detection inhibitory
A transistor 36 as a stop switch control means is connected, and the base of the transistor 36 is connected to the constant voltage output line 52 via the resistor 37. Since the voltage of the constant voltage output line 52 is obtained when the capacitor 13 of FIG. 2 is charged, the transistors 32 and 36 are also turned on after the capacitor 13 is charged.

【0016】オン終了時点決定用基準電圧源としての抵
抗34、35の直列回路は定電圧出力ライン52とグラ
ンド端子24との間に接続されている。従って、定電圧
出力ライン52の電圧は起動開始後に抵抗34、35で
分割されてコンパレータ28に供給される。
A series circuit of resistors 34 and 35 as a reference voltage source for determining the ON end time is connected between the constant voltage output line 52 and the ground terminal 24. Therefore, the voltage of the constant voltage output line 52 is divided by the resistors 34 and 35 after the start of the start and supplied to the comparator 28.

【0017】[0017]

【動作】次に、図5及び図6を参照して図2〜図4に示
すスイッチング電源装置の動作を説明する。図5は起動
後の正常動作時における図2及び図3の各部の状態を概
略的に示す波形図である。図5のt0 時点で図3のコン
パレータ43の出力電圧V3 が低レベルから高レベルに
転換してPWMパルスが発生し、これに対応する信号が
駆動回路31を介してFETから成るスイッチング素子
4のゲート・ソース間に印加されると、スイッチング素
子4がオンになり、直流電源1と1次巻線3とスイッチ
ング素子4と電流検出用抵抗17とから成る閉回路に電
流I1 が流れる。1次巻線3はインダクタンスを有する
ので、電流I1 は傾斜を有して増大し、電流検出用抵抗
17から電流I1 の波形に対応した電圧Va の波形が図
5(B)に示すように得られる。今、図3の誤差信号形
成回路26の出力電流がゼロであると仮定すると、トラ
ンジスタ29、30の電流もゼロであり、また図3のト
ランジスタ30と端子25を通って図2の電流検出用抵
抗17に流れ込む電流もゼロであり、スイッチング素子
4に流れる電流のみが抵抗17に流れる。しかし、実際
には定電圧制御を実行するために抵抗17に流れる電流
I1 の振幅制御が行われる。即ち、起動後であって図3
のトランジスタ32がオン状態の時には、誤差信号形成
回路26によって誤差信号が形成され、この誤差信号が
定電圧制御のための帰還信号となってミラー回路のトラ
ンジスタ29、30を制御し、振幅制御手段として機能
するトランジスタ30を通る電流が端子25と図2の抵
抗18を介して電流検出用抵抗17に流入する。従っ
て、電流検出用抵抗17にはスイッチング素子4を通る
電流成分と帰還制御のための電流成分との和の電流が流
れる。そして、例えば図2の平滑用コンデンサ7の電圧
が所定値よりも高くなると、誤差信号に基づくトランジ
スタ30の電流が増大し、図5(B)で点線で示すよう
に電流I1 に対応する電圧Va の振幅が大きくなり、t
0 のオン開始点から所定電流値に対応する基準電圧Vr
に達する時間が短くなり、PWMパルスの幅が図5
(C)で点線で示すように狭くなり、出力電圧が所望値
に戻される。出力電圧が所望値よりも低い場合には上記
の高い場合の逆の動作になる。
Next, the operation of the switching power supply shown in FIGS. 2 to 4 will be described with reference to FIGS. FIG. 5 is a waveform diagram schematically showing the state of each unit in FIGS. 2 and 3 during normal operation after startup. At time t0 in FIG. 5, the output voltage V3 of the comparator 43 in FIG. 3 changes from the low level to the high level to generate a PWM pulse, and a signal corresponding thereto is transmitted via the drive circuit 31 to the switching element 4 composed of an FET. When the voltage is applied between the gate and the source, the switching element 4 is turned on, and a current I1 flows through a closed circuit including the DC power supply 1, the primary winding 3, the switching element 4, and the current detecting resistor 17. Since the primary winding 3 has an inductance, the current I1 increases with a slope, and the waveform of the voltage Va corresponding to the waveform of the current I1 is obtained from the current detecting resistor 17 as shown in FIG. Can be Now, assuming that the output current of the error signal forming circuit 26 of FIG. 3 is zero, the currents of the transistors 29 and 30 are also zero. The current flowing into the resistor 17 is also zero, and only the current flowing through the switching element 4 flows through the resistor 17. However, in practice, the amplitude of the current I1 flowing through the resistor 17 is controlled to execute the constant voltage control. That is, FIG.
When the transistor 32 is turned on, an error signal is formed by the error signal forming circuit 26, and this error signal becomes a feedback signal for constant voltage control to control the transistors 29 and 30 of the mirror circuit. The current passing through the transistor 30 functioning as a transistor flows into the current detecting resistor 17 via the terminal 25 and the resistor 18 in FIG. Therefore, the current of the sum of the current component passing through the switching element 4 and the current component for feedback control flows through the current detection resistor 17. For example, when the voltage of the smoothing capacitor 7 in FIG. 2 becomes higher than a predetermined value, the current of the transistor 30 based on the error signal increases, and the voltage Va corresponding to the current I1 as shown by a dotted line in FIG. Becomes larger, and t
0, the reference voltage Vr corresponding to the predetermined current value from the start point
And the width of the PWM pulse is reduced as shown in FIG.
As shown by the dotted line in (C), the width becomes narrow, and the output voltage returns to the desired value. When the output voltage is lower than the desired value, the above operation is reversed.

【0018】次に、誤差信号の形成動作を更に詳しく説
明する。図2のスイッチング電源装置は、リバースタイ
プ又はフライバックタイプスイッチングレギュレータと
呼ばれるものであり、スイッチング素子4のオフ期間に
2次及び3次巻線5、11の出力段のダイオード6、1
2がオンになる。定電圧化された平滑用コンデンサ7の
電圧はダイオード6を介して2次巻線5に印加され、こ
れに対応した電圧が3次巻線11に得られ、この電圧で
コンデンサ13が充電される。従って、コンデンサ13
の電圧は出力段の平滑用コンデンサ7の電圧に対応した
値を有し、このコンデンサ13の電圧を検出すれば等価
的に出力端子8、9間の電圧V0 を検出したことにな
る。図2のコンデンサ13の電圧は制御電源端子23を
介して図3の電圧検出用抵抗39、40に印加される。
これにより、誤差増幅トランジスタ42のベースとグラ
ンドとの間に出力電圧V0 に対応した検出電圧が印加さ
れ、ツエナーダイオード41で与えられる基準電圧と検
出電圧との差の値がトランジスタ42のベース・エミッ
タ間に印加され、この差の値に対応したコレクタ電流が
流れる。ミラー回路のトランジスタ29、30のベース
電流はこれ等のエミッタとベースとを介して誤差増幅ト
ランジスタ42に流れるので、ミラー回路のトランジス
タ29、30のコレクタ電流は誤差増幅トランジスタ4
2の電流に対応した値になる。これにより、トランジス
タ30が電流振幅制御手段として機能し、PWMパルス
の幅が制御される。
Next, the operation of forming the error signal will be described in more detail. The switching power supply device shown in FIG. 2 is called a reverse type or flyback type switching regulator, and includes diodes 6, 1, 1, 2, and 3 in output stages of secondary and tertiary windings 5, 11 during an off period of switching element 4.
2 turns on. The constant voltage of the smoothing capacitor 7 is applied to the secondary winding 5 via the diode 6, and a voltage corresponding to the voltage is obtained in the tertiary winding 11, and the capacitor 13 is charged with this voltage. . Therefore, the capacitor 13
Has a value corresponding to the voltage of the smoothing capacitor 7 in the output stage. If the voltage of this capacitor 13 is detected, the voltage V0 between the output terminals 8 and 9 is equivalently detected. The voltage of the capacitor 13 of FIG. 2 is applied to the voltage detection resistors 39 and 40 of FIG.
As a result, a detection voltage corresponding to the output voltage V0 is applied between the base of the error amplification transistor 42 and the ground, and the value of the difference between the reference voltage given by the Zener diode 41 and the detection voltage is applied to the base / emitter of the transistor 42. And a collector current corresponding to the value of the difference flows. The base current of the transistors 29 and 30 of the mirror circuit flows through the emitter and the base to the error amplification transistor 42, so that the collector current of the transistors 29 and 30 of the mirror circuit is
The value corresponds to the current of 2. As a result, the transistor 30 functions as current amplitude control means, and the width of the PWM pulse is controlled.

【0019】制御電源端子23の電圧Vc は図2のコン
デンサ13の電圧である。スイッチング電源装置がPW
Mパルスによる動作を開始するまでは3次巻線11に電
圧が得られないので、起動抵抗15を介してコンデンサ
13を充電しなければならない。起動抵抗15における
電力損失を低減するために起動抵抗15の値R15は比較
的大きな値に設定されている。このため、例えば図6の
t0 時点で電源1からの電力供給を開始すると、コンデ
ンサ13はR15C13の時定数で充電され、図6(A)に
示すようにコンデンサ13の電圧Vc は比較的ゆっくり
と立上る。コンデンサ13の電圧Vc 即ち制御電源端子
23の電圧が図6のt1 時点で高レベル電圧VH に達す
ると、図4に示す2つのツエナーダイオード55、56
が導通し、NOT回路60の入力端子の電圧が低レベル
から高レベルに転換し、この出力電圧が低レベルにな
る。この結果、t0 〜t1 期間でオフであった一対のト
ランジスタ58、59がオンになり、出力ライン52に
定電圧出力が得られる。これにより、図3のトランジス
タ36、32がオンになって誤差信号形成回路26の電
圧検出用抵抗39、40に制御電源端子23の電圧が入
力し、誤差信号の形成が開始すると共に、抵抗34、3
5で決定された基準電圧がコンパレータ28に入力し、
PWMパルスのオン終了決定が可能になる。また、図6
のt1 時点になると、トランジスタ46にベース電流が
流入し、これがオンになり、トランジスタ46とダイオ
ード47を通ってコンデンサ44が急速に充電される。
この充電回路には抵抗が接続されていないので、コンデ
ンサ44の電圧V2 は例えば5Vまで急速に立上る。即
ちトランジスタ46のベースの電圧V1 が例えば6.5
Vであるとすれば、これからトランジスタ46のベース
・エミッタ間電圧とダイオード47の順方向電圧とを差
し引いた値(例えば5V)がコンデンサ44の充電完了
電圧となる。なお、図5には正常動作時の各部の波形が
示されているが、起動直後においても図5のt0 よりも
後の状態になる。従って、以後の説明では図5の波形を
参照する。図5のt0 直後においてはコンパレータ43
の正入力端子電圧V1 が負入力端子の電圧V2 よりも高
いので、この出力電圧V3 は図5(C)に示すように高
レベルとなり、PWMパルスが発生し、スイッチング素
子4がオンになる。これにより、トランス2の1次巻線
2に電源1の電圧が印加され、ここを通って電流が流れ
始める。1次巻線3はインダクタンスを有するので、こ
こを流れる電流は傾斜を有して増大し、電流検出用抵抗
17の電流I1 に対応した検出電圧Va が得られ、これ
がコンパレータ28の正入力端子に印加される。コンパ
レータ28の負入力端子には図5(B)に示す基準電圧
Vr が印加されているので、t1 時点で電流検出に基づ
く電圧Va が基準電圧Vr に達すると、コンパレータ2
8の出力が図5のt1 時点で低レベルから高レベルに転
換し、トランジスタ51がオンになる。これにより、ト
ランジスタ51のコレクタ電圧即ちコンパレータ43の
出力電圧V3 が図5(C)に示すように低レベルにな
り、PWMパルスの区間が終了する。コンパレータ43
の出力電圧V3 が低レベルになると、ダイオード50が
導通し、コンパレータ43の正入力端子の電圧V1 が図
5(A)に示すように6.5Vから例えば3.5Vに低
下して、負入力端子の電圧V2 よりも低くなるので、コ
ンパレータ43の出力電圧V3 が図5(C)に示すよう
にt1 時点から低レベルに保持され、スイッチング素子
4のオフも保持される。コンパレータ43の出力電圧V
3 が低レベルになってこの負入力端子の電圧V1 が負入
力端子の電圧V2 よりも低くなると、コンデンサ44の
充電回路のトランジスタ46及びダイオード47が逆バ
イアス状態となって、これらが非導通状態となり、コン
デンサ44の充電が停止する。これにより、コンデンサ
44の電荷は抵抗45を介して放出され、この電圧V2
は図5(A)に示すように一定の傾斜を有して低下す
る。t2 時点でコンデンサ44の電圧即ちコンパレータ
43の負入力端子の電圧V2 が正入力端子の電圧V1 よ
りも低くなると、コンパレータ43の出力電圧V3 は再
び高レベルに戻り、次のPWMパルスが発生する。な
お、t1 〜t2 のオフ期間にはスイッチング素子4の電
流がゼロになり、また、コンパレータ28の正入力端子
の電圧Va も基準電圧Vr より低下するので、コンパレ
ータ28の出力は低レベルに保持され、トランジスタ5
1もオフに保持されている。この実施例におけるPWM
パルスのパルス幅(オン期間)は出力電圧の変化に応じ
て変化するが、パルスの相互間のオフ期間は一定に保た
れる。
The voltage Vc of the control power supply terminal 23 is the voltage of the capacitor 13 shown in FIG. Switching power supply is PW
Since no voltage is obtained in the tertiary winding 11 until the operation by the M pulse is started, the capacitor 13 must be charged via the starting resistor 15. In order to reduce the power loss in the starting resistor 15, the value R15 of the starting resistor 15 is set to a relatively large value. Therefore, for example, when the power supply from the power supply 1 is started at time t0 in FIG. 6, the capacitor 13 is charged with the time constant of R15C13, and the voltage Vc of the capacitor 13 is relatively slowly reduced as shown in FIG. Rise. When the voltage Vc of the capacitor 13, that is, the voltage of the control power supply terminal 23 reaches the high level voltage VH at the time t1 in FIG. 6, the two Zener diodes 55 and 56 shown in FIG.
Is turned on, the voltage at the input terminal of the NOT circuit 60 changes from a low level to a high level, and this output voltage goes to a low level. As a result, the pair of transistors 58 and 59 that were off during the period from t0 to t1 are turned on, and a constant voltage output is obtained on the output line 52. As a result, the transistors 36 and 32 in FIG. 3 are turned on, the voltage of the control power supply terminal 23 is input to the voltage detection resistors 39 and 40 of the error signal forming circuit 26, and the formation of the error signal is started. , 3
The reference voltage determined in 5 is input to the comparator 28,
It is possible to determine the ON end of the PWM pulse. FIG.
At the time t1, a base current flows into the transistor 46, which is turned on, and the capacitor 44 is rapidly charged through the transistor 46 and the diode 47.
Since no resistor is connected to this charging circuit, the voltage V2 of the capacitor 44 rises rapidly to, for example, 5V. That is, the voltage V1 at the base of the transistor 46 is, for example, 6.5.
Assuming that the voltage is V, a value obtained by subtracting the base-emitter voltage of the transistor 46 and the forward voltage of the diode 47 from this (for example, 5 V) becomes the charge completion voltage of the capacitor 44. Although FIG. 5 shows the waveforms of the respective parts during normal operation, the state is later than t0 in FIG. 5 even immediately after startup. Therefore, in the following description, the waveform of FIG. 5 will be referred to. Immediately after t0 in FIG.
Since the positive input terminal voltage V1 is higher than the negative input terminal voltage V2, the output voltage V3 becomes a high level as shown in FIG. 5C, a PWM pulse is generated, and the switching element 4 is turned on. As a result, the voltage of the power supply 1 is applied to the primary winding 2 of the transformer 2, and the current starts flowing therethrough. Since the primary winding 3 has an inductance, the current flowing therethrough increases with a gradient, and a detection voltage Va corresponding to the current I1 of the current detection resistor 17 is obtained, which is connected to the positive input terminal of the comparator 28. Applied. Since the reference voltage Vr shown in FIG. 5B is applied to the negative input terminal of the comparator 28, when the voltage Va based on current detection reaches the reference voltage Vr at time t1, the comparator 2
8 changes from low level to high level at time t1 in FIG. 5, and the transistor 51 is turned on. As a result, the collector voltage of the transistor 51, that is, the output voltage V3 of the comparator 43 becomes low as shown in FIG. 5C, and the interval of the PWM pulse ends. Comparator 43
When the output voltage V3 of the comparator 43 becomes low, the diode 50 conducts, and the voltage V1 at the positive input terminal of the comparator 43 drops from 6.5V to, for example, 3.5V as shown in FIG. Since the voltage becomes lower than the voltage V2 of the terminal, the output voltage V3 of the comparator 43 is maintained at a low level from the time t1 as shown in FIG. 5C, and the OFF state of the switching element 4 is also maintained. Output voltage V of comparator 43
3 becomes low level and the voltage V1 at the negative input terminal becomes lower than the voltage V2 at the negative input terminal, the transistor 46 and the diode 47 of the charging circuit of the capacitor 44 become reverse biased and become non-conductive. , And the charging of the capacitor 44 stops. As a result, the electric charge of the capacitor 44 is released through the resistor 45, and the voltage V2
Decreases with a constant slope as shown in FIG. At time t2, when the voltage of the capacitor 44, that is, the voltage V2 of the negative input terminal of the comparator 43 becomes lower than the voltage V1 of the positive input terminal, the output voltage V3 of the comparator 43 returns to the high level again, and the next PWM pulse is generated. During the off period from t1 to t2, the current of the switching element 4 becomes zero, and the voltage Va at the positive input terminal of the comparator 28 also drops below the reference voltage Vr, so that the output of the comparator 28 is held at a low level. , Transistor 5
1 is also held off. PWM in this embodiment
Although the pulse width (ON period) of the pulse changes according to the change in the output voltage, the OFF period between the pulses is kept constant.

【0020】再び図6を参照して制御電源端子23の電
圧Vc の変化とPWMパルスの発生期間の関係を説明す
る。図6のt1 時点でPWMパルスの発生動作が開始す
ると、コンデンサ13のエネルギーがPWMパルス発生
のために低下するが、3次巻線11に電圧が得られるた
めにこれに依存したほぼ一定電圧がt2 時点から得ら
れ、これが制御回路16の電源電圧として寄与する。な
お、起動抵抗15を介して僅かな充電電流がコンデンサ
13に流れ続けるが、これは3次巻線11に基づく充電
電流に比べて極めて小さい。図6のt3 時点で電源1か
らの電力供給を停止すると、2次巻線5を介した出力平
滑用コンデンサ7の充電も停止し、また、3次巻線11
によるコンデンサ13の充電及び起動抵抗15を通した
コンデンサ13の充電も停止する。この結果、制御電源
端子23の電圧Vc が図6のt3 から低下し、t4 時点
で下側基準電圧(下側トリガポイント)VL を横切り、
図4のツエナーダイオード55、56が共にオフにな
る。これにより、NOT回路60の出力が高レベルにな
り、トランジスタ58、59がオフになり、出力ライン
52の電圧が低レベル(ゼロ)になり、図3のPWMパ
ルス形成回路27からPWMパルスが発生しなくなり、
また、検出阻止用トランジスタ32がオフになる。
Referring again to FIG. 6, the relationship between the change in the voltage Vc of the control power supply terminal 23 and the period during which the PWM pulse is generated will be described. When the operation of generating the PWM pulse starts at time t1 in FIG. 6, the energy of the capacitor 13 decreases due to the generation of the PWM pulse. However, since a voltage is obtained in the tertiary winding 11, an almost constant voltage depending on the voltage is obtained. It is obtained from the time point t2, and this contributes to the power supply voltage of the control circuit 16. Note that a small charging current continues to flow through the capacitor 13 via the starting resistor 15, which is extremely small as compared with the charging current based on the tertiary winding 11. When the power supply from the power supply 1 is stopped at time t3 in FIG. 6, the charging of the output smoothing capacitor 7 via the secondary winding 5 is also stopped, and the tertiary winding 11 is stopped.
Of the capacitor 13 and the charging of the capacitor 13 through the starting resistor 15 are also stopped. As a result, the voltage Vc of the control power supply terminal 23 decreases from t3 in FIG. 6 and crosses the lower reference voltage (lower trigger point) VL at time t4.
The zener diodes 55 and 56 in FIG. 4 are both turned off. As a result, the output of the NOT circuit 60 goes high, the transistors 58 and 59 turn off, the voltage of the output line 52 goes low (zero), and a PWM pulse is generated from the PWM pulse forming circuit 27 of FIG. No longer
Further, the detection blocking transistor 32 is turned off.

【0021】なお、図4の起動検出回路53は、ヒステ
リシスを有するコンパレータ又はシュミットトリガ回路
と等価な動作をし、制御電源端子23の電圧Vc が図6
(A)に示す上側基準電圧(アッパトリガポイント)V
H を下側から上側に向って横切った後に上側から下側に
向って再び横切っても出力状態が変化しないように形成
されている。即ち、図4の2つのダイオード55、56
が一旦導通し、トランジスタ58がオンになると、上側
のツエナーダイオード55がトランジスタ58のエミッ
タと上側のコレクタとの間で短絡された状態となり、等
価的に下側のツエナーダイオード56のオンを維持する
ことができるか否かによってNOT回路60の出力状態
が決定され、下側のツエナーダイオード56のオンを維
持することが不可能な電圧即ち図6(A)の下側基準電
圧VL になった時にNOT回路60の出力が高レベルと
なり、トランジスタ58、59がオフになる。
The activation detection circuit 53 shown in FIG. 4 operates equivalently to a comparator or a Schmitt trigger circuit having hysteresis, and the voltage Vc of the control power supply terminal 23 is changed to the level shown in FIG.
Upper reference voltage (upper trigger point) V shown in (A)
It is formed so that the output state does not change even if it crosses H from the lower side to the upper side and then again from the upper side to the lower side. That is, the two diodes 55 and 56 in FIG.
Conducts once, and transistor 58 is turned on, upper Zener diode 55 is short-circuited between the emitter of transistor 58 and the upper collector, equivalently maintaining lower Zener diode 56 on. The output state of the NOT circuit 60 is determined depending on whether or not the voltage can be maintained, and when the output voltage of the NOT circuit 60 becomes a voltage at which the lower zener diode 56 cannot be kept on, that is, the lower reference voltage VL in FIG. The output of the NOT circuit 60 goes high, turning off the transistors 58 and 59.

【0022】以上の説明から明らかなように、このスイ
ッチング電源装置は、誤差信号形成回路26の電圧検出
用抵抗39、40に対して直列に検出阻止用トランジス
タ32を設け、起動抵抗15による制御電源としてのコ
ンデンサ13の充電がほぼ完了した時に検出阻止用トラ
ンジスタ32をオンにするので、電圧検出用抵抗39、
40に妨害されずにコンデンサ13の充電を起動抵抗1
5を通して行うことができ、コンデンサ13を所定レベ
ルまで短時間に充電し、PWMパルスを迅速に発生させ
ることができる。また、3次巻線11の電圧を制御電源
として使用すると共に出力電圧検出にも使用する構成で
あるので、制御回路16の端子数及び部品点数の低減を
図ることができる。また、起動検出及び定電圧化回路3
3を、PWMパルス形成回路27で使用するのみでな
く、検出阻止用トランジスタ32の制御にも使用してい
るので、回路構成が簡略化されている。また、スイッチ
ング素子4のオン期間の終了時点をここを流れる電流に
基づいて決定しているので、定電圧制御が達成されるの
みでなく、過電流防止も達成される。
As is apparent from the above description, this switching power supply device includes the detection blocking transistor 32 in series with the voltage detection resistors 39 and 40 of the error signal forming circuit 26, and the control power supply by the starting resistor 15. When the charging of the capacitor 13 is almost completed, the detection blocking transistor 32 is turned on.
The charging of the capacitor 13 is not interrupted by the
5, the capacitor 13 can be charged to a predetermined level in a short time, and the PWM pulse can be generated quickly. Further, since the configuration is such that the voltage of the tertiary winding 11 is used as a control power supply and also used for detecting an output voltage, the number of terminals and the number of components of the control circuit 16 can be reduced. Also, a start-up detection and constant voltage circuit 3
3 is used not only in the PWM pulse forming circuit 27 but also in the control of the detection blocking transistor 32, so that the circuit configuration is simplified. Further, since the end point of the ON period of the switching element 4 is determined based on the current flowing therethrough, not only constant voltage control is achieved but also overcurrent prevention is achieved.

【0023】[0023]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) トランジスタ42の代りに演算増幅器によって
誤差増幅回路を形成しても良い。 (2) 制御回路16、又は制御回路16とスイッチン
グ素子4を1つのモノリシック集積回路とすることがで
きる。 (3) 図4の起動検出回路53を演算増幅器を使用し
た周知のヒステリシスコンパレータ又はシュミットトリ
ガ回路とすることができる。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) An error amplifier circuit may be formed by an operational amplifier instead of the transistor 42. (2) The control circuit 16 or the control circuit 16 and the switching element 4 can be one monolithic integrated circuit. (3) The activation detection circuit 53 of FIG. 4 can be a known hysteresis comparator or a Schmitt trigger circuit using an operational amplifier.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のスイッチング電源装置を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a conventional switching power supply device.

【図2】本発明の実施例に係わるスイッチング電源装置
を示す回路図である。
FIG. 2 is a circuit diagram showing a switching power supply according to an embodiment of the present invention.

【図3】図2の制御回路とスイッチング素子の部分を示
す回路図である。
FIG. 3 is a circuit diagram showing a control circuit and a switching element of FIG. 2;

【図4】図3の起動検出及び定電圧化回路を示す回路図
である。
FIG. 4 is a circuit diagram showing a startup detection and constant voltage circuit of FIG. 3;

【図5】図2及び図3の各部の状態を示す波形図であ
る。
FIG. 5 is a waveform diagram showing a state of each unit in FIGS. 2 and 3;

【図6】図3の各部の状態を原理的に示す波形図であ
る。
FIG. 6 is a waveform diagram showing the state of each part in FIG. 3 in principle.

【符号の説明】[Explanation of symbols]

4 スイッチング素子 11 3次巻線 15 起動抵抗 23 制御電源端子 26 誤差信号形成回路 32 検出阻止用トランジスタ Reference Signs List 4 switching element 11 tertiary winding 15 starting resistor 23 control power supply terminal 26 error signal forming circuit 32 detection blocking transistor

フロントページの続き (56)参考文献 特開 昭59−222076(JP,A) 特開 昭62−16071(JP,A) 特開 昭63−299773(JP,A) 特開 平7−123709(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 H02M 3/335 Continuation of the front page (56) References JP-A-59-222076 (JP, A) JP-A-62-16071 (JP, A) JP-A-63-299773 (JP, A) JP-A-7-123709 (JP) , A) (58) Field surveyed (Int. Cl. 7 , DB name) H02M 3/28 H02M 3/335

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電源(1)の一端と他端との間に接
続されたトランス(2)の1次巻線(3)とスイッチン
グ素子(4)との直列回路と、 前記1次巻線(3)に電磁結合された2次及び3次巻線
(5、11)と、 前記スイッチング素子(4)のオフ期間に前記2次巻線
(5)に発生する電圧によって導通する方向性を有して
前記2次巻線(5)に接続された第1のダイオード
(6)と、 前記第1のダイオード(6)を介して前記2次巻線
(5)に並列に接続された第1の平滑用コンデンサ
(7)と、 前記スイッチング素子(4)のオフ期間に前記3次巻線
(11)に発生する電圧によって導通する方向性を有し
て前記3次巻線(11)に接続された第2のダイオード
(12)と、 前記第2のダイオード(12)を介して前記3次巻線
(11)に並列に接続された第2の平滑用コンデンサ
(13)と、 前記第2の平滑用コンデンサ(13)に接続された制御
用電源端子(23)と、 前記直流電源(1)と前記制御用電源端子(23)との
間に接続された起動抵抗(15)と、 検出阻止用スイッチ(32)を介して前記制御用電源端
子(23)に接続された出力電圧検出用分圧抵抗(3
9、40)と、 出力電圧制御用 基準電圧源(41)と、 前記出力電圧検出用分圧抵抗(39,40)の分圧出力
と前記出力電圧制御用基準電圧源(41)から得られた
基準電圧との差に対応した誤差信号を出力する誤差回路
(42)と、 前記誤差回路(42)から得られた前記誤差信号に応答
して前記第1の平滑用コンデンサ(7)の電圧を一定に
するためのパルス幅変調パルスを形成し、このパルス幅
変調パルスによって前記スイッチング素子(4)をオン
・オフするものであって、前記制御用電源端子(23)
の電圧を電源電圧として使用している電圧制御回路と、 前記検出阻止用スイッチ(32)を制御するための検出
阻止用スイッチ制御手段(36)と、前記制御用電源端子(23)の電圧が所定値以上に立上っ
たことを検出するための起動検出回路(53)と、 前記電圧制御回路で使用するための定電圧を得るための
定電圧化回路(54)とを備えており、 前記電圧制御回路は、 前記スイッチング素子(4)に流れる電流を検出し、前
記電流の値に対応する電圧値を示す電流検出信号を発生
する電流検出手段(17、18、19、25)と、 前記電流検出手段から得られた前記電流検出信号の振幅
を前記誤差信号によって制御する振幅制御手段(30)
と、 前記スイッチング素子(4)のオン期間の終了を決定す
るためのオン終了決定用基準電圧(Vr)を得るためのも
のであって、前記定電圧化回路(54)に接続された分
圧用抵抗(34、35)から成るオン終了時点決定用基
準電圧源と、 前記振幅制御手段(30)で振幅制御された電流検出信
号と前記オン終了決定用基準電圧源か ら得られた基準電
圧との比較出力を発生するコンパレータ(28)と、前記振幅制御された電流検出信号の振幅が前記オン終了
決定用基準電圧源から得られた基準電圧(Vr)に達した
ことを示す前記コンパレータ(28)の出力に応答して
前記スイッチング素子(4)をオンに制御するためのパ
ルス幅変調パルスの発生を終了し、この終了時点から一
定時間後に再び前記スイッチング素子(4)をオンに制
御するためのパルス幅変調パルスを発生するパルス幅変
調パルス発生回路(27)とから成り、 前記起動検出回路(53)は前記制御用電源端子(23)
に接続された起動検出用ツェナ−ダイオ−ド(55、5
6)と起動検出用抵抗(57)との直列回路と 、起動検
出用トランジスタ(59)とを有しており、 前記起動検出用ツェナ−ダイオ−ド(55、56)は前
記制御用電源端子(23)の電圧が所定値以上に立上っ
た時に導通するものであり、 前記起動検出用トランジスタ(59)は、前記起動検出
用ツェナ−ダイオ−ド(55、56)と前記起動検出用
抵抗(57)との間から得られた前記制御用電源端子
(23)の電圧の立上りを示す信号に応答してオン状態に
なって、前記制御用電源端子(23)の電圧を伝送する
ものであり、 前記定電圧化回路(54)は前記起動検出用トランジス
タ(59)を介して前記制御用電圧端子(23)に接続
されており、 前記検出阻止用スイッチ制御手段は、前記起動検出用ト
ランジスタ(59)がオン状態の時に前記起動検出用ト
ランジスタ(59)の出力段に得られた電圧に応答して
前記検出阻止用スイッチ(32)をオンに制御する回路
である ことを特徴とするスイッチング電源装置。
1. A series circuit of a primary winding (3) of a transformer (2) and a switching element (4) connected between one end and the other end of a DC power supply (1); The secondary and tertiary windings (5, 11) electromagnetically coupled to the line (3), and the directionality of conduction by the voltage generated in the secondary winding (5) during the off period of the switching element (4). And a first diode (6) connected to the secondary winding (5), and connected in parallel to the secondary winding (5) via the first diode (6). A first smoothing capacitor; and a third winding having a directivity to be conducted by a voltage generated in the third winding when the switching element is off. And a third diode (12) connected to the third coil (12) via the second diode (12). A second smoothing capacitor (13) connected in parallel to 1), a control power supply terminal (23) connected to the second smoothing capacitor (13); A starting resistor (15) connected between the control power terminal (23) and an output voltage detecting voltage dividing resistor connected to the control power terminal (23) via a detection blocking switch (32); (3
9, 40), an output voltage control reference voltage source (41) , a divided output of the output voltage detection voltage dividing resistor (39, 40), and the output voltage control reference voltage source (41). An error circuit (42) for outputting an error signal corresponding to a difference from the reference voltage, and a voltage of the first smoothing capacitor (7) in response to the error signal obtained from the error circuit (42). Forming a pulse width modulation pulse for making the switching power supply constant, and turning on / off the switching element (4) by the pulse width modulation pulse. The control power supply terminal (23)
A voltage control circuit using the voltage of the power supply voltage as a power supply voltage, a detection prevention switch control means (36) for controlling the detection prevention switch (32), and a voltage of the control power supply terminal (23). Rising above a certain value
And a start detection circuit (53) for detecting that a constant voltage has been obtained for use in the voltage control circuit.
A voltage control circuit (54), wherein the voltage control circuit detects a current flowing through the switching element (4),
Generates a current detection signal indicating the voltage value corresponding to the current value
Current detecting means (17, 18, 19, 25) to perform, and the amplitude of the current detection signal obtained from the current detecting means
Control means (30) for controlling the amplitude by the error signal
And the end of the ON period of the switching element (4).
To obtain the reference voltage (Vr) for determining the ON end for
A voltage connected to the constant voltage circuit (54).
On-going end point determination base comprising compression resistors (34, 35)
A quasi-voltage source, and a current detection signal whose amplitude is controlled by the amplitude control means (30).
No. and the comparator (28) for generating a comparison output between on termination determination reference voltage source or we obtained the reference voltage, the amplitude the on termination of said amplitude controlled current detection signal
The reference voltage (Vr) obtained from the reference voltage source has been reached
In response to the output of the comparator (28)
A switch for controlling the switching element (4) to turn on.
The generation of the pulse width modulation pulse ends, and from this end point
After a fixed time, the switching element (4) is turned on again.
Pulse width modulation to generate a pulse width modulation pulse
And a start-up detection circuit (53). The control power supply terminal (23)
Detection zener diodes (55, 5
6) and a series circuit of a start detection resistor (57);
An output transistor (59), and the start-up detecting zener diodes (55, 56)
The voltage of the control power supply terminal (23) rises above a predetermined value.
The start-up detection transistor (59)
Zener diodes (55, 56) for detecting the start-up
The control power supply terminal obtained between the control power supply and the resistor (57)
Turns on in response to the signal indicating the voltage rise of (23).
And transmits the voltage of the control power supply terminal (23).
Is intended, the constant voltage circuit (54) is the activation detection transistor
(59) connected to the control voltage terminal (23)
And the detection blocking switch control means includes a switch for detecting the activation.
When the transistor (59) is in the ON state, the start detection
In response to the voltage obtained at the output stage of the transistor (59)
Circuit for turning on the detection blocking switch (32)
Switching power supply unit, characterized in that it.
JP8323593A 1996-11-18 1996-11-18 Switching power supply Expired - Fee Related JP3063825B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8323593A JP3063825B2 (en) 1996-11-18 1996-11-18 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8323593A JP3063825B2 (en) 1996-11-18 1996-11-18 Switching power supply

Publications (2)

Publication Number Publication Date
JPH10150768A JPH10150768A (en) 1998-06-02
JP3063825B2 true JP3063825B2 (en) 2000-07-12

Family

ID=18156446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8323593A Expired - Fee Related JP3063825B2 (en) 1996-11-18 1996-11-18 Switching power supply

Country Status (1)

Country Link
JP (1) JP3063825B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239119B2 (en) * 2004-11-05 2007-07-03 Power Integrations, Inc. Method and apparatus to provide temporary peak power from a switching regulator

Also Published As

Publication number Publication date
JPH10150768A (en) 1998-06-02

Similar Documents

Publication Publication Date Title
US4763235A (en) DC-DC converter
US4758937A (en) DC-DC converter
JPH0468859B2 (en)
JP2002171760A (en) Dc-dc converter
JPH04504942A (en) Dual current sensing driver circuit
US4763236A (en) DC-DC converter
JP3839737B2 (en) DC voltage conversion circuit
JP5293016B2 (en) DC-DC converter
JPH0655031B2 (en) Flyback switching regulator power supply
US7573730B2 (en) Charging device with boundary mode control
JP3019804B2 (en) Switching power supply
JP3250979B2 (en) Switching power supply
JP3063825B2 (en) Switching power supply
US4352054A (en) Method for actuating a switching transistor operating as a setting member in a DC/DC converter
JPH07255168A (en) Dc-dc converter for generating a plurality of signals
JPS6024669B2 (en) Intermittent transistor DC converter
JPH0851776A (en) Self-excited flyback converter
US6204644B1 (en) Switching power supply for speeding up turn-off operation of a switching element
JP3000937B2 (en) Switching power supply
JP3107193B2 (en) DC-DC converter
JPS6327210Y2 (en)
JP2600103Y2 (en) Power circuit
JP2563188B2 (en) Self-exciting converter with overcurrent protection
JP3641351B2 (en) Ringing choke converter
JPH0318430B2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees