JP3050028B2 - 多重剰余暗号の暗号鍵生成回路 - Google Patents
多重剰余暗号の暗号鍵生成回路Info
- Publication number
- JP3050028B2 JP3050028B2 JP5334264A JP33426493A JP3050028B2 JP 3050028 B2 JP3050028 B2 JP 3050028B2 JP 5334264 A JP5334264 A JP 5334264A JP 33426493 A JP33426493 A JP 33426493A JP 3050028 B2 JP3050028 B2 JP 3050028B2
- Authority
- JP
- Japan
- Prior art keywords
- encryption
- output
- circuit
- input value
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、第三者によってデータ
が盗聴されないように電話、モデム、テレビ放送等の送
信データを暗号化する多重剰余暗号装置に関し、特にそ
の暗号鍵を生成する回路に関する。
が盗聴されないように電話、モデム、テレビ放送等の送
信データを暗号化する多重剰余暗号装置に関し、特にそ
の暗号鍵を生成する回路に関する。
【０００２】
【従来の技術】第三者によってデータが盗聴されないよ
うに電話、モデム、テレビ放送の送信データを暗号化す
る方法として、多重剰余暗号が知られている。これは平
文すなわち暗号化されていないもとのデータＭに対して
次のような操作を行って暗号文すなわち暗号化されたデ
ータＣを生成するものである。
うに電話、モデム、テレビ放送の送信データを暗号化す
る方法として、多重剰余暗号が知られている。これは平
文すなわち暗号化されていないもとのデータＭに対して
次のような操作を行って暗号文すなわち暗号化されたデ
ータＣを生成するものである。
【０００３】 x(0) =a(0)M +b(0) mod N(0) x(1) =a(1)x(0) +b(1) mod N(1) ・ ・ …（１） ・ x(m-2)=a(m-2)x(m-3)+b(m-2)mod N(m-2) C =a(m-1)x(m-2)+b(m-1)mod N(m-1) ここで、ａ（ｊ），ｂ（ｊ），Ｎ（ｊ）は予め決められ
た定数で、暗号鍵と呼ばれる。またｍは線形多重変換に
おける繰り返し回数を表わす。なお、Ｎ（０），Ｎ
（１），…，Ｎ（ｍ−１）としては、一般には、相異な
る素数が選ばれる。一方、暗号文Ｃから平文Ｍを復元す
るには次のような操作を行えば良い。なお、次式におい
て１／ａ（ｊ）は合同式 を満足するような整数ｘすなわちＮ（ｊ）を法としたａ
（ｊ）の逆数を意味し、−ｂ（ｊ）はＮ（ｊ）−ｂ
（ｊ）を意味する。
た定数で、暗号鍵と呼ばれる。またｍは線形多重変換に
おける繰り返し回数を表わす。なお、Ｎ（０），Ｎ
（１），…，Ｎ（ｍ−１）としては、一般には、相異な
る素数が選ばれる。一方、暗号文Ｃから平文Ｍを復元す
るには次のような操作を行えば良い。なお、次式におい
て１／ａ（ｊ）は合同式 を満足するような整数ｘすなわちＮ（ｊ）を法としたａ
（ｊ）の逆数を意味し、−ｂ（ｊ）はＮ（ｊ）−ｂ
（ｊ）を意味する。
【０００４】 x(m-1)={1/a(m-1)}C +{-b(m-1)/a(m-1)}mod N(m-1) x(m-2)={1/a(m-2)}x(m-1)+{-b(m-2)/a(m-2)}mod N(m-2) ・ ・ …（２） ・ x(1) ={1/a(1)}x(2) +{-b(1)/a(1)} mod N(1) M ={1/a(0)}x(1) +{-b(0)/a(0)} mod N(0) すなわち、暗号化も復号化も、パラメータが異なるだけ
で、どちらも同じ操作で実行できる。なお、多重剰余暗
号については、１９９３年９月に開催された情報理論と
その応用シンポジウムの予稿集の第２５９項から第２６
０項に掲載されている島田著「多重剰余暗号」に詳しい
記述がある。また、多重剰余暗号の暗号回路の構成方法
については、特願４−１２８４０９「暗号通信装置」に
詳しい記述がある。
で、どちらも同じ操作で実行できる。なお、多重剰余暗
号については、１９９３年９月に開催された情報理論と
その応用シンポジウムの予稿集の第２５９項から第２６
０項に掲載されている島田著「多重剰余暗号」に詳しい
記述がある。また、多重剰余暗号の暗号回路の構成方法
については、特願４−１２８４０９「暗号通信装置」に
詳しい記述がある。
【０００５】
【発明が解決しようとする課題】しかしながら、（２）
式においてＮ（ｊ）を法としたａ（ｊ）の逆数を計算す
るには、ユークリッド互除法と同様の計算が必要であ
る。従って、暗号化のためのパラメータから復号化用の
パラメータを多重剰余暗号の暗号装置の内部で生成する
ためには、ユークリッド互除法を行うための回路が必要
になるため、回路規模が大きくなるという問題があっ
た。
式においてＮ（ｊ）を法としたａ（ｊ）の逆数を計算す
るには、ユークリッド互除法と同様の計算が必要であ
る。従って、暗号化のためのパラメータから復号化用の
パラメータを多重剰余暗号の暗号装置の内部で生成する
ためには、ユークリッド互除法を行うための回路が必要
になるため、回路規模が大きくなるという問題があっ
た。
【０００６】なお、逆数の計算方法については、例え
ば、１９９３年に共立出版から発行された岡本著「暗号
理論入門」の８〜９項に詳しい解説がある。
ば、１９９３年に共立出版から発行された岡本著「暗号
理論入門」の８〜９項に詳しい解説がある。
【０００７】
【課題を解決するための手段】本発明の目的は、公開鍵
暗号のべき乗剰余回路を利用して、多重剰余暗号の復号
化用のパラメータを生成することにある。
暗号のべき乗剰余回路を利用して、多重剰余暗号の復号
化用のパラメータを生成することにある。
【０００８】このため、本発明の暗号鍵生成回路では、
入力された第１の値Ｎに１を加算する加算器と、加算器
の出力を下位に１ビットシフトするシフタと、入力され
た第２の値Ｌにもとづいて１を上位にＬビットシフトし
た値を出力するデコーダと、シフタの出力ｘを入力され
た第２の値Ｌでべき乗して得られる値を入力された第１
の値Ｎで割って得られる余りｘＬ ｍｏｄ Ｎを計算す
るべき乗剰余回路と、入力された第１の値Ｎから入力さ
れた第３の値ｂを減算する減算器と、減算器の出力Ｎ−
ｂにべき乗剰余回路の出力ｙを掛けて得られる値を入力
された第１の値Ｎで割って得られる余り（Ｎ−ｂ）×ｙ
ｍｏｄ Ｎを計算する乗算回路と、入力された制御信
号に従って、デコーダの出力とべき乗剰余回路の出力の
一方を選択して出力する第１のセレクタと、前記入力さ
れた制御信号に従って、入力された第３の値ｂと乗算回
路の出力の一方を選択して出力する第２のセレクタとを
設けている。
入力された第１の値Ｎに１を加算する加算器と、加算器
の出力を下位に１ビットシフトするシフタと、入力され
た第２の値Ｌにもとづいて１を上位にＬビットシフトし
た値を出力するデコーダと、シフタの出力ｘを入力され
た第２の値Ｌでべき乗して得られる値を入力された第１
の値Ｎで割って得られる余りｘＬ ｍｏｄ Ｎを計算す
るべき乗剰余回路と、入力された第１の値Ｎから入力さ
れた第３の値ｂを減算する減算器と、減算器の出力Ｎ−
ｂにべき乗剰余回路の出力ｙを掛けて得られる値を入力
された第１の値Ｎで割って得られる余り（Ｎ−ｂ）×ｙ
ｍｏｄ Ｎを計算する乗算回路と、入力された制御信
号に従って、デコーダの出力とべき乗剰余回路の出力の
一方を選択して出力する第１のセレクタと、前記入力さ
れた制御信号に従って、入力された第３の値ｂと乗算回
路の出力の一方を選択して出力する第２のセレクタとを
設けている。
【０００９】
【作用】ブロック長ｎの多重剰余暗号では、線形変換の
法Ｎ（ｊ）として有効桁数がｎビットの素数が選ばれ
る。そのような素数は奇数であるから、Ｎ（ｊ）＋１は
常に偶数である。すなわち、Ｎ（ｊ）＋１は２で割り切
れる。従って、Ｎ（ｊ）を法とした２の逆数は、次のよ
うにして簡単に求められる。
法Ｎ（ｊ）として有効桁数がｎビットの素数が選ばれ
る。そのような素数は奇数であるから、Ｎ（ｊ）＋１は
常に偶数である。すなわち、Ｎ（ｊ）＋１は２で割り切
れる。従って、Ｎ（ｊ）を法とした２の逆数は、次のよ
うにして簡単に求められる。
【００１０】 また、 ａ＝２L …（４） とすると、Ｎ（ｊ）を法としたａ（ｊ）の逆数は、
（３），（４）式より次のようなべき乗剰余演算で求め
られる。
（３），（４）式より次のようなべき乗剰余演算で求め
られる。
【００１１】 さて、ＲＳＡ暗号のような公開鍵暗号では、べき乗剰余
演算にもとづいて暗号化と復号化が行われている。従っ
て、多重剰余暗号の暗号鍵を公開鍵暗号を使って配送す
る暗号装置では、公開鍵暗号のべき乗剰余演算回路（以
下では単にべき乗剰余回路と呼ぶ）を利用して、以上の
計算が実行できる。なお、ＲＳＡ暗号については、１９
９３年に共立出版から発刊された岡本著「暗号理論入
門」などに詳しい解説がある。
演算にもとづいて暗号化と復号化が行われている。従っ
て、多重剰余暗号の暗号鍵を公開鍵暗号を使って配送す
る暗号装置では、公開鍵暗号のべき乗剰余演算回路（以
下では単にべき乗剰余回路と呼ぶ）を利用して、以上の
計算が実行できる。なお、ＲＳＡ暗号については、１９
９３年に共立出版から発刊された岡本著「暗号理論入
門」などに詳しい解説がある。
【００１２】
【実施例】次に本発明について、図面を参照して説明す
る。図１は、本発明にもとづく暗号鍵生成回路の基本構
成および多重剰余暗号の暗号回路との接続方法を示す機
能ブロックである。図において、法Ｎ（ｊ）が入力端子
１１３から入力され、加算器１０２においてＮ（ｊ）に
１が加算され、シフタ１０３において加算器１０２の出
力Ｎ（ｊ）＋１が下位桁方向に１ビットシフトされ、シ
フタ１０３の出力｛Ｎ（ｊ）＋１｝／２がべき乗剰余回
路１０４に供給される。定数Ｌ（ｊ）は、入力端子１１
１から入力されて、デコーダ１０１に供給され、デコー
ダ１０１は下位から第Ｌ（ｊ）ビット目が１であるよう
な値すなわちａ（ｊ）を出力する。なお、最下位ビット
は０ビット目と数えるものとする。入力端子１１１から
入力された定数Ｌ（ｊ）はべき乗剰余回路１０４にも入
力されており、べき乗剰余回路１０４は、入力端子１１
３から供給されるＮ（ｊ）を法として、シフタ１０３か
ら供給される値にＬ（ｊ）をべき乗する。定数ｂ（ｊ）
は、入力端子１１２から入力され、減算器１０５に供給
される。減算器１０５は、入力端子１１３から供給され
る法Ｎ（ｊ）から定数ｂ（ｊ）を減算する。乗算器１０
６は、入力端子１１３から供給されるＮ（ｊ）を法とし
て、減算器１０５の出力Ｎ（ｊ）−ｂ（ｊ）とべき乗剰
余回路１０４の出力を乗算する。また、入力端子１１０
から、暗号化モードと復号化モードを切り換えるための
制御信号が入力され、セレクタ１０７とセレクタ１０８
に供給されている。制御信号が暗号化モードの場合に
は、セレクタ１０７はデコーダ１０１の出力ａ（ｊ）を
選択して出力し、セレクタ１０８は入力端子１１２から
供給される定数ｂ（ｊ）を選択して出力する。一方、制
御信号が復号化モードの場合には、セレクタ１０７はべ
き乗剰余回路１０４の出力すなわち１／ａ（ｊ）ｍｏｄ
Ｎ（ｊ）を選択して出力し、セレクタ１０８は乗算回
路１０６の出力すなわち−ｂ（ｊ）／ａ（ｊ）ｍｏｄ
Ｎ（ｊ）を選択して出力する。
る。図１は、本発明にもとづく暗号鍵生成回路の基本構
成および多重剰余暗号の暗号回路との接続方法を示す機
能ブロックである。図において、法Ｎ（ｊ）が入力端子
１１３から入力され、加算器１０２においてＮ（ｊ）に
１が加算され、シフタ１０３において加算器１０２の出
力Ｎ（ｊ）＋１が下位桁方向に１ビットシフトされ、シ
フタ１０３の出力｛Ｎ（ｊ）＋１｝／２がべき乗剰余回
路１０４に供給される。定数Ｌ（ｊ）は、入力端子１１
１から入力されて、デコーダ１０１に供給され、デコー
ダ１０１は下位から第Ｌ（ｊ）ビット目が１であるよう
な値すなわちａ（ｊ）を出力する。なお、最下位ビット
は０ビット目と数えるものとする。入力端子１１１から
入力された定数Ｌ（ｊ）はべき乗剰余回路１０４にも入
力されており、べき乗剰余回路１０４は、入力端子１１
３から供給されるＮ（ｊ）を法として、シフタ１０３か
ら供給される値にＬ（ｊ）をべき乗する。定数ｂ（ｊ）
は、入力端子１１２から入力され、減算器１０５に供給
される。減算器１０５は、入力端子１１３から供給され
る法Ｎ（ｊ）から定数ｂ（ｊ）を減算する。乗算器１０
６は、入力端子１１３から供給されるＮ（ｊ）を法とし
て、減算器１０５の出力Ｎ（ｊ）−ｂ（ｊ）とべき乗剰
余回路１０４の出力を乗算する。また、入力端子１１０
から、暗号化モードと復号化モードを切り換えるための
制御信号が入力され、セレクタ１０７とセレクタ１０８
に供給されている。制御信号が暗号化モードの場合に
は、セレクタ１０７はデコーダ１０１の出力ａ（ｊ）を
選択して出力し、セレクタ１０８は入力端子１１２から
供給される定数ｂ（ｊ）を選択して出力する。一方、制
御信号が復号化モードの場合には、セレクタ１０７はべ
き乗剰余回路１０４の出力すなわち１／ａ（ｊ）ｍｏｄ
Ｎ（ｊ）を選択して出力し、セレクタ１０８は乗算回
路１０６の出力すなわち−ｂ（ｊ）／ａ（ｊ）ｍｏｄ
Ｎ（ｊ）を選択して出力する。
【００１３】そして、設定信号が入力端子１１４から入
力されると、多重剰余暗号の暗号回路１０９は、セレク
タ１０７の出力をａ（ｊ）として、セレクタ１０８の出
力をｂ（ｊ）として、入力端子１１３から供給される値
をＮ（ｊ）として設定する。なお、以上の設定操作は、
入力端子１１３に供給される制御信号が暗号化モードの
場合には、ｊ＝０，１，…，ｍ−１の順で行われ、入力
端子１１３に供給される制御信号が復号化モードの場合
には、ｊ＝ｍ−１，ｍ−２，…，１，０の順で行われ
る。設定の操作をｍ回行ったら、多重剰余暗号の暗号回
路１０９は、入力端子１１５からデータを入力して、変
換結果を出力端子１１６から出力する。なお、入力端子
１１０に供給される制御信号が暗号化モードの場合に
は、入力端子１１５には平文が供給され、出力端子１１
６からは暗号文が出力される。一方、入力端子１１０に
供給される制御信号が復号化モードの場合には、入力端
子１１３には暗号文が供給され、出力端子１１６からは
平文が出力される。
力されると、多重剰余暗号の暗号回路１０９は、セレク
タ１０７の出力をａ（ｊ）として、セレクタ１０８の出
力をｂ（ｊ）として、入力端子１１３から供給される値
をＮ（ｊ）として設定する。なお、以上の設定操作は、
入力端子１１３に供給される制御信号が暗号化モードの
場合には、ｊ＝０，１，…，ｍ−１の順で行われ、入力
端子１１３に供給される制御信号が復号化モードの場合
には、ｊ＝ｍ−１，ｍ−２，…，１，０の順で行われ
る。設定の操作をｍ回行ったら、多重剰余暗号の暗号回
路１０９は、入力端子１１５からデータを入力して、変
換結果を出力端子１１６から出力する。なお、入力端子
１１０に供給される制御信号が暗号化モードの場合に
は、入力端子１１５には平文が供給され、出力端子１１
６からは暗号文が出力される。一方、入力端子１１０に
供給される制御信号が復号化モードの場合には、入力端
子１１３には暗号文が供給され、出力端子１１６からは
平文が出力される。
【００１４】
【発明の効果】以上説明したように本発明は、公開鍵暗
号のべき乗剰余回路を利用して、多重剰余暗号の復号に
必要なパラメータを生成するので、多重剰余暗号と公開
鍵暗号の両方が搭載された暗号装置については、回路規
模が小さくなるという効果を有する。
号のべき乗剰余回路を利用して、多重剰余暗号の復号に
必要なパラメータを生成するので、多重剰余暗号と公開
鍵暗号の両方が搭載された暗号装置については、回路規
模が小さくなるという効果を有する。
【図１】本発明の暗号鍵生成回路の基本構成および多重
剰余暗号の暗号回路との接続方法を示す機能ブロック図
である。
剰余暗号の暗号回路との接続方法を示す機能ブロック図
である。
１０１ デコーダ １０２ 加算器 １０３ シフタ １０４ べき乗剰余回路 １０５ 減算器 １０６ 乗算器 １０７，１０８ セレクタ １０９ 多重剰余暗号の暗号回路
Claims (2)
- 【請求項１】 暗号鍵となる定数ｂ，Ｎ及びべき乗定数
Ｌ（但し、ｂ，Ｎ，Ｌは１以上の整数）を入力し、送信
データの暗号化及び復号化をする多重剰余暗号の暗号鍵
生成回路において、前記入力値Ｎに１を加算する加算器
と、前記加算器の出力を下位に１ビットシフトするシフ
タと、前記入力値Ｌにもとづいて１を上位にＬビットシ
フトした値ａを出力するデコーダと、前記シフタの出力
（Ｎ＋１）／２と前記入力値Ｌを入力し前記入力値Ｎで
割って得られる余り１／ａ ｍｏｄ Ｎを出力するべき
乗剰余回路と、前記入力値ｂ，ＮからＮ−ｂを出力する
減算器と、前記減算器の出力Ｎ−ｂと前記べき乗剰余回
路の出力を掛けて得られる値を前記入力値Ｎで割って得
られる余り（Ｎ−ｂ）×１／ａ ｍｏｄ Ｎを計算する
乗算回路と、外部より入力される制御信号に従って、前
記デコーダの出力と前記べき乗剰余回路の出力の一方を
選択して出力する第１のセレクタと、前記入力された制
御信号に従って、前記入力値ｂと前記乗算回路の出力の
一方を選択して出力する第２のセレクタとから成る、多
重剰余暗号の暗号鍵生成回路。 - 【請求項２】 前記請求項１記載の制御信号は、暗号時
に、前記第１のセレクタより前記デコーダの出力側を、
前記第２のセレクタより前記入力値ｂ側を選択させ、復
号時に、前記第１のセレクタより前記べき乗剰余回路の
出力側を、前記第２のセレクタより前記乗算回路の出力
側を選択させることを特徴とする多重剰余暗号の暗号鍵
生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5334264A JP3050028B2 (ja) | 1993-12-28 | 1993-12-28 | 多重剰余暗号の暗号鍵生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5334264A JP3050028B2 (ja) | 1993-12-28 | 1993-12-28 | 多重剰余暗号の暗号鍵生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07199806A JPH07199806A (ja) | 1995-08-04 |
| JP3050028B2 true JP3050028B2 (ja) | 2000-06-05 |
Family
ID=18275403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5334264A Expired - Fee Related JP3050028B2 (ja) | 1993-12-28 | 1993-12-28 | 多重剰余暗号の暗号鍵生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3050028B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1057782C (zh) * | 1996-05-10 | 2000-10-25 | 沈玉全 | 一种侧链带偶氮官能团的聚酰亚胺的制备方法 |
-
1993
- 1993-12-28 JP JP5334264A patent/JP3050028B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1057782C (zh) * | 1996-05-10 | 2000-10-25 | 沈玉全 | 一种侧链带偶氮官能团的聚酰亚胺的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07199806A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0839418B1 (en) | Cryptographic method and apparatus for non-linearly merging a data block and a key | |
| US5351299A (en) | Apparatus and method for data encryption with block selection keys and data encryption keys | |
| AU677269B2 (en) | A cryptographic method | |
| EP1081889A2 (en) | Extended key generator, encryption / decryption unit, extended key generation method, and storage medium | |
| EP1410545B1 (en) | Method and apparatus for data encryption | |
| US20070121933A1 (en) | Information transfer system, encryption device, and decryption device | |
| JP3180836B2 (ja) | 暗号通信装置 | |
| US20020001383A1 (en) | Cryptosystem using multivariable polynomials | |
| JP3658004B2 (ja) | 通信システム | |
| JP3050028B2 (ja) | 多重剰余暗号の暗号鍵生成回路 | |
| RU2141729C1 (ru) | Способ криптографического преобразования блоков двоичных данных | |
| EP0973293A2 (en) | Public-key cryptography with increased protection against selective ciphertext attack | |
| JP2725610B2 (ja) | 秘密鍵暗号方法及び装置 | |
| JPH0736672A (ja) | 乱数発生器、及びそれを用いた通信システム及びその方法 | |
| JP2727955B2 (ja) | 公開鍵暗号装置 | |
| Jannah et al. | A combination of Rivest Shamir Adlemann (RSA) and Affine Cipher method on improvement of the effectiveness and security of text message | |
| RU2206961C2 (ru) | Способ итеративного блочного шифрования двоичных данных | |
| JP2624634B2 (ja) | 暗号装置および復号化装置および暗号・復号化装置および暗号システム | |
| JPH06282227A (ja) | 公開鍵暗号化装置及び公開鍵復号装置 | |
| Sarbini et al. | Security Analysis of Lucas Based El-Gamal Cryptosystem in the Elliptic Curve Group Over Finite Field using Two Types of GMITM Attacks | |
| JP3013777B2 (ja) | 循環演算にもとづく暗号の暗号鍵生成装置 | |
| RU2291578C1 (ru) | Способ поточного шифрования данных | |
| JP3906574B2 (ja) | 暗号変換方法、暗号変換装置、復号方法、復号装置及びデータ通信システム | |
| Mahmood et al. | AN IMPROVED PUBLIC KEY CRYPTOSYSTEM BASED ON CHEBYSHEV CHAOTIC MAP OVER FINITE FIELD | |
| JP2000115157A (ja) | 紛失通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |
|
| LAPS | Cancellation because of no payment of annual fees |