JP3046912B2 - Linear circuit gain detector - Google Patents

Linear circuit gain detector

Info

Publication number
JP3046912B2
JP3046912B2 JP6167651A JP16765194A JP3046912B2 JP 3046912 B2 JP3046912 B2 JP 3046912B2 JP 6167651 A JP6167651 A JP 6167651A JP 16765194 A JP16765194 A JP 16765194A JP 3046912 B2 JP3046912 B2 JP 3046912B2
Authority
JP
Japan
Prior art keywords
signal
gain
time
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6167651A
Other languages
Japanese (ja)
Other versions
JPH0829466A (en
Inventor
裕二 本間
亜彦 木崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP6167651A priority Critical patent/JP3046912B2/en
Publication of JPH0829466A publication Critical patent/JPH0829466A/en
Application granted granted Critical
Publication of JP3046912B2 publication Critical patent/JP3046912B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は各種のバースト信号が入
力される線形回路の利得を検出する線形回路の利得検出
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a linear circuit gain detecting device for detecting the gain of a linear circuit to which various burst signals are input.

【0002】[0002]

【従来の技術】各種の信号処理装置に組込まれた増幅器
等の線線形回路においては、周囲温度変化やに入力信周
波数変化に応じて利得が変化する。その結果、たとえ入
力信号レベルが一定であったとしても、出力信号レベル
は大きく変動する。
2. Description of the Related Art In a linear circuit such as an amplifier incorporated in various signal processing devices, the gain changes in accordance with a change in ambient temperature and a change in input signal frequency. As a result, even if the input signal level is constant, the output signal level fluctuates greatly.

【0003】したがって、この出力信号レベル変動が無
視でない試験装置においては、図7に示すように、増幅
機1が組込まれた線形回路において、入力信号aを増幅
する増幅器1の前段に可変利得回路2を介挿し、自動レ
ベル制御装置3でもって可変利得回路2を制御して増幅
器1から線形回路外へ出力される出力信号bの信号レベ
ルを一定値に制御している。
Therefore, in a test apparatus in which the output signal level fluctuation is not negligible, as shown in FIG. 7, in a linear circuit in which the amplifier 1 is incorporated, a variable gain circuit is provided before the amplifier 1 for amplifying the input signal a. 2, the automatic gain controller 3 controls the variable gain circuit 2 to control the signal level of the output signal b output from the amplifier 1 to outside the linear circuit to a constant value.

【0004】すなわち、自動レベル制御装置3へ入力さ
れた出力信号bは検波器3aで検波された後、ローパス
フィルタ3bで雑音成分が除去された後、差動増幅器3
cへ入力される。差動増幅器3cはローパスフィルタ3
bの出力電圧VS と予め設定された基準電圧Vr との差
電圧(VS −Vr )を検出して、この差電圧に対応する
利得制御信号を可変利得回路2へ送出する。
That is, after the output signal b input to the automatic level control device 3 is detected by the detector 3a, the noise component is removed by the low-pass filter 3b,
c. The differential amplifier 3c is a low-pass filter 3
by detecting the b output voltage V S with a preset voltage difference between the reference voltage Vr (V S -Vr), and sends a gain control signal corresponding to the difference voltage to the variable gain circuit 2.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図7に
示した線形回路の利得を一定値に制御する手法において
は、無変調信号,AM信号,FM信号等のように振幅の
平均値がほぼ一定している信号で、かつ連続している信
号の場合においては、出力信号レベルをを一定値に制御
可能である。
However, in the method of controlling the gain of the linear circuit shown in FIG. 7 to a constant value, the average value of the amplitude is almost constant such as an unmodulated signal, an AM signal, and an FM signal. When the signal is a continuous signal, the output signal level can be controlled to a constant value.

【0006】しかし、入力信号aが例えは図8に示すよ
うに、一定の周期T0 内の一定期間TS だけオン状態と
なるバースト信号a1 ,a2 ,a3 の場合においては、
出力信号bの信号レベルが1周期T0 の全期間に亘って
平均された信号レベルとなってしまい、信号オン時間T
S 内における正しい出力信号レベルを得ることができな
い。
However, in the case where the input signal a is a burst signal a 1 , a 2 , a 3 which is turned on only for a certain period T S within a certain period T 0 as shown in FIG.
The signal level of the output signal b becomes a signal level averaged over the entire period of one cycle T 0 , and the signal ON time T
The correct output signal level in S cannot be obtained.

【0007】なお、バースト信号a1 ,a2 ,a3 であ
る入力信号aの周期T0 と信号オン時間TS との比で示
されるデューティ比[TS /T0 ]が一定値であれば、
可変利得回路2に対する利得制御信号にデューティ比
[TS /T0 ]に対応した定数を乗算することによっ
て、出力信号レベルを所定値に制御可能である。
The duty ratio [T S / T 0 ] represented by the ratio of the period T 0 of the input signal a, which is the burst signals a 1 , a 2 and a 3 , to the signal on time T S is constant. If
By multiplying the gain control signal for the variable gain circuit 2 by a constant corresponding to the duty ratio [T S / T 0 ], the output signal level can be controlled to a predetermined value.

【0008】しかし、図8に示すように、入力信号の周
期T0 及び信号オン時間TS がそれぞれ異なる場合にお
いては、出力信号bにおける信号オン時間TS におい
て、常に正しい信号レベルを得ることは非常に困難であ
る。
However, as shown in FIG. 8, when the period T 0 of the input signal and the signal on time T S are different from each other, it is impossible to always obtain a correct signal level in the signal on time T S of the output signal b. Very difficult.

【0009】また、入力信号aがバースト信号a1 ,a
2 ,a3 であり、かつ直交位相変調されていた場合は、
図8の下方位置に示すよううに、バースト信号a3 の信
号オン時間TS 内において、伝送すべきデジタルデータ
のデータ値に応じて、振幅が変化する。そして、この振
幅の変化のサイクルはバースト信号a1 ,a2 ,a3
デジタルデータの伝送速度に応じて変化する。
The input signal a is a burst signal a 1 , a
2 , a 3 and quadrature phase modulated,
Ni will as shown in the lower position of FIG. 8, in the signal on-time of the burst signal a 3 T S, in accordance with the data value of the digital data to be transmitted, amplitude changes. The cycle of the change of the amplitude changes according to the digital data transmission speed of the burst signals a 1 , a 2 and a 3 .

【0010】したがって、たとえ前記検波器3a及びロ
ーパスフィルタ3bでもって、バースト信号における信
号オン時間TS 内の固定時間分の信号レベルをただ単に
平均化したとしても、この固定時間内に含まれるデータ
数が変化するので、全てのバースト信号a1 ,a2 ,a
3 に亘って正しい信号レベルを検出できない。
Therefore, even if the signal level for a fixed time within the signal on-time T S in the burst signal is simply averaged by the detector 3a and the low-pass filter 3b, the data included in the fixed time is not included. Since the number changes, all burst signals a 1 , a 2 , a
The correct signal level cannot be detected over 3 .

【0011】本発明はこのような事情に鑑みてなされた
ものであり、入力信号の積分値が基準値に達した時点で
出力信号の積分値を検出することによって、たとえ入力
信号が周期及び信号オン時間がそれぞれ異なる複数種類
のバースト信号であったとしても、線形回路の利得を常
に精度よく検出できる線形回路の利得検出装置を提供す
ることを目的とする。
The present invention has been made in view of such circumstances, and detects an integrated value of an output signal when the integrated value of the input signal reaches a reference value. It is an object of the present invention to provide a linear circuit gain detection device that can always accurately detect the gain of a linear circuit even if a plurality of types of burst signals have different ON times.

【0012】[0012]

【課題を解決するための手段】上記課題を解消するため
に本発明は、周期及び信号オン時間がそれぞれ異なるバ
ースト信号からなる複数種類の入力信号が入力される線
形回路における入力信号とこの線形回路から出力される
出力信号との各信号レベルから線形回路の利得を検出す
る線形回路の利得検出装置において、入力信号を積分し
て第1の積分値を出力すると共に、所定の測定時間内に
おけるバースト信号の合計オン時間が最短時間を有する
入力信号においても積分値がバースト信号のオン状態に
対応する基準値に達する積分定数を有する第1の積分器
と、第1の積分値が基準値に達すると測定トリガ信号を
出力する比較器と、第1の積分器と同一積分定数を有
し、出力信号を積分して第2の積分値を出力する第2の
積分器と、測定トリガ信号が出力される毎に、第2の積
分値と基準値とで線形回路の利得を算出して出力する利
得算出部と、利得算出部から利得が出力される毎に第
1,第2の積分器へリセット信号を送出すると共に、測
定時間内に出力された各利得を平均する演算処理部とを
備えたものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention relates to an input signal in a linear circuit to which a plurality of types of input signals composed of burst signals having different periods and different signal ON times are inputted, and the linear circuit. In a linear circuit gain detection device for detecting the gain of a linear circuit from each signal level with an output signal output from an output signal, an input signal is integrated to output a first integrated value, and a burst within a predetermined measurement time is output. A first integrator having an integration constant whose integral value reaches a reference value corresponding to the ON state of the burst signal even for an input signal having the shortest total on-time of the signal, and a first integral value reaching the reference value Then, a comparator that outputs a measurement trigger signal, a second integrator that has the same integration constant as the first integrator, integrates the output signal, and outputs a second integrated value, and a measurement trigger. Each time a signal is output, a gain calculator that calculates and outputs the gain of the linear circuit using the second integral value and the reference value, and outputs first and second gains each time a gain is output from the gain calculator. And an arithmetic processing unit for sending a reset signal to the integrator and averaging each gain output within the measurement time.

【0013】[0013]

【作用】このように構成された線形回路の利得検出装置
においては、例えばバースト信号からなる入力信号は線
形回路及び第1の積分器へ入力される。また、この線形
回路の出力信号は第2の積分器へ入力される。第1,第
2の積分器は同一の積分定数を有する。そして、第1の
積分器の積分値がバースト信号のオン状態に対応する基
準値に達した時点で比較器から測定トリガ信号が出力さ
れる。
In the linear circuit gain detection device thus constructed, an input signal composed of, for example, a burst signal is input to the linear circuit and the first integrator. The output signal of the linear circuit is input to a second integrator. The first and second integrators have the same integration constant. Then, when the integrated value of the first integrator reaches a reference value corresponding to the ON state of the burst signal, a measurement trigger signal is output from the comparator.

【0014】このタイミングにおいて、出力信号の信号
レベルを示す第2の積分器の積分値と、入力信号の信号
レベルである前記基準値とに基づいて線形回路の利得が
算出される。
At this timing, the gain of the linear circuit is calculated based on the integrated value of the second integrator indicating the signal level of the output signal and the reference value which is the signal level of the input signal.

【0015】よって、たとえ入力信号が信号オン時間が
不連続なバースト信号であったしていも、前記積分処理
により信号オン時間に対応した信号値を得て線形回路の
正しい利得が算出される。
Therefore, even if the input signal is a burst signal whose signal on-time is discontinuous, a signal value corresponding to the signal on-time is obtained by the above-mentioned integration processing, and the correct gain of the linear circuit is calculated.

【0016】さらに、前記第1,第2の積分器の積分定
数は、線形回路に入力される各種のバースト信号の予め
設定されている測定時間内における合計オン時間内に積
分値が基準値に達するように設定されている。すなわ
ち、たとえ前述した合計オン時間が最小である入力信号
であったとしても、測定時間内に1個以上の利得が算出
される。
Further, the integration constants of the first and second integrators are set such that the integrated value becomes a reference value within a total on-time within a preset measurement time of various burst signals inputted to the linear circuit. Set to reach. That is, even if the input signal has the minimum total on-time, one or more gains are calculated within the measurement time.

【0017】よって、合計オン時間が短い入力信号に対
しては1測定時間内に少ない個数のの利得が得られ、合
計オン時間が長い入力信号に対しては1測定時間内に多
くの個数の利得が得られる。そして、測定時間内に得ら
れる各利得を平均して、最終の利得を得ている。
Therefore, a small number of gains can be obtained within one measurement time for an input signal having a short total on-time, and a large number of gains can be obtained within one measurement time for an input signal having a long total on-time. Gain is obtained. Then, the respective gains obtained within the measurement time are averaged to obtain the final gain.

【0018】なお、一般に、同一量のデータを送信する
場合においては、前述した測定時間内における合計オン
時間が短い入力信号のデータ伝送速度は高く、合計オン
時間が長い入力信号のデータ伝送速度は低い。よって、
合計オン時間が短い入力信号であって、測定時間内に得
られる利得数が少ない入力信号であったとしても、信号
オン期間中に多数のデータからなる振幅成分が含まれる
ので、多数の利得を平均化する合計オン時間が長い入力
信号における利得の測定精度に比較して特に低下するこ
とはない。
In general, when transmitting the same amount of data, the data transmission speed of an input signal having a short total on-time within the measurement time is high, and the data transmission speed of an input signal having a long total on-time is high. Low. Therefore,
Even if the input signal has a short total on-time and an input signal with a small number of gains obtained during the measurement time, an amplitude component consisting of a large number of data is included during the signal-on period, so that a large number of gains are required. There is no particular decrease as compared to the gain measurement accuracy for an input signal having a long averaging total on-time.

【0019】[0019]

【実施例】以下本発明の一実施例を図面を用いて説明す
る。第1図は実施例の線形回路の利得検出装置の概略構
成を示すブロック図である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of a linear circuit gain detection device according to an embodiment.

【0020】入力信号としての一対の変調信号I,Q
は、図3のタイムチャートに示すように、周期T0 を有
し、この周期T0 内の所定の時間(信号オン時間TS
のみ信号か出力されるバースト信号である。
A pair of modulation signals I and Q as input signals
Has a period T 0 , as shown in the time chart of FIG. 3, and a predetermined time (signal-on time T S ) within the period T 0 .
Only a signal or a burst signal to be output.

【0021】そして、この入力信号としての一対の変調
信号I,Qは線形回路4内の直交変調器5へ入力され
る。直交変調器5は、入力した一対の変調信号I,Qを
図2に示すように、各変調信号の振幅をI,Qとした場
合に、直交座標上で座標(I,Q)のP点の原点からの
距離(I2 +Q21/2 に比例する振幅を有する所定の
搬送周波数fC を有する直交変調信号cへ変換する。
The pair of modulation signals I and Q as the input signals are input to the quadrature modulator 5 in the linear circuit 4. As shown in FIG. 2, when the amplitude of each pair of modulated signals I and Q is I and Q, the quadrature modulator 5 has a P point of coordinates (I, Q) on the rectangular coordinates. Is converted into a quadrature modulated signal c having a predetermined carrier frequency f C having an amplitude proportional to a distance (I 2 + Q 2 ) 1/2 from the origin.

【0022】直交変調器5から出力された直交変調信号
cは周波数変換器6で所望周波数に変換された後、可変
利得回路7へ入力される。可変利得回路7は、外部から
入力された利得制御信号dに基づいて周波数変換された
直交変調信号c1 の振幅を調整して、次の増幅器8へ送
出する。増幅器8は可変利得回路7で振幅調整された直
交変調信号c2 を所定増幅率で増幅した後、この線形回
路4から出力信号b1として出力する。
The quadrature modulated signal c output from the quadrature modulator 5 is converted to a desired frequency by the frequency converter 6 and then input to the variable gain circuit 7. The variable gain circuit 7 adjusts the amplitude of the frequency-modulated quadrature modulation signal c 1 based on the gain control signal d input from the outside, and sends it to the next amplifier 8. The amplifier 8 amplifies the quadrature modulated signal c 2 , the amplitude of which has been adjusted by the variable gain circuit 7, at a predetermined amplification factor, and outputs the output signal b 1 from the linear circuit 4.

【0023】また、入力信号としての一対の変調信号
I,Qは入力レベル演算部9へ入力される。この入力レ
ベル演算部9は、線形回路4に入力される入力信号の振
幅に対応する値として、2つ変調信号I,Qの2乗の和
(I2 +Q2 )を算出して出力する。この入力レベル演
算部9の出力信号eはスイッチ10を介して第1の積分
器11へ入力される。
The pair of modulated signals I and Q as input signals are input to an input level calculator 9. The input level calculator 9 calculates and outputs the sum (I 2 + Q 2 ) of the squares of the two modulated signals I and Q as a value corresponding to the amplitude of the input signal input to the linear circuit 4. The output signal e of the input level calculator 9 is input to the first integrator 11 via the switch 10.

【0024】第1の積分器11で得られる第1の積分値
Aは比較器12へ入力されると共に、利得算出部13へ
入力される。比較器12には、前記信号オン時間TS
おける入力信号に対応する出力信号eの信号レベルにほ
ぼ対応する基準値Vr が入力されている。そして、比較
器12は第1の積分値Aが基準値Vr に達すると、測定
タイミング信号gを利得算出部13へ送出すると共に、
各スイッチ10,14へ送出している開閉制御信号hを
ハイレベルとして各スイッチ10,14を開放する。よ
って、各スイッチ10,14は第1の積分値Aが基準値
Vr 未満の場合は閉成されている。
The first integrated value A obtained by the first integrator 11 is input to the comparator 12 and also to the gain calculator 13. The reference value Vr substantially corresponding to the signal level of the output signal e corresponding to the input signal at the signal ON time T S is input to the comparator 12. When the first integrated value A reaches the reference value Vr, the comparator 12 sends the measurement timing signal g to the gain calculator 13 and
The open / close control signal h sent to the switches 10 and 14 is set to a high level to open the switches 10 and 14. Therefore, the switches 10 and 14 are closed when the first integrated value A is less than the reference value Vr.

【0025】線形回路4の出力信号b1 は検波回路15
で包絡線検波される。検波回路15の検波信号Eは次の
出力レベル演算部16で2乗(E2 )演算される。出力
レベル演算部16の出力信号iは前記スイッチ14を介
して第2の積分器17へ入力される。第2の積分器17
で得られる第2の積分値Bは利得算出部13へ入力され
る。
The output signal b 1 of the linear circuit 4 is supplied to the detection circuit 15
Is detected by the envelope. The detection signal E of the detection circuit 15 is squared (E 2 ) by the next output level calculator 16. The output signal i of the output level calculator 16 is input to the second integrator 17 via the switch 14. Second integrator 17
The second integral value B obtained in step (1) is input to the gain calculator 13.

【0026】利得算出部13は、利得演算部13aとA
/D変換器13bとで構成されている。利得演算部13
aは、第1の積分値Aと第2の積分値Bとの対数比Gを
下式に従って算出する。
The gain calculating section 13 includes a gain calculating section 13a and A
/ D converter 13b. Gain calculator 13
a calculates the logarithmic ratio G between the first integral value A and the second integral value B according to the following equation.

【0027】G=10・log(B/A) 算出された対数比Gは次のA/D変換器13bの入力端
子へ入力される。A/D変換器13bは、比較器12か
ら測定タイミング信号gが入力されると、この時点で入
力端子に印加されている対数比GをA/D変換して前記
線形回路4の利得Dとして次の演算処理部18へ送出す
る。
G = 10 · log (B / A) The calculated logarithmic ratio G is input to the next input terminal of the A / D converter 13b. When the measurement timing signal g is input from the comparator 12, the A / D converter 13 b A / D converts the logarithmic ratio G applied to the input terminal at this time, and obtains the gain D of the linear circuit 4 as the gain D. It is sent to the next arithmetic processing unit 18.

【0028】測定タイミング信号gが出力された時点に
おいては、図3に示すように、第1の積分値Aは基準値
Vr に等しいので、利得Dは次式となる。 D=10・log(B/Vr ) 前記第1の積分器11の積分定数Cは、図6に示すよう
に、線形回路4に入力される一対の変調信号I.Qから
なる入力信号aにおける、予め定められた測定時間TM
内における信号オン時間TS の合計オン時間(TS +T
S +…)が最低時間を有する入力信号aであったとして
も、出力される第1の積分値Aが基準値Vr に達するよ
うな値に設定されている。
When the measurement timing signal g is output, the first integral value A is equal to the reference value Vr as shown in FIG. D = 10 · log (B / Vr) The integration constant C of the first integrator 11 is, as shown in FIG. A predetermined measurement time T M in the input signal a consisting of Q
, The total on-time of the signal on-time T S (T S + T
S + ...) is set to a value such that the first integrated value A to be output reaches the reference value Vr even if the input signal a has the minimum time.

【0029】したがって、どのような周期T0 及び信号
オン時間TS を有する入力信号aであっても、測定時間
M 中に必ず1個以上の利得Dが利得算出部13から出
力される。
Therefore, regardless of the input signal a having any period T 0 and signal ON time T S , one or more gains D are always output from the gain calculator 13 during the measurement time T M.

【0030】次に、利得算出部13から利得Dが入力さ
れる演算処理部18の構成及び動作を説明する。この演
算処理部18は一種のマイクロコンピュータで構成され
ている。そして、内部に、順次検出される各利得Dを記
憶するデータメモリ18aと、アプリケーションプログ
ラム上に構成された利得平均部18bとリセット信号発
生譜18cとを有する。また、この演算処理部18内に
は図示しないタイマが設けられている。
Next, the configuration and operation of the arithmetic processing unit 18 to which the gain D is input from the gain calculating unit 13 will be described. The arithmetic processing unit 18 is constituted by a kind of microcomputer. Further, it has therein a data memory 18a for storing each gain D sequentially detected, a gain averaging unit 18b and a reset signal generation score 18c configured on an application program. A timer (not shown) is provided in the arithmetic processing unit 18.

【0031】前記データメモリ18a内には利得算出部
13から順次入力される各利得Dを順次記憶する複数の
領域が形成されている。そして、例えば操作者の操作に
より測定開始指令が入力されると、図4に示す流れ図に
従って線形回路4に対する平均利得Dm の算出処理を実
行する。
In the data memory 18a, there are formed a plurality of areas for sequentially storing the gains D sequentially inputted from the gain calculator 13. Then, for example, when a measurement start command is input by the operation of the operator, the calculation processing of the average gain Dm for the linear circuit 4 is executed according to the flowchart shown in FIG.

【0032】図4の流れ図が開始されると、P(プログ
ラムステップ)1にて、次に、データメモリ18aの領
域番号を指定するインデッスクnを0に初期設定する。
以上の初期処理が終了すると、P2にて、タイマを起動
する(T=0)。
When the flow chart of FIG. 4 is started, an index n for designating an area number of the data memory 18a is initialized to 0 in P (program step) 1.
When the above initial processing is completed, a timer is started at T2 (T = 0).

【0033】P3にて、タイマの時間Tが前述した測定
時間TM に達していないことを確認すると、P4にて、
リセット信号発生部18cを起動して、第1,第2の積
分器11,17へリセット信号jを送出する。
At P3, when it is confirmed that the timer time T has not reached the above-described measurement time T M , at P4,
The reset signal generator 18c is activated to send a reset signal j to the first and second integrators 11 and 17.

【0034】リセット信号jが入力された各積分器1
1,17は自己の積分値A.Bを0にクリアする。その
結果、第1の積分値Aは基準値Vr 未満に低下した状態
となるので、比較器12から各スイッチ10,14へ送
出される開閉制御信号hはローレベルとなり、各スイッ
チ10,14は閉成状態となる。よって、各積分器1
1,7は各出力信号e.iに対する積分動作を開始す
る。
Each integrator 1 to which the reset signal j has been input
1, 17 are their own integrated values A. Clear B to 0. As a result, the first integrated value A falls below the reference value Vr, so that the open / close control signal h sent from the comparator 12 to each of the switches 10 and 14 becomes low level, and each of the switches 10 and 14 It becomes a closed state. Therefore, each integrator 1
1, 7 are output signals e. Start the integration operation for i.

【0035】P5及びP9にて、タイマの時間Tが測定
時間TM に達しないうちに、第1の積分値Aが基準値V
r に達した場合は、比較器12から測定トリガ信号gが
出力されるので、利得算出部13から出力される一つの
利得Dを読取る(P6)。なお、この状態においては、
比較器12からハイレベルの開閉制御信号hが出力され
る。その結果、各スイッチ10,14は開放状態に移行
するので、各積分値A,Bは一定値を維持する。
In P5 and P9, before the timer time T reaches the measurement time T M , the first integral value A is set to the reference value V.
When r has been reached, the measurement trigger signal g is output from the comparator 12, so that one gain D output from the gain calculator 13 is read (P6). In this state,
The comparator 12 outputs a high-level open / close control signal h. As a result, the switches 10 and 14 shift to the open state, so that the integrated values A and B maintain constant values.

【0036】P7にて、読取った利得Dをデータメモリ
18aのn番目の領域に格納する(Dn =D)。一つの
利得Dに対するデータメモリ18aに対する格納処理が
終了すると、インデックスnを1だけ増加して(P
8)、P3に戻り、再度、タイマの時間Tが測定時間T
M を経過しているか否かを調べる。経過していなけれ
ば、各積分回路11,17へクリア信号を送出する。
At P7, the read gain D is stored in the n-th area of the data memory 18a (Dn = D). When the storage processing for one gain D in the data memory 18a is completed, the index n is increased by 1 (P
8) Returning to P3, the timer time T is again measured time T
Check if M has passed. If not, a clear signal is sent to each of the integrating circuits 11 and 17.

【0037】そして、P3又はP9にて、タイマの時間
Tが測定時間TM に達すると、利得Dの採取処理を終了
して、P10へ進み、利得平均部18bを起動して、デ
ータメモリ18aの各領域に記憶されているn個の利得
D0 .D1 ,…,Dn-1 の平均利得Dm を算出する。
When the time T of the timer reaches the measurement time T M at P3 or P9, the process of collecting the gain D is completed, and the process proceeds to P10, where the gain averaging unit 18b is started to activate the data memory 18a. Of the n gains D0. The average gain Dm of D1,..., Dn-1 is calculated.

【0038】平均利得Dm の算出処理が終了すると、予
め定められた基準利得Dr と今回算出した平均利得Dm
との偏差利得ΔD=(Dr −Dm )を利得制御信号dと
して線形回路4の可変利得回路7へ送出する。
When the process of calculating the average gain Dm is completed, a predetermined reference gain Dr and the average gain Dm calculated this time are calculated.
Is transmitted to the variable gain circuit 7 of the linear circuit 4 as a gain control signal d.

【0039】よって、線形回路4の正しい平均利得Dm
が検出されると共に、この検出された平均利得Dm に基
づいて線形回路4の利得が予め定められた基準利得Dr
に自動制御される。
Therefore, the correct average gain Dm of the linear circuit 4
Is detected, and the gain of the linear circuit 4 is set to a predetermined reference gain Dr based on the detected average gain Dm.
Is automatically controlled.

【0040】このように構成された線形回路の利得検出
装置においては、図3のタイムチャートに示すように、
例えば周期T0 及び信号オン時間TS を有するバースト
信号からなる入力信号としての一対の変調信号I,Qは
線形回路4へ入力されると共に、入力レベル演算器9を
介して第1の積分器11へ入力される。
In the linear circuit gain detection device thus configured, as shown in the time chart of FIG.
For example, a pair of modulation signals I and Q as an input signal composed of a burst signal having a period T 0 and a signal on time T S are input to the linear circuit 4 and the first integrator via the input level calculator 9. 11 is input.

【0041】また、この線形回路4の出力信号b1 は検
波器15及び出力レベル演算器18を介して2の積分器
17へ入力される。第1,第2の積分器11,17は同
一の積分定数Cを有しているので、第1,第2の積分値
A,Bは、信号オン時間TS内においては積分定数Cに
従って単調増加する。
The output signal b 1 of the linear circuit 4 is input to the second integrator 17 via the detector 15 and the output level calculator 18. Since the first and second integrators 11 and 17 have the same integration constant C, the first and second integration values A and B are monotonic according to the integration constant C within the signal ON time T S. To increase.

【0042】そして、第1の積分器11の積分値Aがバ
ースト信号のオン状態に対応する基準値Vr に達した時
点で比較器12から測定トリガ信号hが出力される。こ
のタイミングにおいて、出力信号b1 の信号レベルを示
す第2の積分器17の積分値Bと、入力信号の信号レベ
ルである前記基準値Vr とに基づいて、線形回路4の一
つの利得Dが算出される。
When the integrated value A of the first integrator 11 reaches the reference value Vr corresponding to the ON state of the burst signal, the comparator 12 outputs the measurement trigger signal h. At this timing, one gain D of the linear circuit 4 is adjusted based on the integrated value B of the second integrator 17 indicating the signal level of the output signal b 1 and the reference value Vr which is the signal level of the input signal. Is calculated.

【0043】また、各積分器11,17の積分定数C
は、線形回路4に入力される各種のバースト信号の予め
設定されている測定時間TM 内における合計オン時間
(TS +TS +…)が最低時間を有する入力信号aであ
ったとしても、出力される第1の積分値Aが基準値Vr
に達するような値に設定されている。
The integration constant C of each of the integrators 11 and 17 is
Also the total ON time in the measurement time within T M which is previously set in various burst signal to be input to the linear circuit 4 (T S + T S + ...) is an input signal a having the lowest time, The first integrated value A output is the reference value Vr
Is set to a value that reaches

【0044】したがって、どのような周期T0 及び信号
オン時間TS を有するバースト信号からなる入力信号a
(一対の変調信号I,Q)であっても、測定時間TM
に必ず利得Dが利得算出部13から出力される。よっ
て、常に信号オン時間TS 状態時に対応した正しい利得
Dが得られる。
Therefore, the input signal a composed of a burst signal having any period T 0 and signal ON time T S
The gain D is always output from the gain calculator 13 during the measurement time T M even for the pair of modulation signals I and Q. Therefore, a correct gain D corresponding to the signal ON time T S state can always be obtained.

【0045】さらに、測定時間TM 内において、信号オ
ン時間TS が継続する限り、前述した積分定数Cに従っ
て、繰返し複数の利得Dが収集され、収集された利得D
の平均利得Dm が得られる。
Further, as long as the signal ON time T S continues within the measurement time T M , a plurality of gains D are repeatedly collected according to the integration constant C described above, and the collected gains D are obtained.
Is obtained.

【0046】例えば、図5に示すように、周期T0 内の
信号オン時間TS が長くて、デューティ比[TS /T
0 ]が大きい入力信号a5 の場合は、一つの測定時間T
M 内において、繰返し測定トリガ信号gが出力され、多
数の利得D1 ,D2 ,…,D10が得られる。
For example, as shown in FIG. 5, if the signal ON time T S within the period T 0 is long, the duty ratio [T S / T
0] If the large input signals a 5, one measurement time T
Within M , a repeated measurement trigger signal g is output, and a number of gains D1, D2,..., D10 are obtained.

【0047】よって、これらの10個の利得Dを平均し
て平均利得Dm を得ているで、線形回路4の利得Dの測
定精度が大幅に向上する。なお、前述したように、測定
時間TM 内における合計オン時間が短い例えば図6に示
す入力信号a4 のデータ伝送速度は高く、合計オン時間
が長い図5に示す入力信号a4 のデータ伝送速度は低
い。
Therefore, the average gain Dm is obtained by averaging these ten gains D, so that the accuracy of measuring the gain D of the linear circuit 4 is greatly improved. As described above, the data rate of the input signal a 4 total ON time in the measuring time T M is shown shorter for example in FIG. 6 is high, the transmission of the data input signal a 4 total on time is shown in the long 5 Speed is low.

【0048】よって、たとえ入力信号aが直交変調され
たバースト信号であり、かつ合成計オン時間が短い入力
信号であって、さらに測定時間TM 内に得られる利得D
数が少ない入力信号a5 であったとしても、信号オン期
間中に多数のデータからなる振幅成分が含まれるので、
多数の利得Dを平均化する合計オン時間が長い入力信号
4 における利得Dの測定精度に比較して特に低下する
ことはない。
Therefore, even if the input signal a is a quadrature-modulated burst signal, the input signal is an input signal with a short on-time of the synthesizer, and the gain D obtained within the measurement time T M is obtained.
Even though the input signal a 5 number is small, because it contains the amplitude component composed of a number of data in the signal ON period,
It never decreases particularly the total ON time for averaging a number of gain D as compared to the measurement accuracy of the gain D of the long input signal a 4.

【0049】なお、本発明は上述した実施例に限定され
るものはない。図1に示す実施例装置においては、線形
回路として、バースト状の一対の変調信号I,Qが入力
される線形回路4を用いた。しかし、周波数変換器のみ
で構成されれる線形回路であってもよく、また、増幅器
のみで構成される線形回路であってもよい。さらに、入
力信号も直交変換された後の1つの直交変調信号のみで
あってもよい、また、必ずしも直交変調信号に限定され
るものではない。
The present invention is not limited to the embodiment described above. In the device of the embodiment shown in FIG. 1, a linear circuit 4 to which a pair of burst-like modulated signals I and Q is input is used as a linear circuit. However, it may be a linear circuit composed of only a frequency converter or a linear circuit composed of only an amplifier. Further, the input signal may be only one orthogonally modulated signal after the orthogonal transformation, and is not necessarily limited to the orthogonally modulated signal.

【0050】[0050]

【発明の効果】以上説明したように本発明の線形回路の
利得検出装置においては、線形回路に対する入力信号の
積分値が信号オン状態に対応する基準値に達した時点で
線形回路からの出力信号の積分値を検出して、利得を算
出している。また、各積分器の積分定数を測定時間内の
合計信号オン時間内において必ず積分値が前記基準値に
達するような値に設定し、かつ合計信号オン時間が長い
入力信号においては、測定時間内において繰返し利得を
得ている。
As described above, in the gain detection apparatus for a linear circuit according to the present invention, when the integrated value of the input signal to the linear circuit reaches the reference value corresponding to the signal ON state, the output signal from the linear circuit is output. , And the gain is calculated. Further, the integration constant of each integrator is set to a value such that the integrated value always reaches the reference value within the total signal on time within the measurement time, and for an input signal having a long total signal on time, , A repetitive gain is obtained.

【0051】したがって、たとえ入力信号が周期及び信
号オン時間がそれぞれ異なる複数種類のバースト信号で
あったとしても、線形回路における信号オン時間におけ
る利得を常に精度よく検出できる。
Therefore, even if the input signal is a plurality of types of burst signals having different periods and different signal ON times, the gain in the signal ON time in the linear circuit can always be detected with high accuracy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施例に係わる線形回路の利得検
出装置の概略構成を示すブロック図
FIG. 1 is a block diagram illustrating a schematic configuration of a linear circuit gain detection device according to an embodiment of the present invention.

【図2】 同実施例装置における線形回路内の直交変調
器の出力特性を示す図
FIG. 2 is a diagram showing output characteristics of a quadrature modulator in a linear circuit in the device of the embodiment.

【図3】 同実施例装置の動作を示すタイムチャートFIG. 3 is a time chart showing the operation of the apparatus of the embodiment.

【図4】 同実施例装置における演算処理部の動作を示
す流れ図
FIG. 4 is a flowchart showing the operation of an arithmetic processing unit in the apparatus of the embodiment.

【図5】 同実施例装置の線形回路に合計信号オン時間
が長い入力信号が入力された場合における各部の動作を
示すタイムチャート
FIG. 5 is a time chart showing the operation of each unit when an input signal having a long total signal on time is input to the linear circuit of the device of the embodiment;

【図6】 同実施例装置の線形回路に合計信号オン時間
が短い入力信号が入力された場合における各部の動作を
示すタイムチャート
FIG. 6 is a time chart showing the operation of each unit when an input signal having a short total signal on-time is input to the linear circuit of the device of the embodiment;

【図7】 一般的な自動レベル制御装置の概略構成を示
すブロック図
FIG. 7 is a block diagram showing a schematic configuration of a general automatic level control device;

【図8】 周期及び信号オン時間がそれぞれ異なる複数
種類のバースト信号を示す信号波形図
FIG. 8 is a signal waveform diagram showing a plurality of types of burst signals having different periods and signal ON times.

【符号の説明】[Explanation of symbols]

4…線形回路、5…直交変換器、6…周波数変換器、7
…可変利得回路、8…増幅器、9…入力レベル演算器、
10,14…スイッチ、11…第1の積分器、12…比
較器、13…利得算出部、13a…利得演算部、13b
…A/D変換器、15…検波器、16…出力レベル演算
器、17…第2の積分器、18…演算処理部、18s…
データメモリ、18b…利得平均部、18c…リセット
信号発生部
4 linear circuit, 5 orthogonal transformer, 6 frequency converter, 7
... variable gain circuit, 8 ... amplifier, 9 ... input level calculator,
Reference numerals 10, 14: switch, 11: first integrator, 12: comparator, 13: gain calculator, 13a: gain calculator, 13b
... A / D converter, 15 ... Detector, 16 ... Output level calculator, 17 ... Second integrator, 18 ... Calculation processing unit, 18s ...
Data memory, 18b: gain averaging unit, 18c: reset signal generation unit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−30349(JP,A) 特開 平5−347521(JP,A) 特開 平5−129861(JP,A) 特開 平5−7178(JP,A) 特開 平4−239808(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 27/28 H03G 3/30 H03G 3/20 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-7-30349 (JP, A) JP-A-5-347521 (JP, A) JP-A-5-129861 (JP, A) JP-A-5-129 7178 (JP, A) JP-A-4-239808 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G01R 27/28 H03G 3/30 H03G 3/20

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 周期(T0 )及び信号オン時間(TS
がそれぞれ異なるバースト信号からなる複数種類の入力
信号が入力される線形回路(4) における前記入力信号と
この線形回路から出力される出力信号との各信号レベル
から前記線形回路の利得を検出する線形回路の利得検出
装置において、 前記入力信号を積分して第1の積分値(A)を出力する
と共に、所定の測定時間(TM )内における前記バース
ト信号の合計オン時間が最短時間を有する入力信号にお
いても前記積分値が前記バースト信号のオン状態に対応
する基準値(Vr )に達する積分定数を有する第1の積
分器(11)と、 前記第1の積分値が前記基準値に達すると測定トリガ信
号を出力する比較器(12)と、 前記第1の積分器と同一積分定数を有し、前記出力信号
を積分して第2の積分値(B)を出力する第2の積分器
(17)と、 前記測定トリガ信号が出力される毎に、前記第2の積分
値と前記基準値とで前記線形回路の利得(D)を算出し
て出力する利得算出部(13)と、 この利得算出部から利得が出力される毎に前記第1,第
2の積分器へリセット信号を送出すると共に、前記測定
時間内に出力された各利得を平均する演算処理部(18)と
を備えた線形回路の利得検出装置。
1. Period (T 0 ) and signal on time (T S )
Are linear signals for detecting the gain of the linear circuit from the signal levels of the input signal and the output signal output from the linear circuit in a linear circuit (4) to which a plurality of types of input signals composed of different burst signals are input. in the gain detector circuit, the input to output the first integration value by integrating the input signal (a), the total on-time of the burst signal in a predetermined measuring time (T M) having the shortest time A first integrator (11) having an integration constant at which the integrated value reaches a reference value (Vr) corresponding to the ON state of the burst signal, when the first integrated value reaches the reference value; A comparator that outputs a measurement trigger signal; and a second integrator that has the same integration constant as the first integrator, integrates the output signal, and outputs a second integrated value (B).
(17) a gain calculator (13) that calculates and outputs a gain (D) of the linear circuit with the second integrated value and the reference value each time the measurement trigger signal is output; Each time a gain is output from the gain calculation unit, a reset signal is sent to the first and second integrators, and an arithmetic processing unit (18) that averages each gain output within the measurement time is included. Detector for linear circuit gain.
JP6167651A 1994-07-20 1994-07-20 Linear circuit gain detector Expired - Fee Related JP3046912B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6167651A JP3046912B2 (en) 1994-07-20 1994-07-20 Linear circuit gain detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6167651A JP3046912B2 (en) 1994-07-20 1994-07-20 Linear circuit gain detector

Publications (2)

Publication Number Publication Date
JPH0829466A JPH0829466A (en) 1996-02-02
JP3046912B2 true JP3046912B2 (en) 2000-05-29

Family

ID=15853719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6167651A Expired - Fee Related JP3046912B2 (en) 1994-07-20 1994-07-20 Linear circuit gain detector

Country Status (1)

Country Link
JP (1) JP3046912B2 (en)

Also Published As

Publication number Publication date
JPH0829466A (en) 1996-02-02

Similar Documents

Publication Publication Date Title
US7697909B2 (en) Extended range RMS-DC converter
FI106325B (en) Method and apparatus for controlling power control
US5212814A (en) Automatic output power controller
US5974093A (en) Device and method for automatically controlling transmission power
JPH0450543Y2 (en)
JPH09138248A (en) Device and method for measuring rf electric power
JPH0671112B2 (en) Apparatus for obtaining a derivative of a characteristic curve of an electronic device and method for controlling the operation of the electronic device
JPH04212072A (en) Digital measuring circuit for analog electric signal
JP2004513552A (en) Amplifier control method and apparatus
JP3046912B2 (en) Linear circuit gain detector
US7333567B2 (en) Digital detector utilizable in providing closed-loop gain control in a transmitter
JPS6216683Y2 (en)
JP3010404B2 (en) Gain detection device and automatic gain control device for linear circuit
JP2652559B2 (en) Level sweep device
JP3125804B2 (en) Received signal strength measurement device
US4267515A (en) Distortion factor meter circuit
JP3637258B2 (en) Amplifier measuring device
US7054383B2 (en) Method for the determination of the average long-term power of digital modulated signal
US7859334B2 (en) Hybrid power control for a power amplifier
JP3064981B2 (en) Automatic transmission power control circuit
US7034725B2 (en) Method for self-calibrating a phase integration error in a modulator
JP3838648B2 (en) Signal generator
JPH11326426A (en) Noise adding method, and device
EP1576728A2 (en) System for regulating the level of an amplified signal in an amplification chain.
SU785802A1 (en) Method and device for measuring receiving system noise factor

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080317

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees