JP3034552B2 - Image signal recording device - Google Patents

Image signal recording device

Info

Publication number
JP3034552B2
JP3034552B2 JP6225690A JP6225690A JP3034552B2 JP 3034552 B2 JP3034552 B2 JP 3034552B2 JP 6225690 A JP6225690 A JP 6225690A JP 6225690 A JP6225690 A JP 6225690A JP 3034552 B2 JP3034552 B2 JP 3034552B2
Authority
JP
Japan
Prior art keywords
image signal
image
buffer memory
encoding circuit
encoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6225690A
Other languages
Japanese (ja)
Other versions
JPH03262391A (en
Inventor
章人 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optic Co Ltd filed Critical Olympus Optic Co Ltd
Priority to JP6225690A priority Critical patent/JP3034552B2/en
Publication of JPH03262391A publication Critical patent/JPH03262391A/en
Application granted granted Critical
Publication of JP3034552B2 publication Critical patent/JP3034552B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は画像信号記録装置、詳しくはイメージセンサ
等の画像信号形成手段で形成された画像信号を記録する
画像信号記録装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal recording apparatus, and more particularly, to an image signal recording apparatus that records an image signal formed by an image signal forming unit such as an image sensor.

[従来の技術] 従来の画像信号記録装置の一例としてのディジタルメ
モリカメラを、第12図により説明すると、画像信号形成
手段を形成するイメージセンサ1の撮像面上に結像され
た被写体像を光電変換して得られた画像信号は、アナロ
グ処理回路2で信号処理され、A/D変換器3でディジタ
ル信号に変換された後、SRAM等で形成されたバッファメ
モリ5に供給されて一時記憶される。
[Prior Art] A digital memory camera as an example of a conventional image signal recording apparatus will be described with reference to FIG. 12. When a subject image formed on an imaging surface of an image sensor 1 forming an image signal forming means is photoelectrically converted. The image signal obtained by the conversion is signal-processed by the analog processing circuit 2 and converted into a digital signal by the A / D converter 3, and then supplied to a buffer memory 5 formed of an SRAM or the like to be temporarily stored. You.

一方、非撮影時に同メモリ5から読み出された画像信
号は、符号化回路6でその帯域を圧縮し、記憶装置7の
記録メディア上に記録される。そして、このディジタル
メモリカメラの各部のシーケンスコントロールを司どる
システムコントローラ8から上記イメージセンサ1,符号
化回路6にコントロール信号が送出されると共に、上記
バッファメモリ5,記憶装置7との間で信号の授受が行わ
れるようになっている。
On the other hand, the image signal read out from the memory 5 at the time of non-shooting is compressed in the band by the encoding circuit 6 and recorded on the recording medium of the storage device 7. A control signal is sent from the system controller 8 which controls the sequence of each section of the digital memory camera to the image sensor 1 and the encoding circuit 6, and a signal is transmitted between the buffer memory 5 and the storage device 7. The exchange is performed.

[発明が解決しようとする課題] しかしながら、画像情報をSRAM等で形成されたバッフ
ァメモリ5に一時記憶した後、同メモリから読出し、そ
の帯域を圧縮して記憶装置7に転送するようにした上記
従来例では、バッファメモリ5として大容量の記憶容量
を有するものが必要となる。即ち、最低でも1画面分の
画像信号をメモリすることのできる記憶容量が必要とな
るが、連写モードで使用する場合を考えると、更に、連
写枚数倍された記憶容量のバッファメモリを必要とする
ことになる。
[Problems to be Solved by the Invention] However, after temporarily storing image information in a buffer memory 5 formed of an SRAM or the like, the image information is read out from the memory, the band is compressed and transferred to the storage device 7. In the conventional example, a buffer memory 5 having a large storage capacity is required. In other words, a storage capacity that can store image signals for at least one screen is required. However, considering use in the continuous shooting mode, a buffer memory having a storage capacity multiplied by the number of continuous shootings is required. It will be.

そこで本発明の目的は、上述の問題点を解消し、高速
連写時に必要となるバッファメモリのメモリ容量を減少
させた画像信号記録装置を提供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an image signal recording apparatus which solves the above-mentioned problems and reduces the memory capacity of a buffer memory required for high-speed continuous shooting.

[課題を解決するための手段] 本発明による第1の画像信号記録装置は、画像信号形
成手段で形成された画像信号をバッファメモリを介して
第1の圧縮率で圧縮する第1の画像信号圧縮手段に供給
し、該第1の画像信号圧縮手段により圧縮された画像信
号を、適用された当該画像信号記録媒体に記録するため
の画像信号記録装置であって、上記画像信号形成手段の
出力画像信号を上記第1の圧縮率より低い第2の圧縮率
で圧縮して上記バッファメモリに供給し、該バッファメ
モリに記憶された上記画像信号を読み出し且つ復元し上
記第1の画像信号圧縮手段に供給する第2の画像信号圧
縮手段を具備したことを特徴とする。
[Means for Solving the Problems] A first image signal recording apparatus according to the present invention is a first image signal for compressing an image signal formed by an image signal forming unit at a first compression rate via a buffer memory. An image signal recording device for supplying an image signal supplied to a compression means and recording the image signal compressed by the first image signal compression means on the applied image signal recording medium. The image signal is compressed at a second compression ratio lower than the first compression ratio and supplied to the buffer memory, and the image signal stored in the buffer memory is read out and restored, and the first image signal compression means And a second image signal compressing means for supplying the image signal to the second image signal.

また、本発明による第2の画像信号記録装置は、上記
第1の画像信号記録装置において、上記第2の画像信号
圧縮手段は、DPCM符号化方式による符号化回路を含んで
なるものである。
According to a second image signal recording device of the present invention, in the first image signal recording device, the second image signal compression means includes an encoding circuit based on a DPCM encoding method.

さらに、本発明による第3の画像信号記録装置は、上
記第1の画像信号記録装置において、上記バッファメモ
リは、上記画像信号形成手段から順次供給される画像情
報の供給繰返し率と上記第2の画像信号圧縮手段におけ
る画像圧縮処理速度とに応じて複数枚の画像に対応すべ
く選択されたものである。
Further, in the third image signal recording apparatus according to the present invention, in the first image signal recording apparatus, the buffer memory may include a supply repetition rate of image information sequentially supplied from the image signal forming means and the second image signal recording apparatus. This is selected so as to correspond to a plurality of images in accordance with the image compression processing speed of the image signal compression means.

[作 用] この画像信号記録装置では、画像信号形成手段で形成
された画像信号を比較的低い第2の圧縮率で圧縮してか
らバッファメモリに記憶するようにしたので、高速で上
記バッファメモリに記憶することができる。したがっ
て、高速連写が可能であるとともに、1画面分の画像情
報を記憶するに要するバッファメモリのメモリ容量を圧
縮率に反比例して減少させることができる。また、上記
バッファメモリに記憶された画像を読み出し且つ復元し
て、上記第2の圧縮率よりも高い第1の圧縮率で圧縮し
てから画像信号記録媒体に記録するようにしたので、上
記画像信号記録媒体の1画面分の画像情報を記憶するに
要するメモリ容量をさらに減少させることができる。
[Operation] In this image signal recording apparatus, the image signal formed by the image signal forming means is compressed at a relatively low second compression ratio and then stored in the buffer memory. Can be stored. Therefore, high-speed continuous shooting is possible, and the memory capacity of the buffer memory required to store image information for one screen can be reduced in inverse proportion to the compression ratio. Also, the image stored in the buffer memory is read and restored, compressed at a first compression ratio higher than the second compression ratio, and then recorded on an image signal recording medium. The memory capacity required to store image information for one screen of the signal recording medium can be further reduced.

[実 施 例] 以下、図面を参照して本発明を具体的に説明する。な
お、以下の実施例では本発明に係る画像信号記録装置を
ディジタルメモリカメラに適用した例で説明する。
Hereinafter, the present invention will be described in detail with reference to the drawings. In the following embodiments, an example in which the image signal recording apparatus according to the present invention is applied to a digital memory camera will be described.

第1図は、本発明の第1実施例のブロック構成図であ
る。この第1実施例が前記第12図に示す従来例と大きく
異なる点は、バッファメモリ5の前段に、低圧縮率では
あるが高速動作の可能な予備的圧縮手段としての第2の
符号化回路4を介挿すると共に、符号化回路6を、ADCT
(Adaptive Discrete Cosine Transform)符号化方
式による符号化回路6aに代えた点で、これらの点を除け
ば前記従来例と異なる点がないので、同じ構成部材には
同じ符号を付してその説明を省略する。
FIG. 1 is a block diagram of a first embodiment of the present invention. The first embodiment is largely different from the conventional example shown in FIG. 12 in that a second encoding circuit as a preliminary compression means having a low compression ratio but capable of high-speed operation is provided in the preceding stage of the buffer memory 5. 4 and the encoding circuit 6
(Adaptive Discrete Cosine Transform) There is no difference from the above-mentioned conventional example except for the point that the encoding circuit 6a is replaced with the encoding circuit 6a based on the encoding method. Omitted.

第1図において、第2の符号化回路4は、クレームで
いう第2の画像信号圧縮手段に対応し、例えばDPCM(Di
fferential Pulse Code Modulation)符号化方式の
ような簡単な符号化技術を用いてその帯域を1/5程度に
圧縮する回路で、過去の画像信号に適当な演算処理を行
って次の画像信号の予測値を求める予測器4bと、この予
測器4bの出力信号と現在の画像信号との差を求める第1
の加算器4dと、この加算器4dの出力信号を符号化してバ
ッファメモリ5に印加する符号器4aと、上記バッファメ
モリ5から読み出した信号を復号する復号器4cと、この
復号器4cの出力信号と上記予測器4bの出力信号との和、
つまり元の信号を求める第2の加算器4eとから構成され
ている。
In FIG. 1, a second encoding circuit 4 corresponds to a second image signal compression unit referred to in the claims, and includes, for example, DPCM (Di
A circuit that compresses the band to about 1/5 using a simple coding technology such as fferential pulse code modulation (coding), and performs appropriate arithmetic processing on past image signals to predict the next image signal. A predictor 4b for calculating a value, and a first for calculating a difference between an output signal of the predictor 4b and a current image signal.
Adder 4d, an encoder 4a that encodes an output signal of the adder 4d and applies it to the buffer memory 5, a decoder 4c that decodes a signal read from the buffer memory 5, and an output of the decoder 4c. The sum of the signal and the output signal of the predictor 4b,
That is, it is constituted by the second adder 4e for obtaining the original signal.

また、符号化回路6aは、クレームでいうところの第1
の画像信号圧縮手段に対応し、バッファメモリ5から読
み出され、上記第2の符号化回路4で復号された、静止
画像1画面分の画像情報を、上記符号化回路6aに内蔵さ
れたフレームメモリ上に展開した後、ADCT符号化方式に
より符号化してその帯域を1/10〜1/20に圧縮する回路で
ある。なお、上記DPCM,ADCT各符号化方式については、1
987年第18回画像工学コンファレンスにおける越智宏著
“静止画像符号化技術の動向”に詳細に説明されている
ので、ここでの説明を省略する。
In addition, the encoding circuit 6a is provided with the first
The image information for one screen of a still image read out from the buffer memory 5 and decoded by the second encoding circuit 4 is stored in a frame incorporated in the encoding circuit 6a. This is a circuit that expands the data on the memory, encodes the data by the ADCT coding method, and compresses the band to 1/10 to 1/20. Note that, for each of the above DPCM and ADCT coding methods,
This is described in detail in "Trends in Still Image Coding Technology" by Tomohiro Ochi at the 18th Conference on Image Engineering in 987, and will not be described here.

このように構成されたこの第1実施例では、A/D変換
器3でA/D変換してディジタル化された画像信号は、圧
縮率は低いが、高速で動作する第2の符号化回路4でそ
の帯域を1/5程度に圧縮された後、バッファメモリ5に
記憶される。このバッファメモリ5に圧縮記憶された画
像情報は非撮影時に読み出され、上記第2の符号化回路
4で復号されて、圧縮前の元の画像信号に再生される。
この元の画像信号に再生された画像情報は、動作速度は
遅いが圧縮率の高い符号化回路6aでその帯域を1/10〜1/
20に圧縮された後、記録メディアが内蔵された記憶装置
7に記録される。
In the first embodiment thus constructed, the image signal digitized by A / D conversion by the A / D converter 3 has a low compression ratio, but operates at a high speed in the second encoding circuit. At 4, the band is compressed to about 1/5 and then stored in the buffer memory 5. The image information compressed and stored in the buffer memory 5 is read out during non-shooting, decoded by the second encoding circuit 4, and reproduced into the original image signal before compression.
The image information reproduced in the original image signal has its operation speed reduced but its band is reduced by 1/10 to 1 /
After being compressed to 20, the data is recorded in the storage device 7 having a built-in recording medium.

次に、このような第1実施例における画像信号の記録
動作を第2〜4図のフローャートにより説明する。
Next, the recording operation of the image signal in the first embodiment will be described with reference to the flowcharts of FIGS.

第2図において、この画像信号記録装置に電源が投入
されると、あるいは単写モード,連写モード等の起動ス
イッチが押下されると、先ずステップS1でバッファメモ
リ5(第1図参照)のメモリエリアが空いてある否かを
チェックする。バッファメモリ5のメモリエリアが空い
ていれば、ステップS2に進んで単写モードか連写モード
かを判断し、後記第3,4図で説明する各該当モードのサ
ブルーチンにそれぞれ移行する。一方上記ステップS1で
バッファメモリ5のメモリエリアが空いていなければ、
ステップS3に進んで記憶装置7の記録メディアが一杯か
否かをチェックする。そして、該記録メディアが一杯な
らユーザに警告を発してメディア交換を促すし(ステッ
プS4)、該記録メディアが一杯でなければバッファメモ
リ5のメモリエリアからDPCM符号化方式で帯域圧縮され
たメモリ情報を読み出し(ステップS5)、第2の符号化
回路4でDPCM復号する(ステップS6)。そして、符号化
回路6aでADCT符号化方式の符号化を行って(ステップS
7)画像情報の帯域を圧縮した後、この帯域圧縮された
画像情報を記憶装置7の記録メディアに記録する(ステ
ップS8)。その後、上記ステップS1に戻って、上記ステ
ップS1〜S8のルーチンを繰り返し実行する。
In FIG. 2, when the power of the image signal recording apparatus is turned on, or when a start switch such as a single shooting mode or a continuous shooting mode is depressed, first in step S1, the buffer memory 5 (see FIG. 1) is read. Check if the memory area is free. If the memory area of the buffer memory 5 is vacant, the process proceeds to step S2 to determine whether the mode is the single shooting mode or the continuous shooting mode, and shifts to subroutines for the respective modes described later with reference to FIGS. On the other hand, if the memory area of the buffer memory 5 is not empty in step S1,
Proceeding to step S3, it is checked whether the recording medium of the storage device 7 is full. If the recording medium is full, a warning is issued to the user to urge the user to replace the medium (step S4). If the recording medium is not full, the memory information band-compressed from the memory area of the buffer memory 5 using the DPCM encoding method Is read (step S5), and the second encoding circuit 4 performs DPCM decoding (step S6). Then, the encoding circuit 6a performs encoding of the ADCT encoding method (step S
7) After compressing the band of the image information, the band-compressed image information is recorded on the recording medium of the storage device 7 (step S8). Thereafter, the process returns to step S1, and the routine of steps S1 to S8 is repeatedly executed.

第3図は上記第2図におけるステップS2で、単写モー
ドと判断された場合の単写撮影のフローチャートであ
る。図において、この単写撮影のフローがスタートする
と、先ずステップS11に進んで、バッファメモリ5のメ
モリエリアが既に一杯になっているか否かが判断され
る。同メモリ5のメモリエリアが一杯なら、バッファメ
モリが一杯である旨の警告を表示して(ステップS1
2)、記録モードに移行するし、一杯でなければステッ
プS13に進んでで撮影動作を実行する。その後、この撮
影動作で得られた1枚分の画像情報をディジタル化し、
第2の符号化回路4でDPCM符号化方式により符号化して
(ステップS14)その帯域を約1/5に圧縮した後、バッフ
ァメモリ5に記録し(ステップS15)、記憶装置7への
記録モードに移行する。
FIG. 3 is a flowchart of the single shooting when the single shooting mode is determined in step S2 in FIG. In the figure, when the flow of the single shooting starts, the process first proceeds to step S11, and it is determined whether or not the memory area of the buffer memory 5 is already full. If the memory area of the memory 5 is full, a warning that the buffer memory is full is displayed (step S1).
2) Then, the mode shifts to the recording mode, and if it is not full, the process proceeds to step S13 to execute the shooting operation. After that, one image information obtained by this photographing operation is digitized,
The data is encoded by the DPCM encoding method in the second encoding circuit 4 (step S14), the band is compressed to about 1/5, and then recorded in the buffer memory 5 (step S15). Move to

第4図は、上記第2図におけるステップS2で連写モー
ドと判断された場合の連写撮影のフローチャートであ
る。この連写撮影は、当然のことながら、単写撮影を連
写枚数分繰返し実行することになるので、この第4図で
は、上記第3図と同じフローには同じステップ番号を付
してその説明を省略する。
FIG. 4 is a flowchart of the continuous shooting when the continuous shooting mode is determined in step S2 in FIG. In this continuous shooting, naturally, single shooting is repeatedly performed for the number of continuous shots. Therefore, in FIG. 4, the same steps as those in FIG. Description is omitted.

第4図において、ステップS11〜S15からなる単写撮影
が終了すると、ステップS21に進んで所定の連写枚数分
に達したか否かを判断し、所定枚数に達するまで上記ス
テップS11〜S15を繰返し実行する。そして、所定枚数に
達したら記録モードに移行する。
In FIG. 4, when the single-shot shooting consisting of steps S11 to S15 is completed, the process proceeds to step S21, where it is determined whether or not a predetermined number of continuous shots has been reached. Execute repeatedly. Then, when the number reaches the predetermined number, the mode shifts to the recording mode.

上記第1〜4図により詳細に説明したこの第1実施例
によれば、 (1)バッファメモリ5に1画面分の画像情報を記録す
るに先立って、圧縮率は低いが高速で動作するDPCM符号
化方式のような簡単な方式による第2の符号化回路によ
り画像情報の帯域を約1/5に圧縮しているので、バッフ
ァメモリ5の必要とするメモリ容量を1/5程度に減少さ
せることができる。逆に、バッファメモリ5のメモリ容
量を従来と同じに設定すれば、画面数で5程度まで記録
することができるから連写対応が可能になる。このとき
バッファメモリ5の容量は連写速度(画像信号形成手段
(イメージセンサ1)から順次供給される画像情報の供
給繰返し率)と画像情報の圧縮処理速度とに応じて適宜
に選択すればよい。この場合、バッファメモリ5を連写
枚数分設けるよりも、DPCM符号化方式による第2の符号
化回路4を付加する方が小規模に装置を纏めることがで
きると共に、コストも低くなる。
According to the first embodiment described in detail with reference to FIGS. 1 to 4, (1) Prior to recording one screen of image information in the buffer memory 5, the DPCM operating at a low compression rate but operating at a high speed Since the bandwidth of the image information is compressed to about 1/5 by the second encoding circuit using a simple scheme such as the encoding scheme, the required memory capacity of the buffer memory 5 is reduced to about 1/5. be able to. Conversely, if the memory capacity of the buffer memory 5 is set to be the same as the conventional one, it is possible to record up to about five screens, so that continuous shooting is possible. At this time, the capacity of the buffer memory 5 may be appropriately selected according to the continuous shooting speed (supply repetition rate of the image information sequentially supplied from the image signal forming unit (image sensor 1)) and the compression processing speed of the image information. . In this case, adding the second encoding circuit 4 based on the DPCM encoding method can reduce the size of the apparatus and reduce the cost, rather than providing the buffer memory 5 for the number of continuous shots.

(2)従って、記憶装置7に撮影画像を多数記録するた
めの画像信号の帯域圧縮手段として、ADTC符号化方式用
いた符号化回路6aのような高圧縮率だが、複雑で、伝送
に時間がかかる帯域圧縮方式を用いることができる。
(2) Therefore, as a band compression means of an image signal for recording a large number of captured images in the storage device 7, the compression ratio is as high as that of the encoding circuit 6a using the ADTC encoding method, but it is complicated and time is required for transmission. Such a band compression method can be used.

(3)また、記憶装置7に、記憶容量が大きく、ビット
当たりのメモリコストは安いが、比較的低速で書込み動
作を行う必要のある、例えば、E2PROMやFPROMのような
低速メモリを使用することができる。
(3) The storage device 7 uses a low-speed memory such as an E 2 PROM or FPROM, which has a large storage capacity and a low memory cost per bit but requires a relatively low-speed writing operation. can do.

等の効果が発揮される。And the like.

第5図は、本発明の第2実施例のブロック構成図であ
る。本発明の画像信号記録装置では、符号化回路6bと第
2の符号化回路4とはそれぞれ独立に設けられており、
上記第1実施例では符号化回路6aにADCT符号化方式を、
第2の符号化回路4にDPCM符号化方式を、それぞれ用い
ているが、この第2実施例では、第2の符号化回路4に
DPCM符号化方式を用いる点は上記第1実施例と同じであ
るが、符号化回路6aに用いられていたADCT符号化方式に
代えてベクトル量子化方式を用い、これを符号化回路6b
とした点が異なる。この点を除けば上記第1実施例と異
なる点がないので、その作用・効果において異なるとこ
ろがない。そこで、同じ構成部材には同じ符号を付して
その説明を省略する。
FIG. 5 is a block diagram of a second embodiment of the present invention. In the image signal recording device of the present invention, the encoding circuit 6b and the second encoding circuit 4 are provided independently of each other,
In the first embodiment, the encoding circuit 6a is provided with the ADCT encoding method,
Although the DPCM encoding method is used for the second encoding circuit 4, in the second embodiment, the DPCM encoding method is used for the second encoding circuit 4.
The point of using the DPCM encoding method is the same as that of the first embodiment, except that a vector quantization method is used instead of the ADCT encoding method used in the encoding circuit 6a, and this is
Is different. Except for this point, since there is no difference from the first embodiment, there is no difference in the operation and effect. Therefore, the same components are denoted by the same reference numerals, and description thereof will be omitted.

なお、上記符号化回路6bに用いられる符号化方式は、
ベクトル量子化方式の他にも、例えばアダマール変換方
式等であってもよい。そして、これらの各変換方式につ
いては、前記1987年第18回画像工学コンファレンスにお
ける越智宏著“静止画像符号化技術の動向”に説明され
ているので、ここでの説明を省略する。。
The encoding method used in the encoding circuit 6b is as follows.
In addition to the vector quantization method, for example, a Hadamard transform method may be used. Each of these conversion methods is described in “Trends in Still Image Coding Technology” by Tomohiro Ochi in the 1987 18th Conference on Image Engineering, and the description is omitted here. .

以上述べたよ各実施例によれば、次のような効果が発
揮される。即ち、 (1)高速連写が可能となり、且つバッファメモリ5の
メモリ容量を節減できる。
As described above, according to each embodiment, the following effects are exhibited. (1) High-speed continuous shooting is possible, and the memory capacity of the buffer memory 5 can be reduced.

(2)比較的高密度だが、書込み速度をあまり上げられ
ない記憶装置7の動作速度を無視することができる。
(2) The operation speed of the storage device 7, which is relatively high in density but cannot increase the writing speed so much, can be ignored.

(3)符号化回路6として、圧縮率の高い方式を用いる
ことができ、そのための記憶装置7のメモリ容量を節減
できる。
(3) As the encoding circuit 6, a method with a high compression rate can be used, and the memory capacity of the storage device 7 can be reduced.

ところで、以上述べた各実施例においては、画像信号
記録装置の一例としてのディジタルメモリカメラに本発
明を適用した例で説明したが、画像信号形成手段から出
力された画像情報に、アナログ的な信号処理を行った
後、磁気ディスク等に磁気記録するアナログタイプの画
像信号記録装置にも本発明は適用可能である。即ち、画
像信号をバッファメモリ5に印加するのに先立って、圧
縮率は低いが高速で動作する予備的圧縮手段としての第
2の符号化回路4で帯域圧縮し、これによって連写時に
必要とするバッファメモリ5のメモリ容量を節減すると
いう本発明の基本思想はディジタル,アナログの別なく
あらゆる画像信号記録装置に適用することができる。
By the way, in each of the embodiments described above, an example in which the present invention is applied to a digital memory camera as an example of an image signal recording apparatus has been described. However, an analog signal is added to the image information output from the image signal forming means. The present invention is also applicable to an analog-type image signal recording apparatus that performs magnetic recording on a magnetic disk or the like after performing the processing. That is, prior to applying the image signal to the buffer memory 5, the band is compressed by the second encoding circuit 4 as a preliminary compression means operating at a low compression rate but operating at a high speed. The basic idea of the present invention of reducing the memory capacity of the buffer memory 5 can be applied to all kinds of image signal recording devices, whether digital or analog.

以上のように本発明によれば、バッファメモリの容量
を格段に小規模化することが可能になるが、更に、この
本発明装置において適用する上述の符号化回路6a,6bの
構成を小規模化することにより装置全体として一層簡素
化をはかった実施例につき以下に説明する。
As described above, according to the present invention, the capacity of the buffer memory can be remarkably reduced in size, but the configuration of the above-described encoding circuits 6a and 6b applied in the device of the present invention is further reduced. An embodiment which further simplifies the entire apparatus by the above will be described below.

第6図は、1つの画面Sのフレーム画像を上述の符号
化回路によって符号化(圧縮)する操作を説明するため
の概念図である。1つの画面Sのフレーム画像は、画像
の構成単位としての画素(pixel)PX,PXの集合で成る。
撮像素子からの画像信号の読み出しは、通常、図中実線
の矢線にて示されたように、水平走査の繰り返し(帰線
を破線にて示す)によって順次行われる。一方、1つの
画面Sの画像情報の符号化は、垂直方向にM、水平方向
にNのM×Nの画素によって構成される単位領域(図
中、一点鎖線にて示すブロック)PU毎に当該ブロックを
代表する所定数の情報を対応させることによってなされ
る。1画面Sは単位領域M×Nの所定如何に応じた数の
複数のこれらブロックPUにより全域がカバーされる。単
位領域M×Nの設定は、例えば8×8のように選択され
る。各ブロックPU毎の画像情報をそれぞれ瞬時に符号化
することが可能であれば、このような符号化機能を有す
る手段の前段にMライン(8ライン)分のバッファメモ
リを設ければ、上記ブロックPU毎の画像情報をそのよう
なバッファメモリに取り込んでは符号化する動作を順次
繰り返すことによって1画面S全域の符号化が出来るは
ずである。しかし実際にはDCT乃至ADCTによる符号化に
は少なからぬ処理時間を要するため、従来の装置では、
このように小規模なバッファメモリを設けただけで1画
面S全域の符号化を行うことは出来なかった。
FIG. 6 is a conceptual diagram for explaining an operation of encoding (compressing) a frame image of one screen S by the encoding circuit described above. A frame image of one screen S is composed of a set of pixels PX, PX, as image constituent units.
The reading of the image signal from the image sensor is normally performed sequentially by repeating horizontal scanning (return lines are indicated by broken lines) as indicated by solid arrows in the drawing. On the other hand, encoding of image information of one screen S is performed for each unit area (block indicated by a dashed line in the figure) PU composed of M × N pixels of M in the vertical direction and N in the horizontal direction. This is performed by associating a predetermined number of pieces of information representing the block. The whole area of one screen S is covered by a plurality of these blocks PU in accordance with a predetermined unit area M × N. The setting of the unit area M × N is selected, for example, as 8 × 8. If it is possible to instantly encode the image information for each block PU, if a buffer memory for M lines (8 lines) is provided in front of the means having such an encoding function, If image information for each PU is fetched into such a buffer memory, the entire area of one screen S should be able to be encoded by repeating the encoding operation sequentially. However, in practice, coding by DCT or ADCT requires a considerable amount of processing time.
Thus, it was not possible to encode the entire area of one screen S only by providing a small buffer memory.

第7図は、この種の装置に適用される一般的な符号化
回路の構成例を示すブロック図である。この符号化回路
6aでは、上述のようにDCT乃至ADCTによる符号化は少な
からぬ処理時間を要するため、図示のように符号器62a
(DCT乃至ADCTによる)の前段におけるバッファメモリ
としてフレームメモリ61aが設けられる。従来のこの種
の装置では、第6図に実線の矢線にて示された如く、水
平走査の繰り返しに対応するようにして符号化回路6aに
比較的速い伝送速度で画像信号が供給されるため、この
画像信号を一旦フレーム単位でメモリ61aに取り込み、
然る後、第6図で一点鎖線にて示すブロックPU毎に順次
符号化するを要していた。即ち、フレームメモリ61aに
は一旦第6図の画面と相似的な画像情報の記憶状態が生
じ、符号器62aは、この記憶・保持された画像情報を第
6図の一点鎖線のブロックPU毎に破線の矢線にて図示さ
れた如く走査・読み出しして符号化する動作を、全ての
ブロックPUに対して順次実行する。この第7図の符号化
回路6aは、第1図並びに第5図の本発明装置にも適用す
ることはもちろん可能であるが、一方、本発明の装置で
は、バッファメモリ5(第1図)から符号化回路6aへの
画像情報の供給はシステムコントローラ8によって所要
に応じて低速で乃至は断続的に行うことができるため、
この符号化回路をより小規模化することができる。
FIG. 7 is a block diagram showing a configuration example of a general encoding circuit applied to this type of apparatus. This encoding circuit
In 6a, since encoding by DCT to ADCT requires a considerable processing time as described above, the encoder 62a
A frame memory 61a is provided as a buffer memory in the previous stage (based on DCT to ADCT). In this type of conventional apparatus, as shown by solid arrows in FIG. 6, an image signal is supplied to the encoding circuit 6a at a relatively high transmission rate so as to correspond to repetition of horizontal scanning. Therefore, this image signal is once taken into the memory 61a in frame units,
After that, it was necessary to sequentially encode each block PU indicated by a dashed line in FIG. That is, a storage state of the image information similar to the screen of FIG. 6 occurs once in the frame memory 61a, and the encoder 62a stores the stored and held image information for each block PU indicated by a one-dot chain line in FIG. The operation of scanning, reading, and encoding as shown by the broken arrow is sequentially executed for all the blocks PU. The encoding circuit 6a of FIG. 7 can of course be applied to the apparatus of the present invention shown in FIGS. 1 and 5, but the apparatus of the present invention, on the other hand, uses the buffer memory 5 (FIG. 1). Since the supply of image information to the encoding circuit 6a can be performed at a low speed or intermittently as required by the system controller 8,
This encoding circuit can be downsized.

第8図は、本発明装置に適用される更に小規模化され
た符号化回路の構成を示すブロック図である。第8図に
おける符号化回路62cは、第7図の符号化回路6aにおけ
る符号器62aと同様の符号器62cの前段に、バッファメモ
リとしてラインメモリ61cが設けられている。このライ
ンメモリ61cは第6図のブロックPUに対応するMライン
の容量を持つ。上述のようにバッファメモリ5(第1
図)から符号化回路6aへの画像情報の供給はシステムコ
ントローラ8によって所要に応じて低速で乃至は断続的
に行うことができるため、ラインメモリ61cに供給され
た画像情報はM×Nの画素に対応したブロックPU毎に符
号器62cにより順次符号化される。
FIG. 8 is a block diagram showing the configuration of a smaller-scale encoding circuit applied to the apparatus of the present invention. In the encoding circuit 62c in FIG. 8, a line memory 61c is provided as a buffer memory in a stage preceding the encoder 62c similar to the encoder 62a in the encoding circuit 6a in FIG. This line memory 61c has a capacity of M lines corresponding to the block PU in FIG. As described above, the buffer memory 5 (first
The image information supplied to the line memory 61c is supplied to the M × N pixels since the system controller 8 can supply the image information to the encoding circuit 6a at low speed or intermittently as required. Are sequentially encoded by the encoder 62c for each block PU corresponding to.

第9図は、第8図の符号化回路62cを適用したシステ
ムの動作のタイミングを示す図である。図示のようにバ
ッファメモリ5(第1図)から読み出した情報の復合化
(DPCM復合)及びラインメモリ61cへの書き込みの動作
と、ラインメモリ61cの読み出し並びに符号化(DCT)と
は、システムコントローラ8(第1図)によって時間的
に交互に実行される。換言すれば、第8図の符号化回路
62cでは符号化自体は断続的に実行される。これに対し
ラインメモリを2つ備えれば実効的に連続して符号化を
実行することができる。
FIG. 9 is a diagram showing the operation timing of a system to which the encoding circuit 62c of FIG. 8 is applied. As shown, the operations of decoding (DPCM decoding) of information read from the buffer memory 5 (FIG. 1) and writing to the line memory 61c, and reading and encoding (DCT) of the line memory 61c are performed by the system controller. 8 (FIG. 1). In other words, the encoding circuit of FIG.
In 62c, the encoding itself is performed intermittently. On the other hand, if two line memories are provided, coding can be executed effectively continuously.

第10図は、実効的に連続して符号化を実行することが
できる本発明装置に適用される簡易な符号化回路の構成
を示すブロック図である。第10図における符号化回路60
0は、第7図の符号化回路6aにおける符号器62aと同様の
符号器620の前段に、バッファメモリとして2つのライ
ンメモリ(A,B)611及び612が設けられている。2つの
ラインメモリ611及び612はそれらの入力側および出力側
に設けられたスイッチSA及びSBによって一方の情報読込
み時には他方は情報読出しを行うべくシステムコントロ
ーラ8(第1図)によって制御される。
FIG. 10 is a block diagram showing a configuration of a simple encoding circuit applied to the apparatus of the present invention, which can execute encoding effectively continuously. Encoding circuit 60 in FIG.
In 0, two line memories (A, B) 611 and 612 are provided as buffer memories in the preceding stage of the encoder 620 similar to the encoder 62a in the encoding circuit 6a of FIG. The two line memories 611 and 612 are controlled by the system controller 8 (FIG. 1) so that when one of the information is read, the other is read by the switches SA and SB provided on their input and output sides.

第11図は、第10図の符号化回路600を適用したシステ
ムの動作のタイミングを示す図である。図示のように、
2つのラインメモリ(A)及び(B)は、スイッチSA及
びSBの切換えによって、一方への情報読込み時には他方
は情報読出しを行うように時間的に交互に制御される。
この結果、符号化回路620では実効的に連続して符号化
を実行することができる。従って第7図につき説明した
一般的な符号化回路に比べれば格段に小規模な構成の回
路によって連続的な符号化処理を実行することが可能と
なり、第1図並びに第5図につき上述した実施例と同等
の機能を有しつつ装置全体として一層簡素化をはかれる
ことになる。
FIG. 11 is a diagram showing operation timing of a system to which the encoding circuit 600 of FIG. 10 is applied. As shown,
By switching the switches SA and SB, the two line memories (A) and (B) are temporally alternately controlled so that when information is read into one, the other performs information read.
As a result, the encoding circuit 620 can execute encoding effectively and continuously. Therefore, it is possible to execute the continuous encoding process with a circuit having a much smaller configuration than the general encoding circuit described with reference to FIG. 7, and the implementation described above with reference to FIGS. The apparatus as a whole will be further simplified while having the same functions as the example.

[発明の効果] 以上述べたように本発明によれば、画像信号形成手段
で形成された画像信号を比較的低い第2の圧縮率で圧縮
してからバッファメモリに記憶するようにしたので、高
速で上記バッファメモリに記憶することができる。した
がって、高速連写が可能であるとともに1画面分の画像
情報を記憶するに要するバッファメモリのメモリ容量を
圧縮率に反比例して減少させることができる。また、上
記バッファメモリに記憶された画像を読み出し且つ復元
して、上記第2の圧縮率よりも高い第1の圧縮率で圧縮
してから画像信号記録媒体に記録するようにしたので、
上記画像信号記録媒体の1画面分の画像情報を記憶する
に要するメモリ容量をさらに減少させることができる。
[Effects of the Invention] As described above, according to the present invention, the image signal formed by the image signal forming means is compressed at a relatively low second compression ratio and then stored in the buffer memory. The data can be stored in the buffer memory at high speed. Therefore, high-speed continuous shooting is possible, and the memory capacity of the buffer memory required to store image information for one screen can be reduced in inverse proportion to the compression ratio. Also, the image stored in the buffer memory is read and restored, compressed at a first compression ratio higher than the second compression ratio, and then recorded on an image signal recording medium.
The memory capacity required to store the image information for one screen of the image signal recording medium can be further reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明に係る画像信号記録装置をディジタル
メモリカメラに適用した第1実施例のブロック構成図、 第2図は、上記第1図における画像信号の記憶装置への
記録動作のフローチャート、 第3,4図は、上記第2図におけるバッファメモリへの単
写モード時と連写モード時におけるそれぞれの記録動作
のフローチャート、 第5図は、本発明の第2実施例のブロック構成図、 第6図は、1つの画面Sのフレーム画像を上述の符号化
回路によって符号化(圧縮)する操作を説明するための
概念図、 第7図は、この種の装置に適用される一般的な符号化回
路の構成例を示すブロック図、 第8図は、本発明装置に適用される更に小規模化された
符号化回路の構成を示すブロック図、 第9図は、第8図の符号化回路62cを適用したシステム
の動作のタイミングを示す図、 第10図は、実効的に連続して符号化を実行することがで
きる本発明装置に適用される簡易な符号化回路の構成を
示すブロック図、 第11図は、第10図の符号化回路600を適用したシステム
の動作のタイミングを示す図、 第12図は、従来のディジタルメモリカメラのブロック構
成図である。 1……イメージセンサ(画像信号形成手段) 4……第2の符号化回路(第2の画像信号圧縮手段) 5……バッファメモリ 6,6a〜6d……符号化回路(第1の画像信号圧縮手段)
FIG. 1 is a block diagram of a first embodiment in which an image signal recording apparatus according to the present invention is applied to a digital memory camera. FIG. 2 is a flowchart of an operation of recording the image signals in the storage apparatus in FIG. FIGS. 3 and 4 are flowcharts of respective recording operations in the single shooting mode and the continuous shooting mode in the buffer memory in FIG. 2, and FIG. 5 is a block diagram of a second embodiment of the present invention. FIG. 6 is a conceptual diagram for explaining an operation of encoding (compressing) a frame image of one screen S by the encoding circuit described above, and FIG. 7 is a general view applied to this type of apparatus. FIG. 8 is a block diagram showing a configuration example of a simple encoding circuit, FIG. 8 is a block diagram showing a configuration of a further downsized encoding circuit applied to the apparatus of the present invention, and FIG. Of the system to which the optimization circuit 62c is applied FIG. 10 is a block diagram showing a configuration of a simple encoding circuit applied to the apparatus of the present invention, which can execute encoding effectively continuously, and FIG. FIG. 10 is a diagram showing operation timings of a system to which the encoding circuit 600 shown in FIG. 10 is applied. FIG. 12 is a block diagram of a conventional digital memory camera. DESCRIPTION OF SYMBOLS 1 ... Image sensor (image signal formation means) 4 ... Second encoding circuit (second image signal compression means) 5 ... Buffer memory 6,6a-6d ... Encoding circuit (first image signal) Compression means)

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 5/91 - 5/956 H04N 5/225 H04N 7/24 - 7/68 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04N 5/91-5/956 H04N 5/225 H04N 7/ 24-7/68

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】画像信号形成手段で形成された画像信号を
バッファメモリを介して第1の圧縮率で圧縮する第1の
画像信号圧縮手段に供給し、該第1の画像信号圧縮手段
により圧縮された画像信号を、適用された当該画像信号
記録媒体に記録するための画像信号記録装置であって、 上記画像信号形成手段の出力画像信号を上記第1の圧縮
率より低い第2の圧縮率で圧縮して上記バッファメモリ
に供給し、該バッファメモリに記憶された上記画像信号
を読み出し且つ復元し上記第1の画像信号圧縮手段に供
給する第2の画像信号圧縮手段を具備したことを特徴と
する画像信号記録装置。
An image signal formed by an image signal forming means is supplied to a first image signal compressing means for compressing the image signal at a first compression rate via a buffer memory, and is compressed by the first image signal compressing means. An image signal recording device for recording the applied image signal on the applied image signal recording medium, wherein the output image signal of the image signal forming means is a second compression ratio lower than the first compression ratio. And a second image signal compressing means for supplying the compressed image data to the buffer memory, reading and restoring the image signal stored in the buffer memory, and supplying the restored image signal to the first image signal compressing means. Image signal recording device.
【請求項2】上記第2の画像信号圧縮手段は、DPCM符号
化方式による符号化回路を含んでなるものである請求項
1に記載の画像信号記録装置。
2. The image signal recording apparatus according to claim 1, wherein said second image signal compression means includes an encoding circuit based on a DPCM encoding method.
【請求項3】上記バッファメモリは、上記画像信号形成
手段から順次供給される画像情報の供給繰返し率と上記
第2の画像信号圧縮手段における画像圧縮処理速度とに
応じて複数枚の画像に対応すべく選択されたものである
請求項1に記載の画像信号記録装置。
3. The image processing apparatus according to claim 1, wherein said buffer memory is adapted to handle a plurality of images in accordance with a supply repetition rate of image information sequentially supplied from said image signal forming means and an image compression processing speed in said second image signal compressing means. 2. The image signal recording apparatus according to claim 1, wherein the image signal recording apparatus has been selected to be used.
JP6225690A 1990-03-13 1990-03-13 Image signal recording device Expired - Fee Related JP3034552B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6225690A JP3034552B2 (en) 1990-03-13 1990-03-13 Image signal recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6225690A JP3034552B2 (en) 1990-03-13 1990-03-13 Image signal recording device

Publications (2)

Publication Number Publication Date
JPH03262391A JPH03262391A (en) 1991-11-22
JP3034552B2 true JP3034552B2 (en) 2000-04-17

Family

ID=13194887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6225690A Expired - Fee Related JP3034552B2 (en) 1990-03-13 1990-03-13 Image signal recording device

Country Status (1)

Country Link
JP (1) JP3034552B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4520816B2 (en) * 2004-10-19 2010-08-11 パナソニック株式会社 Camera and electronic device
JP6184080B2 (en) 2012-11-20 2017-08-23 ソニー株式会社 Image sensor

Also Published As

Publication number Publication date
JPH03262391A (en) 1991-11-22

Similar Documents

Publication Publication Date Title
US8120671B2 (en) Digital camera for recording a still image while shooting a moving image
JP3787398B2 (en) Image processing apparatus and method
JP2881886B2 (en) Video signal encoding method and apparatus therefor
JP5230483B2 (en) Imaging apparatus and control method thereof
US5818524A (en) Digital still camera having an image data compression function
US5694489A (en) Image signal processing apparatus with no change of signal processing mode in compression/expansion processing loop
JP3034552B2 (en) Image signal recording device
JP4513487B2 (en) Video data compression device
US6021249A (en) Method and apparatus for processing a picture signal having means for varying a quantization characteristic to produce equal-sized sync blocks
JPH10276402A (en) Image recorder
KR980010592A (en) Digital still camera with continuous shooting and selective storage
JP2941913B2 (en) Image signal recording device
JP2004096354A (en) Apparatus and method for processing image and imaging apparatus
JPH02257780A (en) Still video camera
JPH10200859A (en) Processor and method for image processing
JPH07236110A (en) Digital still camera
JP2830184B2 (en) Video signal encoding device and video signal encoding method
JP2984342B2 (en) Image signal recording device
JP3276675B2 (en) Video recording device
JP2005130362A (en) Imaging device
JP2643537B2 (en) Post-filter control method for video decoder
JP2637836B2 (en) Video signal compression and playback system
JP2005159832A (en) Signal processor
JPS63227271A (en) Hierarchical transmission system for still picture
JPH0556397A (en) Picture signal recording and reproducing system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees