JP3026962B2 - 語列圧縮回路 - Google Patents
語列圧縮回路Info
- Publication number
- JP3026962B2 JP3026962B2 JP10264247A JP26424798A JP3026962B2 JP 3026962 B2 JP3026962 B2 JP 3026962B2 JP 10264247 A JP10264247 A JP 10264247A JP 26424798 A JP26424798 A JP 26424798A JP 3026962 B2 JP3026962 B2 JP 3026962B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- cell
- cells
- collation
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3084—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction using adaptive string matching, e.g. the Lempel-Ziv method
- H03M7/3086—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction using adaptive string matching, e.g. the Lempel-Ziv method employing a sliding window, e.g. LZ77
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99931—Database or file accessing
- Y10S707/99933—Query processing, i.e. searching
- Y10S707/99936—Pattern matching access
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99941—Database schema or data structure
- Y10S707/99942—Manipulating data structure, e.g. compression, compaction, compilation
Description
【０００１】
【発明の属する技術分野】以前の画素を記憶するヒスト
リバッファおよび現在の画素をヒストリバッファ内のす
べての以前の画素と比較する比較器を用いる置換圧縮器
のための回路の処理。(A circuit implementation for
a substitutional compressor which usesa history bu
ffer for storing the previous pixels and comparato
rs for comparing the current pixel to every previo
us pixel in the history buffer.)
リバッファおよび現在の画素をヒストリバッファ内のす
べての以前の画素と比較する比較器を用いる置換圧縮器
のための回路の処理。(A circuit implementation for
a substitutional compressor which usesa history bu
ffer for storing the previous pixels and comparato
rs for comparing the current pixel to every previo
us pixel in the history buffer.)
【０００２】
【従来の技術】置換圧縮器は、画素ブロックを同一の画
素ブロックの初期の発生に対してより短い参照に置換す
ることによって機能する。数値の例として、前段で
は、"history buffer"という語の第２の発生は、語列内
の第１の発生の１２６スペース後、繰り返され（「変
位」）、語間のスペースを数えて１４文字の集まりであ
る（「長さ」）。このため、"history buffer"の第２の
発生を符号語「１２６，１４」に置換することができ
る。
素ブロックの初期の発生に対してより短い参照に置換す
ることによって機能する。数値の例として、前段で
は、"history buffer"という語の第２の発生は、語列内
の第１の発生の１２６スペース後、繰り返され（「変
位」）、語間のスペースを数えて１４文字の集まりであ
る（「長さ」）。このため、"history buffer"の第２の
発生を符号語「１２６，１４」に置換することができ
る。
【０００３】アルゴリズムは、常に、できる限り長い照
合を捜す。このため、"history buffer"に対する照合を
発見した後、アルゴリズムは自身が発見する"history b
uffer"を捜し、次に、自身が発見しない（以前の発生が
次のスペースを有していた）"history buffer." （最後
にピリオドがある）を捜す。このため、"history buffe
r"はできる限り長い照合になる。
合を捜す。このため、"history buffer"に対する照合を
発見した後、アルゴリズムは自身が発見する"history b
uffer"を捜し、次に、自身が発見しない（以前の発生が
次のスペースを有していた）"history buffer." （最後
にピリオドがある）を捜す。このため、"history buffe
r"はできる限り長い照合になる。
【０００４】詳細なアルゴリズムは、多くの出版物、例
えば、Edward R. Fiala and DanielH. Greene、「有限
窓をともなうデータ圧縮（"Data Compression with Fin
iteWindows"）」、Communication of the ACM, April 1
989, Volume 32, Number 4,490-505に記載されている。
他の多くの引用例も本紙に示されている。
えば、Edward R. Fiala and DanielH. Greene、「有限
窓をともなうデータ圧縮（"Data Compression with Fin
iteWindows"）」、Communication of the ACM, April 1
989, Volume 32, Number 4,490-505に記載されている。
他の多くの引用例も本紙に示されている。
【０００５】
【発明が解決しようとする課題】通常のヒストリバッフ
ァの長さは４Ｋの画素であり、可能な限り長い照合は最
大１画素当たり８ビットで２５６個の画素と同じになる
ことができる。アルゴリズムはソフトウェアで実行する
ことができるが、ハードウェアの方が高速なので好適で
ある。連想記憶装置（ＣＡＭ）を用いることができる。
例えば、８ビットの画素を４ＫのＣＡＭにロードするこ
とができ、現在の画素を各画素と比較することができ
る。次の周期は最も古い画素を現在の画素に置換し、新
しい画素を次の比較に用いることができる。しかしなが
ら、ＣＡＭハードウェアを開発してこの機能を実行する
ことは効果的ではない。ＣＡＭを用いるには大容量の記
憶空間を必要とし、ハードウェアにおいてパイプライン
処理または並列処理が困難な動作工程を含む。その結果
生じる装置は大型かつ複雑で、その動作速度は高性能な
製品の要求に応えない。この問題を解決するにはまった
く新しい手法を行う必要がある。
ァの長さは４Ｋの画素であり、可能な限り長い照合は最
大１画素当たり８ビットで２５６個の画素と同じになる
ことができる。アルゴリズムはソフトウェアで実行する
ことができるが、ハードウェアの方が高速なので好適で
ある。連想記憶装置（ＣＡＭ）を用いることができる。
例えば、８ビットの画素を４ＫのＣＡＭにロードするこ
とができ、現在の画素を各画素と比較することができ
る。次の周期は最も古い画素を現在の画素に置換し、新
しい画素を次の比較に用いることができる。しかしなが
ら、ＣＡＭハードウェアを開発してこの機能を実行する
ことは効果的ではない。ＣＡＭを用いるには大容量の記
憶空間を必要とし、ハードウェアにおいてパイプライン
処理または並列処理が困難な動作工程を含む。その結果
生じる装置は大型かつ複雑で、その動作速度は高性能な
製品の要求に応えない。この問題を解決するにはまった
く新しい手法を行う必要がある。
【０００６】
【課題を解決するための手段】多くのＣＡＭを用いる代
わりに、本発明は、１画素を記憶するレジスタを各々有
する多くの直列セルを用い、ヒストリバッファを実行す
る。以前の各画素をバッファの入力端に直列にロード
し、各セルに組み込まれた比較器を用いて、４０９６個
すべての画素を現在の画素と比較する。照合を調べるす
べてのセルは使用可能状態であり続けるが、不照合を調
べるセルはいずれも使用禁止状態である。少なくとも１
つの照合を調べる場合、現在の画素をヒストリバッファ
にロードし、すべてのデータを右へシフトし、次の画素
をヒストリバッファ内のまだ使用可能状態のセルに含ま
れるすべての画素と比較する。この処理は不照合がなく
なるまで続く。この場合、最後の照合は最長であり、符
号化のために選択される。等しい長さの照合が２つある
場合、変位が最短の照合を選択する。その理由は、その
結果生じる符号語がより短くなるからである。次に、セ
ルをすべて再設定し、処理を再開する。
わりに、本発明は、１画素を記憶するレジスタを各々有
する多くの直列セルを用い、ヒストリバッファを実行す
る。以前の各画素をバッファの入力端に直列にロード
し、各セルに組み込まれた比較器を用いて、４０９６個
すべての画素を現在の画素と比較する。照合を調べるす
べてのセルは使用可能状態であり続けるが、不照合を調
べるセルはいずれも使用禁止状態である。少なくとも１
つの照合を調べる場合、現在の画素をヒストリバッファ
にロードし、すべてのデータを右へシフトし、次の画素
をヒストリバッファ内のまだ使用可能状態のセルに含ま
れるすべての画素と比較する。この処理は不照合がなく
なるまで続く。この場合、最後の照合は最長であり、符
号化のために選択される。等しい長さの照合が２つある
場合、変位が最短の照合を選択する。その理由は、その
結果生じる符号語がより短くなるからである。次に、セ
ルをすべて再設定し、処理を再開する。
【０００７】この構成にともなう残りの１つの問題は、
再設定回路につなげなければならない多くの出力線、本
例においては４０９６本の出力線である。これはチップ
上のあまりにも大きなスペースを占めてしまう。線数を
減らすため、セルを６４×６４の２次元ブロックに構成
してもよい。そうすると、最良の照合でセルの位置を決
定するいくつかの追加的論理を用いれば、線は１２８本
だけで済む。
再設定回路につなげなければならない多くの出力線、本
例においては４０９６本の出力線である。これはチップ
上のあまりにも大きなスペースを占めてしまう。線数を
減らすため、セルを６４×６４の２次元ブロックに構成
してもよい。そうすると、最良の照合でセルの位置を決
定するいくつかの追加的論理を用いれば、線は１２８本
だけで済む。
【０００８】
【発明の実施の形態】図１は１次元文字列照合アレイの
ための回路を示す。この図を用いて、提案した動作実行
の基本概念を説明することができる。セル１１のレジス
タ１０は記憶素子である。これらのセルを互いに隣接さ
せて配置した場合、これらの記憶素子はともに接続し、
右シフトレジスタを形成する。
ための回路を示す。この図を用いて、提案した動作実行
の基本概念を説明することができる。セル１１のレジス
タ１０は記憶素子である。これらのセルを互いに隣接さ
せて配置した場合、これらの記憶素子はともに接続し、
右シフトレジスタを形成する。
【０００９】（圧縮下の）入力画素の流れを左（ＩｎＤ
ポート）からアレイにシフトする。これらの入力画素
は、クロックの立ち上がり毎に、あるセルから次のセル
に移動する。シフトレジスタに記憶されている画素は以
前の文字列（ヒストリ）を示し、これらの画素を用いて
入力画素の流れとの照合を行う。各画素がアレイ内にシ
フトする前に、各画素を用いて（ＣｍｐＤポート）、比
較器１２でアレイの個々の画素（ヒストリ）との比較を
行う。各セルの照合結果は、符号化を行う変位エンコー
ダ１３に送出され、照合マーカとしてセルフリップフロ
ップ１４に記憶される。このアレイはクロック周期当た
り１画素を処理することができる。前の周期で照合が行
われた場合、マーカ信号を表明する。現在の照合結果
は、クロックの次の立ち上がりで、送出されるとともに
マーカとしてフリップフロップに記憶される。不照合が
生じる場合、出力は失敗であり、マーカはクロックの次
の立ち上がりで否定される。その後、マーカは否定され
たままであり、出力は不照合のままであり、比較結果は
無視される。すべてのＤｉｓｐｌＸ（Ｘは１〜Ｎ）出力
信号が否定されたとき、現在の照合動作は完了する。最
長の照合の変位値は前の周期のＤｉｓｐｌＸ信号に含ま
れる。以下に、文字列照合アレイの動作工程を示す。
ポート）からアレイにシフトする。これらの入力画素
は、クロックの立ち上がり毎に、あるセルから次のセル
に移動する。シフトレジスタに記憶されている画素は以
前の文字列（ヒストリ）を示し、これらの画素を用いて
入力画素の流れとの照合を行う。各画素がアレイ内にシ
フトする前に、各画素を用いて（ＣｍｐＤポート）、比
較器１２でアレイの個々の画素（ヒストリ）との比較を
行う。各セルの照合結果は、符号化を行う変位エンコー
ダ１３に送出され、照合マーカとしてセルフリップフロ
ップ１４に記憶される。このアレイはクロック周期当た
り１画素を処理することができる。前の周期で照合が行
われた場合、マーカ信号を表明する。現在の照合結果
は、クロックの次の立ち上がりで、送出されるとともに
マーカとしてフリップフロップに記憶される。不照合が
生じる場合、出力は失敗であり、マーカはクロックの次
の立ち上がりで否定される。その後、マーカは否定され
たままであり、出力は不照合のままであり、比較結果は
無視される。すべてのＤｉｓｐｌＸ（Ｘは１〜Ｎ）出力
信号が否定されたとき、現在の照合動作は完了する。最
長の照合の変位値は前の周期のＤｉｓｐｌＸ信号に含ま
れる。以下に、文字列照合アレイの動作工程を示す。
【００１０】文字列照合動作の始めに、第１の画素をシ
フトレジスタに記憶されているあらゆる画素に照合す
る。この動作はクロックの立ち上がりの直後に始まる。
フトレジスタに記憶されているあらゆる画素に照合す
る。この動作はクロックの立ち上がりの直後に始まる。
【００１１】また、文字列照合動作の始めに、Ｉｎｉｔ
ＰｅｒＭｔｃｈ信号を１周期分表明する。この信号は前
のまたは初期のマーカ値を無効にし、この信号によっ
て、Ｃｏｍｐ［７：０］からの比較結果を出力するとと
もに将来のマーカとして直接記憶することができるのが
効果的である。
ＰｅｒＭｔｃｈ信号を１周期分表明する。この信号は前
のまたは初期のマーカ値を無効にし、この信号によっ
て、Ｃｏｍｐ［７：０］からの比較結果を出力するとと
もに将来のマーカとして直接記憶することができるのが
効果的である。
【００１２】変位エンコーダは、表明を行うため、Ｄｉ
ｓｐｌ０からＤｉｓｐｌＮまでの入力信号を走査する。
これらの信号は０（最も左）からＮ（最も右）までナン
バリングされる。（位置によって）最初に表明されるこ
とが分かった信号に属する番号は、クロック周期の終わ
りに出力としてラッチされる。これは、最も左の照合が
最も望ましい照合であることを意味する。最も左の照合
は最小の変位値を与え、その結果として、より短い符号
語を必要とするからである。
ｓｐｌ０からＤｉｓｐｌＮまでの入力信号を走査する。
これらの信号は０（最も左）からＮ（最も右）までナン
バリングされる。（位置によって）最初に表明されるこ
とが分かった信号に属する番号は、クロック周期の終わ
りに出力としてラッチされる。これは、最も左の照合が
最も望ましい照合であることを意味する。最も左の照合
は最小の変位値を与え、その結果として、より短い符号
語を必要とするからである。
【００１３】変位エンコーダがＤｉｓｐｌＸ信号で表明
を発見した場合、現在の照合動作は次のクロック周期に
おいて継続する。次の周期では、ＩｎｉｔＰｅｒＭｔｃ
ｈ信号は表明されない。セルの前の照合が成功した場
合、マーカを表明し、Ｃｏｍｐ［７：０］１２からの照
合結果を再び出力し、将来のマーカとして記憶する。前
の周期の失敗は、前の（右への）セル内の画素が入力画
素文字列をともなう照合列を中断したことを示す。いっ
たん中断されると、次の画素の照合は無意味になり、新
しい文字列照合動作が必要になるまで、マーカ信号によ
って失敗状態のままである。
を発見した場合、現在の照合動作は次のクロック周期に
おいて継続する。次の周期では、ＩｎｉｔＰｅｒＭｔｃ
ｈ信号は表明されない。セルの前の照合が成功した場
合、マーカを表明し、Ｃｏｍｐ［７：０］１２からの照
合結果を再び出力し、将来のマーカとして記憶する。前
の周期の失敗は、前の（右への）セル内の画素が入力画
素文字列をともなう照合列を中断したことを示す。いっ
たん中断されると、次の画素の照合は無意味になり、新
しい文字列照合動作が必要になるまで、マーカ信号によ
って失敗状態のままである。
【００１４】変位エンコーダ１３がすべてのＤｉｓｐｌ
Ｘ信号で表明を発見しない場合、現在の文字列照合動作
は完了する。変位は前の周期の変位エンコーダの出力に
よって求められる。照合長は照合が起きる周期数によっ
て求められる。新しい文字列照合動作はこの現在の周期
以内に再開しなければならない。これは、変位エンコー
ダがＤｉｓｐｌＸ信号のいずれにも照合がないことを検
出した直後、ＩｎｉｔＰｅｒＭｔｃｈ信号を表明するこ
とによって、行うことができる。
Ｘ信号で表明を発見しない場合、現在の文字列照合動作
は完了する。変位は前の周期の変位エンコーダの出力に
よって求められる。照合長は照合が起きる周期数によっ
て求められる。新しい文字列照合動作はこの現在の周期
以内に再開しなければならない。これは、変位エンコー
ダがＤｉｓｐｌＸ信号のいずれにも照合がないことを検
出した直後、ＩｎｉｔＰｅｒＭｔｃｈ信号を表明するこ
とによって、行うことができる。
【００１５】照合出力信号を生成する論理の動作のより
詳細な説明は以下の通りである。照合文字列を終了させ
る不照合の後の次の周期の始めに、Ｉｎｉｔ信号を１に
設定し、ＯＲゲート２０を介してＡＮＤゲート２１の一
方の入力に与える。比較器がこの周期での照合を示す場
合、別の１をＡＮＤゲート２１の他方の入力に与える。
その結果生じるゲート２１の１の出力を照合信号として
送出し、フリップフロップ１４のクロックをＯＮにす
る。その後、照合がある限り、フリップフロップはＯＮ
状態のままで、照合信号を送出し続ける。第１の不照合
では、比較器の０の出力はフリップフロップ１４をＯＦ
Ｆにし、次のＩｎｉｔ信号を受信するまで、ＯＲゲート
２０およびＡＮＤゲート２１を介して連結された出力に
よって使用禁止状態になる。
詳細な説明は以下の通りである。照合文字列を終了させ
る不照合の後の次の周期の始めに、Ｉｎｉｔ信号を１に
設定し、ＯＲゲート２０を介してＡＮＤゲート２１の一
方の入力に与える。比較器がこの周期での照合を示す場
合、別の１をＡＮＤゲート２１の他方の入力に与える。
その結果生じるゲート２１の１の出力を照合信号として
送出し、フリップフロップ１４のクロックをＯＮにす
る。その後、照合がある限り、フリップフロップはＯＮ
状態のままで、照合信号を送出し続ける。第１の不照合
では、比較器の０の出力はフリップフロップ１４をＯＦ
Ｆにし、次のＩｎｉｔ信号を受信するまで、ＯＲゲート
２０およびＡＮＤゲート２１を介して連結された出力に
よって使用禁止状態になる。
【００１６】変位エンコーダ１３はいくつかの簡単な論
理回路を含む。１つの回路は、４０９６本のＤｉｓｐｌ
ｎ線を入力として用い、出力の「変位」部分を示す１２
ビットの数を生成するコーダである。別の回路は、照合
数である「長さ」を数えて出力するカウンタである。最
後に、Ｉｎｉｔ信号を生成するため、照合がないときを
検出するＯＲ回路がある。
理回路を含む。１つの回路は、４０９６本のＤｉｓｐｌ
ｎ線を入力として用い、出力の「変位」部分を示す１２
ビットの数を生成するコーダである。別の回路は、照合
数である「長さ」を数えて出力するカウンタである。最
後に、Ｉｎｉｔ信号を生成するため、照合がないときを
検出するＯＲ回路がある。
【００１７】図１に示される１次元アレイは画素列を移
動するのに効率的な方法を提供し、文字列照合の実行に
おいて高レベルの並列性を可能にする。例えば、４０９
６個のセルがある場合、入力文字列に照合するために探
索される可能性がある文字列は４０９６個であり、これ
らすべての探索は同時に行われる。しかしながら、この
ような４０９６個のセルを備える１次元アレイの場合、
アレイは４０９６個のＤｉｓｐｌＸ信号を出力しなけれ
ばならない。これらの信号線はチップ上の大量のスペー
スを使い切るので、アレイから多くの線を出力すること
は大きな問題であり、変位エンコーダには性能上の問題
がある。より良好な圧縮比のため大きなヒストリバッフ
ァ（多数のセル）が必要な場合、新しい実施が必要にな
る。
動するのに効率的な方法を提供し、文字列照合の実行に
おいて高レベルの並列性を可能にする。例えば、４０９
６個のセルがある場合、入力文字列に照合するために探
索される可能性がある文字列は４０９６個であり、これ
らすべての探索は同時に行われる。しかしながら、この
ような４０９６個のセルを備える１次元アレイの場合、
アレイは４０９６個のＤｉｓｐｌＸ信号を出力しなけれ
ばならない。これらの信号線はチップ上の大量のスペー
スを使い切るので、アレイから多くの線を出力すること
は大きな問題であり、変位エンコーダには性能上の問題
がある。より良好な圧縮比のため大きなヒストリバッフ
ァ（多数のセル）が必要な場合、新しい実施が必要にな
る。
【００１８】図２は２次元（２Ｄ）文字列照合アレイの
例を示す。この２Ｄ回路は１次元回路の問題を解決す
る。この例を読みやすくかつ理解しやすくするため、４
×４のセルアレイを図示する。実際の実施は拡張して、
６４×６４（４０９６個のセル）以上にすることができ
る。
例を示す。この２Ｄ回路は１次元回路の問題を解決す
る。この例を読みやすくかつ理解しやすくするため、４
×４のセルアレイを図示する。実際の実施は拡張して、
６４×６４（４０９６個のセル）以上にすることができ
る。
【００１９】この２Ｄ回路では、セル１１をＸ方向およ
びＹ方向の両方に繰り返す。画素の流れは左上のセルに
シフトし、最上行の最も右のセルから出力する。この出
力は第２行の最も左のセルにフィードバックし、残りの
セルに続く。ＤｉｓｐｌＸ信号は、２つの照合信号、す
なわち、ｎＶＭｔｃｈ信号およびｎＨＭｔｃｈ信号に置
換される。これらの信号は、それぞれ、同じ行または同
じ列の他のセルの同じ信号に接続され、配線ＮＯＲゲー
トを形成する。できる限り短い変位符号語を達成するた
め、上の行で起きる照合は上の行より下の照合に取って
代わる。行は別の上の行によって使用禁止状態になり、
照合をそのセルのいずれか１つで生じさせる。また、上
記のように、同じ行に同じ長さの照合が２つある場合、
最短の変位を選択する。このように、１つのセルしかｎ
ＶＭｔｃｈ信号を低くすることができない。ｎＨＭｔｃ
ｈ信号がまったく表明されていない場合、照合を否定
し、Ｉｎｉｔ信号を表明し、Ｉｎｉｔ信号は別の文字列
照合動作の第１の周期になるように現在の周期を変化さ
せる。この場合、この第１の周期の照合の位置は外部で
利用できないが、次の周期のためにセルに記憶されてい
る。最長の照合が１つだけの画素の場合、行データをい
かなる方法でも用いるので、問題はない。
びＹ方向の両方に繰り返す。画素の流れは左上のセルに
シフトし、最上行の最も右のセルから出力する。この出
力は第２行の最も左のセルにフィードバックし、残りの
セルに続く。ＤｉｓｐｌＸ信号は、２つの照合信号、す
なわち、ｎＶＭｔｃｈ信号およびｎＨＭｔｃｈ信号に置
換される。これらの信号は、それぞれ、同じ行または同
じ列の他のセルの同じ信号に接続され、配線ＮＯＲゲー
トを形成する。できる限り短い変位符号語を達成するた
め、上の行で起きる照合は上の行より下の照合に取って
代わる。行は別の上の行によって使用禁止状態になり、
照合をそのセルのいずれか１つで生じさせる。また、上
記のように、同じ行に同じ長さの照合が２つある場合、
最短の変位を選択する。このように、１つのセルしかｎ
ＶＭｔｃｈ信号を低くすることができない。ｎＨＭｔｃ
ｈ信号がまったく表明されていない場合、照合を否定
し、Ｉｎｉｔ信号を表明し、Ｉｎｉｔ信号は別の文字列
照合動作の第１の周期になるように現在の周期を変化さ
せる。この場合、この第１の周期の照合の位置は外部で
利用できないが、次の周期のためにセルに記憶されてい
る。最長の照合が１つだけの画素の場合、行データをい
かなる方法でも用いるので、問題はない。
【００２０】最長の照合の変位情報はｎＨＭｔｃｈ信号
およびｎＶＭｔｃｈ信号から導出できる。６４×６４の
アレイの場合、変位値の上位６ビットをｎＨＭｔｃｈ信
号から符号化し、下位６ビットをｎＶＭｔｃｈ信号から
符号化することができる。
およびｎＶＭｔｃｈ信号から導出できる。６４×６４の
アレイの場合、変位値の上位６ビットをｎＨＭｔｃｈ信
号から符号化し、下位６ビットをｎＶＭｔｃｈ信号から
符号化することができる。
【００２１】この２Ｄ回路を用いて、アレイから出力す
るのに必要な信号線をＮからＮの平方根の２倍に減ら
す。ここで、Ｎはセルの総数である。変位エンコーダは
自然に２つの段階に分割される。シリコンの物理的レイ
アウトを効率的に行うことができる。
るのに必要な信号線をＮからＮの平方根の２倍に減ら
す。ここで、Ｎはセルの総数である。変位エンコーダは
自然に２つの段階に分割される。シリコンの物理的レイ
アウトを効率的に行うことができる。
【００２２】図１のセル論理にともなう問題は、文字列
照合の後、次のクロック周期の間、すべてのセルを再設
定できるようにＩｎｉｔ信号を開始するのに十分早く不
照合を検出しなければならないだけでなく、すべてのセ
ルが次の入力画素を比較するのに十分な時間を持つよう
に十分早く不照合を開始しなければならないことであ
る。図１の論理の場合、パスが長いので、回路を高速圧
縮に用いることができない。
照合の後、次のクロック周期の間、すべてのセルを再設
定できるようにＩｎｉｔ信号を開始するのに十分早く不
照合を検出しなければならないだけでなく、すべてのセ
ルが次の入力画素を比較するのに十分な時間を持つよう
に十分早く不照合を開始しなければならないことであ
る。図１の論理の場合、パスが長いので、回路を高速圧
縮に用いることができない。
【００２３】図１の照合回路のための最長の遅延パス
は、図２の２次元回路に用いる場合、クロックの立ち上
がりからシフトレジスタ１０、比較器１２、ＡＮＤゲー
ト２１、ｎＨＭｔｃｈ信号の配線ＮＯＲおよびｎＶＭｔ
ｃｈ信号の配線ＮＯＲゲートを通過する。非常に大きい
アレイが必要な場合、このパスを２つのパイプライン段
階に分割できる。これは、ｎＨＭｔｃｈ信号の出力を１
組のレジスタ（各信号毎に１つずつ）に供給することに
よって行うことができる。これらのレジスタの出力がＨ
Ｍｔｃｈ線を駆動することによって、水平照合方向およ
び垂直照合方向を２つのパイプライン段階に分割する。
セルは垂直照合情報をパイプライン処理する論理を含ま
なければならない。
は、図２の２次元回路に用いる場合、クロックの立ち上
がりからシフトレジスタ１０、比較器１２、ＡＮＤゲー
ト２１、ｎＨＭｔｃｈ信号の配線ＮＯＲおよびｎＶＭｔ
ｃｈ信号の配線ＮＯＲゲートを通過する。非常に大きい
アレイが必要な場合、このパスを２つのパイプライン段
階に分割できる。これは、ｎＨＭｔｃｈ信号の出力を１
組のレジスタ（各信号毎に１つずつ）に供給することに
よって行うことができる。これらのレジスタの出力がＨ
Ｍｔｃｈ線を駆動することによって、水平照合方向およ
び垂直照合方向を２つのパイプライン段階に分割する。
セルは垂直照合情報をパイプライン処理する論理を含ま
なければならない。
【００２４】ｎＶＭｔｃｈパス以外に、２Ｄ回路用の２
番目に長いパスは、クロックの立ち上がりからシフトレ
ジスタ１０、比較器１２、ＡＮＤゲート２１、ｎＨＭｔ
ｃｈ信号の配線ＮＯＲ、Ｉｎｉｔ信号を発生させる論理
およびマーカ１４のフリップフロップの入力を通過す
る。このパスはｎＶＭｔｃｈパスより若干短い。このパ
スも、図２に示されるセルを用いて、２つのパイプライ
ン段階に分割することができる。ＶＳｔｒｂは１周期分
遅延されるので、この新しいセルでは、マーカ信号を用
いてｎＶＭｔｃｈ信号を駆動する。２つの水平照合出力
がある。一方の出力（ｎＨＭｔｃｈＯ）は、前の回路の
ｎＨＭｔｃｈ信号と同じ情報を送る。他方の出力（ｎＨ
ＭｔｃｈＮ）は、常に、新しい文字列照合動作の第２の
周期の照合情報を送る。マーカのＦＦはＨＭｔｃｈＯ情
報またはＨＭｔｃｈＮ情報のいずれかを記憶することが
でき、これはＩｎｉｔ信号によって選択される。
番目に長いパスは、クロックの立ち上がりからシフトレ
ジスタ１０、比較器１２、ＡＮＤゲート２１、ｎＨＭｔ
ｃｈ信号の配線ＮＯＲ、Ｉｎｉｔ信号を発生させる論理
およびマーカ１４のフリップフロップの入力を通過す
る。このパスはｎＶＭｔｃｈパスより若干短い。このパ
スも、図２に示されるセルを用いて、２つのパイプライ
ン段階に分割することができる。ＶＳｔｒｂは１周期分
遅延されるので、この新しいセルでは、マーカ信号を用
いてｎＶＭｔｃｈ信号を駆動する。２つの水平照合出力
がある。一方の出力（ｎＨＭｔｃｈＯ）は、前の回路の
ｎＨＭｔｃｈ信号と同じ情報を送る。他方の出力（ｎＨ
ＭｔｃｈＮ）は、常に、新しい文字列照合動作の第２の
周期の照合情報を送る。マーカのＦＦはＨＭｔｃｈＯ情
報またはＨＭｔｃｈＮ情報のいずれかを記憶することが
でき、これはＩｎｉｔ信号によって選択される。
【００２５】図２は、この改良されたセルを用いる４×
４のアレイの例を示す。但し、マルチプレクサ３２は、
現在の比較のＡＮＤ３３および前の出力、または、現在
の比較のＡＮＤ３４および前の比較のいずれかから選択
できる。この選択は前の周期の照合条件によって決定さ
れる。前の周期がいずれのセルでも照合を行う場合、前
の出力情報はクロックの次の立ち上がりでラッチされる
ように選択される。他の場合は、前の比較情報を選択す
る。これによって、失敗を検出したとき、照合信号を否
定する。次に、Ｉｎｉｔ信号を表明し、これによって、
セルのマーカＦＦ３０は新しい（次の）文字列照合動作
の照合情報を記憶することができる。また、次の文字列
照合動作の照合情報を送るｎＨＭｔｃｈＮを選択する。
この照合情報は、次の文字列照合動作の（第１の周期で
はなく）第２の照合周期に属する。これは、不照合をあ
る周期で検出した場合、この現在の周期を新しい文字列
照合動作の第１の周期に直ちに変更しなければならない
からである。しかしながら、不照合を検出するまでに、
新しい情報を駆動するのには遅すぎる。確かに、上記の
ように、それを行う論理を追加することはできるが、第
１の周期の照合情報はいずれにしても値を有さない。こ
の回路の性能は、図１の回路より速度が２倍速いはずで
ある。
４のアレイの例を示す。但し、マルチプレクサ３２は、
現在の比較のＡＮＤ３３および前の出力、または、現在
の比較のＡＮＤ３４および前の比較のいずれかから選択
できる。この選択は前の周期の照合条件によって決定さ
れる。前の周期がいずれのセルでも照合を行う場合、前
の出力情報はクロックの次の立ち上がりでラッチされる
ように選択される。他の場合は、前の比較情報を選択す
る。これによって、失敗を検出したとき、照合信号を否
定する。次に、Ｉｎｉｔ信号を表明し、これによって、
セルのマーカＦＦ３０は新しい（次の）文字列照合動作
の照合情報を記憶することができる。また、次の文字列
照合動作の照合情報を送るｎＨＭｔｃｈＮを選択する。
この照合情報は、次の文字列照合動作の（第１の周期で
はなく）第２の照合周期に属する。これは、不照合をあ
る周期で検出した場合、この現在の周期を新しい文字列
照合動作の第１の周期に直ちに変更しなければならない
からである。しかしながら、不照合を検出するまでに、
新しい情報を駆動するのには遅すぎる。確かに、上記の
ように、それを行う論理を追加することはできるが、第
１の周期の照合情報はいずれにしても値を有さない。こ
の回路の性能は、図１の回路より速度が２倍速いはずで
ある。
【００２６】このセル論理について、図３のタイミング
図を用いて説明する。Ｔ＝１、セル＃１の比較は一連の
照合後の不照合、セル＃２の比較は一連の不照合後の照
合、セル＃３の比較は一連の不照合内の分離照合とす
る。この状況で、セル＃１の不照合はある長さを終了
し、他のすべてのセルを再設定し、セル＃２の照合は新
しい一連の照合を開始し、セル＃３は長さ１の一連の照
合を圧縮しようとしないので出力を有さない。
図を用いて説明する。Ｔ＝１、セル＃１の比較は一連の
照合後の不照合、セル＃２の比較は一連の不照合後の照
合、セル＃３の比較は一連の不照合内の分離照合とす
る。この状況で、セル＃１の不照合はある長さを終了
し、他のすべてのセルを再設定し、セル＃２の照合は新
しい一連の照合を開始し、セル＃３は長さ１の一連の照
合を圧縮しようとしないので出力を有さない。
【００２７】Ｔ＝１で、＃１の比較器は負になり、不照
合を示し、初期線は０になってマルチプレクサがその上
の入力を選択し、比較器は０になってマルチプレクサ３
２がその０をＦＦ３０の入力に与える。ＦＦ３０のクロ
ックがＴ＝２になった場合、出力マーカ線は低レベルに
なり、それによって、変位エンコーダは１周期分のＩｎ
ｉｔ信号を発生させる。
合を示し、初期線は０になってマルチプレクサがその上
の入力を選択し、比較器は０になってマルチプレクサ３
２がその０をＦＦ３０の入力に与える。ＦＦ３０のクロ
ックがＴ＝２になった場合、出力マーカ線は低レベルに
なり、それによって、変位エンコーダは１周期分のＩｎ
ｉｔ信号を発生させる。
【００２８】セル＃２では、Ｔ＝１で、比較器の出力は
１になる。Ｔ＝２で、Ｉｎｉｔ信号は、低い入力を選択
するようにマルチプレクサを駆動する。その１をＦＦ３
１を介してクロックし、比較器の出力はまだ１のままな
ので、１をＦＦ３０の入力に与える。それは、Ｔ＝３で
出力線上にクロックされる。
１になる。Ｔ＝２で、Ｉｎｉｔ信号は、低い入力を選択
するようにマルチプレクサを駆動する。その１をＦＦ３
１を介してクロックし、比較器の出力はまだ１のままな
ので、１をＦＦ３０の入力に与える。それは、Ｔ＝３で
出力線上にクロックされる。
【００２９】但し、セル＃２の出力は、セル＃１の出力
が低くなった後、高い１クロック周期になる。これは、
長さカウンタを０の代わりに１に初期化することによっ
て、変位エンコーダ１３で補償される。
が低くなった後、高い１クロック周期になる。これは、
長さカウンタを０の代わりに１に初期化することによっ
て、変位エンコーダ１３で補償される。
【００３０】最後に、セル＃３では、Ｔ＝２でＩｎｉｔ
信号は１、すなわち、低いマルチプレクサの入力を選択
してその入力をＦＦ３０に与える１なので、出力がＴ＝
３で高くなることを防ぎ、Ｔ＝２で比較器は低くなり、
マルチプレクサは低いままでなければならない。不照合
の後、Ｔ＝１およびＴ＝２で一連の２つの照合がある場
合のみ、回路は使用可能状態になる。
信号は１、すなわち、低いマルチプレクサの入力を選択
してその入力をＦＦ３０に与える１なので、出力がＴ＝
３で高くなることを防ぎ、Ｔ＝２で比較器は低くなり、
マルチプレクサは低いままでなければならない。不照合
の後、Ｔ＝１およびＴ＝２で一連の２つの照合がある場
合のみ、回路は使用可能状態になる。
【００３１】この検討中、「画素」という用語を用い、
８ビットの語を仮定してきた。しかしながら、この圧縮
回路および方法はいかなる種類のディジタルデータおよ
びいかなる大きさの語にも用いることができることを意
図する。唯一の要件は、データを固定長の一連の語に形
成することだけである。
８ビットの語を仮定してきた。しかしながら、この圧縮
回路および方法はいかなる種類のディジタルデータおよ
びいかなる大きさの語にも用いることができることを意
図する。唯一の要件は、データを固定長の一連の語に形
成することだけである。
【図１】 １次元ヒストリバッファおよび簡略化された
セル論理の回路図である。
セル論理の回路図である。
【図２】 高速動作のための２次元ヒストリバッファお
よび改良されたセル論理の回路図である。
よび改良されたセル論理の回路図である。
【図３】 図２のセル論理のタイミング図である。
フロントページの続き (72)発明者 ダニエル エイチ．グリーン アメリカ合衆国 94087 カリフォルニ ア州 サニーベイル マネ ドライブ 1055 ナンバー６ (72)発明者 リ−フゥン チュン アメリカ合衆国 91803 カリフォルニ ア州 アルハンブラ サウス エレクト リック アベニュー 426 (56)参考文献 特開 平８−274649（ＪＰ，Ａ) 電子通信学会技術研究報告Ｖｏｌ．86 Ｎｏ．144、ＩＴ86−43、本田他「一 般化増分分解のユニバーサル画像圧縮へ の応用」 ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳ ＡＮＤ Ｓ ＹＳＴＥＭＳ−▲ＩＩ▼：ＡＮＡＬＯＧ ＡＮＤ ＤＩＧＩＴＡＬ ＳＩＧＮＡ Ｌ ＰＲＯＣＥＳＳＩＮＧ，ＶＯＬ. 40，ＮＯ．２，ＦＥＢ．1993，ｐｐ96− 106，Ｎ．Ｒａｎｇａｎａｔｈａｎ ｅ ｔ．ａｌ．”Ｈｉｇｈ−Ｓｐｅｅｄ Ｖ ＬＳＩ Ｄｅｓｉｇｎｓ ｆｏｒ Ｌｅ ｍｐｌｅ−Ｚｉｖ−Ｂａｓｅｄ Ｄａｔ ａ Ｃｏｍｐｒｅｓｓｉｏｎ" (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 7/40
Claims (3)
- 【請求項１】 １語当たり１ビット以上を有する語列を
圧縮する回路において、 各セルが１語を記憶する手段および比較器を備え、前記
すべてのセルがともに連結され、すべての記憶手段が連
続するレジスタを形成し、語が第１のセルの記憶手段内
にシフトしたとき、語を１語ずつシフトさせるように構
成された第１のセルおよび残りのセルと、 現在の語および同じセルの記憶手段に記憶されている語
に連結され、現在の語と記憶手段に記憶されている語を
比較し、照合がある場合は照合信号を発生させ、照合が
ない場合は次のクロック周期中に照合を検出するために
使用禁止状態になるように構成された各比較器と、 すべての比較器に連結され、前記照合信号に応答して、
１つのセル内の最大数の連続照合および入力語と照合語
との変位から構成される出力符号を発生させるエンコー
ダと、を備え、 セルは行および列に配置され、セルの各行および各列毎
の出力線は、出力線上の各行および各列のすべてのセル
をエンコーダに連結し、２つ以上の連続する照合の後に
不照合を検出した後、同じ最大数の照合を持つセルが２
行以上にある場合、より先の行のセルが発生させた照合
を選択して符号を出力し、１行に同数の照合を持つセル
が２つ以上ある場合、より先のセルが発生させた照合を
選択して符号を出力することを特徴とする圧縮回路。 - 【請求項２】 前記エンコーダは、前のクロックで最大
数の照合を発生させたセルの不照合を検出した後に符号
を出力し、回路を初期化し、現在の語を同じクロック周
期のすべての記憶手段の内容と比較することを特徴とす
る請求項１記載の圧縮回路。 - 【請求項３】 語列を圧縮する回路において、 各セルが１語を記憶する手段および比較器を備え、前記
すべてのセルがともに連結され、すべての記憶手段が連
続するレジスタを形成し、現在の語が各クロック周期で
前記第１の記憶手段内にシフトしたとき、語を１語ずつ
シフトさせるように構成された第１のセルおよび残りの
セルと、 現在の語および同じセルの記憶手段に連結され、現在の
語と各クロック周期の記憶手段に記憶されている語を比
較し、照合がある場合は照合信号を発生させ、照合がな
い場合は使用禁止状態になるように構成された各比較器
と、 第１のクロックに応答して、連続する照合信号が終了し
た後、１つのセル内の最大数の連続照合および照合を検
出したセルまたは照合が２つ以上あった場合に照合を検
出した最小の番号を付されたセルの変位から構成される
出力符号を発生させ、初期化信号を発生させ、使用禁止
状態だったすべての比較器を使用可能状態にするエンコ
ーダと、を備え、 セルは行および列に配置され、前記エンコーダは、１線
ずつ各行のすべてのセルおよび１線ずつ各列のすべての
セルに連結されていることを特徴とする圧縮回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US937554 | 1997-09-25 | ||
| US08/937,554 US5930790A (en) | 1997-09-25 | 1997-09-25 | String-match array for substitutional compression |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163735A JPH11163735A (ja) | 1999-06-18 |
| JP3026962B2 true JP3026962B2 (ja) | 2000-03-27 |
Family
ID=25470081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10264247A Expired - Fee Related JP3026962B2 (ja) | 1997-09-25 | 1998-09-18 | 語列圧縮回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5930790A (ja) |
| EP (1) | EP0907146B1 (ja) |
| JP (1) | JP3026962B2 (ja) |
| DE (1) | DE69823607T2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118682A (en) * | 1998-07-07 | 2000-09-12 | Vlsi Technology, Inc. | Method and apparatus for reading multiple matched addresses |
| US6799243B1 (en) | 2000-06-14 | 2004-09-28 | Netlogic Microsystems, Inc. | Method and apparatus for detecting a match in an intra-row configurable cam system |
| US6795892B1 (en) | 2000-06-14 | 2004-09-21 | Netlogic Microsystems, Inc. | Method and apparatus for determining a match address in an intra-row configurable cam device |
| US6751701B1 (en) | 2000-06-14 | 2004-06-15 | Netlogic Microsystems, Inc. | Method and apparatus for detecting a multiple match in an intra-row configurable CAM system |
| US6813680B1 (en) | 2000-06-14 | 2004-11-02 | Netlogic Microsystems, Inc. | Method and apparatus for loading comparand data into a content addressable memory system |
| US6542391B2 (en) | 2000-06-08 | 2003-04-01 | Netlogic Microsystems, Inc. | Content addressable memory with configurable class-based storage partition |
| US6757779B1 (en) | 1999-09-23 | 2004-06-29 | Netlogic Microsystems, Inc. | Content addressable memory with selectable mask write mode |
| US6246601B1 (en) | 2000-06-14 | 2001-06-12 | Netlogic Microsystems, Inc. | Method and apparatus for using an inter-row configurable content addressable memory |
| US6560670B1 (en) | 2000-06-14 | 2003-05-06 | Netlogic Microsystems, Inc. | Inter-row configurability of content addressable memory |
| US6252789B1 (en) * | 2000-06-14 | 2001-06-26 | Netlogic Microsystems, Inc. | Inter-row configurability of content addressable memory |
| US6243281B1 (en) | 2000-06-14 | 2001-06-05 | Netlogic Microsystems, Inc. | Method and apparatus for accessing a segment of CAM cells in an intra-row configurable CAM system |
| US6348881B1 (en) * | 2000-08-29 | 2002-02-19 | Philips Electronics No. America Corp. | Efficient hardware implementation of a compression algorithm |
| JP2005505094A (ja) * | 2001-09-30 | 2005-02-17 | メンコール エル．エル．シー． | 逆検索システムおよび方法 |
| JP4164257B2 (ja) * | 2001-12-06 | 2008-10-15 | キヤノン株式会社 | 画像処理装置、画像処理方法、プログラム、及び記憶媒体 |
| CN100437549C (zh) * | 2002-09-04 | 2008-11-26 | 珠海市零壹网络标准数据有限责任公司 | 一种计算机多元供需信息适配处理系统及方法 |
| CA2461638A1 (en) * | 2004-03-22 | 2005-09-22 | Impatica Inc. | Mobile multimedia delivery |
| US7109895B1 (en) * | 2005-02-01 | 2006-09-19 | Altera Corporation | High performance Lempel Ziv compression architecture |
| US7937510B1 (en) | 2005-02-01 | 2011-05-03 | Altera Corporation | Lempel Ziv compression architecture |
| AU2005248949B2 (en) * | 2005-12-23 | 2010-04-01 | Canon Kabushiki Kaisha | Efficient Halftone Image Compression |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648254A (en) * | 1969-12-31 | 1972-03-07 | Ibm | High-speed associative memory |
| WO1989001653A1 (en) * | 1987-08-20 | 1989-02-23 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| US5003307A (en) * | 1989-01-13 | 1991-03-26 | Stac, Inc. | Data compression apparatus with shift register search means |
| US5179378A (en) * | 1991-07-30 | 1993-01-12 | University Of South Florida | Method and apparatus for the compression and decompression of data using Lempel-Ziv based techniques |
| US5373290A (en) * | 1991-09-25 | 1994-12-13 | Hewlett-Packard Corporation | Apparatus and method for managing multiple dictionaries in content addressable memory based data compression |
| US5339076A (en) * | 1992-04-27 | 1994-08-16 | Integrated Information Technology | Data compression using content addressable memory |
| US5369605A (en) * | 1993-07-07 | 1994-11-29 | Dell Usa, L.P. | Incremental search content addressable memory for increased data compression efficiency |
| US5499382A (en) * | 1993-09-20 | 1996-03-12 | Nusinov; Eugene B. | Circuit and method of bit-packing and bit-unpacking using a barrel shifter |
| DE69425209T2 (de) * | 1993-09-20 | 2001-03-15 | Codex Corp | Verbindungsverfahren und -anordnung für inhaltsadressierbaren Speicher |
| US5532693A (en) * | 1994-06-13 | 1996-07-02 | Advanced Hardware Architectures | Adaptive data compression system with systolic string matching logic |
| US5828593A (en) * | 1996-07-11 | 1998-10-27 | Northern Telecom Limited | Large-capacity content addressable memory |
-
1997
- 1997-09-25 US US08/937,554 patent/US5930790A/en not_active Expired - Lifetime
-
1998
- 1998-09-07 DE DE69823607T patent/DE69823607T2/de not_active Expired - Lifetime
- 1998-09-07 EP EP98307195A patent/EP0907146B1/en not_active Expired - Lifetime
- 1998-09-18 JP JP10264247A patent/JP3026962B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ−▲ＩＩ▼：ＡＮＡＬＯＧ ＡＮＤ ＤＩＧＩＴＡＬ ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ，ＶＯＬ．４０，ＮＯ．２，ＦＥＢ．１９９３，ｐｐ９６−１０６，Ｎ．Ｒａｎｇａｎａｔｈａｎ ｅｔ．ａｌ．"Ｈｉｇｈ−Ｓｐｅｅｄ ＶＬＳＩ Ｄｅｓｉｇｎｓ ｆｏｒ Ｌｅｍｐｌｅ−Ｚｉｖ−Ｂａｓｅｄ Ｄａｔａ Ｃｏｍｐｒｅｓｓｉｏｎ" |
| 電子通信学会技術研究報告Ｖｏｌ．８６ Ｎｏ．１４４、ＩＴ８６−４３、本田他「一般化増分分解のユニバーサル画像圧縮への応用」 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69823607T2 (de) | 2005-04-21 |
| JPH11163735A (ja) | 1999-06-18 |
| US5930790A (en) | 1999-07-27 |
| EP0907146A2 (en) | 1999-04-07 |
| EP0907146A3 (en) | 2000-03-01 |
| EP0907146B1 (en) | 2004-05-06 |
| DE69823607D1 (de) | 2004-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3026962B2 (ja) | 語列圧縮回路 | |
| US11741014B2 (en) | Methods and systems for handling data received by a state machine engine | |
| US10372653B2 (en) | Apparatuses for providing data received by a state machine engine | |
| JP3225638B2 (ja) | データを圧縮するための装置及び方法並びにデータ処理システム | |
| EP0380294B1 (en) | String matching | |
| Bauer et al. | Lightweight algorithms for constructing and inverting the BWT of string collections | |
| Ko et al. | Space efficient linear time construction of suffix arrays | |
| US8166278B2 (en) | Hashing and serial decoding techniques | |
| US6760821B2 (en) | Memory engine for the inspection and manipulation of data | |
| JPS5924356A (ja) | デ−タ・レコ−ドの探索方法 | |
| US10698697B2 (en) | Adaptive routing to avoid non-repairable memory and logic defects on automata processor | |
| US5903780A (en) | Data sorting device having multi-input comparator comparing data input from latch register and key value storage devices | |
| JPH0666050B2 (ja) | ソート処理方法 | |
| US20020087537A1 (en) | Method and apparatus for searching a data stream for character patterns | |
| WO1997021170A1 (en) | Method and system for performing a boolean operation on bit strings using a maximal bit slice | |
| Nagumo et al. | Parallel algorithms for the static dictionary compression | |
| US7051183B2 (en) | Circuit for recording digital waveform data and method of doing the same | |
| Takahashi et al. | A string search processor LSI | |
| Fagerberg et al. | External string sorting: Faster and cache-oblivious | |
| JP2535655B2 (ja) | 辞書検索方式 | |
| Hazelhurst et al. | Fast Matching of CBG Patterns using FPGAs | |
| JPH10275105A (ja) | データ圧縮方法とデータ復元方法およびソートマージ処理装置とソートマージ処理方法およびこれら方法のプログラムを記録した媒体 | |
| JPH0268663A (ja) | 文字列検索装置 | |
| JPH0797310B2 (ja) | ソ−ト処理装置 | |
| JP2000322236A (ja) | ソート処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |