JP3024597B2 - CPU device and method of using the same - Google Patents

CPU device and method of using the same

Info

Publication number
JP3024597B2
JP3024597B2 JP9203458A JP20345897A JP3024597B2 JP 3024597 B2 JP3024597 B2 JP 3024597B2 JP 9203458 A JP9203458 A JP 9203458A JP 20345897 A JP20345897 A JP 20345897A JP 3024597 B2 JP3024597 B2 JP 3024597B2
Authority
JP
Japan
Prior art keywords
rom
cpu
external rom
external
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9203458A
Other languages
Japanese (ja)
Other versions
JPH1145175A (en
Inventor
篤志 吉田
芳久 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP9203458A priority Critical patent/JP3024597B2/en
Publication of JPH1145175A publication Critical patent/JPH1145175A/en
Application granted granted Critical
Publication of JP3024597B2 publication Critical patent/JP3024597B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、起動用ROMへ
のプログラム等の書込みを、自己のCPUの動作によっ
て行なえるようにしたCPU装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CPU device capable of writing a program or the like into a boot ROM by an operation of its own CPU.

【0002】[0002]

【従来の技術】CPUを用いて電子回路を構成したCP
U装置は、ROMに書き込まれたプログラムによって、
その機能を決定できる。
2. Description of the Related Art CPs comprising an electronic circuit using a CPU
The U device is operated by a program written in the ROM.
You can determine its function.

【0003】このため、同一筐体に同一基板を組み込ん
だCPU装置に、異なる種類のプログラムを書き込んだ
ROMを装着することによって、仕様の異なる製品とし
て出荷することができ、生産並びに在庫管理のコストを
低減することができる。
[0003] For this reason, by mounting ROMs in which different types of programs are written in a CPU device in which the same board is incorporated in the same housing, the products can be shipped as products having different specifications, and the cost of production and inventory management can be reduced. Can be reduced.

【0004】この場合に、出荷時に所望の仕様の製品と
するには、図5に示すように、CPU装置1の内部RO
M2を、必要なプログラムを書き込んだROM2′に差
し替えるか、又は、図6に示すように書換え可能な内部
ROM4を組み込んだCPU装置5にインターフェース
6,6′を介してROM書込み装置7を外付けし、書込
み制御回路8によって内部ROM4に必要なプログラム
及び必要なデータを書き込むことによって行っていた。
In this case, in order to obtain a product having desired specifications at the time of shipment, as shown in FIG.
M2 is replaced by a ROM 2 'in which a necessary program is written, or a ROM writing device 7 is externally connected via a interface 6, 6' to a CPU device 5 incorporating a rewritable internal ROM 4 as shown in FIG. Then, the writing control circuit 8 writes necessary programs and necessary data into the internal ROM 4 to carry out the processing.

【0005】[0005]

【発明が解決しようとする課題】上記図5のROMを差
し替える方法は、内部ROM2の装着位置が筐体内の基
板であるため、筐体を分解する等の繁雑な作業が必要に
なり、差し替え可能なようにソケットを用いる必要もあ
るためコストが高くなる問題がある。
The method of replacing the ROM shown in FIG. 5 requires a complicated operation such as disassembly of the housing, since the mounting position of the internal ROM 2 is the board in the housing. Thus, there is a problem that the cost increases because the socket needs to be used.

【0006】また、図6に示す外付けのROM書込み装
置7を用いる方法は、外部から内部ROM4に供給する
チップセレクト信号、リード/ライト信号、アドレス信
号、データ信号を、CPU装置のCPU9からのものと
分離する必要があるため、書込み制御回路8が複雑にな
ってコストが高くなるという問題があった。
In the method using an external ROM writing device 7 shown in FIG. 6 , a chip select signal, a read / write signal, an address signal and a data signal supplied from the outside to the internal ROM 4 are transmitted from the CPU 9 of the CPU device. Since the write control circuit 8 must be separated from the write control circuit 8, the write control circuit 8 becomes complicated and the cost increases.

【0007】そこで、本発明は、CPU装置を複雑でコ
ストのかかるものにしないで、内部ROMへのプログラ
ム等の書込みが容易にできるCPU装置を提供すること
を目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a CPU device capable of easily writing a program or the like into an internal ROM without making the CPU device complicated and costly.

【0008】[0008]

【課題を解決するための手段】(1) 本発明が提供す
るCPU装置は、CPUと、装置の機能を決定する機能
プログラムが書き込まれる書換え可能型の内部ROM
と、上記機能プログラムを送信するネットワーク機器と
通信するための通信コントローラ及び通信インターフェ
ースと、外部ROMを接続する外部ROMインターフェ
ースと、CPUの起動を内部ROMと外部ROMのいず
れから行うかを指定する起動選択スイッチと、起動選択
スイッチが内部ROMを指定しているとき内部ROMを
CPUの起動アドレス空間に配置し、起動選択スイッチ
が外部ROMを指定しているとき外部ROMをCPUの
起動アドレス空間に配置し、内部ROMを、それ以外の
アドレス空間に配置するROM制御回路を有する本体
と、上記通信コントローラ及び通信インターフェースを
介して、ネットワーク機器から機能プログラムを受信し
て内部ROMに書き込む書込みプログラムを記憶し、上
記外部ROMインターフェースを介して、本体に着脱自
在に接続される外部ROMとを具備したことを特徴とす
る。
(1) A CPU device provided by the present invention has a CPU and a rewritable internal ROM in which a function program for determining a function of the device is written.
A communication controller and a communication interface for communicating with a network device that transmits the function program, an external ROM interface for connecting an external ROM, and a start for designating whether to start the CPU from the internal ROM or the external ROM When the selection switch and the boot selection switch specify the internal ROM, the internal ROM is allocated in the boot address space of the CPU, and when the boot selection switch specifies the external ROM, the external ROM is allocated in the boot address space of the CPU. And a main body having a ROM control circuit for arranging the internal ROM in another address space, and a write program for receiving a function program from a network device via the communication controller and the communication interface and writing the program to the internal ROM. , The external ROM interface Through the face, characterized by comprising an external ROM which is detachably connected to the body.

【0009】[0009]

【0010】[0010]

【0011】(2) 上記(1)の構成における起動選
択スイッチは、外部ROMインターフェースに外部RO
Mが接続されているか否かを自動検出し、接続されてい
るとき外部ROM起動の指定に切換え、接続されていな
いとき内部ROM起動の指定に切換えるものとすること
ができる。これは、例えば、外部ROMインターフェー
スに外部ROM基板を接続するコネクタを、スイッチと
して用いることによって構成できる。
(2) In the configuration of the above (1), the start selection switch connects the external ROM interface to the external RO.
It is possible to automatically detect whether or not M is connected, and switch to designation of external ROM startup when connected, and switch to designation of internal ROM startup when not connected. This can be configured, for example, by using a connector for connecting an external ROM board to an external ROM interface as a switch.

【0012】これによって、CPU装置内にメカニカル
スイッチを配置する必要がなくなると共に、起動選択ス
イッチを手動操作する必要がなくなり、コスト低減が可
能になる。
Thus, it is not necessary to arrange a mechanical switch in the CPU device, and it is not necessary to manually operate the start selection switch, so that the cost can be reduced.

【0013】[0013]

【0014】(3) 上記(1)のCPU装置は、次の
ように使用される。すなわち、内部ROMに機能プログ
ラムを書き込むときは、起動選択スイッチを外部ROM
の指定に切換えると共に、外部ROMインターフェース
を介してCPU装置の本体に外部ROMを接続すること
により、CPUを外部ROMの書込みプログラムで立ち
上げる。この外部ROMには、内部ROMに書き込む機
能プログラムが記憶されていない。すなわち、立ち上げ
た書込みプログラムで、通信コントローラ及び通信イン
ターフェースを介してネットワーク機器から機能プログ
ラムを受信し、内部ROMに書き込む。また、この後の
通常使用時には、起動選択スイッチを内部ROMの指定
に切換えると共に外部ROMを取り外して、内部ROM
に書き込んだ機能プログラムを立ち上げ、CPU装置に
その機能で動作させる。
(3) The CPU device of the above (1) is used as follows. That is, when writing the function program to the internal ROM, the start selection switch is set to the external ROM.
And by connecting the external ROM to the main body of the CPU device via the external ROM interface, the CPU can be started with the external ROM writing program.
increase. This external ROM has a device for writing to the internal ROM.
Function program is not stored. That is, launch
Communication program and communication interface
Function program from a network device via the
The RAM is received and written to the internal ROM. At the time of normal use thereafter, the start selection switch is switched to the designation of the internal ROM, the external ROM is removed, and the internal ROM is removed.
Is started and the CPU device is operated with the function.

【0015】[0015]

【発明の実施の形態】図1に示す本発明の第1の実施形
態において、10はCPU装置で、本体10aに、CP
U11、内部ROM12、起動選択スイッチ13、RO
M制御回路14、外部ROMインターフェース15、通
信コントローラ21、通信インターフェース22を備え
る。16は外部ROM17を組み付けた外部ROM基板
で、コネクタを介して外部ROMインターフェース15
に着脱自在に装着され、外部ROM17を、CPU11
のアドレスバス及びデータバスに接続する。通信インタ
ーフェース22に接続されているのは、ネットワークに
接続された通信端末機器23で、ネットワークに接続さ
れた他のコンピュータ等から機能プログラム等を受信す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the first embodiment of the present invention shown in FIG. 1, reference numeral 10 denotes a CPU device, and a main body 10a is provided with a CP.
U11, internal ROM 12, start selection switch 13, RO
M control circuit 14, external ROM interface 15, communication
Communication controller 21 and communication interface 22
You. Reference numeral 16 denotes an external ROM board on which an external ROM 17 is assembled.
And the external ROM interface 15 via the connector.
The external ROM 17 is attached to the CPU 11
Address bus and data bus. Communication interface
Interface 22 is connected to the network
The connected communication terminal device 23 is connected to the network.
Received a functional program from another computer
You.

【0016】上記CPU装置10は、内部ROM12又
は外部ROM17に書き込まれたプログラムをCPU1
1が実行することにより動作する。内部ROM12は、
書換え可能なROM、例えばフラッシュメモリが使用さ
れ、装置の機能を決定する機能プログラム及びこれに関
連するデータが書き込まれる。起動選択スイッチ13
は、CPU11の起動を内部ROM12と外部ROM1
7のいずれから行うかを指定するもので、例えば図3
(a) に示すように、抵抗13aによってプルアップされ
たBOOT端子13bをディップスイッチ13cによっ
て接地する回路を用いる。
The CPU device 10 stores a program written in the internal ROM 12 or the external ROM 17 into the CPU 1.
1 operates by executing. The internal ROM 12
A rewritable ROM, for example, a flash memory is used, and a function program for determining the function of the apparatus and data related thereto are written. Start selection switch 13
Indicates that the CPU 11 is started up by the internal ROM 12 and the external ROM 1
7 is specified, for example, as shown in FIG.
As shown in (a), a circuit is used in which a BOOT terminal 13b pulled up by a resistor 13a is grounded by a dip switch 13c.

【0017】外部ROM17は、上記通信コントローラ
21及び通信インターフェース22を介して、ネットワ
ーク機器から機能プログラム及びその関連データを受信
して内部ROMに書き込む書込みプログラムを記憶して
いる。
The external ROM 17 stores the communication controller
Via the network 21 and the communication interface 22.
Function programs and related data from network devices
And store the write program to be written to the internal ROM
I have.

【0018】ROM制御回路14は、起動選択スイッチ
13の指定に従って、CPU11のアドレス空間におけ
る内部ROM12と外部ROM17の配置を、例えば図
2(a) (b) のように切換える。図2(a) (b) において、
チップセレクト信号CS1はアドレスが最も小さくCP
Uが起動を行うアドレス領域を指定し、チップセレクト
信号CS2はこれに続くアドレス領域を指定している。
このチップセレクト信号CS1,CS2を内部ROM12
と外部ROM17に切換えて与えることによって、アド
レス割り当てを変更するのである。
The ROM control circuit 14 switches the arrangement of the internal ROM 12 and the external ROM 17 in the address space of the CPU 11 as shown in FIGS. In FIGS. 2 (a) and 2 (b),
The chip select signal CS1 has the smallest address CP
U designates an address area to be activated, and the chip select signal CS2 designates an address area following this.
The chip select signals CS1 and CS2 are transferred to the internal ROM 12
By changing the address to the external ROM 17, thereby changing the address assignment.

【0019】このROM制御回路14は、例えば図3
(a) に示すように構成される。図3(a) において、18
はデコーダで、CPU11の出力する上位アドレス信号
A14,A15,A16をデコードして、チップセレクト信号
CS1,CS2……を作る。このチップセレクト信号CS
1,CS2は、起動選択スイッチ13の出力するブート信
号の”H”,”L”で制御されるマルチプレクサ19,
19によって、図3(b)の論理図に示すように振り分け
られ、各ROM12,17に出力される。なお、CPU
11がチップセレクト信号CS1,CS2を直接に出力す
るものでは、上記デコーダ18を設ける必要はない。
The ROM control circuit 14 is provided, for example, in FIG.
It is configured as shown in (a). In FIG. 3A, 18
Is a decoder which decodes the upper address signals A14, A15, A16 output from the CPU 11 to generate chip select signals CS1, CS2,. This chip select signal CS
1, CS2 are multiplexers 19, controlled by the boot signals “H” and “L” output from the start selection switch 13.
19, and are output to the ROMs 12 and 17 as shown in the logical diagram of FIG. In addition, CPU
If the decoder 11 directly outputs the chip select signals CS1 and CS2, the decoder 18 need not be provided.

【0020】上記構成のCPU装置10の動作を、内部
ROM12への機能プログラム等の書込みと、その後の
通常動作に分けて説明する。
The operation of the CPU device 10 having the above-described configuration will be described separately for writing a functional program or the like into the internal ROM 12 and the subsequent normal operation.

【0021】機能プログラム等の書込みは、起動選択ス
イッチ13を外部ROMの指定に切換え〔図3(a) のデ
ィップスイッチ13cを投入してブート信号を”L”に
する〕、外部ROMインターフェース15に外部ROM
基板16を装着した後、CPU装置10の電源を投入す
ることによって開始される。
To write the function program or the like, the start selection switch 13 is switched to the designation of the external ROM (by turning on the dip switch 13c in FIG. 3 (a) to set the boot signal to "L"). External ROM
It is started by turning on the power of the CPU device 10 after mounting the board 16.

【0022】このとき、ROM制御回路14は、図2
(a) に示すように外部ROM17を起動アドレス空間に
配置し、内部ROM12を、それに続くアドレス空間に
配置している。したがって、CPU11は、最初に外部
ROM17を読みに行き、その書込みプログラムに従っ
て動作する。この書込みプログラムは、通信インターフ
ェース22を介して機能プログラム等を受信し、内部R
OM12の所定アドレスに書き込むもので、フラッシュ
メモリの場合は、RAMに書き込むのと同様の通常の書
込み動作によって、不揮発性の記憶が行われる。また、
内部ROM12の書込みアドレスは、内部ROM12の
アドレス配置が、図2(a) (b) のように機能プログラム
の書込み時と通常動作時に変更されるので、通常動作時
に正しいアドレスとなるようにシフトした値が使用され
る。なお、複数の機能プログラムのどれを書き込むか
は、各機能プログラム毎に専用の書込みプログラムを記
憶した外部ROM17を用意し、これを選択して外部R
OMインターフェース15に挿入する等によって行う。
At this time, the ROM control circuit 14
As shown in (a), the external ROM 17 is arranged in the start address space, and the internal ROM 12 is arranged in the subsequent address space. Therefore, the CPU 11 first reads the external ROM 17 and operates according to the write program. This writing program is a communication interface
Function program and the like via the
The data is written to a predetermined address of the OM 12, and in the case of a flash memory, non-volatile storage is performed by a normal writing operation similar to writing to a RAM. Also,
The write address of the internal ROM 12 is shifted so that the address arrangement of the internal ROM 12 becomes a correct address at the time of the normal operation because the address arrangement of the internal ROM 12 is changed at the time of the writing of the functional program and at the time of the normal operation as shown in FIGS. Value is used. Which of multiple function programs to write
Indicates a dedicated writing program for each function program.
Prepare the external ROM 17 that you have memorized, select this
This is performed by inserting it into the OM interface 15 or the like.

【0023】内部ROM12への、機能プログラムの書
込みが終了した後、外部ROM基板16を取り外し、起
動選択スイッチ13を内部ROM12に切換えると、通
常の動作が行なえる。
After the writing of the function program into the internal ROM 12 is completed, the external ROM board 16 is removed, and the startup selection switch 13 is switched to the internal ROM 12, so that normal operation can be performed.

【0024】本体10aのみで使用する通常動作は、R
OM制御回路14が、図2(b) のように内部ROM12
を起動アドレス空間に配置するので、電源を投入する
と、CPU11は、最初に内部ROM12を読みに行
き、書き込まれた機能プログラムがスタートする。これ
によって、CPU装置10は所定の機能で動作する。
The normal operation used only by the main body 10a is R
The OM control circuit 14 controls the internal ROM 12 as shown in FIG.
Are arranged in the start address space. When the power is turned on, the CPU 11 first reads the internal ROM 12, and the written functional program starts. Thereby, the CPU device 10 operates with a predetermined function.

【0025】[0025]

【0026】[0026]

【0027】[0027]

【0028】[0028]

【0029】[0029]

【0030】[0030]

【0031】前記第1の実施形態は、起動するROMの
選択をディップスイッチ13cを用いた起動選択スイッ
チ13によって行っていたが、外部ROM基板16の装
着の有無によって、これを自動的に行わせることができ
る。
In the first embodiment, the selection of the ROM to be started is performed by the start selection switch 13 using the dip switch 13c. However, the selection is automatically performed depending on whether or not the external ROM board 16 is mounted. be able to.

【0032】これを第2の実施形態として、図4に示
す。
FIG. 4 shows this as a second embodiment.
You.

【0033】これはROM制御回路14のブート信号入
力端子24を、抵抗25によってプルアップし、この端
子24を、外部ROMインターフェース15を介して外
部ROM基板16に設けた接地回路26で接地するよう
にしたものである。この構成では、外部ROM基板16
を外部ROMインターフェース15に挿入接続すると、
端子24が接地されてブート信号が”L”レベルにな
り、外部ROM基板16を取り外すと、端子24のブー
ト信号が”H”レベルになり、外部ROM基板16の装
着の有無によって、ROM制御回路14に与えるブート
信号を”H”と”L”に切換えることができる。この
2の実施形態では、出荷時にのみ使用されるディップス
イッチ13cを設ける必要がなくなり、これを切換える
作業も不要になるのでコストの低減が図れる。
In this configuration, the boot signal input terminal 24 of the ROM control circuit 14 is pulled up by a resistor 25, and this terminal 24 is grounded by a ground circuit 26 provided on the external ROM board 16 via the external ROM interface 15. It was made. In this configuration, the external ROM board 16
Into the external ROM interface 15 and connect
When the terminal 24 is grounded and the boot signal goes to “L” level, and the external ROM board 16 is removed, the boot signal at the terminal 24 goes to “H” level. 14 can be switched between "H" and "L". This second
In the second embodiment, it is not necessary to provide the dip switch 13c used only at the time of shipment, and the operation of switching the dip switch 13c is not required, so that the cost can be reduced.

【0034】[0034]

【0035】[0035]

【0036】[0036]

【0037】[0037]

【0038】[0038]

【0039】[0039]

【発明の効果】本発明は、内部ROMと外部ROMのア
ドレス配置を切換えるROM制御回路を設け、外部RO
Mに、ネットワーク機器から機能プログラム及びその関
連データを受信して内部ROMに書き込む書込みプログ
ラムを記憶させたので、CPU装置の組立後に外部RO
Mを接続することにより、ホストコンピュータ等のネッ
トワーク機器から受信した機能プログラムを、内部RO
Mに書き込むことができる。したがって、工数が多くな
るROMの差し替えや、CPU装置の内部を複雑にする
ROM書込み装置を外付けして使用する必要がなくな
り、特に同一構成のハードウエアを多品種の製品として
供給する場合のコスト低減が可能になる。
According to the present invention, a ROM control circuit for switching the address arrangement between an internal ROM and an external ROM is provided.
M, a function program and its related
Write program to receive serial data and write it to internal ROM
Since the RAM has been stored , the external RO
M to connect to a network such as a host computer.
Function program received from the network device
M can be written . Therefore, it is not necessary to replace a ROM, which requires a lot of man-hours, or to use an external ROM writing device for complicating the inside of the CPU device, and it is particularly necessary to supply hardware of the same configuration as a variety of products. Reduction becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 書込み用の機能プログラム等を、通信インタ
ーフェースを介して受信する本発明の第1の実施形態
示す回路図
FIG. 1 shows a function program for writing, etc.
FIG. 1 is a circuit diagram showing a first embodiment of the present invention in which a signal is received through an interface .

【図2】 図1の実施形態において、内部ROMと外部
ROMが割り当てられるアドレス空間を、内部ROM書
き込み時(a)と通常使用時(b)の夫々について示す図
FIG. 2 is a diagram showing an address space to which an internal ROM and an external ROM are allocated in the embodiment of FIG. 1 when the internal ROM is written (a) and during normal use (b), respectively.

【図3】 図1のROM制御回路の具体例を示す図FIG. 3 is a diagram showing a specific example of the ROM control circuit of FIG. 1;

【図4】 外部ROMインターフェースへの外部ROM
基板の挿入の有無によって起動ROMを自動選択する図
1の実施形態の変形例を示す図
FIG. 4 External ROM to external ROM interface
The figure which shows the modification of embodiment of FIG. 1 which selects a starting ROM automatically according to the presence or absence of board insertion.

【図5】 内部ROMを差し替える従来例の説明図 FIG. 5 is an explanatory diagram of a conventional example in which an internal ROM is replaced.

【図6】 CPU装置内に書込み制御回路を設けて内部
ROMを外部の書込み装置で書換える従来例の説明図
FIG. 6 is an explanatory diagram of a conventional example in which a write control circuit is provided in a CPU device and an internal ROM is rewritten by an external write device.

【符号の説明】10 CPU装置 11 CPU 12 内部ROM 13 起動選択スイッチ 13a 抵抗 13b プルアップされたBOOT端子 13c ディップスイッチ 14 ROM制御回路 15 外部ROMインターフェース16 外部ROM基板17 外部ROM 18 デコーダ 19 マルチプレクサ 21 通信コントローラ 22 通信インターフェース 23 ネットワークに接続された通信端末機器 24 ブート信号入力端子 25 抵抗 26 接地回路 27 ネットワーク 28 ホストコンピュータ等のネットワーク機器 CS1,CS2 チップセレクト信号DESCRIPTION OF SYMBOLS 10 CPU device 11 CPU 12 Internal ROM 13 Start-up selection switch 13a Resistance 13b BOOT terminal pulled up 13c Dip switch 14 ROM control circuit 15 External ROM interface 16 External ROM board 17 External ROM 18 Decoder 19 Multiplexer 21 Communication Controller 22 Communication interface 23 Communication terminal device connected to network 24 Boot signal input terminal 25 Resistance 26 Grounding circuit 27 Network 28 Network device such as host computer CS1, CS2 Chip select signal

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−68928(JP,A) 特開 平3−294923(JP,A) 特開 平5−204654(JP,A) 特開 平7−146837(JP,A) 特開 平8−179986(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 9/06 G06F 15/78 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-63-68928 (JP, A) JP-A-3-294923 (JP, A) JP-A-5-204654 (JP, A) JP-A-7- 146837 (JP, A) JP-A-8-179996 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G06F 9/06 G06F 15/78

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 CPUと、装置の機能を決定する機能プ
ログラムが書き込まれる書換え可能型の内部ROMと、
上記機能プログラムを送信するネットワーク機器と通信
するための通信コントローラ及び通信インターフェース
と、外部ROMを接続する外部ROMインターフェース
と、CPUの起動を内部ROMと外部ROMのいずれか
ら行うかを指定する起動選択スイッチと、起動選択スイ
ッチが内部ROMを指定しているとき内部ROMをCP
Uの起動アドレス空間に配置し、起動選択スイッチが外
部ROMを指定しているとき外部ROMをCPUの起動
アドレス空間に配置し、内部ROMを、それ以外のアド
レス空間に配置するROM制御回路を有する本体と、 上記通信コントローラ及び通信インターフェースを介し
て、ネットワーク機器から機能プログラムを受信して内
部ROMに書き込む書込みプログラムを記憶し、上記外
部ROMインターフェースを介して、本体に着脱自在に
接続される外部ROMとを具備したことを特徴とするC
PU装置。
1. A CPU, a rewritable internal ROM in which a function program for determining a function of the apparatus is written,
A communication controller and a communication interface for communicating with the network device transmitting the function program; an external ROM interface for connecting an external ROM; and a start selection switch for specifying whether to start the CPU from the internal ROM or the external ROM. When the startup selection switch specifies the internal ROM, the internal ROM is
A ROM control circuit for arranging the external ROM in the start address space of the CPU and arranging the internal ROM in the other address space when the start select switch designates the external ROM; An external ROM detachably connected to the main body via the external ROM interface, storing a writing program for receiving a function program from a network device via the communication controller and the communication interface and writing the program into an internal ROM. C characterized by comprising:
PU device.
【請求項2】 起動選択スイッチが、外部ROMインタ
ーフェースに外部ROMが接続されているか否かを自動
検出し、接続されているとき外部ROM起動の指定に切
換え、接続されていないとき内部ROM起動の指定に切
換えるものであることを特徴とする請求項1に記載され
たCPU装置。
2. A boot selection switch automatically detects whether or not an external ROM is connected to an external ROM interface. When the external ROM interface is connected, the switch is switched to a specification of external ROM boot. 2. The CPU device according to claim 1, wherein the CPU device is switched to designation.
【請求項3】 CPUと、装置の機能を決定する機能プ
ログラムが書き込まれる書換え可能型の内部ROMと、
上記機能プログラムを送信するネットワーク機器と通信
するための通信コントローラ及び通信インターフェース
と、外部ROMを接続する外部ROMインターフェース
と、CPUの起動を内部ROMと外部ROMのいずれか
ら行うかを指定する起動選択スイッチと、起動選択スイ
ッチが内部ROMを指定しているとき内部ROMをCP
Uの起動アドレス空間に配置し、起動選択スイッチが外
部ROMを指定しているとき外部ROMをCPUの起動
アドレス空間に配置し、内部ROMを、それ以外のアド
レス空間に配置するROM制御回路を具備した本体に、 通信コントローラ及び通信インターフェースを介してネ
ットワーク機器から機能プログラムを受信して内部RO
Mに書き込む書込みプログラムを記憶した外部ROM
を、外部ROMインターフェースを介して接続すると同
時に、起動選択スイッチを外部ROM起動の指定に切換
えて、外部ROMの書込みプログラムでCPUを起動さ
せることによって、通信インターフェースを介して受信
した機能プログラムを内部ROMに書き込み、 上記書込みの後に、外部ROMを本体から取り外し、起
動選択スイッチを内部ROMの指定に切換えた状態で、
内部ROMに書き込んだ機能プログラムでCPUを起動
させるようにしたことを特徴とするCPU装置の使用方
法。
3. A CPU, a rewritable internal ROM in which a function program for determining a function of the apparatus is written,
A communication controller and a communication interface for communicating with a network device transmitting the function program; an external ROM interface for connecting an external ROM; and a start selection switch for specifying whether to start the CPU from the internal ROM or the external ROM. When the startup selection switch specifies the internal ROM, the internal ROM is
A ROM control circuit for arranging the external ROM in the start address space of the CPU and arranging the internal ROM in the other address space when the start select switch designates the external ROM. The main unit that has received the function program from the network device via the communication controller and communication interface
External ROM storing a write program to be written to M
Is connected via the external ROM interface, and at the same time, the start selection switch is switched to the designation of the external ROM start, and the CPU is started by the writing program of the external ROM. After the above writing, the external ROM is removed from the main body, and the start selection switch is switched to the designation of the internal ROM, and
A method of using a CPU device, wherein the CPU is started by a functional program written in an internal ROM.
JP9203458A 1997-07-29 1997-07-29 CPU device and method of using the same Expired - Fee Related JP3024597B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9203458A JP3024597B2 (en) 1997-07-29 1997-07-29 CPU device and method of using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9203458A JP3024597B2 (en) 1997-07-29 1997-07-29 CPU device and method of using the same

Publications (2)

Publication Number Publication Date
JPH1145175A JPH1145175A (en) 1999-02-16
JP3024597B2 true JP3024597B2 (en) 2000-03-21

Family

ID=16474467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9203458A Expired - Fee Related JP3024597B2 (en) 1997-07-29 1997-07-29 CPU device and method of using the same

Country Status (1)

Country Link
JP (1) JP3024597B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140205A (en) * 2000-10-31 2002-05-17 Canon Inc Data processor and method of booting the same
JP2010176182A (en) * 2009-01-27 2010-08-12 Mitsubishi Electric Corp Electronic equipment
JP2014089497A (en) * 2012-10-29 2014-05-15 Mitsubishi Electric Corp Information processing device

Also Published As

Publication number Publication date
JPH1145175A (en) 1999-02-16

Similar Documents

Publication Publication Date Title
US5491804A (en) Method and apparatus for automatic initialization of pluggable option cards
US10162646B2 (en) System for programmably configuring a motherboard
US5420987A (en) Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units
KR100280637B1 (en) Computer system capable of data update of fixed flash ROM and its control method
EP0698240A1 (en) Apparatus and method for automatic recognition and configuration of a peripheral device
GB2202350A (en) Data processing system with pluggable option cards
CN100426220C (en) Device for realizing software down loading using single-chip processor in communication system and its method
CN110083380A (en) Firmware update and the electronic device for using the method
US6748515B1 (en) Programmable vendor identification circuitry and associated method
JP2003241730A (en) Display device
US6161175A (en) Computer system using software to establish set-up values of a central processing unit and a control method thereof
JP3024597B2 (en) CPU device and method of using the same
US6795915B2 (en) Computer system and method for setting up information on an operating system thereof
US5961611A (en) Automatic option setting circuit
US5754852A (en) Apparatus for combining cellular telephone ring signals and PSTN ring signals
US5987534A (en) Radio selective paging receiver provided with an I/O memory card which can be easily upgraded to include new attributes
JP2005050097A (en) Information processor, information processing method, program, and storage medium
JPH10105409A (en) Slave module managing system for device
JP2001195246A (en) Information processor and device and system and method for writing basic data
JP3533625B2 (en) Program loading method
JPH05324305A (en) Program change method
JP3305474B2 (en) Activation device for information processing device
CN115113894A (en) Equipment upgrading method, terminal equipment and computer readable storage medium
CN107544931B (en) Computer system with PCI-E intensifier and setting method of PCI-E intensifier
JP2000207622A (en) Initialization processing device for vending machine

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991221

LAPS Cancellation because of no payment of annual fees