JP3022748B2 - Precharge circuit for active device - Google Patents

Precharge circuit for active device

Info

Publication number
JP3022748B2
JP3022748B2 JP7093971A JP9397195A JP3022748B2 JP 3022748 B2 JP3022748 B2 JP 3022748B2 JP 7093971 A JP7093971 A JP 7093971A JP 9397195 A JP9397195 A JP 9397195A JP 3022748 B2 JP3022748 B2 JP 3022748B2
Authority
JP
Japan
Prior art keywords
voltage
precharge
circuit
main
main voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7093971A
Other languages
Japanese (ja)
Other versions
JPH08286790A (en
Inventor
佳昭 菅沼
正康 大▲崎▼
勲 清水
彰 鎌田
Original Assignee
富士電気化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電気化学株式会社 filed Critical 富士電気化学株式会社
Priority to JP7093971A priority Critical patent/JP3022748B2/en
Publication of JPH08286790A publication Critical patent/JPH08286790A/en
Application granted granted Critical
Publication of JP3022748B2 publication Critical patent/JP3022748B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、活性挿抜される外部
回路に電力を供給するに際し、この外部回路にプリチャ
ージ電圧を印加した後、主電圧を印加する活性装置用電
源回路のプリチャージ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a precharge circuit for a power supply circuit for an active device, which applies a precharge voltage to an external circuit to be actively inserted and removed and then applies a main voltage to the external circuit. About.

【0002】[0002]

【従来の技術】PCカードなどの外部回路1が順序付コ
ネクタ2を介してコンピューター等の装置2に挿抜され
る際に、図7に示すように電源電圧やその他の各種信号
が印加されたままの状態で挿抜(以下、活性挿抜とす
る)されることがある。
2. Description of the Related Art When an external circuit 1, such as a PC card, is inserted into or removed from an apparatus 2, such as a computer, through an ordered connector 2, a power supply voltage and other various signals are applied as shown in FIG. (Hereinafter referred to as active insertion and removal) in some cases.

【0003】順序付コネクタ2は複数の端子2a〜2d
を有し、これら各種端子に電源用コンデンサC及びいく
つかのIC等が接続されており、外部回路1が挿入され
る際には、先ずプリチャージ端子2bと接地端子2dが
接続されてプリチャージ電圧Vpが印加される。次に、
主電圧端子2a及び信号端子2cが接続されて主電圧V
mが印加されるとともに信号Sが入力される。
[0003] The ordered connector 2 has a plurality of terminals 2a to 2d.
A power supply capacitor C and some ICs are connected to these various terminals. When the external circuit 1 is inserted, first, the precharge terminal 2b and the ground terminal 2d are connected, and the precharge The voltage Vp is applied. next,
When the main voltage terminal 2a and the signal terminal 2c are connected, the main voltage V
m is applied and the signal S is input.

【0004】プリチャージ電圧Vpは装置(以下、活性
装置とする)3の後述する電源回路に設けられたプリチ
ャージ回路から供給されるものであり、このプリチャー
ジ回路から比較的小さなプリチャージ電流が流れて電源
用コンデンサCを充電する。このプリチャージ回路によ
って、充電時の電源用コンデンサCに突入する急峻な充
電電流のために発生するノイズを抑制すると共にコネク
タ2のピンを過大な充電電流から保護する。
The precharge voltage Vp is supplied from a precharge circuit provided in a power supply circuit, which will be described later, of the device (hereinafter, referred to as an active device) 3. From this precharge circuit, a relatively small precharge current is supplied. Then, the power supply capacitor C is charged. This precharge circuit suppresses noise generated due to a steep charging current entering the power supply capacitor C during charging, and protects the pins of the connector 2 from excessive charging current.

【0005】活性装置3の電源回路4´を図8に示す。
電源回路4´は主電圧回路4aとプリチャージ電圧回路
4b´とから構成されて主電圧Vm及びプリチャージ電
圧Vpを出力する端子と接地端子が設けられており、前
述したようにこれら端子から外部回路1に主電圧Vm及
びプリチャージ電圧Vpが出力される。
FIG. 8 shows a power supply circuit 4 ′ of the activation device 3.
The power supply circuit 4 'is composed of a main voltage circuit 4a and a precharge voltage circuit 4b', and is provided with a terminal for outputting the main voltage Vm and the precharge voltage Vp and a ground terminal. The main voltage Vm and the precharge voltage Vp are output to the circuit 1.

【0006】主電圧回路4aは、主電圧Vmを分圧する
抵抗R1及びR2と、これら抵抗R1及びR2で分圧さ
れた電圧の基準電圧Vref1に対する誤差分を検出し
て増幅する誤差増幅器AMP1と、この誤差増幅器AM
P1の出力に基づいて主電圧Vmを制御し、チョークコ
イルL1等の回路素子を介して出力する主電圧制御回路
CNT1とから構成される。
The main voltage circuit 4a includes resistors R1 and R2 for dividing the main voltage Vm, an error amplifier AMP1 for detecting and amplifying an error of the voltage divided by the resistors R1 and R2 with respect to the reference voltage Vref1, and This error amplifier AM
A main voltage control circuit CNT1 that controls the main voltage Vm based on the output of P1 and outputs the same through circuit elements such as the choke coil L1.

【0007】プリチャージ回路4b´は、前記の主電圧
回路4aとほぼ等しい構成であり同様の動作をする。即
ち、プリチャージ回路4b´は、プリチャージ電圧Vp
を分圧する抵抗R3及びR4と、これら抵抗R3及びR
4で分圧された電圧の基準電圧Vref2´に対する誤
差分を検出して増幅する誤差増幅器AMP2´と、この
誤差増幅器AMP2´の出力に基づいてプリチャージ電
圧Vpを制御し、チョークコイルL2等の回路素子を介
して出力するプリチャージ電圧制御回路CNT2とから
構成される。また、主電圧回路4aの逆バイアスから保
護するためのダイオードDが設けられている。
The precharge circuit 4b 'has substantially the same configuration as the main voltage circuit 4a and operates in a similar manner. In other words, the precharge circuit 4b 'outputs the precharge voltage Vp
R3 and R4 for dividing the voltage, and these resistors R3 and R4
4, an error amplifier AMP2 'for detecting and amplifying an error with respect to the reference voltage Vref2', and a precharge voltage Vp is controlled based on the output of the error amplifier AMP2 'to control the choke coil L2 and the like. And a precharge voltage control circuit CNT2 that outputs via a circuit element. Further, a diode D for protecting the main voltage circuit 4a from a reverse bias is provided.

【0008】ここで、基準電圧Vref1及びVref
2´は一定の値に設定されて所定の主電圧Vm及びプリ
チャージ電圧Vpを出力するようにしている。
Here, reference voltages Vref1 and Vref
2 'is set to a constant value to output a predetermined main voltage Vm and a precharge voltage Vp.

【0009】また、図9に示すように、プリチャージ電
圧Vpは主電圧Vmより低く設定されて比較的小さなプ
リチャージ電流を流すようにしている。
As shown in FIG. 9, the precharge voltage Vp is set lower than the main voltage Vm so that a relatively small precharge current flows.

【0010】[0010]

【発明が解決しようとする課題】前述したような活性装
置用プリチャージ回路にあっては、外部回路1を活性挿
入の最中あるいは挿入後に、外部回路1の負荷変動等で
主電圧Vmがドロップしたときに主電圧Vmがプリチャ
ージ電圧Vpより低くなってしまい、外部回路1への電
力がプリチャージ回路4b´から供給されてしまうこと
(以下、逆転モードとする)が考えられる。
In the precharge circuit for an active device as described above, the main voltage Vm drops due to a load fluctuation of the external circuit 1 during or after the active insertion of the external circuit 1. Then, the main voltage Vm becomes lower than the precharge voltage Vp, and power to the external circuit 1 is supplied from the precharge circuit 4b '(hereinafter, referred to as a reverse mode).

【0011】このため、プリチャージ回路4b´に高出
力化や発熱対策を施さなくてはならなくなり装置の大型
化や高価格化を招いてしまう。
For this reason, the precharge circuit 4b 'must be provided with high output and measures against heat generation, which leads to an increase in size and cost of the device.

【0012】これを防ぐため、図10に示すように、予
め主電圧Vmのドロップと精度のばらつきを見越して主
電圧Vmとプリチャージ電圧Vpとの電圧差Aをある程
度大きめに設定しなくてはならないという問題があっ
た。
In order to prevent this, as shown in FIG. 10, the voltage difference A between the main voltage Vm and the precharge voltage Vp must be set somewhat larger in advance in anticipation of the drop of the main voltage Vm and variation in accuracy. There was a problem that did not become.

【0013】この電圧差Aをある程度大きめに設定する
と、プリチャージ電圧Vpが低すぎて、順序付コネクタ
が中途半端に接続された場合の装置の動作に問題が出て
くる等、活性挿抜される外部回路1から要求されるプリ
チャージ出力特性を十分には満たすことができなかっ
た。
If the voltage difference A is set to a somewhat large value, the pre-charge voltage Vp is too low, causing a problem in the operation of the device when the ordered connector is connected halfway. The precharge output characteristics required from the external circuit 1 could not be sufficiently satisfied.

【0014】本発明は前記問題点を鑑みてなされたもの
であり、その目的は、逆転モードに陥ることを確実に防
止しながらも主電圧に対し僅かに小さくしたほぼ等しい
プリチャージ電圧を確保できる活性装置用プリチャージ
回路を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to ensure a substantially equal precharge voltage slightly smaller than a main voltage while reliably preventing a reverse rotation mode. An object of the present invention is to provide a precharge circuit for an active device.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
本発明の活性装置用プリチャージ回路にあっては、活性
挿抜される外部回路に電力を供給するに際し、前記外部
回路にプリチャージ電圧を印加した後、主電圧を印加す
る活性装置用電源回路のプリチャージ回路であって、前
記主電圧を検出する主電圧検出手段と、前記プリチャー
ジ電圧を検出するプリチャージ電圧検出手段と、前記主
電圧検出手段の出力信号に対する前記プリチャージ電圧
検出手段の出力信号の誤差を検出する誤差検出手段とを
備え、前記誤差検出手段の出力信号に基づいて前記プリ
チャージ電圧を制御してなるのである。
In order to achieve the above object, in the precharge circuit for an active device according to the present invention, when power is supplied to an external circuit which is actively inserted and removed, a precharge voltage is applied to the external circuit. A pre-charge circuit of an activation device power supply circuit for applying a main voltage after the application; a main voltage detection means for detecting the main voltage; a pre-charge voltage detection means for detecting the pre-charge voltage; Error detection means for detecting an error of the output signal of the precharge voltage detection means with respect to the output signal of the voltage detection means, wherein the precharge voltage is controlled based on the output signal of the error detection means.

【0016】[0016]

【作用】前記主電圧検出手段の出力信号に対する前記プ
リチャージ電圧検出手段の出力信号の誤差を検出する前
記誤差検出手段の出力信号に基づいて前記プリチャージ
電圧を制御するので、主電圧に基づいてプリチャージ電
圧は制御される。したがって、主電圧が変動してもこれ
に同期してプリチャージ電圧も変動するため、プリチャ
ージ電圧が主電圧より大きくなってプリチャージ回路か
ら電力が外部回路に供給されることを確実に防止でき
る。このため、プリチャージ電圧を主電圧に対して僅か
に小さくしたほぼ等しい電圧に設定することができる。
The precharge voltage is controlled based on an output signal of the error detection means for detecting an error of an output signal of the precharge voltage detection means with respect to an output signal of the main voltage detection means. The precharge voltage is controlled. Therefore, even if the main voltage fluctuates, the precharge voltage also fluctuates in synchronization with the main voltage, so that it is possible to reliably prevent the precharge voltage from becoming higher than the main voltage and supplying power from the precharge circuit to the external circuit. . For this reason, the precharge voltage can be set to a substantially equal voltage that is slightly smaller than the main voltage.

【0017】[0017]

【実施例】本発明に係る活性装置用プリチャージ回路の
好適な実施例を図1〜図7を参照にして説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of a precharge circuit for an active device according to the present invention will be described with reference to FIGS.

【0018】図1は本実施例の活性装置用プリチャージ
回路4bを含む電源回路図を示しており図8で示した従
来の構成と以下の点が相違する。
FIG. 1 shows a power supply circuit diagram including an active device precharge circuit 4b of the present embodiment, which differs from the conventional configuration shown in FIG. 8 in the following points.

【0019】従来の図8に示した回路にあっては誤差検
出手段AMP2´の基準電圧Vref2´を一定として
いたが、本実施例ではこの基準電圧が主電圧Vmを抵抗
R1´及びR2´で分圧した電圧となっている。
In the conventional circuit shown in FIG. 8, the reference voltage Vref2 'of the error detecting means AMP2' is fixed. In this embodiment, however, the reference voltage is applied to the main voltage Vm by the resistors R1 'and R2'. It is a divided voltage.

【0020】上記の相違点以外は基本的に図8の従来例
と同じ構成であり、これら同一部分については同一の符
号を付して説明を省略し相違点を主に説明する。
Except for the above differences, the configuration is basically the same as that of the conventional example shown in FIG. 8, and the same parts are denoted by the same reference numerals, description thereof will be omitted, and differences will be mainly described.

【0021】図1において、前記の通りプリチャージ電
圧回路4bの基準電圧Vref2が主電圧Vmを抵抗R
1´及びR2´で分圧した電圧であるため、プリチャー
ジ電圧Vpは主電圧Vmに基づいて制御されることにな
る。したがって、主電圧Vmが変動してもこれに同期し
てプリチャージ電圧Vpも変動するようになる。
In FIG. 1, as described above, the reference voltage Vref2 of the precharge voltage circuit 4b changes the main voltage Vm to the resistance R
Since the voltage is divided by 1 'and R2', the precharge voltage Vp is controlled based on the main voltage Vm. Therefore, even if the main voltage Vm fluctuates, the precharge voltage Vp also fluctuates in synchronization with the fluctuation.

【0022】このことにより、図2に示すように主電圧
Vmが負荷変動等によりドロップしても、プリチャージ
電圧Vpも同期してドロップする。したがって、従来の
ように逆転モードに陥ることを防ぐために予め主電圧V
mのドロップを見越して主電圧Vmとプリチャージ電圧
Vpとの電圧差Aを大きく設定する必要がない。よっ
て、図3に示すように少なくとも主電圧Vmのドロップ
の分だけ電圧差Aを従来より小さくでき、プリチャージ
電圧Vpを主電圧Vmに対し僅かに小さくしたほぼ等し
い電圧に設定できる。
As a result, as shown in FIG. 2, even if the main voltage Vm drops due to a load change or the like, the precharge voltage Vp also drops synchronously. Therefore, in order to prevent the device from falling into the reverse mode as in the prior art, the main voltage V
There is no need to set a large voltage difference A between the main voltage Vm and the precharge voltage Vp in anticipation of the drop of m. Therefore, as shown in FIG. 3, the voltage difference A can be reduced by at least the drop of the main voltage Vm as compared with the related art, and the precharge voltage Vp can be set to be substantially equal to the main voltage Vm, which is slightly smaller.

【0023】したがって、高精度なプリチャージ電圧V
pを出力できる等、外部回路から要求されるプリチャー
ジ出力特性を満たすことが可能となる。
Therefore, a high-precision precharge voltage V
It is possible to satisfy the precharge output characteristics required from an external circuit, for example, to output p.

【0024】また、電圧精度の許容差の大きい装置に使
用する場合、活性挿抜される外部回路の電源ラインのイ
ンピーダンスを大きくできるため、例えば配線パターン
を細くしたり外部回路内部のICを入力端子から離れた
所に配置することが可能となる。
Further, when used in a device having a large tolerance in voltage accuracy, the impedance of the power supply line of the external circuit that is hot-swapped can be increased, so that, for example, the wiring pattern can be made thinner or the IC inside the external circuit can be connected to the input terminal. It becomes possible to arrange it in a remote place.

【0025】ここで、プリチャージ電圧Vpを主電圧V
mに対し僅かに小さくしたほぼ等しい電圧に設定したと
きの主電圧Vmの変動に対するプリチャージ電圧Vpの
変動特性を確認した。図4に示すように電源回路4に負
荷A、Bを接続して負荷Aに主電圧Vmを印加するとと
もに負荷Bにプリチャージ電圧Vpを印加し、負荷Aに
は図5に示すようなステップ状の電流Imを流した。そ
の結果、図6に示すように、主電圧Vmの変動に応じて
プリチャージ電圧Vpも同様に変動しており、プリチャ
ージ電圧Vpを主電圧Vmに対し僅かに小さくしたほぼ
等しい電圧に設定しても逆転モードが発生しないことが
確認された。
Here, the precharge voltage Vp is changed to the main voltage V
The variation characteristic of the precharge voltage Vp with respect to the variation of the main voltage Vm when the voltage was set to be substantially the same as that of m was confirmed. As shown in FIG. 4, the loads A and B are connected to the power supply circuit 4, the main voltage Vm is applied to the load A, the precharge voltage Vp is applied to the load B, and the steps shown in FIG. A current Im having a shape like that shown in FIG. As a result, as shown in FIG. 6, the precharge voltage Vp also fluctuates in accordance with the fluctuation of the main voltage Vm, and the precharge voltage Vp is set to a substantially equal voltage slightly smaller than the main voltage Vm. However, it was confirmed that the reverse mode did not occur.

【0026】なお、本発明は、外部回路として直接的に
活性挿抜されるPCカード等だけでなく、中継ケーブル
などを介して間接的に活性挿抜される外部回路にも適用
できる。
The present invention can be applied not only to a PC card or the like which is directly inserted and removed as an external circuit, but also to an external circuit which is indirectly inserted and removed via a relay cable or the like.

【0027】[0027]

【発明の効果】以上説明したように、本発明の活性装置
用プリチャージ回路にあっては、逆転モードに陥ること
を確実に防止しながらも主電圧に対し僅かに小さくした
ほぼ等しいプリチャージ電圧を確保でき、高精度なプリ
チャージ出力を得ることができる。
As described above, in the precharge circuit for an active device according to the present invention, a precharge voltage substantially equal to the main voltage, which is slightly smaller than the main voltage while reliably preventing the inversion mode, is prevented. And a highly accurate precharge output can be obtained.

【0028】また、逆転モードに陥ることを確実に防止
できるのでプリチャージ回路に高出力化や発熱対策を施
す必要がなくこれによる大型化や高価格化を防止でき
る。
Further, since it is possible to surely prevent the reversal mode from being entered, it is not necessary to take measures for increasing the output and generating heat in the precharge circuit, thereby making it possible to prevent an increase in size and cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る一実施例による活性装置用プリチ
ャージ回路を含む電源回路図である。
FIG. 1 is a power circuit diagram including a precharge circuit for an active device according to an embodiment of the present invention.

【図2】本発明に係る一実施例による活性装置用プリチ
ャージ回路の主電圧Vmの変動に対するプリチャージ電
圧Vpの変動を示す動作特性図である。
FIG. 2 is an operation characteristic diagram showing a change in a precharge voltage Vp with respect to a change in a main voltage Vm of a precharge circuit for an activation device according to an embodiment of the present invention.

【図3】本発明に係る一実施例による活性装置用プリチ
ャージ回路の主電圧Vmに対するプリチャージ電圧Vp
の電圧差Aを示す動作特性図である。
FIG. 3 shows a precharge voltage Vp with respect to a main voltage Vm of an active device precharge circuit according to an embodiment of the present invention;
5 is an operation characteristic diagram showing a voltage difference A of FIG.

【図4】本発明に係る一実施例による活性装置用プリチ
ャージ回路を含む電源回路に負荷A、Bを接続した状態
を示すブロック回路図である。
FIG. 4 is a block circuit diagram showing a state in which loads A and B are connected to a power supply circuit including a precharge circuit for an active device according to one embodiment of the present invention.

【図5】図4の負荷Aに電流Imをステップ状に流した
ことを示す動作特性図である。
FIG. 5 is an operation characteristic diagram showing that a current Im is caused to flow to a load A in FIG. 4 in a stepwise manner.

【図6】図4の負荷Aに主電圧Vmを印加したときのプ
リチャージ電圧Vpの変動を示す動作特性図である。
6 is an operation characteristic diagram showing a change in a precharge voltage Vp when a main voltage Vm is applied to a load A in FIG. 4;

【図7】従来及び本発明に係る一実施例による活性挿抜
される外部回路を示すブロック回路図である。
FIG. 7 is a block circuit diagram showing an external circuit which is hot-swappable according to a conventional example and an embodiment of the present invention.

【図8】従来の一実施例による活性装置用プリチャージ
回路を含む電源回路図である。
FIG. 8 is a power supply circuit diagram including a precharge circuit for an active device according to a conventional example.

【図9】従来の活性装置用プリチャージ回路の主電圧V
mに対するプリチャージ電圧Vpの電圧差Aを示す動作
特性図である。
FIG. 9 shows a main voltage V of a conventional precharge circuit for an activation device.
FIG. 9 is an operation characteristic diagram showing a voltage difference A of a precharge voltage Vp with respect to m.

【図10】従来の活性装置用プリチャージ回路の主電圧
Vmの変動に対するプリチャージ電圧Vpの変動を示す
動作特性図である。
FIG. 10 is an operation characteristic diagram showing a change in precharge voltage Vp with respect to a change in main voltage Vm of a conventional precharge circuit for an activation device.

【符号の説明】[Explanation of symbols]

1 外部回路 4 活性装置用電源回路 4b プリチャージ回路 R1〜R4 抵抗 R1´、R2´抵抗 AMP1、2 誤差増幅器 CNT1 主電圧制御回路 CNT2 プリチャージ電圧制御回路 D ダイオード Vm 主電圧 Vp プリチャージ電圧 Vref1、2、2´基準電圧 Reference Signs List 1 external circuit 4 active device power supply circuit 4b precharge circuit R1 to R4 resistance R1 ', R2' resistance AMP1, 2 error amplifier CNT1 main voltage control circuit CNT2 precharge voltage control circuit D diode Vm main voltage Vp precharge voltage Vref1, 2, 2 'reference voltage

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鎌田 彰 東京都港区新橋5丁目36番11号 いわき 電子株式会社内 (56)参考文献 特開 平4−157514(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 3/00 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Akira Kamada 5-36-11 Shimbashi, Minato-ku, Tokyo Inside Iwaki Electronics Co., Ltd. (56) References JP-A-4-157514 (JP, A) (58) Survey Field (Int.Cl. 7 , DB name) G06F 3/00

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 活性挿抜される外部回路(1)に電力を
供給するに際し、該外部回路(1)にプリチャージ電圧
を印加した後、主電圧を印加する活性装置用電源回路
(4)のプリチャージ回路(4b)であって、該主電圧
を検出する主電圧検出手段(R2´)と、該プリチャー
ジ電圧を検出するプリチャージ電圧検出手段(R4)
と、該主電圧検出手段(R2´)の出力信号に対する該
プリチャージ電圧検出手段(R4)の出力信号の誤差を
検出する誤差検出手段(AMP2)とを備え、該誤差検
出手段(AMP2)の出力信号に基づいて該プリチャー
ジ電圧を制御してなる活性装置用プリチャージ回路。
When supplying power to an external circuit (1) to be actively inserted and removed, a precharge voltage is applied to the external circuit (1), and then a power supply circuit (4) for an active device for applying a main voltage is provided. A precharge circuit (4b), a main voltage detection means (R2 ') for detecting the main voltage, and a precharge voltage detection means (R4) for detecting the precharge voltage
And an error detection means (AMP2) for detecting an error of an output signal of the precharge voltage detection means (R4) with respect to an output signal of the main voltage detection means (R2 '). A precharge circuit for an active device, wherein the precharge voltage is controlled based on an output signal.
JP7093971A 1995-04-19 1995-04-19 Precharge circuit for active device Expired - Fee Related JP3022748B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7093971A JP3022748B2 (en) 1995-04-19 1995-04-19 Precharge circuit for active device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7093971A JP3022748B2 (en) 1995-04-19 1995-04-19 Precharge circuit for active device

Publications (2)

Publication Number Publication Date
JPH08286790A JPH08286790A (en) 1996-11-01
JP3022748B2 true JP3022748B2 (en) 2000-03-21

Family

ID=14097299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7093971A Expired - Fee Related JP3022748B2 (en) 1995-04-19 1995-04-19 Precharge circuit for active device

Country Status (1)

Country Link
JP (1) JP3022748B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102210143B1 (en) 2019-05-09 2021-02-01 한재형 Press material base of oil application device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5535821B2 (en) * 2010-08-12 2014-07-02 富士通テレコムネットワークス株式会社 Power supply control system for hot-swap

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102210143B1 (en) 2019-05-09 2021-02-01 한재형 Press material base of oil application device

Also Published As

Publication number Publication date
JPH08286790A (en) 1996-11-01

Similar Documents

Publication Publication Date Title
US6300820B1 (en) Voltage regulated charge pump
JP3564228B2 (en) Power balance circuit
US8290748B2 (en) Sensor interface with integrated current measurement
KR100784593B1 (en) Open-circuit failure-detection circuit
US6301167B1 (en) Apparatus for testing semiconductor memory
JP3022748B2 (en) Precharge circuit for active device
US5689430A (en) Internal state determining apparatus
JPS61224835A (en) Electronic voltage adjustor for compensating for heat radiation especially for synchronous dynamo
EP1050751A1 (en) Determination of an ambient temperature through the comparison of divided voltages
JP4575542B2 (en) LCD drive circuit
US20200013321A1 (en) Display device and method for detecting state thereof
TW500996B (en) Voltage-generator
US7956594B2 (en) Device and method for compensating for voltage drops
KR100618670B1 (en) Circuit of gamma correction in lcd
US8030958B2 (en) System for providing a reference voltage to a semiconductor integrated circuit
JP3316088B2 (en) Interface circuit
JP2603355B2 (en) Integrated circuit device
KR100303992B1 (en) Memory device capable of measuring internal power supply voltage
CN117193445A (en) Voltage regulating circuit
JP2894900B2 (en) Semiconductor device
JP4258837B2 (en) 2-wire transmission circuit
JPH0744248A (en) Constant voltage circuit
JP2002350475A (en) Negative voltage monitoring circuit
JPH06308171A (en) Power supply-voltage detecting circuit
JP2005242769A (en) Power supply reset circuit and regulator ic with built-in power supply reset circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees