JP3021250B2 - Method for manufacturing semiconductor film - Google Patents

Method for manufacturing semiconductor film

Info

Publication number
JP3021250B2
JP3021250B2 JP5236074A JP23607493A JP3021250B2 JP 3021250 B2 JP3021250 B2 JP 3021250B2 JP 5236074 A JP5236074 A JP 5236074A JP 23607493 A JP23607493 A JP 23607493A JP 3021250 B2 JP3021250 B2 JP 3021250B2
Authority
JP
Japan
Prior art keywords
ions
group
film
semiconductor film
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5236074A
Other languages
Japanese (ja)
Other versions
JPH0794748A (en
Inventor
淳 芳之内
康明 村田
修平 土本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5236074A priority Critical patent/JP3021250B2/en
Publication of JPH0794748A publication Critical patent/JPH0794748A/en
Application granted granted Critical
Publication of JP3021250B2 publication Critical patent/JP3021250B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ等に
用いられる半導体膜の製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor film used for a thin film transistor or the like.

【0002】[0002]

【従来の技術】近年、液晶ディスプレイやイメージセン
サ等の外部実装駆動回路をディスプレイやイメージセン
サと同一基板上に作り込む目的で、透明絶縁性基板上に
薄膜トランジスタを作製する必要性が高まっている。そ
の際、透明絶縁性基板として大面積化が容易で安価なガ
ラス基板を用いるためには、製造プロセスを低温化する
必要がある。例えば、コーニング社製#7059ガラス
は、歪点温度が593℃であり、使用可能なプロセス温
度は少なくとも600℃以下好ましくは450℃以下が
要求される。さらに安価なガラス基板やプラスチック基
板を使用するためには、より低温のプロセス温度の方が
好ましい。
2. Description of the Related Art In recent years, there has been an increasing need to manufacture thin film transistors on a transparent insulating substrate in order to form an externally mounted driving circuit such as a liquid crystal display or an image sensor on the same substrate as a display or an image sensor. In that case, in order to use an inexpensive glass substrate that can be easily enlarged in area as the transparent insulating substrate, it is necessary to lower the temperature of the manufacturing process. For example, Corning # 7059 glass has a strain point temperature of 593 ° C. and a usable process temperature of at least 600 ° C. or less, preferably 450 ° C. or less. In order to use an inexpensive glass substrate or plastic substrate, a lower process temperature is preferable.

【0003】一方、大面積ディスプレイや長尺イメージ
センサなどにおいて、大きな負荷を駆動したり高速で駆
動するためには、薄膜トランジスタ用に形成された半導
体膜の電界効果移動度が大きくなければならない。薄膜
トランジスタの半導体膜は、不純物注入を行わないチャ
ネル部分と、不純物注入を行いP型またはN型半導体に
したソース、ドレイン部分とに分けられるが、いずれの
部分も電界効果移動度が大きいほど、優れたトランジス
タ特性が得られる。
On the other hand, in a large-area display, a long image sensor, or the like, in order to drive a large load or drive at a high speed, the field effect mobility of a semiconductor film formed for a thin film transistor must be large. The semiconductor film of a thin film transistor is divided into a channel portion in which impurity implantation is not performed and a source and drain portion in which impurity implantation is performed to form a P-type or N-type semiconductor. Transistor characteristics can be obtained.

【0004】以上のような理由から、低温で作製でき、
かつ、電界効果移動度の大きい半導体膜の製造を目的と
して、非晶質シリコン膜や多結晶シリコン膜等の研究が
さかんに行われている。
For the above reasons, it can be manufactured at a low temperature,
In addition, studies on amorphous silicon films, polycrystalline silicon films, and the like have been actively conducted for the purpose of manufacturing semiconductor films having high field-effect mobility.

【0005】非晶質シリコン膜はプラズマCVD法によ
って200〜300℃程度、LPCVD法では400〜
500℃程度の低温で作製できるが、電界効果移動度が
一般に0.6cm2 /V・s程度と小さく、大きな負荷
を駆動したり高速の駆動回路を構成するには不十分であ
る。
An amorphous silicon film is formed at a temperature of about 200 to 300 ° C. by a plasma CVD method,
Although it can be manufactured at a low temperature of about 500 ° C., the field-effect mobility is generally as small as about 0.6 cm 2 / V · s, which is insufficient for driving a large load or configuring a high-speed drive circuit.

【0006】一方、多結晶シリコン膜は電界効果移動度
が30〜150cm2 /V・s程度と大きなものが得ら
れているが、薄膜の作製温度が600℃以上と高いた
め、石英基板や高歪点ガラスなど高価な基板を用いなけ
ればならず、安価なガラス基板の使用が困難である。
On the other hand, a polycrystalline silicon film having a large field-effect mobility of about 30 to 150 cm 2 / V · s has been obtained. An expensive substrate such as a strain point glass must be used, and it is difficult to use an inexpensive glass substrate.

【0007】そのために、非晶質シリコン膜を低温で作
製した後に、低温で結晶化処理を施して多結晶シリコン
膜に変え、電界効果移動度等の半導体特性を向上させよ
うとする方法が検討されている。この結晶化処理方法と
して、炉アニール、レーザアニール、ランプアニール等
の方法がある。
For this purpose, a method of forming an amorphous silicon film at a low temperature and then performing a crystallization treatment at a low temperature to convert the film to a polycrystalline silicon film to improve semiconductor characteristics such as field effect mobility has been studied. Have been. Examples of the crystallization method include furnace annealing, laser annealing, and lamp annealing.

【0008】[0008]

【発明が解決しようとする課題】炉アニールの方法は、
アニール温度が550〜600℃程度でもアニール時間
は4〜24時間程度必要で、温度を下げるとさらに長時
間のアニールが必要となり、結果的にガラス基板に与え
る影響が大きくなってしまい、熱収縮や熱による反りが
問題となる。また、処理時間が長く、生産性が悪いとい
う問題もある。
The furnace annealing method is as follows.
Even if the annealing temperature is about 550 to 600 ° C., the annealing time is about 4 to 24 hours, and if the temperature is lowered, longer annealing is required, and as a result, the influence on the glass substrate becomes large, and heat shrinkage and Warpage due to heat becomes a problem. There is also a problem that the processing time is long and the productivity is poor.

【0009】レーザアニールの方法では、短波長レーザ
を用いて極力非晶質シリコン膜中に吸収させ、ガラス基
板にダメージを与えないように工夫することが可能であ
るが、大面積照射が困難なことからレーザ照射の境界領
域の均一性に問題がある。
In the laser annealing method, it is possible to use a short-wavelength laser to absorb as much as possible in the amorphous silicon film so as not to damage the glass substrate, but it is difficult to irradiate a large area. Therefore, there is a problem in the uniformity of the boundary region of the laser irradiation.

【0010】ランプアニールの方法は、基板上の非晶質
シリコン膜にランプ光を照射して膜をアニールする方法
である。ある程度の大面積照射が可能であるが、通常、
長波長光を含んでいるため非晶質シリコン膜を透過して
ガラス基板にダメージを与えてしまうという問題があ
る。
The lamp annealing method is a method in which an amorphous silicon film on a substrate is irradiated with lamp light to anneal the film. Some large area irradiation is possible, but usually
Since it contains long-wavelength light, there is a problem in that the glass substrate is damaged by passing through the amorphous silicon film.

【0011】このような問題を解決する方法として、特
願平4ー307350号において、非晶質シリコン膜中
にイオンシャワードーピング法を用いて、多量の水素イ
オンと共にシリコンイオンを注入すれば、アニール無し
でも水素イオンのアシスト効果により、非晶質シリコン
膜を結晶化し多結晶シリコン膜に変えることができるこ
とが開示されている。またここには、結晶化とは別に、
多結晶膜中に多量の水素イオンとともに周期律表第III
族または第V族元素イオンを注入すると、アニール無し
でも不純物イオンが注入と同時に活性化する自己活性化
の効果があることが開示されている。この方法によっ
て、低温プロセスで非晶質シリコン膜から多結晶シリコ
ン膜への結晶化、および、低温プロセスで多結晶シリコ
ン膜への不純物注入が可能となった。
As a method for solving such a problem, in Japanese Patent Application No. 4-307350, an ion shower doping method is used to implant silicon ions together with a large amount of hydrogen ions into an amorphous silicon film. It is disclosed that the amorphous silicon film can be crystallized and converted into a polycrystalline silicon film by the assist effect of hydrogen ions even without it. Also here, apart from crystallization,
Periodic Table III with a large amount of hydrogen ions in the polycrystalline film
It is disclosed that when a group or group V element ion is implanted, the impurity ions are activated at the same time as the implantation even without annealing, which has a self-activating effect. According to this method, crystallization from an amorphous silicon film to a polycrystalline silicon film can be performed by a low-temperature process, and impurities can be implanted into the polycrystalline silicon film by a low-temperature process.

【0012】しかし、非晶質シリコン膜を結晶化するた
めには非常に多くのイオン注入量が必要で、通常の注入
条件では非常に生産性が悪く、実用的でないという問題
があった。
However, crystallization of an amorphous silicon film requires a very large amount of ions to be implanted. Under ordinary implantation conditions, the productivity is extremely poor and there is a problem that it is not practical.

【0013】本発明の目的は、以上の問題を解決し、結
晶化が進み電界効果移動度の高い半導体膜を、低温プロ
セスで、生産性良く、大面積に均一に製造する方法を提
供しようとするものである。
An object of the present invention is to solve the above-mentioned problems and to provide a method for uniformly producing a semiconductor film having a high field-effect mobility with a high productivity and a large area by a low-temperature process. Is what you do.

【0014】[0014]

【課題を解決するための手段】本発明の製造方法は、周
期律表第IV族元素イオンおよび水素イオンを含むプラズ
マ源からのイオンを加速して、水素イオンと共に前記第
IV族元素イオンを、基板上に形成された周期律表第IV族
元素から成る微結晶半導体膜中に注入することを特徴と
する。
According to the present invention, there is provided a method for manufacturing a semiconductor device, comprising: accelerating ions from a plasma source containing group IV element ions and hydrogen ions;
Group IV element ions are implanted into a microcrystalline semiconductor film formed of a Group IV element of the periodic table formed on a substrate.

【0015】また、本発明のP型半導体膜の製造方法
は、周期律表第IV族元素イオンおよび第III族元素イオ
ンおよび水素イオンを含むプラズマ源からのイオンを加
速して、水素イオンと共に前記第IV族元素イオンおよび
前記第III族元素イオンを、基板上に形成された周期律
表第IV族元素から成る微結晶半導体膜中に注入すること
を特徴とする。
In the method of manufacturing a P-type semiconductor film according to the present invention, ions from a plasma source containing Group IV element ions, Group III element ions and hydrogen ions are accelerated together with hydrogen ions to form the P-type semiconductor film. The method is characterized in that the group IV element ions and the group III element ions are implanted into a microcrystalline semiconductor film formed of a group IV element of the periodic table formed on a substrate.

【0016】また、本発明のN型半導体膜の製造方法
は、周期律表第IV族元素イオンおよび第V族元素イオン
および水素イオンを含むプラズマ源からのイオンを加速
して、水素イオンと共に前記第IV族元素イオンおよび前
記第V族元素イオンを、基板上に形成された周期律表第
IV族元素から成る微結晶半導体膜中に注入することを特
徴とする。
In the method of manufacturing an N-type semiconductor film according to the present invention, ions from a plasma source containing Group IV element ions, Group V element ions and hydrogen ions are accelerated together with hydrogen ions. Group IV element ions and the group V element ions are formed on a substrate of a periodic table formed on a substrate.
It is characterized by being implanted into a microcrystalline semiconductor film made of a group IV element.

【0017】本発明において、イオン注入が施される半
導体膜の構造としては、微結晶膜が好ましい。ここで言
う微結晶膜とは、非晶質膜の中に結晶粒子が含まれてお
り、その結晶粒子径は50nm以下の微粒子であり、ま
た、膜表面において結晶粒子が占める面積の割合、すな
わち結晶化率が、0.05以上0.5以下の膜のことを
言う。
In the present invention, the structure of the semiconductor film to be subjected to ion implantation is preferably a microcrystalline film. The microcrystalline film referred to here is a film in which an amorphous film contains crystal particles, the crystal particle diameter of which is 50 nm or less, and the ratio of the area occupied by the crystal particles on the film surface, that is, It means a film having a crystallization ratio of 0.05 or more and 0.5 or less.

【0018】結晶化率の測定方法は、非晶質膜には無い
結晶膜特有の吸収バンドを利用するUV反射光強度測定
法、または、透過電子顕微鏡観察法を用いることができ
る。
As a method of measuring the crystallization ratio, a UV reflected light intensity measuring method utilizing an absorption band peculiar to a crystalline film which is not present in an amorphous film, or a transmission electron microscope observation method can be used.

【0019】本発明において、注入する第IV族元素イオ
ンとしては、半導体膜と同じ元素イオンを用いるのが好
ましい。
In the present invention, the group IV element ions to be implanted are preferably the same element ions as in the semiconductor film.

【0020】[0020]

【作用】非晶質半導体膜に周期律表第IV族元素イオンと
水素イオンを加速して注入する場合には、非常に多量の
イオンを注入しなければ結晶化が進まないが、微結晶半
導体膜の場合には、比較的少量のイオン注入で容易に結
晶化が進行する。その原因は、微結晶膜中には結晶の微
粒子が存在し、これを核としての結晶化が進み易いの
で、結晶の微粒子がない非晶質膜に比較してわずかのイ
オン注入量でも結晶成長が著しくなるためである。これ
により、結晶化のための注入時間が大幅に短縮され、ま
た、得られた半導体膜の結晶化率が高くなることによ
り、電界効果移動度も高くなる。
In the case where ions of group IV elements and hydrogen ions of the periodic table are accelerated and implanted into an amorphous semiconductor film, crystallization does not proceed unless a very large amount of ions are implanted. In the case of a film, crystallization easily proceeds with a relatively small amount of ion implantation. The reason for this is that crystal grains are present in the microcrystalline film, and crystallization is easily progressed using these as nuclei. Is significantly increased. Thereby, the implantation time for crystallization is significantly reduced, and the crystallization rate of the obtained semiconductor film is increased, so that the field-effect mobility is also increased.

【0021】微結晶半導体膜に、周期律表第IV族元素イ
オンおよび水素イオンとともに、同時に周期律表第III
族または第V族元素イオンを加速して注入することによ
り、上述したように結晶化率を高くして半導体膜の電界
効果移動度を向上するとともに、さらに、同時にP型ま
たはN型の不純物元素を注入し、自己活性化の作用によ
ってこれら不純物元素を注入と同時に活性化することが
できる。これにより、アニール工程なしの低温プロセス
で、電界効果移動度の高いP型またはN型の半導体膜を
作製することができる。
In the microcrystalline semiconductor film, a group IV element ion and a hydrogen ion of the periodic table are simultaneously added to the microcrystalline semiconductor film.
As described above, the crystallization rate is increased to improve the field-effect mobility of the semiconductor film by accelerating and implanting the group or group V element ions, and at the same time, the P-type or N-type impurity element is implanted. , And these impurity elements can be activated simultaneously with the injection by the action of self-activation. Thus, a P-type or N-type semiconductor film with high field-effect mobility can be manufactured by a low-temperature process without an annealing step.

【0022】[0022]

【実施例】実施例1 以下、本発明を、その実施例を示す図面に基づいて具体
的に説明する。
Embodiment 1 Hereinafter, the present invention will be described in detail with reference to the drawings showing an embodiment.

【0023】図1は、本発明に用いるイオン注入装置の
概略断面図を示す。1はガス導入口、2はプラズマ源を
生成するプラズマ室を構成するチャンバー、3はプラズ
マ源を励起するための高周波電源、4はプラズマ源に高
周波電力を供給するための高周波電極、5はイオン化効
率を上げプラズマ形状を整えるための磁石であり、これ
らによってプラズマ源が形成される。6はプラズマ源か
らイオンを引き出すための1段目のイオン加速用電源、
7は引き出されたイオンを追加速するための2段目のイ
オン加速用電源、8は2次電子抑制用の減速電源、9は
メッシュ状の電極板、10はそれぞれの電極板を絶縁す
るための絶縁体であり、これらによってイオン加速部が
構成される。11は注入されるべき基板12を装着する
基板ホルダであり、ここでは均一性向上のため回転機構
を有している。
FIG. 1 is a schematic sectional view of an ion implantation apparatus used in the present invention. 1 is a gas inlet, 2 is a chamber constituting a plasma chamber for generating a plasma source, 3 is a high-frequency power supply for exciting the plasma source, 4 is a high-frequency electrode for supplying high-frequency power to the plasma source, and 5 is ionization. These are magnets for improving efficiency and adjusting the shape of the plasma, and these form a plasma source. 6 is a first stage ion acceleration power supply for extracting ions from the plasma source,
Reference numeral 7 denotes a second-stage ion acceleration power supply for increasing the speed of the extracted ions, 8 denotes a deceleration power supply for suppressing secondary electrons, 9 denotes a mesh-shaped electrode plate, and 10 denotes an electrode for insulating each electrode plate. And an ion accelerator. Reference numeral 11 denotes a substrate holder on which the substrate 12 to be injected is mounted, which has a rotation mechanism for improving uniformity.

【0024】ガス導入口1より水素希釈の原料ガス(例
えば、水素希釈のSiH4 )を導入し、高周波電極4に
高周波電力を印加することにより励起したプラズマ源を
形成し、加速電極板9間で加速した後、基板ホルダ11
に装着した基板12にイオン注入する。以上のような構
成にすることで、試料基板の機械的走査かつイオンビー
ムの電気的走査なしで大面積基板へのイオン注入が可能
となる。このような装置を用いることにより、基板上に
形成された半導体膜に、周期律表第III族、第IV族、第I
II族元素イオン、水素イオン等を含むプラズマ源からの
イオンを加速して、これらのイオンを注入する工程を行
うことができる。
A hydrogen-diluted raw material gas (for example, hydrogen-diluted SiH 4 ) is introduced from the gas inlet 1, and a high-frequency power is applied to the high-frequency electrode 4 to form an excited plasma source. After accelerating with the substrate holder 11
Is implanted into the substrate 12 mounted on the substrate. With the above configuration, ion implantation into a large-area substrate can be performed without mechanical scanning of the sample substrate and electrical scanning of the ion beam. By using such an apparatus, a semiconductor film formed on a substrate can be formed on a group III, IV, or I group of the periodic table.
A step of implanting these ions by accelerating ions from a plasma source containing group II element ions, hydrogen ions, and the like can be performed.

【0025】つぎに、シリコン半導体膜を例に、上記イ
オン注入装置を用いて、微結晶シリコン膜にイオン注入
を行い、結晶化率の高いシリコン半導体膜を作製する方
法について述べる。
Next, a method for producing a silicon semiconductor film having a high crystallization rate by performing ion implantation on a microcrystalline silicon film by using the above-described ion implantation apparatus, taking a silicon semiconductor film as an example.

【0026】まず、コーニング社製#7059基板上
に、プラズマCVD法によりSiH4/H2 ガス比率1
/30の混合ガスを導入し、基板温度300℃、RFパ
ワー400Wで膜厚100nmの微結晶シリコン膜を形
成する。この微結晶シリコン膜を波長280nmのUV
反射光強度で測定したところ、結晶化率は0.20であ
った。その測定方法は以下の通りである。
First, a SiH 4 / H 2 gas ratio of 1 was formed on a Corning # 7059 substrate by plasma CVD.
A mixed gas of / 30 is introduced, and a 100 nm-thick microcrystalline silicon film is formed at a substrate temperature of 300 ° C. and an RF power of 400 W. This microcrystalline silicon film is irradiated with UV light having a wavelength of 280 nm.
The crystallization ratio was 0.20 as measured by reflected light intensity. The measuring method is as follows.

【0027】重水素ランプから出た紫外線を入射角5゜
でシリコン膜に入射させ、その反射光強度を分光器で測
定すると、結晶シリコンに特有のE2 バンド(バンドギ
ャップ4.31eV)の吸収により、波長280nmに
反射光のピークが観察される。このピークの高さは、シ
リコン膜表面において結晶粒子が占める面積の割合、す
なわち結晶化率に比例するので、予め測定した結晶化率
1.0の多結晶シリコン膜のピーク高さと比較すること
によって、その膜の結晶化率を求めることができる。
The ultraviolet light emitted from the deuterium lamp was incident on the silicon film at an incident angle of 5 °, and the intensity of the reflected light was measured by a spectroscope. The absorption of the E 2 band (band gap 4.31 eV) peculiar to crystalline silicon was found. As a result, a peak of reflected light is observed at a wavelength of 280 nm. Since the height of this peak is proportional to the ratio of the area occupied by the crystal grains on the silicon film surface, that is, the crystallization rate, the peak height is compared with the peak height of the previously measured polycrystal silicon film having a crystallization rate of 1.0. The crystallization ratio of the film can be determined.

【0028】上記のようにして求めた結晶化率は、透過
電子顕微鏡観察により求めた非晶質シリコン膜中に存在
する結晶粒子の面積比率、にほぼ一致している。また、
上記微結晶半導体膜は、X線回折によると、結晶を示す
方位のピーク強度が得られるが、多結晶膜に比較すれば
強度が弱い。さらに、ラマン分光によると、ラマンシフ
ト520cm-1付近にピークが見られ、非晶質の場合の
490cm-1付近とは異なる。
The crystallization ratio obtained as described above substantially coincides with the area ratio of the crystal grains present in the amorphous silicon film obtained by observation with a transmission electron microscope. Also,
According to X-ray diffraction, the microcrystalline semiconductor film has a peak intensity in a direction indicating a crystal, but has a lower intensity than a polycrystalline film. Furthermore, according to Raman spectroscopy, peaks were observed around the Raman shift 520 cm -1, different from the vicinity of 490 cm -1 in the case of amorphous.

【0029】つぎに、図2に示すように、基板13上に
形成された微結晶シリコン膜14に、図1のイオン注入
装置を用いて、シリコンイオンと水素イオンを含むプラ
ズマ源からのイオン21を加速して、シリコンイオンと
水素イオンを同時に注入する。その注入条件は、ガス導
入口1から水素希釈の5%SiH4 ガスを導入し、プラ
ズマ形成のためのRFパワーは200W、プラズマ中の
イオン21の加速電圧は100kV、イオン電流密度は
10μA/cm2 、注入時の基板温度は350℃で行っ
た。この条件で13分間注入した場合、シリコンイオン
と水素イオンの全イオン注入量は、約5×1016個/c
2 である。
Next, as shown in FIG. 2, ions 21 from a plasma source containing silicon ions and hydrogen ions are deposited on a microcrystalline silicon film 14 formed on a substrate 13 by using the ion implantation apparatus shown in FIG. And silicon ions and hydrogen ions are implanted simultaneously. The implantation conditions are as follows: a 5% SiH 4 gas diluted with hydrogen is introduced from the gas inlet 1, the RF power for plasma formation is 200 W, the acceleration voltage of the ions 21 in the plasma is 100 kV, and the ion current density is 10 μA / cm. 2. The substrate temperature at the time of implantation was 350 ° C. When implanted under these conditions for 13 minutes, the total ion implantation amount of silicon ions and hydrogen ions is about 5 × 10 16 / c
m 2 .

【0030】注入時間を変えることにより全イオン注入
量を変えたシリコン半導体膜について、結晶化率を測定
した結果を、図3に示す。横軸は全イオン注入量、縦軸
は結晶化率である。結晶化率の測定は、イオン注入前の
測定と同様にして行った。
FIG. 3 shows the result of measuring the crystallization ratio of the silicon semiconductor film in which the total ion implantation amount was changed by changing the implantation time. The horizontal axis indicates the total ion implantation amount, and the vertical axis indicates the crystallization ratio. The measurement of the crystallization ratio was performed in the same manner as the measurement before ion implantation.

【0031】また、図3には同時に、微結晶シリコン膜
の代わりに非晶質シリコン膜を作製し、以下同様にイオ
ン注入して作製したシリコン半導体膜について、結晶化
率を測定した結果をも示した。なお、非晶質シリコン膜
の作製は、プラズマCVD法でSiH4/H2比率が2/
3のガスを用い、基板温度250℃、RFパワー50W
で行った。
FIG. 3 also shows the results of measurement of the crystallization ratio of a silicon semiconductor film formed by forming an amorphous silicon film instead of the microcrystalline silicon film and then performing ion implantation in the same manner. Indicated. The amorphous silicon film was formed by a plasma CVD method with an SiH 4 / H 2 ratio of 2/2.
3 gas, substrate temperature 250 ° C, RF power 50W
I went in.

【0032】図3より、非晶質シリコン膜の場合には、
結晶化のためには非常に多量のイオン注入量が必要であ
るが、微結晶シリコン膜の場合には、少量で結晶化が進
むことが分かる。例えば、結晶化率0.5を得るために
は、非晶質シリコン膜の場合、全イオン注入量は少なく
とも3.2×1017個/cm2 以上必要である。このよ
うに多量の注入を行うには、通常の注入条件であるイオ
ン電流密度10μA/cm2 (6.25×1013個/c
2 ・sec)で行った場合、約85分も要する。一
方、微結晶シリコン膜の場合には、3.2×1016個/
cm2 のイオン注入量で結晶化率0.5を得ることがで
き、注入時間を約8分30秒に短縮できる。
FIG. 3 shows that in the case of an amorphous silicon film,
Although a very large amount of ion implantation is required for crystallization, it can be seen that in the case of a microcrystalline silicon film, crystallization proceeds with a small amount. For example, in order to obtain a crystallization rate of 0.5, in the case of an amorphous silicon film, the total ion implantation amount is required to be at least 3.2 × 10 17 / cm 2 or more. In order to perform such a large amount of implantation, an ion current density of 10 μA / cm 2 (6.25 × 10 13 / c), which is a normal implantation condition, is used.
m 2 · sec), it takes about 85 minutes. On the other hand, in the case of a microcrystalline silicon film, 3.2 × 10 16 /
A crystallization rate of 0.5 can be obtained with an ion implantation amount of cm 2 , and the implantation time can be reduced to about 8 minutes and 30 seconds.

【0033】実施例2 つぎに、本発明の別の実施例として、上記イオン注入装
置を用いた薄膜トランジスタの製造方法について述べ
る。
Embodiment 2 Next, as another embodiment of the present invention, a method of manufacturing a thin film transistor using the above-described ion implantation apparatus will be described.

【0034】まず、図2に示すように、コーニング社製
#7059ガラス基板13上に、プラズマCVD法によ
り、RFパワー400W、基板温度250℃で膜厚10
0nmの微結晶シリコン膜を形成する。
First, as shown in FIG. 2, on a # 7059 glass substrate 13 manufactured by Corning Incorporated, an RF power of 400 W, a substrate temperature of 250.degree.
A 0 nm microcrystalline silicon film is formed.

【0035】つぎに、図1のイオン注入装置を用いて、
水素希釈の5%SiH4ガスを導入し、RFパワー20
0Wで形成したプラズマからのイオンを加速電圧80k
Vで加速し、イオン注入電流10μA/cm2 で13分
間注入した。この時の全イオン注入量は、5×1016
/cm2 である。注入時の基板温度は350℃で行っ
た。
Next, using the ion implantation apparatus shown in FIG.
Hydrogen diluted 5% SiH 4 gas was introduced, and RF power 20
Ion from plasma formed at 0 W is accelerated to 80 k
V was accelerated, and implantation was performed at an ion implantation current of 10 μA / cm 2 for 13 minutes. At this time, the total ion implantation amount is 5 × 10 16 / cm 2 . The substrate temperature at the time of implantation was 350 ° C.

【0036】つぎに、図4に示すように、島状に半導体
膜をパターニングして、トランジスタのチャネルを形成
するシリコン膜14′を形成する。その上からシリコン
膜14´を覆うように、ゲート絶縁膜17として膜厚1
00nmのSiO2 をAP(Atomospheric Pressure)
CVD法で基板温度430℃で形成する。ゲート絶縁膜
17は、LPCVD法、プラズマCVD法、スパッタ法
等によっても、450℃以下で製膜することができる。
Next, as shown in FIG. 4, the semiconductor film is patterned in an island shape to form a silicon film 14 'for forming a channel of the transistor. A gate insulating film 17 having a thickness of 1 to cover the silicon film 14 'from above.
00nm SiO 2 with AP (Atomospheric Pressure)
The substrate is formed at a substrate temperature of 430 ° C. by a CVD method. The gate insulating film 17 can also be formed at 450 ° C. or lower by an LPCVD method, a plasma CVD method, a sputtering method, or the like.

【0037】ゲート絶縁膜17の上にトランジスタのゲ
ート電極18を、膜厚300nmのAlにより形成す
る。特に、このゲート電極18として、Al、AlS
i、2層Ti/AlSi、2層TiN/Al、2層Ti
N/AlSi等のアルミニウムを含んだ金属膜を用いる
と低抵抗化できて好ましい。
On the gate insulating film 17, a gate electrode 18 of the transistor is formed of Al having a thickness of 300 nm. In particular, as the gate electrode 18, Al, AlS
i, two-layer Ti / AlSi, two-layer TiN / Al, two-layer Ti
It is preferable to use a metal film containing aluminum such as N / AlSi because resistance can be reduced.

【0038】つぎに、図1に示すイオン注入装置を用い
て、ソース、ドレインを自己整合で形成する。その注入
条件は、水素濃度が95%のB26ガスを導入し、イオ
ン加速電圧は80kV、不純物イオンの注入ドーズ量は
1×1016個/cm2 で行った。図4に示すように、ボ
ロンイオンと水素イオンを含むプラズマ源からのイオン
22を加速して、水素イオンとともに第III族元素であ
るボロンイオンを注入することにより、P型薄膜トラン
ジスタのソース、ドレイン部15、16を形成した。こ
のとき、水素濃度が80%以上であれば、不純物イオン
の注入ドーズ量を5×1014〜5×1016個/cm2
することで、活性化のためのアニールを行わなくても十
分に自己活性化できる。
Next, a source and a drain are formed by self-alignment using the ion implantation apparatus shown in FIG. The implantation conditions were such that a B 2 H 6 gas having a hydrogen concentration of 95% was introduced, the ion acceleration voltage was 80 kV, and the implantation dose of impurity ions was 1 × 10 16 ions / cm 2 . As shown in FIG. 4, ions 22 from a plasma source containing boron ions and hydrogen ions are accelerated, and boron ions as a group III element are implanted together with the hydrogen ions, so that the source and drain portions of the P-type thin film transistor are formed. Nos. 15 and 16 were formed. At this time, if the hydrogen concentration is 80% or more, the implantation dose of the impurity ions is set to 5 × 10 14 to 5 × 10 16 / cm 2 , so that the annealing for activation is sufficient. Can self-activate.

【0039】N型薄膜トランジスタを作製する場合に
は、同様に、水素希釈したPH3 ガスを導入して形成し
たプラズマ源からのイオン22を加速して、水素イオン
とともに第V族元素であるリンイオンを注入することに
より、自己整合でN型薄膜トランジスタのソース、ドレ
イン部を形成することができる。または、水素希釈した
AsH3 ガスを導入して、ひ素イオンを注入してもよ
い。
In the case of fabricating an N-type thin film transistor, ions 22 from a plasma source formed by introducing a hydrogen-diluted PH 3 gas are similarly accelerated so that phosphorus ions, which are Group V elements, are accelerated together with hydrogen ions. By implanting, the source and drain portions of the N-type thin film transistor can be formed in a self-aligned manner. Alternatively, arsenic ions may be implanted by introducing AsH 3 gas diluted with hydrogen.

【0040】つぎに、膜厚500nmのSiO2 膜をA
PCVD法により基板温度430℃で成膜し、層間絶縁
膜19を形成する。ソース、ドレイン部のコンタクトホ
ールを形成後、引き出し電極20をスパッタ法により形
成し、オーミック接触をとり、薄膜トランジスタとす
る。その最終構造の概略断面図を、図5に示す。
Next, a 500 nm thick SiO 2 film was
A film is formed at a substrate temperature of 430 ° C. by a PCVD method, and an interlayer insulating film 19 is formed. After forming the contact holes in the source and drain portions, the extraction electrode 20 is formed by a sputtering method, and an ohmic contact is made to obtain a thin film transistor. FIG. 5 shows a schematic sectional view of the final structure.

【0041】以上のように、上記実施例によれば、すべ
てのプロセス温度を450℃以下で行うことができ、結
晶化率の大きいシリコン半導体膜を容易に得ることがで
きる。また、この半導体膜を用いることにより、駆動能
力が高く高速動作する薄膜トランジスタが得られる。
As described above, according to the above embodiment, all the process temperatures can be performed at 450 ° C. or lower, and a silicon semiconductor film having a high crystallization ratio can be easily obtained. Further, by using this semiconductor film, a thin film transistor having high driving capability and operating at high speed can be obtained.

【0042】微結晶シリコン膜の作製方法としては、上
記条件以外でも可能で、プラズマCVD法で、SiH4
/H2ガスの比率を1/30〜1/100の範囲にし、
基板温度を150〜400℃の範囲にするのが好まし
い。
[0042] As a manufacturing method of a microcrystalline silicon film, can other than the above conditions, the plasma CVD method, SiH 4
/ H 2 gas ratio in the range of 1/30 to 1/100,
Preferably, the substrate temperature is in the range of 150 to 400 ° C.

【0043】本発明における微結晶半導体膜の材料とし
ては、シリコン(Si)以外に、シリコンゲルマニウム
(SiGe)等を用いることができる。
As a material for the microcrystalline semiconductor film in the present invention, silicon germanium (SiGe) or the like can be used in addition to silicon (Si).

【0044】本発明において、注入する周期律表第IV族
元素イオンとしては、シリコンイオン以外にゲルマニウ
ムイオンが可能である。この場合、導入ガスとしては、
水素希釈したGeH4ガスを用いる。
In the present invention, germanium ions other than silicon ions can be used as the group IV element ions to be implanted. In this case, as the introduced gas,
GeH 4 gas diluted with hydrogen is used.

【0045】上記実施例2におけるソース、ドレイン形
成のためののイオン注入では、すでにシリコンイオン注
入による結晶化済みであるので単に不純物注入のみを行
い、シリコンイオンの注入を行っていない。P型半導体
膜、または、N型半導体膜を一度の注入で作製する場合
には、以下のようにすれば良い。P型半導体膜の場合に
は、水素希釈したB26ガスと水素希釈したSiH4
スを混合してイオン注入装置に導入し、ボロンイオンと
シリコンイオンを水素イオンとともに同時に注入すれば
よい。また、N型半導体膜の場合には、水素希釈したP
3 ガスと水素希釈したSiH4 ガスを混合して導入
し、リンイオンとシリコンイオンを水素イオンとともに
同時に注入すればよい。
In the ion implantation for forming the source and the drain in the second embodiment, since the crystallization has already been performed by the silicon ion implantation, only the impurity implantation is performed, and the silicon ion implantation is not performed. In the case of manufacturing a P-type semiconductor film or an N-type semiconductor film by a single implantation, the following may be performed. In the case of a P-type semiconductor film, B 2 H 6 gas diluted with hydrogen and SiH 4 gas diluted with hydrogen are mixed and introduced into an ion implantation apparatus, and boron ions and silicon ions may be implanted simultaneously with hydrogen ions. In the case of an N-type semiconductor film, hydrogen-diluted P
H 3 gas and hydrogen-diluted SiH 4 gas may be mixed and introduced, and phosphorus ions and silicon ions may be implanted together with hydrogen ions.

【0046】[0046]

【発明の効果】本発明によれば、半導体膜の結晶化率を
大幅に向上することができるので、電界効果移動度の高
い半導体膜を、低温プロセスで、生産性良く、大面積に
均一に製造することができる。
According to the present invention, the crystallization ratio of a semiconductor film can be greatly improved. Therefore, a semiconductor film having a high field-effect mobility can be uniformly formed over a large area with a low temperature process. Can be manufactured.

【0047】また、本発明によれば、活性化のためのア
ニールを行わなくても、注入された不純物元素が自己活
性化されるので、電界効果移動度の大きなP型またはN
型の半導体膜を、低温プロセスで、生産性良く、大面積
に均一に製造することができる。
Further, according to the present invention, the implanted impurity element is self-activated without performing annealing for activation, so that the P-type or N-type having a large field-effect mobility is obtained.
Mold semiconductor film can be uniformly manufactured over a large area with good productivity by a low-temperature process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に用いるイオン注入装置の概略
断面図である。
FIG. 1 is a schematic sectional view of an ion implantation apparatus used in an embodiment of the present invention.

【図2】本発明の一実施例であるイオン注入工程を示す
概略断面図である。
FIG. 2 is a schematic sectional view showing an ion implantation step according to one embodiment of the present invention.

【図3】全イオン注入量と結晶化率の関係を示す図であ
る。
FIG. 3 is a diagram showing a relationship between a total ion implantation amount and a crystallization ratio.

【図4】本発明の別の実施例である、薄膜トランジスタ
作製の際のソース、ドレイン形成のためのイオン注入工
程を示す概略断面図である。
FIG. 4 is a schematic sectional view showing an ion implantation step for forming a source and a drain at the time of manufacturing a thin film transistor, which is another embodiment of the present invention.

【図5】本発明の実施例により作製された薄膜トランジ
スタを示す概略断面図である。
FIG. 5 is a schematic sectional view showing a thin film transistor manufactured according to an example of the present invention.

【符号の説明】[Explanation of symbols]

1;ガス導入口 2;チャンバー 3;高周波電源 4;高周波電極 5;磁石 6;1段目のイオン
加速電源 7;2段目のイオン加速電源 8;減速電源 9;電極板 10;絶縁体 11;基板ホルダ 12;基板 13;絶縁性基板 14;微結晶シリコ
ン膜 14';チャネル部シリコン膜 15;ソース部シリコン膜 16;ドレイン部シ
リコン膜 17;ゲート絶縁膜 18;ゲート部導電
性膜 19;層間絶縁膜 20;引き出し電極 21,22;プラズマ源からのイオン
DESCRIPTION OF SYMBOLS 1; Gas inlet 2; Chamber 3; High frequency power supply 4; High frequency electrode 5; Magnet 6; First stage ion acceleration power supply 7; Second stage ion acceleration power supply 8; Deceleration power supply 9; Electrode plate 10; Substrate holder 12; Substrate 13; Insulating substrate 14; Microcrystalline silicon film 14 '; Channel silicon film 15; Source silicon film 16; Drain silicon film 17; Gate insulating film 18; Gate conductive film 19; Interlayer insulating film 20; extraction electrodes 21, 22; ions from plasma source

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/78 627G (56)参考文献 特開 昭63−194326(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/265 H01L 21/263 H01L 21/336 H01L 29/786 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI H01L 29/78 627G (56) References JP-A-63-194326 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/265 H01L 21/263 H01L 21/336 H01L 29/786

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 周期律表第IV族元素イオンおよび水素イ
オンを含むプラズマ源からのイオンを加速して、水素イ
オンと共に前記第IV族元素イオンを、基板上に形成され
た周期律表第IV族元素から成る微結晶半導体膜中に注入
することを特徴とする半導体膜の製造方法。
An ion from a plasma source containing a group IV element ion and a hydrogen ion is accelerated so that the group IV element ion is formed together with a hydrogen ion on a substrate of the periodic table formed on a substrate. A method for manufacturing a semiconductor film, wherein the semiconductor film is implanted into a microcrystalline semiconductor film made of a group III element.
【請求項2】 周期律表第IV族元素イオンおよび第III
族元素イオンおよび水素イオンを含むプラズマ源からの
イオンを加速して、水素イオンと共に前記第IV族元素イ
オンおよび前記第III族元素イオンを、基板上に形成さ
れた周期律表第IN族元素から成る微結晶半導体膜中に注
入することを特徴とするP型半導体膜の製造方法。
2. Group IV element ions and Period III of the periodic table
Accelerate ions from a plasma source containing group element ions and hydrogen ions, and together with hydrogen ions, the group IV element ions and the group III element ions from the group IN elements of the periodic table formed on the substrate. A method for manufacturing a P-type semiconductor film, characterized by injecting into a microcrystalline semiconductor film.
【請求項3】 周期律表第IV族元素イオンおよび第V族
元素イオンおよび水素イオンを含むプラズマ源からのイ
オンを加速して、水素イオンと共に前記第IV族元素イオ
ンおよび前記第V族元素イオンを、基板上に形成された
周期律表第IV族元素から成る微結晶半導体膜中に注入す
ることを特徴とするN型半導体膜の製造方法。
3. An ion from a plasma source containing a group IV element ion, a group V element ion and a hydrogen ion in the periodic table, and the group IV element ion and the group V element ion together with hydrogen ions. Is implanted into a microcrystalline semiconductor film formed of a Group IV element of the periodic table formed on a substrate.
JP5236074A 1993-09-22 1993-09-22 Method for manufacturing semiconductor film Expired - Fee Related JP3021250B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5236074A JP3021250B2 (en) 1993-09-22 1993-09-22 Method for manufacturing semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5236074A JP3021250B2 (en) 1993-09-22 1993-09-22 Method for manufacturing semiconductor film

Publications (2)

Publication Number Publication Date
JPH0794748A JPH0794748A (en) 1995-04-07
JP3021250B2 true JP3021250B2 (en) 2000-03-15

Family

ID=16995337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5236074A Expired - Fee Related JP3021250B2 (en) 1993-09-22 1993-09-22 Method for manufacturing semiconductor film

Country Status (1)

Country Link
JP (1) JP3021250B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089878A (en) * 2000-08-25 2012-05-10 Semiconductor Energy Lab Co Ltd Light-emitting device

Also Published As

Publication number Publication date
JPH0794748A (en) 1995-04-07

Similar Documents

Publication Publication Date Title
US6423586B1 (en) Method for crystallizing semiconductor material without exposing it to air
US5403756A (en) Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
US5962869A (en) Semiconductor material and method for forming the same and thin film transistor
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
JP3911971B2 (en) Silicon thin film, thin film transistor, and method for manufacturing silicon thin film
EP0569470A1 (en) Polysilicon thin film transistor
TW515101B (en) Method for fabrication of field-effect transistor
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
JPH01187814A (en) Manufacture of thin film semiconductor device
KR100730352B1 (en) Ion doping system, ion doping method and semiconductor device
US6150203A (en) Method for manufacturing a semiconductor device
JP3021250B2 (en) Method for manufacturing semiconductor film
US6706572B1 (en) Method for manufacturing a thin film transistor using a high pressure oxidation step
JP3377137B2 (en) Semiconductor device and its manufacturing method, thin film transistor and its manufacturing method, and liquid crystal display device
JP3084159B2 (en) Method for manufacturing thin film transistor
JPH0897427A (en) Thin film semiconductor device and thin film transistor and its manufacture
JPH0786603A (en) Manufacture of semiconductor film
JPH04340724A (en) Manufacture of thin film transistor
JP3210568B2 (en) Method of manufacturing thin film transistor, method of manufacturing thin film transistor array, and method of manufacturing liquid crystal display device
JP3405955B2 (en) Semiconductor circuit
JP3881715B2 (en) Crystalline semiconductor film forming method, active matrix device manufacturing method, and electronic device manufacturing method
JP3357038B2 (en) Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device
JP3942853B2 (en) Semiconductor material manufacturing equipment
JPH09139354A (en) Ion shower doping apparatus and manufacture of thin film semiconductor device
JP3461348B2 (en) Method for manufacturing thin film transistor array and method for manufacturing liquid crystal display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees