JP3012280B2 - Function trimming method for hybrid integrated circuits - Google Patents

Function trimming method for hybrid integrated circuits

Info

Publication number
JP3012280B2
JP3012280B2 JP2123300A JP12330090A JP3012280B2 JP 3012280 B2 JP3012280 B2 JP 3012280B2 JP 2123300 A JP2123300 A JP 2123300A JP 12330090 A JP12330090 A JP 12330090A JP 3012280 B2 JP3012280 B2 JP 3012280B2
Authority
JP
Japan
Prior art keywords
operational amplifier
trimming
input
hybrid integrated
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2123300A
Other languages
Japanese (ja)
Other versions
JPH0423352A (en
Inventor
政志 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2123300A priority Critical patent/JP3012280B2/en
Publication of JPH0423352A publication Critical patent/JPH0423352A/en
Application granted granted Critical
Publication of JP3012280B2 publication Critical patent/JP3012280B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、混成集積回路を周辺回路をも含めて動作
状態にして、該混成集積回路の回路機能調整を行う混成
集積回路の機能トリミング方法に関し、さらに詳細に
は、前記混成集積回路に設けられた積分回路の主作用を
司る演算増幅器のオフセット調整を、演算増幅器に付設
されたオフセット調整用抵抗をトリミングすることによ
り行い、さらに、該混成集積回路を機能トリミングする
混成集積回路の機能トリミング方法に関するものであ
る。
Description: TECHNICAL FIELD The present invention relates to a function trimming method for a hybrid integrated circuit for adjusting a circuit function of the hybrid integrated circuit by putting the hybrid integrated circuit into an operating state including peripheral circuits. More specifically, the offset adjustment of the operational amplifier that performs the main function of the integration circuit provided in the hybrid integrated circuit is performed by trimming an offset adjustment resistor provided in the operational amplifier, and The present invention relates to a function trimming method for a hybrid integrated circuit for trimming a function of an integrated circuit.

(従来の技術) 一般に、混成集積回路は、抵抗、コンデンサまたはコ
イル等の受動素子及びアナログICまたはディジタルIC等
の能動素子を組合せた機能モジュールであるため、該混
成集積回路の回路機能の調整を行う場合には、機能並び
に特性等を総合的に検査確認しながら行うことが要求さ
れる。
(Prior Art) Generally, a hybrid integrated circuit is a functional module in which passive elements such as a resistor, a capacitor or a coil, and active elements such as an analog IC or a digital IC are combined, so that the circuit function of the hybrid integrated circuit is adjusted. When performing, it is required to perform while checking and confirming the functions and characteristics comprehensively.

前記混成集積回路の機能調整は、該混成集積回路並び
に周辺回路をも含めて動作状態にして、各部信号を計測
しながら、抵抗値等をトリミングする機能トリミングに
より行われている。
The function adjustment of the hybrid integrated circuit is performed by function trimming, in which the hybrid integrated circuit and peripheral circuits are put into an operating state, and the resistance value and the like are trimmed while measuring the signals of each part.

前記混成集積回路に組込れるアナログICとして代表的
なものに差動増幅作用を有するオペアンプ(以下演算増
幅器という)があり、該演算増幅器は、出力側から入力
側へ帰還(フィードバック)が掛けられることにより、
多種の回路作用を奏するとともに、安定した特性を得て
いる。
A typical example of an analog IC incorporated in the hybrid integrated circuit is an operational amplifier (hereinafter, referred to as an operational amplifier) having a differential amplifying function, and the operational amplifier receives a feedback from an output side to an input side. By doing
It has various circuit effects and has stable characteristics.

該演算増幅器を使用した回路には、例えば映像機器の
垂直同期信号を取出すための積分回路が知られている。
As a circuit using the operational amplifier, for example, an integration circuit for extracting a vertical synchronization signal of a video device is known.

前記混成集積回路に組込れた演算増幅器により、入力
を積分動作して出力を得る積分回路を第2図を参照しな
がら説明する。
Referring to FIG. 2, an integrator circuit for obtaining an output by integrating an input with an operational amplifier incorporated in the hybrid integrated circuit will be described.

反転入力端子6と非反転入力端子7とを有する演算増
幅器5は、負バイアス端子8及び正バイアス端子9が、
各々負バイアス電圧−Vee及び正バイアス電圧+Vccに接
続されることにより、電力供給されている。
An operational amplifier 5 having an inverting input terminal 6 and a non-inverting input terminal 7 has a negative bias terminal 8 and a positive bias terminal 9.
Power is supplied by being connected to the negative bias voltage -Vee and the positive bias voltage + Vcc, respectively.

前記演算増幅器5の反転入力端子6は、入力抵抗R1を
介して、前記混成集積回路1に設けられた入力端子3に
接続され、また、非反転入力端子7は、オフセット補償
用抵抗R2を介して、混成集積回路1において基準電位を
なす共通電位端子11に接続されている。
An inverting input terminal 6 of the operational amplifier 5 is connected to an input terminal 3 provided in the hybrid integrated circuit 1 via an input resistor R1, and a non-inverting input terminal 7 is connected via an offset compensating resistor R2. In the hybrid integrated circuit 1, it is connected to a common potential terminal 11 serving as a reference potential.

さらに、前記演算増幅器5の出力側は、出力端子4に
接続されている。
Further, the output side of the operational amplifier 5 is connected to the output terminal 4.

出力端子4に接続されている演算増幅器5の出力側
は、該演算増幅器5とともに積分作用に供する帰還コン
デンサC1の一端に接続され、さらに、該帰還コンデンサ
C1の他端は、前記演算増幅器5の反転入力端子6に接続
されて、負帰還ループが形成されている。
The output side of the operational amplifier 5 connected to the output terminal 4 is connected to one end of a feedback capacitor C1 which is used for integration with the operational amplifier 5, and further connected to the feedback capacitor C1.
The other end of C1 is connected to the inverting input terminal 6 of the operational amplifier 5 to form a negative feedback loop.

該負帰還ループは、演算増幅器5が動作状態の際に、
該演算増幅器5の出力側より帰還コンデンサC1を介して
反転入力端子6に負帰還が掛けられるようになってい
る。
When the operational amplifier 5 is operating, the negative feedback loop
Negative feedback is applied to the inverting input terminal 6 from the output side of the operational amplifier 5 via the feedback capacitor C1.

前記帰還コンデンサC1には、低周波利得制御抵抗R4並
びに位相補償コンデンサC2よりなる直列回路が、並列に
接続されている。
To the feedback capacitor C1, a series circuit including a low-frequency gain control resistor R4 and a phase compensation capacitor C2 is connected in parallel.

また、演算増幅器5のオフセット調整用に設けられた
オフセット調整用端子10a,10bには、オフセット調整用
抵抗R3の両端が接続されている。
Both ends of an offset adjustment resistor R3 are connected to offset adjustment terminals 10a and 10b provided for offset adjustment of the operational amplifier 5.

該オフセット調整用抵抗R3は、摺動子を有する個別部
品であり、該摺動子は、前記正バイアス電位+Vccにバ
イアスされている正バイアス端子9に接続されている。
The offset adjusting resistor R3 is an individual component having a slider, and the slider is connected to a positive bias terminal 9 biased to the positive bias potential + Vcc.

上記のように、混成集積回路1に組込れた演算増幅器
5及び帰還コンデンサC1等よりなる積分回路2が構成さ
れている。
As described above, the integration circuit 2 including the operational amplifier 5 and the feedback capacitor C1 incorporated in the hybrid integrated circuit 1 is configured.

次に、前記積分回路2の回路動作を説明する。 Next, the circuit operation of the integration circuit 2 will be described.

入力電圧が、共通電位端子11を基準電位として、入力
端子3に入力されると、入力抵抗R1により決まる入力電
流が流れる。
When an input voltage is input to the input terminal 3 using the common potential terminal 11 as a reference potential, an input current determined by the input resistance R1 flows.

該入力電流は、演算増幅器5の反転入力端子6の入力
インピーダンスが非常に大きいことにより、帰還コンデ
ンサC1に流入して、該帰還コンデンサC1を充電する。
The input current flows into the feedback capacitor C1 and charges the feedback capacitor C1 because the input impedance of the inverting input terminal 6 of the operational amplifier 5 is very large.

該帰還コンデンサC1が、入力電流により充電されるこ
とにより、演算増幅器5の出力側に接続された出力端子
4には、前記入力電圧を積分した出力電圧が出力され
る。
As the feedback capacitor C1 is charged by the input current, an output voltage obtained by integrating the input voltage is output to the output terminal 4 connected to the output side of the operational amplifier 5.

この際、低周波利得制御抵抗R4は、周波数が低い領域
での閉ループ利得を制限するために、さらに、位相補償
コンデンサC2は、周波数の高い領域での自己発振を防止
するために設けられている。
At this time, the low-frequency gain control resistor R4 is provided to limit the closed-loop gain in the low frequency region, and the phase compensation capacitor C2 is provided to prevent self-oscillation in the high frequency region. .

上記の積分回路2における演算増幅器5では、該演算
増幅器5の構成要素であるトランジスタ及びFET等のア
ンバランスにより、オフセット電圧が発生する。
In the operational amplifier 5 in the integration circuit 2, an offset voltage is generated due to the imbalance of the transistors and FETs, which are constituent elements of the operational amplifier 5.

該オフセット電圧を調整するためには、例えば個別の
オフセット調整用抵抗R3(可変型抵抗であり、トリマ抵
抗ともいう)を、前記演算増幅器5に付設して、該オフ
セット電圧を調整している。
In order to adjust the offset voltage, for example, an individual offset adjusting resistor R3 (a variable resistor, also referred to as a trimmer resistor) is attached to the operational amplifier 5 to adjust the offset voltage.

また、前記混成集積回路1の機能トリミングにおい
て、オフセット調整を行う場合は、演算増幅器5の負帰
還ループに容量性の帰還コンデンサC1が介されているこ
とより、該演算増幅器5の入力端子3に、交流入力電圧
(直流値である脈流も含む)を入力して、出力端子4に
出力される交流出力電圧を計測しながらオフセット調整
用抵抗R3を調整して、該演算増幅器5のオフセット調整
を行っている。
In the case of performing the offset adjustment in the function trimming of the hybrid integrated circuit 1, the input terminal 3 of the operational amplifier 5 is connected to the negative feedback loop of the operational amplifier 5 because the capacitive feedback capacitor C1 is interposed in the negative feedback loop. , An AC input voltage (including a pulsating current that is a DC value) is input, and the offset adjustment resistor R3 is adjusted while measuring the AC output voltage output to the output terminal 4 to adjust the offset of the operational amplifier 5. It is carried out.

この際、オフセット調整用抵抗R3は、個別部品であ
り、該オフセット調整用抵抗R3に設けられた調整溝等に
ドライバを差込み、該調整溝を回転させることにより行
われている。
At this time, the offset adjustment resistor R3 is an individual component, and is performed by inserting a driver into an adjustment groove or the like provided in the offset adjustment resistor R3 and rotating the adjustment groove.

なお、オフセット調整用抵抗R3を、スクリーン印刷焼
成法により形成して、演算増幅器5に交流入力電圧を入
力して、レーザまたはアブレッシブトリミング装置を使
用してトリミングする場合もある。
In some cases, the offset adjusting resistor R3 is formed by a screen printing firing method, an AC input voltage is input to the operational amplifier 5, and trimming is performed using a laser or an abrasive trimming device.

(発明が解決しようとする課題) しかしながら、上記従来の混成集積回路の機能トリミ
ング方法によれば、演算増幅器及び帰還コンデンサ等よ
りなる積分回路において、演算増幅器のオフセット調整
を行う際に、該演算増幅器の帰還ループに帰還コンデン
サが介されて、該帰還ループが交流結合されているため
に、該演算増幅器の反転入力端子と非反転入力端子とに
交流入力電圧を入力しなければならず、機能トリミング
に応じて交流信号源等を必要とするという問題点があっ
た。
However, according to the conventional function trimming method for a hybrid integrated circuit, in an integrating circuit including an operational amplifier and a feedback capacitor, when the offset adjustment of the operational amplifier is performed, Since the feedback loop is AC-coupled to the feedback loop via the feedback capacitor, the AC input voltage must be input to the inverting input terminal and the non-inverting input terminal of the operational amplifier, and the function trimming is performed. There is a problem that an AC signal source or the like is required depending on the situation.

また、前記演算増幅器のオフセット調整が、該演算増
幅器のオフセット調整用端子に接続された個別のオフセ
ット調整用抵抗をドライバ等により回転調整することに
より行われているため、調整に手間が掛かるとともに、
工程が煩雑であり、しかも調整作業者による個人誤差も
発生するという問題点があった。
Further, since the offset adjustment of the operational amplifier is performed by rotating and adjusting the individual offset adjustment resistors connected to the offset adjustment terminals of the operational amplifier with a driver or the like, the adjustment takes time and effort.
There is a problem that the process is complicated and individual errors are caused by the adjustment operator.

さらに、前記演算増幅器のオフセット調整用抵抗を、
スクリーン印刷焼成法により形成して、トリミング装置
によりトリミングする場合、計測する出力電圧が交流値
を有しているため、トリミング装置が必要とする交流出
力電圧の読込時間が、直流出力電圧に比較して長くなる
ことより、専用の計測器が必要になるという問題点があ
った。
Further, the offset adjusting resistor of the operational amplifier is
When formed by screen printing and then trimmed by a trimming device, the output voltage to be measured has an AC value, so the read time of the AC output voltage required by the trimming device is shorter than the DC output voltage. However, there is a problem that a dedicated measuring instrument is required.

本発明は、上記事情に鑑みてなされたものであり、混
成集積回路に設けられた演算増幅器のオフセット調整
を、個別のオフセット調整用抵抗を設ける必要なく、し
かもスクリーン印刷焼成法により形成された厚膜抵抗を
トリミングすることにより行うことができる混成集積回
路の機能トリミング方法を提供するものである。
The present invention has been made in view of the above circumstances, and does not require the provision of an individual offset adjustment resistor for adjusting the offset of an operational amplifier provided in a hybrid integrated circuit, and furthermore, has a thickness formed by a screen printing firing method. It is an object of the present invention to provide a function trimming method for a hybrid integrated circuit that can be performed by trimming a film resistor.

(課題を解決するための手段) 上記目的を達成するために、この発明は、演算増幅器
の入力側と出力側とに容量素子を介して、該出力側から
入力側に帰還が掛けられることにより、入力電圧の積分
動作が出力電圧となる積分回路を有する混成集積回路の
機能トリミング方法において、前記演算増幅器の入力側
及び出力側にプロービング部を設け、該プロービング部
に当接するプローブ間に機能トリミング用抵抗を、前記
容量素子と並列になるように介するとともに、該演算増
幅器の入力電圧及び出力電圧を検知しながら、演算増幅
器に接続されたオフセット調整用抵抗をトリミングする
ことにより、前記混成集積回路の機能トリミングを行う
ものである。
(Means for Solving the Problems) In order to achieve the above object, the present invention provides a method in which feedback is applied from an output side to an input side of an operational amplifier via a capacitive element between the input side and the output side. A function trimming method for a hybrid integrated circuit having an integration circuit in which an integration operation of an input voltage becomes an output voltage, wherein a probing portion is provided on an input side and an output side of the operational amplifier, and the function trimming is performed between probes contacting the probing portion A resistor for trimming the offset adjustment resistor connected to the operational amplifier while detecting the input voltage and output voltage of the operational amplifier while passing the resistor in parallel with the capacitive element. Function trimming.

(作用) 本発明においては、混成集積回路に設けられた演算増
幅器の、出力側から入力側に帰還コンデンサを介した帰
還ループにより帰還が掛けられることにより構成された
積分回路において、該演算増幅器の入力側と出力側とに
プロービング端子を各々設けて、該プロービング端子に
トリミング装置のプローブを当接させることにより、該
プローブ間に設けられた機能トリミング用抵抗が、前記
帰還コンデンサと並列に帰還ループに接続されて、該帰
還ループを容量性の交流結合から、抵抗を介した直流結
合にすることができる。
(Function) In the present invention, in an integration circuit configured by applying a feedback from an output side to an input side of an operational amplifier provided in a hybrid integrated circuit by a feedback loop via a feedback capacitor, Probing terminals are provided on the input side and the output side, respectively, and a probe of a trimming device is brought into contact with the probing terminals, so that a function trimming resistor provided between the probes forms a feedback loop in parallel with the feedback capacitor. And the feedback loop can be changed from a capacitive AC coupling to a DC coupling via a resistor.

従って、積分回路の演算増幅器のオフセット調整を行
う際に、該演算増幅器に交流入力電圧に代わって直流入
力電圧を入力することができ、トリミング装置による出
力電圧の計測を容易にすることができる。
Therefore, when the offset of the operational amplifier of the integrating circuit is adjusted, the DC input voltage can be input to the operational amplifier instead of the AC input voltage, and the output voltage can be easily measured by the trimming device.

しかるに、演算増幅器のオフセット調整用抵抗を、厚
膜スクリーン印刷焼成法により形成して、レーザまた
は、アブラッシブトリミング装置を使用してトリミング
することにより、該演算増幅器のオフセット調整を行う
ことができる。
However, offset adjustment of the operational amplifier can be performed by forming the offset adjusting resistor of the operational amplifier by a thick film screen printing firing method and trimming the laser or an abrasive trimming device. .

(実施例) 本発明の実施例を、図面に基いて詳細に説明する。(Example) An example of the present invention will be described in detail with reference to the drawings.

第1図は本発明に係わる混成集積回路の機能トリミン
グ方法の実施例を示す回路図が示されている。
FIG. 1 is a circuit diagram showing an embodiment of a function trimming method for a hybrid integrated circuit according to the present invention.

反転入力端子26と非反転入力端子27とを有する演算増
幅器25は、負バイアス端子28及び正バイアス端子29が、
各々負バイアス電圧−Vee及び正バイアス電圧+Vccに接
続されることにより、電力供給されている。
An operational amplifier 25 having an inverting input terminal 26 and a non-inverting input terminal 27 has a negative bias terminal 28 and a positive bias terminal 29,
Power is supplied by being connected to the negative bias voltage -Vee and the positive bias voltage + Vcc, respectively.

前記演算増幅器25の反転入力端子26は、入力抵抗R1を
介して、前記混成集積回路21に設けられた入力端子23に
接続され、また非反転入力端子27は、オフセット補償用
抵抗R2を介して、混成集積回路21において基準電位をな
す共通電位端子31に接続され、さらに、演算増幅器25の
出力は、出力端子24に接続されている。
An inverting input terminal 26 of the operational amplifier 25 is connected to an input terminal 23 provided in the hybrid integrated circuit 21 via an input resistor R1, and a non-inverting input terminal 27 is connected via an offset compensating resistor R2. The output of the operational amplifier 25 is connected to an output terminal 24, which is connected to a common potential terminal 31 serving as a reference potential in the hybrid integrated circuit 21.

演算増幅器5の出力側は、該演算増幅器5とともに積
分作用に供する帰還コンデンサC1の一端に接続され、さ
らに、該帰還コンデンサC1の他端は、前記演算増幅器5
の反転入力端子6に接続されて、負帰還ループが形成さ
れている。
The output side of the operational amplifier 5 is connected to one end of a feedback capacitor C1 that provides an integrating action together with the operational amplifier 5, and the other end of the feedback capacitor C1 is connected to the operational amplifier 5.
, A negative feedback loop is formed.

該負帰還ループは、演算増幅器25が動作状態の際に、
該演算増幅器25の出力側より帰還コンデンサC1を介して
反転入力端子26に負帰還が掛けられるようになってい
る。
The negative feedback loop, when the operational amplifier 25 is in operation,
Negative feedback is applied to the inverting input terminal 26 from the output side of the operational amplifier 25 via the feedback capacitor C1.

前記帰還コンデンサC1には、低周波利得制御抵抗R4並
びに位相補償コンデンサC2よりなる直列回路が、並列に
接続されている。
To the feedback capacitor C1, a series circuit including a low-frequency gain control resistor R4 and a phase compensation capacitor C2 is connected in parallel.

また、演算増幅器25のオフセット調整用に設けられた
オフセット調整端子30a,30bには、それぞれオフセット
調整用抵抗R5,R6の一端が接続され、該オフセット調整
用抵抗R5,R6の他端は、各々共通に接続されている。
Further, one ends of offset adjustment resistors R5 and R6 are connected to offset adjustment terminals 30a and 30b provided for offset adjustment of the operational amplifier 25, respectively, and the other ends of the offset adjustment resistors R5 and R6 are Connected in common.

オフセット調整用抵抗R5,R6の共通に接続された接続
点は、前記正バイアス端子29に接続されて、正バイアス
電圧+Vccにバイアスされている。
The commonly connected node of the offset adjusting resistors R5 and R6 is connected to the positive bias terminal 29 and is biased to a positive bias voltage + Vcc.

なお、前記オフセット調整用抵抗R5,R6は、厚膜スク
リーン印刷焼成法等により形成された厚膜抵抗である。
The offset adjusting resistors R5 and R6 are thick-film resistors formed by a thick-film screen printing baking method or the like.

上記のように混成集積回路21に組込れた演算増幅器25
及び帰還コンデンサC1等よりなる積分回路22が構成され
ている。
The operational amplifier 25 incorporated in the hybrid integrated circuit 21 as described above
And an integration circuit 22 including a feedback capacitor C1 and the like.

次に、前記積分回路22の回路動作を説明する。 Next, the circuit operation of the integration circuit 22 will be described.

入力電圧が、共通電位端子31を基準電位として、入力
端子23に入力されると、入力抵抗R1により決まる入力電
流が流れる。
When an input voltage is input to the input terminal 23 using the common potential terminal 31 as a reference potential, an input current determined by the input resistance R1 flows.

該入力電流は、演算増幅器25の反転入力端子26の入力
インピーダンスが非常に大きいことにより、帰還コンデ
ンサC1に流入して、該帰還コンデンサC1を充電する。
The input current flows into the feedback capacitor C1 and charges the feedback capacitor C1 because the input impedance of the inverting input terminal 26 of the operational amplifier 25 is very large.

該帰還コンデンサC1が、入力電流により充電されるこ
とにより、演算増幅器25の出力側に接続された出力端子
24には、前記入力電圧を積分した出力電圧が出力され
る。
The output terminal connected to the output side of the operational amplifier 25 by charging the feedback capacitor C1 with the input current.
An output voltage obtained by integrating the input voltage is output to 24.

この際、低周波利得制御抵抗R4は、周波数が低い領域
での閉ループ利得を制限するために、さらに、位相補償
コンデンサC2は、周波数の高い領域での自己発振を防止
するために設けられている。
At this time, the low-frequency gain control resistor R4 is provided to limit the closed-loop gain in the low frequency region, and the phase compensation capacitor C2 is provided to prevent self-oscillation in the high frequency region. .

上記の積分回路22における演算増幅器25では、該演算
増幅器25の構成要素であるトランジスタ及びFET等のア
ンバランスにより、オフセット電圧が、出力側に発生し
て、該演算増幅器25及び帰還コンデンサC1等による積分
機能に支障をきたすことがあるため、該オフセット電圧
を調整する必要がある。
In the operational amplifier 25 in the integration circuit 22, an offset voltage is generated on the output side due to imbalance of the transistors and FETs, which are constituent elements of the operational amplifier 25, and the offset voltage is generated by the operational amplifier 25, the feedback capacitor C1, and the like. The offset voltage needs to be adjusted because the integration function may be affected.

演算増幅器25のオフセット電圧調整は、該演算増幅器
25のオフセット調整端子30a,30bに設けられたオフセッ
ト調整用抵抗R5,R6をトリミングすることにより行うこ
とができる。
The offset voltage adjustment of the operational amplifier 25
This can be performed by trimming the offset adjustment resistors R5 and R6 provided in the 25 offset adjustment terminals 30a and 30b.

従って、該演算増幅器25の入力側並びに出力側に設け
られた前記プロービング端子32a,32bに、図示しないレ
ーザ光の照射部を有するレーザトリミング装置34に設け
られたプローブ33a,33bを、各々当接させ、入力電圧並
びに出力電圧を計測しながら、前記オフセット調整用抵
抗R5,R6をレーザトリミングする。
Therefore, the probing terminals 32a and 32b provided on the input side and the output side of the operational amplifier 25 are respectively brought into contact with probes 33a and 33b provided in a laser trimming device 34 having a laser beam irradiation unit (not shown). Then, the offset adjusting resistors R5 and R6 are laser trimmed while measuring the input voltage and the output voltage.

この際、レーザトリミング装置34のプローブ33a,33b
の間には、機能トリミング用抵抗R7が設けられているた
め、演算増幅器25の出力側から反転入力端子26に、帰還
コンデンサC1を介して負帰還が掛けられた交流結合が、
該帰還コンデンサC1に並列に機能トリミング用抵抗R7が
接続されることにより、帰還ループが直流結合になる。
At this time, the probes 33a and 33b of the laser trimming device 34
In between, a resistor R7 for function trimming is provided, so that an AC coupling in which negative feedback is applied from the output side of the operational amplifier 25 to the inverting input terminal 26 via the feedback capacitor C1,
By connecting the function trimming resistor R7 in parallel with the feedback capacitor C1, the feedback loop becomes a DC coupling.

しかるに、積分回路22に設けられた共通電位端子31を
基準として、演算増幅器25の入力端子23に直流入力電圧
を入力し、該演算増幅器25の出力端子24に出力される直
流出力電圧を、前記レーザトリミング装置34により計測
するとともに、オフセット調整用抵抗R5,R6をレーザト
リミングすることにより、演算増幅器25のオフセット調
整を行うことができる。
However, with reference to the common potential terminal 31 provided in the integration circuit 22, a DC input voltage is input to the input terminal 23 of the operational amplifier 25, and the DC output voltage output to the output terminal 24 of the operational amplifier 25 is The offset adjustment of the operational amplifier 25 can be performed by performing the laser trimming of the offset adjustment resistors R5 and R6 while performing the measurement by the laser trimming device.

上記のように本実施例によれば、積分回路22の主作用
を司る演算増幅器25のオフセット調整が、該演算増幅器
25の入力端子23に直流入力電圧を入力し、該演算増幅器
25の出力端子24に出力された直流出力電圧とを計測しな
がら、該演算増幅器25に設けられたオフセット調整用抵
抗R5,R6をレーザトリミングして、該演算増幅器25のオ
フセット調整を行っているため、交流電源を必要とする
ことがなくなるとともに、交流信号を計測するという困
難な計測手段が不要となる。
As described above, according to the present embodiment, the offset adjustment of the operational amplifier 25 which performs the main operation of the integration circuit 22 is performed by the operational amplifier.
A DC input voltage is input to input terminal 23 of 25, and the operational amplifier
The offset adjustment resistors R5 and R6 provided in the operational amplifier 25 are laser-trimmed while measuring the DC output voltage output to the output terminal 24 of the 25 to adjust the offset of the operational amplifier 25. This eliminates the need for an AC power supply and eliminates the need for a difficult measuring means for measuring an AC signal.

また、演算増幅器25のオフセット調整端子30a,30bに
設けられたオフセット調整用抵抗R5,R6が、厚膜抵抗で
形成されていることにより、該オフセット調整用抵抗R
5,R6を、混成集積回路21における他の厚膜抵抗とともに
機能トリミングすることができるため、個別の可変抵抗
部品等が不要になり、該可変抵抗の煩雑な調整を削除で
きる。
Further, since the offset adjustment resistors R5 and R6 provided at the offset adjustment terminals 30a and 30b of the operational amplifier 25 are formed of thick film resistors, the offset adjustment resistors R5 and R6 are formed.
Since R5 and R6 can be functionally trimmed together with other thick film resistors in the hybrid integrated circuit 21, individual variable resistance components and the like are not required, and complicated adjustment of the variable resistance can be eliminated.

なお、オフセット調整用抵抗R5,R6をトリミングする
のにレーザトリミング装置34を使用するに限ることはな
く、ガラス微粒子等を噴射して、該オフセット調整用抵
抗R5,R6の抵抗値をトリミングするアブレッシブトリミ
ング装置を使用してもよい。
It is to be noted that the laser trimming device 34 is not limited to use for trimming the offset adjustment resistors R5 and R6, but is an abrasive that injects glass particles or the like and trims the resistance values of the offset adjustment resistors R5 and R6. A trimming device may be used.

(発明の効果) 本発明に係わる混成集積回路の機能トリミング方法
は、上記のように構成されているため、以下に記載する
ような効果を有する。
(Effect of the Invention) The function trimming method for a hybrid integrated circuit according to the present invention has the following effects because it is configured as described above.

(A)演算増幅器のオフセット調整を、該演算増幅器の
入力側と出力側の各々にプロービング端子を設けるとと
もに、該プロービング端子にプローブの間に機能トリミ
ング用抵抗が設けられたトリミング装置のプローブを当
接させ、該演算増幅器の出力側から入力側への帰還ルー
プを直流結合にし、該演算増幅器に付設された厚膜より
なるオフセット調整用抵抗を機能トリミングして、該演
算増幅器のオフセット調整を行っているため、オフセッ
ト調整に際して交流入力電圧を入力する必要がなくな
り、交流信号源が不要になるという優れた効果を有す
る。
(A) Offset adjustment of an operational amplifier is performed by providing a probing terminal on each of the input side and the output side of the operational amplifier, and applying a probe of a trimming device having a functional trimming resistor between the probe to the probing terminal. The operational amplifier is offset by adjusting the feedback loop from the output side to the input side of the operational amplifier into a DC coupling, and trimming the offset adjusting resistor made of a thick film attached to the operational amplifier. Therefore, there is no need to input an AC input voltage for offset adjustment, and there is an excellent effect that an AC signal source becomes unnecessary.

(B)また、前記演算増幅器のオフセット調整に供する
オフセット調整用抵抗が、厚膜スクリーン印刷焼成法等
により形成されているため、個別のオフセット調整用抵
抗が不要になり、部品コストを低減できるとともに、混
成集積回路に設けられた他の厚膜抵抗の機能トリミング
工程とともにオフセット調整が行えるため、機能トリミ
ング工程の能率が向上でき、さらに調整作業者による個
人誤差が発生することを防止できるという優れた効果を
有する。
(B) In addition, since the offset adjustment resistor used for offset adjustment of the operational amplifier is formed by a thick film screen printing baking method or the like, an individual offset adjustment resistor is not required, and component costs can be reduced. Since the offset adjustment can be performed together with the function trimming process of other thick film resistors provided in the hybrid integrated circuit, the efficiency of the function trimming process can be improved, and furthermore, it is possible to prevent the occurrence of personal errors by the adjustment operator. Has an effect.

(C)さらに、該演算増幅器のオフセット調整用抵抗を
機能トリミングするのに、交流入力電圧を必要とせず直
流入力電圧により行えるため、該直流入力電圧をトリミ
ング装置により計測する読込時間が短縮されるととも
に、専用の計測器等が不要になるという優れた効果を有
する。
(C) Furthermore, the function for trimming the offset adjusting resistor of the operational amplifier can be performed by the DC input voltage without the need for the AC input voltage, so that the reading time for measuring the DC input voltage by the trimming device is reduced. In addition, there is an excellent effect that a dedicated measuring instrument or the like becomes unnecessary.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に係わる混成集積回路の機能トリミング
方法の実施例を示す回路図、 第2図は従来の混成集積回路の機能トリミング方法を示
す回路図である。 21……混成集積回路、 22……積分回路、 25……演算増幅器、 26……反転入力端子、 27……非反転入力端子、 30a,30b……オフセット調整端子、 32a,32b……プロービング端子、 33a,33b……プローブ、 R5,R6……オフセット調整用抵抗、 R7……機能トリミング用抵抗、 C1……帰還コンデンサ。
FIG. 1 is a circuit diagram showing an embodiment of a function trimming method for a hybrid integrated circuit according to the present invention, and FIG. 2 is a circuit diagram showing a conventional function trimming method for a hybrid integrated circuit. 21: hybrid integrated circuit, 22: integrating circuit, 25: operational amplifier, 26: inverting input terminal, 27: non-inverting input terminal, 30a, 30b: offset adjustment terminal, 32a, 32b: probing terminal , 33a, 33b… Probe, R5, R6… Offset adjustment resistance, R7… Function trimming resistance, C1… Feedback capacitor.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】演算増幅器の入力側と出力側とに容量素子
を介して、該出力側から入力側に帰還が掛けられること
により、入力電圧の積分動作が出力電圧となる積分回路
を有する混成集積回路の機能トリミング方法において、
前記演算増幅器の入力側及び出力側にプロービング部を
設け、該プロービング部に当接するプローブ間に機能ト
リミング用抵抗を、前記容量素子と並列になるように介
するとともに、該演算増幅器の入力電圧及び出力電圧を
検知しながら、演算増幅器に接続されたオフセット調整
用抵抗をトリミングすることにより、前記混成集積回路
の機能トリミングを行うことを特徴とする混成集積回路
の機能トリミング方法。
A hybrid circuit having an integrating circuit in which an input voltage is fed back to an input side via a capacitive element between an input side and an output side of an operational amplifier so that an integration operation of an input voltage becomes an output voltage. In a method for trimming a function of an integrated circuit,
Probing sections are provided on the input side and output side of the operational amplifier, and a function trimming resistor is interposed between the probes contacting the probing section so as to be in parallel with the capacitive element. A function trimming method for a hybrid integrated circuit, comprising trimming a function of the hybrid integrated circuit by trimming an offset adjusting resistor connected to an operational amplifier while detecting a voltage.
JP2123300A 1990-05-14 1990-05-14 Function trimming method for hybrid integrated circuits Expired - Lifetime JP3012280B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2123300A JP3012280B2 (en) 1990-05-14 1990-05-14 Function trimming method for hybrid integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2123300A JP3012280B2 (en) 1990-05-14 1990-05-14 Function trimming method for hybrid integrated circuits

Publications (2)

Publication Number Publication Date
JPH0423352A JPH0423352A (en) 1992-01-27
JP3012280B2 true JP3012280B2 (en) 2000-02-21

Family

ID=14857129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2123300A Expired - Lifetime JP3012280B2 (en) 1990-05-14 1990-05-14 Function trimming method for hybrid integrated circuits

Country Status (1)

Country Link
JP (1) JP3012280B2 (en)

Also Published As

Publication number Publication date
JPH0423352A (en) 1992-01-27

Similar Documents

Publication Publication Date Title
US6172505B1 (en) Electronic battery tester
EP0215270B1 (en) Method and apparatus for reading recorded data by a magnetoresistive head
JPS6057106B2 (en) autozero integrator
US11894810B2 (en) Low noise amplifier circuit for a thermal varying resistance
EP0492431A1 (en) A circuit for processing signals supplied by a zirconium-type oxygen sensor
US4885528A (en) Apparatus which uses a simulated inductor in the measurement of an electrical parameter of a device under test
EP0526423B1 (en) An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance
JP2884445B2 (en) High frequency continuous time filter circuit and method for determining its accuracy
JP3012280B2 (en) Function trimming method for hybrid integrated circuits
JP3012281B2 (en) Function trimming method for hybrid integrated circuits
JPH10281897A (en) Semiconductor pressure detector
US4694248A (en) Magnetic field sensor compensated for offset error
US6154333A (en) Amplification circuit
US3476103A (en) Electrical amplifier with compensating circuit for measuring purposes,particularly for electrocardiographs
JP2001308652A (en) Amplifier circuit for charged type sensor
JPH0918745A (en) Video signal clamping circuit
KR0127491B1 (en) Head amplifier
JP3442092B2 (en) Integrated circuit
JP3151986B2 (en) Magnetic sensor device
JPS58602B2 (en) Automatic zero compensation device
EP0459071B1 (en) Offset and slew-rate equalization and control for a pair of voltage-to-current transducers using the same reference voltage
JP3157907B2 (en) Acceleration detector
JPS6123815Y2 (en)
JPS634400B2 (en)
JPS6119533Y2 (en)