JP3004838B2 - Display device - Google Patents

Display device

Info

Publication number
JP3004838B2
JP3004838B2 JP5158042A JP15804293A JP3004838B2 JP 3004838 B2 JP3004838 B2 JP 3004838B2 JP 5158042 A JP5158042 A JP 5158042A JP 15804293 A JP15804293 A JP 15804293A JP 3004838 B2 JP3004838 B2 JP 3004838B2
Authority
JP
Japan
Prior art keywords
scanning
display device
display
liquid crystal
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5158042A
Other languages
Japanese (ja)
Other versions
JPH0659243A (en
Inventor
一典 片倉
伸二郎 岡田
豊 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5158042A priority Critical patent/JP3004838B2/en
Publication of JPH0659243A publication Critical patent/JPH0659243A/en
Application granted granted Critical
Publication of JP3004838B2 publication Critical patent/JP3004838B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、テレビ受像器、コンピ
ュータの端末器、ビデオカメラのビューファインダー等
の画像情報処理装置に用いられる表示装置に関し、特に
走査線と情報信号線とを有する平面型表示装置に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device used for an image information processing apparatus such as a television receiver, a computer terminal, and a video camera viewfinder, and more particularly, to a flat panel display having scanning lines and information signal lines. The present invention relates to a display device.

【0002】[0002]

【従来の技術】平面型表示装置としては、電子放出素子
を各画素に用いるもの、液晶セルを各画素に用いるもの
等がある。
2. Description of the Related Art As flat display devices, there are a device using an electron-emitting device for each pixel and a device using a liquid crystal cell for each pixel.

【0003】とりわけ液晶を用いた液晶表示装置は広く
一般に普及し注目されている。以下、理解し易いように
液晶セルを画素とする表示装置を例に挙げて説明する。
In particular, a liquid crystal display device using a liquid crystal has been widely spread and attracted attention. Hereinafter, a display device having a liquid crystal cell as a pixel will be described as an example for easy understanding.

【0004】従来より、よく知られている表示装置は、
マトリクス電極を構成する走査線(走査電極群)と情報
信号線(信号電極群)との間に液晶化合物を充填し、多
数の画素を形成して画像情報の表示を行うものである。
この表示装置の駆動法としては、走査電極群に順次周期
的にアドレス信号を選択印加し、信号電極群には所定の
情報信号をアドレス信号と同期させて並列的に選択印加
する時分割駆動が採用されている。
Conventionally, well-known display devices include:
A liquid crystal compound is filled between a scanning line (scanning electrode group) and an information signal line (signal electrode group) constituting a matrix electrode, and a large number of pixels are formed to display image information.
As a driving method of this display device, time division driving in which an address signal is sequentially and selectively applied to a scanning electrode group and a predetermined information signal is selectively applied to a signal electrode group in parallel in synchronization with the address signal is employed. Has been adopted.

【0005】この駆動法には、走査信号により走査電極
群の端の電極から順に選択していくノンインターレス走
査方式、1本おきに飛び越して選択していく2インター
レス走査方式、さらにはヨーロッパ特許公開明細書第3
16774号で三原らにより提案されている2本おき以
上で飛越し選択するNインターレス走査方式(N=3,
4,5・・・ の整数)等がある。中でも、一走査電極の選
択時間を長くとる必要がある表示装置においては、低フ
ィールド周波数の走査駆動に原因するフリッカーを抑え
るため並びに走査システムの便利さから2n (n=1,
2,3,・・・ の整数)ごとに選択する2n インターレス
走査方式が多用されている。
[0005] This driving method includes a non-interlaced scanning method in which a scanning signal is sequentially selected from the end electrodes of a scanning electrode group, a two-interlaced scanning method in which every other electrode is skipped, and a European method. Patent specification 3
No. 16774, proposed by Mihara et al. In an N-interlace scanning method in which interlacing is selected every two or more lines (N = 3,
4,5 ...). Above all, in a display device in which it is necessary to increase the selection time of one scan electrode, 2 n (n = 1, 2) in order to suppress flicker caused by scan drive at a low field frequency and from the convenience of a scan system.
2,3, 2 n interlaced scanning scheme of selecting every integer) of ... is widely used.

【0006】[0006]

【発明が解決しようとする課題】[Problems to be solved by the invention]

【0007】表示装置では一般に、グラフィック・シス
テムの都合上、2n (n=1,2,3,・・・ の整数)ご
との繰返し画像が多用されている。その場合、前記2n
インターレスで走査駆動すると、白信号が周期的に繰り
返され、フリッカが発生する場合がある。
In general, a display apparatus frequently uses a repetitive image every 2 n (n = 1, 2, 3,...) For convenience of a graphic system. In that case, 2 n
If scanning is performed interlacedly, white signals may be periodically repeated, and flicker may occur.

【0008】また、フリッカを抑えるためインターレス
の度合いを大きくしてフィールド周波数を上げると、移
動画像(動画)の視認性が低下する場合がある。
If the field frequency is increased by increasing the degree of interlace to suppress flicker, the visibility of a moving image (moving image) may be reduced.

【0009】フリッカの発生を抑制し、移動画像の視認
性を改善すべく、所定数の走査電極をとばして(スキッ
プして)順次選択する方法を用いた表示装置は、発明者
片倉(カタクラ)らに付与された「表示装置(DISP
LAY APPARATUS)」というタイトルの米国
特許第5,172,105号の明細書に詳しく記載され
ている。
A display device using a method of skipping (skipping) a predetermined number of scanning electrodes and sequentially selecting the scanning electrodes in order to suppress the occurrence of flicker and improve the visibility of a moving image is disclosed by the inventor Katakura. "Display device (DISP)
No. 5,172,105, entitled "LAY APPARATUS".

【0010】一方、複雑な画像を良好に表示したり、温
度特性による画像の劣化を妨げる為には、走査電極をス
キップせずに順次一本一本走査する方法を採用しなけれ
ばならない場合がある。
On the other hand, in order to display a complicated image satisfactorily and prevent deterioration of the image due to temperature characteristics, it is sometimes necessary to adopt a method of scanning one by one without skipping the scanning electrodes. is there.

【0011】このような方法には上述した米国特許に開
示の方法をそのまま適用することが難しい。
It is difficult to directly apply the method disclosed in the above-mentioned US Patent to such a method.

【0012】[0012]

【課題を解決するための手段および作用】本発明の目的
は、上述した課題に鑑みなされたものであり、フリッカ
の発生を抑え、移動画像の視認性を向上させ、しかも隣
接する走査線を順次走査する方法に適用できる、汎用性
に豊む表示方法を採用した表示装置を提供することにあ
る。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above-described problems, and suppresses the occurrence of flicker, improves the visibility of a moving image, and sequentially scans adjacent scanning lines. It is an object of the present invention to provide a display device which employs a versatile display method applicable to a scanning method.

【0013】上記目的を達成するため、本発明の表示装
置は、走査線群と該走査線群と交差する情報信号線群と
を有するマトリクスと、該マトリクスの交点に設けられ
た画素と、前記マトリクスに前記画素に表示を行なわし
める為の駆動信号を供給する為の手段と、を具備し、前
記走査線群は、隣接する複数の走査線からなる少なくと
も4つ以上のブロックで構成されており、前記手段は、
1フレーム内の1垂直走査中に隣接する2つのブロック
が続けて選択されないように前記4つ以上のブロックを
順次選択するとともに、選択されたブロック内では隣接
する複数の走査線を順次走査する、走査手段を備えてい
る。この構成においては、従来のように一垂直走査中の
初めから終わりまで一定数の走査線を飛び越しながら選
択信号を印加してゆくのではなく、一垂直走査中に少な
くとも1ブロック以上の間隔をおいてブロックが走査さ
れる、いわばブロック・インターレス走査が行われるた
め、白と黒とが情報電極の方向に繰り返されるいわゆる
繰返しの画像を表示する場合でも、1つのブロック内に
おいて走査線の線順次走査が終了するまでは、黒の情報
信号と白の情報信号とが入れ換わる。したがって、その
黒と白の情報信号が入れ換わる周波数の低下が抑制さ
れ、フリッカの発生が防止される。しかも、各ブロック
内ではノンインターレス走査されるため、動画の視認性
も維持される。
To achieve the above object, a display device of the present invention comprises a matrix having a scanning line group and an information signal line group intersecting the scanning line group, a pixel provided at an intersection of the matrix, Means for supplying a drive signal for causing the pixels to perform display on the matrix, wherein the scanning line group is composed of at least four or more blocks composed of a plurality of adjacent scanning lines. , Said means,
The four or more blocks are sequentially selected so that two adjacent blocks are not successively selected during one vertical scan in one frame, and a plurality of adjacent scan lines are sequentially scanned in the selected block. Scanning means is provided. In this configuration, instead of applying a selection signal while skipping a fixed number of scanning lines from the beginning to the end during one vertical scan as in the conventional case, an interval of at least one block or more is provided during one vertical scan. Since the blocks are scanned, that is, block interlace scanning is performed, even when a so-called repetitive image in which white and black are repeated in the direction of the information electrodes is displayed, the scanning lines are line-sequential within one block. Until the scanning is completed, the black information signal and the white information signal are switched. Therefore, a decrease in the frequency at which the black and white information signals are exchanged is suppressed, and the occurrence of flicker is prevented. In addition, since non-interlace scanning is performed in each block, the visibility of a moving image is maintained.

【0014】また、本発明の表示方法は、走査線群と該
走査線群と交差する情報信号線群とを有するマトリクス
と、該マトリクスの交点に設けられた画素と、前記マト
リクスに前記画素に表示を行なわしめる為の駆動信号を
供給する為の手段と、を具備する表示装置を用いて表示
を行う表示方法において、前記走査線群を、隣接する複
数の走査線からなる少なくとも4つ以上のブロックで構
成し、1フレーム内の1垂直走査中に隣接する2つのブ
ロックが続けて選択されないように前記4つ以上のブロ
ックを順次選択するとともに、選択されたブロック内で
は隣接する複数の走査線を順次走査することにより、表
示を行う。
The display method according to the present invention further comprises a matrix having a scanning line group and an information signal line group intersecting the scanning line group; a pixel provided at an intersection of the matrix; And a means for supplying a drive signal for performing display. In a display method for performing display using a display device, the scan line group includes at least four or more adjacent scan lines. The four or more blocks are sequentially selected so that two adjacent blocks are not continuously selected during one vertical scan in one frame, and a plurality of adjacent scan lines are selected in the selected block. Are sequentially scanned to perform display.

【0015】以下、図1を用いて上述した本発明の基本
的な構成について説明する。
Hereinafter, the basic configuration of the present invention will be described with reference to FIG.

【0016】図1は表示装置を説明する為の回路構成図
であり、この図では一例として1ブロック(BK1、B
K2・・・BK4)あたり4本の隣接する走査線を有す
る計16本の走査線(C 11・・・C 14、C 21・・
・C 24、C31・・・C34、C 41・・・C 44)
からなる表示部DPUを示す。
FIG. 1 is a circuit diagram illustrating a display device.
In this figure, as an example, one block (BK1, B
K2 ... BK4) have four adjacent scanning lines
16 scanning lines (C 11 ... C 14, C 21 ...
・ C 24, C31 ... C34, C 41 ... C 44)
Of the display unit DPU.

【0017】CELijは単位画素であり、対応する走
査線に走査信号印加手段としての走査信号印加回路10
2から供給された信号と、対応する情報信号線(Sl・
・・Sm)に情報信号印加手段としての情報信号印加回
路103から供給された信号との2つの信号が(画素
に)印加されてある表示情報(光学情報)を提供する。
CELij is a unit pixel, and a scanning signal applying circuit 10 as scanning signal applying means is applied to a corresponding scanning line.
2 and a corresponding information signal line (Sl.
.. Sm) to provide display information (optical information) to which two signals (to a pixel) and a signal supplied from the information signal applying circuit 103 as information signal applying means are applied.

【0018】このような構成の表示装置においては図2
のタイミングチャートに示されるように、まず、ブロッ
クBK1が選択されて走査線がC11からC14まで順
次走査される。次にブロックBK2ではなく、ブロック
BK3を選択し走査線C31からC34までを順次走査
する。その後、ブロックBK2を選択し走査線C21か
らC24までを順次走査した後、ブロックBK4を選択
して走査線C41からC44までを走査する。即ち、ブ
ロック間を規則的或は不規則にインターレス走査し、ブ
ロック内をノンインターレス走査する。
In the display device having such a configuration, FIG.
As shown in the timing chart, the block BK1 is selected, and the scanning lines are sequentially scanned from C11 to C14. Next, not the block BK2 but the block BK3 is selected, and the scanning lines C31 to C34 are sequentially scanned. Then, after selecting the block BK2 and sequentially scanning the scanning lines C21 to C24, the block BK4 is selected and scanning the scanning lines C41 to C44. That is, regular or irregular interlaced scanning is performed between blocks, and non-interlaced scanning is performed within a block.

【0019】このような走査をくり返し行い、動画や静
止画を表示部DPUに表示する。
Such scanning is repeated to display moving images and still images on the display unit DPU.

【0020】図2では説明を簡略化する為、走査信号を
単純な矩形波で示しているが、実際にはこれに限らず画
素の構成等に応じて適切な波形の走査信号が用いられ
る。もちろん、そのような走査信号には画素の表示状態
を一旦リセットするリセット信号成分(クリア信号成
分)を含んでいてもよく。表示状態を変えることなく画
素の電気的又は物理的特性を安定させる為の補助的な信
号成分を含んでいてもよい。従って、1つのブロック内
の隣接する走査線に印加される信号のタイミングは図2
のように一方の信号の立下がりと次の信号の立上がりと
が完全に一致してもよいし、所定のインターバルをおい
てずれていてもよい。
In FIG. 2, the scanning signal is shown by a simple rectangular wave for the sake of simplicity. However, the present invention is not limited to this, and a scanning signal having an appropriate waveform is used according to the configuration of the pixel. Of course, such a scanning signal may include a reset signal component (clear signal component) for temporarily resetting the display state of the pixel. An auxiliary signal component for stabilizing the electrical or physical characteristics of the pixel without changing the display state may be included. Accordingly, the timing of signals applied to adjacent scanning lines in one block is shown in FIG.
As described above, the fall of one signal may completely coincide with the rise of the next signal, or may be shifted at predetermined intervals.

【0021】或いは、一部オーバーラップしていてもよ
い。具体的には一方の走査線に表示用の信号成分が印加
されている時に、次の走査線にリセット信号成分を印加
することにより高速表示を行うことができる。各ブロッ
ク内で選択される走査線は常に一本である必要はなく、
隣接する複数本の走査線を同時に選択する走査を順次行
っていくこともできる。
Alternatively, they may partially overlap. Specifically, when a signal component for display is applied to one scanning line, high-speed display can be performed by applying a reset signal component to the next scanning line. The number of scanning lines selected in each block does not always need to be one,
Scanning for simultaneously selecting a plurality of adjacent scanning lines can be sequentially performed.

【0022】即ち、図1を例にとって説明するならば、
まず隣接する2本の走査線C11、C12を同時に選択
即ち走査信号を同時に印加する。次に走査線C13、C
14を同時に選択した後、次のブロックBK3にとんで
C31、C32の同時選択を行い、続いてC33、C3
4の同時選択を行う。以降このようにして1フレームの
表示を行う。
That is, taking FIG. 1 as an example,
First, two adjacent scanning lines C11 and C12 are simultaneously selected, that is, scanning signals are simultaneously applied. Next, scan lines C13 and C13
14 are selected at the same time, C31 and C32 are simultaneously selected in the next block BK3, and then C33 and C3 are selected.
4 are simultaneously selected. Thereafter, one frame is displayed in this manner.

【0023】このように複数の走査線を同時選択する場
合には1つの情報信号線上にある2つの画素CELi,
j,CELi+1,jを1単位画素として表示を行うこ
ともできる。この場合は一方の画素例えばCELi,J
を基準画素、CELi+1,jを補償画素とし、温度等
の環境条件の変化で基準画素の表示状態が変動し真の表
示状態と異なる場合には、その変動分を補償するように
画素CELi+1,jに表示を行わしめる。このような
方法は、単位画素内に光を透過する領域と光を遮断する
領域とを形成し、それらの領域の比を変えることで階調
表示を行う場合に適している。
As described above, when a plurality of scanning lines are simultaneously selected, two pixels CELi, CELi,
Display can be performed with j, CELi + 1, j as one unit pixel. In this case, one pixel, for example, CELi, J
Is a reference pixel, and CELi + 1, j is a compensation pixel. When the display state of the reference pixel fluctuates due to changes in environmental conditions such as temperature and differs from the true display state, the pixels CELi + 1, j are compensated for the fluctuation. To display. Such a method is suitable for forming a light-transmitting region and a light-blocking region in a unit pixel and changing the ratio of these regions to perform gradation display.

【0024】本発明に用いられる画素としては、単純マ
トリクス表示パネルに代表される液晶セルや電子放出素
子を含む発光セル或いはスイッチ素子として薄膜トラン
ジスタやMIM素子を含む液晶セルが好ましく用いられ
る。
As the pixel used in the present invention, a liquid crystal cell typified by a simple matrix display panel, a light emitting cell including an electron emitting element, or a liquid crystal cell including a thin film transistor or an MIM element as a switching element is preferably used.

【0025】とりわけ液晶セルは安価に製造できるもの
であり、ツイスティッドネマチック液晶や後述する材料
に代表される強誘電性液晶が好ましく用いられる。
In particular, a liquid crystal cell can be manufactured at a low cost, and a twisted nematic liquid crystal and a ferroelectric liquid crystal represented by a material described later are preferably used.

【0026】そして、表示部を透光型とする場合には、
照明手段としての光源を一方の面側に配置してコントラ
ストと輝度を向上させることができる。
When the display unit is of a translucent type,
By arranging a light source as an illumination means on one surface side, the contrast and the luminance can be improved.

【0027】更には、表示画像を記録する記録手段を設
けることもできる。記録媒体として磁気媒体、光媒体、
半導体メモリー、紙、プラスチックシート等があり、こ
の記録手段としては磁気ヘッド、光ヘッド、サーマルヘ
ッド、インクジェットヘッド等がある。
Further, recording means for recording the display image can be provided. Magnetic media, optical media,
There are a semiconductor memory, paper, a plastic sheet and the like, and as a recording means, there are a magnetic head, an optical head, a thermal head, an ink jet head and the like.

【0028】そして表示方法としては、応答性に優れ、
視野角が広く、強誘電性液晶を用いた階調表示方法が良
好な画像を表示するうえで望ましい。
The display method is excellent in response,
A gradation display method using a ferroelectric liquid crystal with a wide viewing angle is desirable for displaying a good image.

【0029】ここで、FLCを用いた階調表示方法につ
いて説明する。階調表示方法は岡田らに付与された米国
特許第4,712,877号明細書、高橋らに付与され
た米国特許第4,747,671号明細書、金子らに付
与された米国特許第4,763,994号明細書等に開
示されている。
Here, a gradation display method using FLC will be described. The gradation display method is disclosed in U.S. Pat. No. 4,712,877 to Okada et al., U.S. Pat. No. 4,747,671 to Takahashi et al., And U.S. Pat. No. 4,763,994.

【0030】詳しくは階調表示方法を分類すると、画
素を分割して独立に駆動する方法(ディザ方式)、画
素内で電位匂配を生じさせて表示領域を分割させる方法
(電位勾配法)、単安定状態の液晶に一方向の電界を
印加し、その電界強度により液晶分子長軸方向の変位を
コントロールしようとする方法、そして画素内での液
晶層の厚さを変化させることにより液晶層に印加される
電界強度を変化させて階調表示を行う方法などが代表的
なものとして挙げられる。
In detail, when the gradation display method is classified, a method of dividing and driving pixels independently (dither method), a method of generating a potential gradient in a pixel to divide a display region (potential gradient method), A method in which a unidirectional electric field is applied to the liquid crystal in a monostable state and the displacement of the liquid crystal molecules in the major axis direction is controlled by the electric field strength, and by changing the thickness of the liquid crystal layer in the pixel, the liquid crystal layer is applied to the liquid crystal layer. A typical example is a method of performing gradation display by changing the intensity of an applied electric field.

【0031】しかしながらFLCを用いた階調表示方式
では、FLCの性質として温度変化による閾値の変動が
大きく、温度変化によって同一の階調レベルを維持する
ことが難しい。この問題点を解決するために本発明者ら
は1993年12月2日付でシリアルナンバー984,
694号として「Liquid crystal di
splay apparatus」というタイトルの米
国出願を行い『画素シフト法(2パルス法)』という駆
動方式を提案している。この駆動方式の概要を説明する
と、1本目の走査線からn本目の走査線まで線順次走
査によって書き込む。その際連続する2本の走査線L
番目とL+1番目を同時に選択して書き込む。ここで、
Lは整数であり、1≦L≦nである。そしてつぎの選択
タイミングにはひとつ走査線がずれてL+1番目とL+
2番目の2本の走査線が同時に選択される。同時に選択
される2本の走査線L番目とL+1番目のうちLはL+
1の温度補償用の走査線である。その意味は液晶セルが
基準温度にあるときは走査線L+1のみに書き込みが行
なわれ、温度が変動したときには走査線Lに書き込まれ
てゆくようにする。つまり、本来走査線L+1上に表示
される階調情報が温度変動とともに走査線L上に移動し
ていくようになる。
However, in the gray scale display method using FLC, the fluctuation of the threshold value due to the temperature change is large as a property of the FLC, and it is difficult to maintain the same gray scale level due to the temperature change. In order to solve this problem, the present inventors have made a serial number 984 on December 2, 1993.
No. 694, "Liquid crystal di
He filed a U.S. application entitled "spray apparatus" and proposed a driving method called "pixel shift method (two-pulse method)". An outline of this driving method will be described. Writing is performed by line-sequential scanning from the first scanning line to the n-th scanning line. At that time, two continuous scanning lines L
And the (L + 1) th are simultaneously selected and written. here,
L is an integer, and 1 ≦ L ≦ n. At the next selection timing, one scanning line is shifted and the (L + 1) th and L +
The second two scanning lines are simultaneously selected. Of the two scanning lines L-th and L + 1-th simultaneously selected, L is L +
1 is a scanning line for temperature compensation. This means that writing is performed only on the scanning line L + 1 when the liquid crystal cell is at the reference temperature, and writing is performed on the scanning line L when the temperature changes. That is, the gradation information originally displayed on the scanning line L + 1 moves on the scanning line L with the temperature fluctuation.

【0032】即ち隣接する少なくとも2つの走査線のう
ち一方の走査線上の画素の望ましくない表示状態を他方
の走査線上の画素の表示状態で補償するものである。つ
まり、同一信号線上の少なくとも2つの走査線にある隣
接画素の合成された表示状態を階調表示の為の一単位と
するものである。このようにすれば、該一単位のうち一
方の画素の表示状態の望ましくないずれを他方の画素の
表示状態で補い、全体として正常な表示を行うことがで
きる。
That is, an undesired display state of a pixel on one of at least two adjacent scanning lines is compensated for by a display state of a pixel on the other scanning line. That is, the combined display state of adjacent pixels on at least two scanning lines on the same signal line is used as one unit for gradation display. In this way, any desired display state of one pixel of the unit can be supplemented by the display state of the other pixel, and a normal display can be performed as a whole.

【0033】このような書き込み動作を実現するため具
体的には以下に示すような条件を設定する。同時に選
択される2本の走査線に入力される走査信号を各々異ら
しめる。それらは情報信号線と上記2つの走査線との交
点に存在する2つの画素の閾値が連続になるように決定
される。『閾値が連続になる』ことは線順次走査によっ
て順次書き込まれていく2つの走査線間にスムーズな情
報のシフトが行われるための条件である。そして画素
内には透過率に対する閾値の分布があることが必要であ
る。
In order to realize such a write operation, specifically, the following conditions are set. The scanning signals input to the two scanning lines selected at the same time are made different. They are determined so that the threshold values of two pixels existing at the intersection of the information signal line and the two scanning lines are continuous. “The threshold value becomes continuous” is a condition for performing a smooth shift of information between two scanning lines sequentially written by line sequential scanning. It is necessary that the distribution of the threshold value for the transmittance is present in the pixel.

【0034】しかし、このような駆動法においては、温
度変動によって画素の情報がその位置を移動するので1
フレームの画像を完全に表示するのが難しい。つまり、
第1本目の走査線上の画素は移動する走査線がなく、ま
た第n本目の走査線は温度変動によって画素の情報が移
動したあとの処理がなされていないのである。
However, in such a driving method, the pixel information moves at the position due to the temperature fluctuation.
It is difficult to display the frame image completely. That is,
The pixels on the first scanning line have no moving scanning line, and the n-th scanning line has not been processed after the pixel information is moved due to the temperature fluctuation.

【0035】第二に線順次走査が走査線の1本目からn
本目までのシーケンシャルに行われなくてはならず、イ
ンターレス走査ができないことである。
Second, line-sequential scanning is performed from the first scanning line to n.
It must be performed sequentially up to the first time, and interless scanning cannot be performed.

【0036】要するに、上述した階調駆動を行う場合に
生じやすいフリッカを抑制する場合にも、本発明は好適
に用いられるのである。
In short, the present invention can be suitably used for suppressing flicker which is likely to occur when performing the above-described gradation driving.

【0037】[0037]

【実施例】【Example】

(実施例1)図3は本発明の第1の実施例に係る液晶表
示装置の構成を示すブロック図である。同図において、
107はグラフィックコントローラ、105は駆動制御
回路、104は走査信号制御回路、106は情報信号制
御回路、102は走査信号印加回路、103は情報信号
印加回路、101は液晶表示部である。グラフィックコ
ントローラ107から送られるデータは、駆動制御回路
105を通して走査信号制御回路104と情報信号制御
回路106に入り、それぞれアドレスデータと表示デー
タに変換される。そして、アドレスデータに従って走査
信号印加回路102が走査信号を発生し、液晶表示部1
01の走査電極に印加する。また、表示データに従って
情報信号印加回路103が情報信号を発生し、液晶表示
部101の情報電極に印加する。
(Embodiment 1) FIG. 3 is a block diagram showing a configuration of a liquid crystal display device according to a first embodiment of the present invention. In the figure,
107 is a graphic controller, 105 is a drive control circuit, 104 is a scanning signal control circuit, 106 is an information signal control circuit, 102 is a scanning signal application circuit, 103 is an information signal application circuit, and 101 is a liquid crystal display unit. Data sent from the graphic controller 107 enters the scanning signal control circuit 104 and the information signal control circuit 106 through the drive control circuit 105, and is converted into address data and display data, respectively. Then, the scanning signal application circuit 102 generates a scanning signal in accordance with the address data, and the liquid crystal display unit 1
01 is applied to the scanning electrode. Further, the information signal application circuit 103 generates an information signal according to the display data and applies the information signal to the information electrode of the liquid crystal display unit 101.

【0038】図4は液晶表示部101の拡大図である。
同図において、C1〜C6は走査電極、S1〜S6は情
報電極であり、これらによってマトリクス電極を構成し
ている。各電極群は相互の交差部にマトリクス状の画素
を形成するように配置されている。図では、各電極群は
それぞれ6本のみ示しているが、実際は、走査電極が5
12本、情報電極が1280本存在する。P22は、走
査電極C2と情報電極S2との交差部に形成され、表示
単位となる画素である。図5は図4のAA断面図であ
る。同図において、301はアナライザ、305はポラ
ライザであり、それぞれクロスニコルで配置されてい
る。302と304はガラス基板、303は強誘電性液
晶、306はスペーサである。
FIG. 4 is an enlarged view of the liquid crystal display unit 101.
In the figure, C1 to C6 are scanning electrodes, S1 to S6 are information electrodes, and these constitute a matrix electrode. Each electrode group is arranged so as to form a matrix-shaped pixel at an intersection of each other. Although only six electrode groups are shown in FIG.
There are 12 and 1280 information electrodes. P22 is a pixel formed at the intersection of the scanning electrode C2 and the information electrode S2 and serving as a display unit. FIG. 5 is an AA sectional view of FIG. In the figure, reference numeral 301 denotes an analyzer, and 305, a polarizer, which are arranged in crossed Nicols. 302 and 304 are glass substrates, 303 is a ferroelectric liquid crystal, and 306 is a spacer.

【0039】図4と図5で示すセル構造体は、ガラス板
またはプラスチック板などからなる一対の基板302と
304をスペーサ306で所定の間隔に保持して対向さ
せ、この一対の基板間に液晶を封入するために接着剤で
一対の基板を接着したセル構造を有している。ただし、
図4では便宜上、電極パターンのみ示す。さらに基板3
04上には複数の透明電極C1〜C6からなる電極群
(マトリクス電極構造のうちの走査電圧印加用のコモン
電極群)が例えば帯状パターンなどの所定パターンで形
成されている。基板302の上には前述の透明電極C1
〜C6と交差する複数の透明電極S1〜S6からなる電
極群(例えばマトリクス電極群構造のうちの信号電圧印
加用のセグメント電極群)が形成されている。
In the cell structure shown in FIGS. 4 and 5, a pair of substrates 302 and 304 made of a glass plate or a plastic plate or the like are opposed to each other while being held at a predetermined interval by a spacer 306, and a liquid crystal is interposed between the pair of substrates. Has a cell structure in which a pair of substrates is adhered with an adhesive in order to enclose the cells. However,
FIG. 4 shows only an electrode pattern for convenience. Further, substrate 3
An electrode group including a plurality of transparent electrodes C <b> 1 to C <b> 6 (common electrode group for applying a scanning voltage in the matrix electrode structure) is formed on the electrode 04 in a predetermined pattern such as a strip pattern. On the substrate 302, the transparent electrode C1 described above is provided.
An electrode group (for example, a segment electrode group for applying a signal voltage in a matrix electrode group structure) including a plurality of transparent electrodes S1 to S6 that intersects with C6.

【0040】この液晶透明電極C1〜C6とS1〜S6
がそれぞれ形成された基板304と302上に不図示の
配向制御膜が配置されてもよい。また、基板302と3
04上にそれぞれ不図示のショート防止用の絶縁膜なら
びに不図示の配向制御膜が配置されてもよい。配向膜制
御膜としては、例えば一酸化硅素、二酸化硅素、酸化ア
ルミニウム、ジルコニア、フッ化マグネシウム、酸化セ
リウム、フッ化セリウム、シリコン窒化物、シリコン炭
化物、ホウ素窒化物等の無機絶縁物質や、ポリビニルア
ルコール、ポリイミド、ポリアミドイミド、ポリエステ
ルイミド、ポリパラキシレン、ポリエステル、ポリカー
ボネート、ポリビニルアセタール、ポリ塩化ビニル、ポ
リアミド、ポリスチレン、セルロース樹脂、メラミン樹
脂、ユリア樹脂、アクリル樹脂等の有機絶縁物質を用い
て被膜形成したものを用いることができる。上述の無機
絶縁物質の膜は、ショート防止用絶縁体膜の機能を兼ね
ることができる。
The liquid crystal transparent electrodes C1 to C6 and S1 to S6
May be arranged on the substrates 304 and 302 on which are formed, respectively. Also, the substrates 302 and 3
An insulating film (not shown) for preventing short-circuit and an orientation control film (not shown) may be disposed on each of the elements 04. Examples of the alignment film control film include inorganic insulating materials such as silicon monoxide, silicon dioxide, aluminum oxide, zirconia, magnesium fluoride, cerium oxide, cerium fluoride, silicon nitride, silicon carbide, and boron nitride, and polyvinyl alcohol. A film was formed using an organic insulating material such as polyimide, polyamide imide, polyester imide, polyparaxylene, polyester, polycarbonate, polyvinyl acetal, polyvinyl chloride, polyamide, polystyrene, cellulose resin, melamine resin, urea resin, and acrylic resin. Can be used. The above-mentioned film of an inorganic insulating material can also function as an insulator film for preventing short circuit.

【0041】この配向制御膜は、前述のような無機絶縁
物質または有機絶縁物質を被膜形成した後に、その表面
をビロード、布や紙で一方向に摺擦(ラビング)するこ
とによって一軸性配向軸が付与される。
The orientation control film is formed by coating the above-mentioned inorganic insulating material or organic insulating material, and then rubbing (rubbing) the surface thereof in one direction with velvet, cloth or paper to form a uniaxial orientation axis. Is given.

【0042】また、ショート防止用絶縁体膜は200Å
厚以上、好ましくは500Å厚以上の膜厚に設定され、
SiO2 、TiO2 、Al23 、Si34 、BaT
iO3 等の無機絶縁物質を成膜することによって得られ
る。成膜法としては、スパッタリング法、イオンビーム
蒸着法あるいは有機チタン化合物、有機シラン化合物や
有機アルミニウム化合物の塗布膜を焼成する方法等を用
いることができる。その際、有機チタン化合物として
は、アルキル(メチル、エチル、プロピル、ブチル
等)、チタネート化合物、有機シラン化合物としては、
通常のシランカップリング剤などを用いることができ
る。ショート防止用絶縁体膜の膜厚が200Å以下の場
合は、十分なショート防止効果を得ることができず、ま
た、5000Å以上では、液晶層に印加される実効的な
電圧が印加されなくなるので、5000Å以下、好まし
くは2000Å以下に設定する。
The insulating film for preventing short circuit is 200Å
A thickness of at least 500, preferably at least 500 mm,
SiO 2 , TiO 2 , Al 2 O 3 , Si 3 N 4 , BaT
It is obtained by forming a film of an inorganic insulating material such as iO 3 . As a film formation method, a sputtering method, an ion beam evaporation method, a method of firing a coating film of an organic titanium compound, an organic silane compound, or an organic aluminum compound, or the like can be used. At that time, as the organic titanium compound, alkyl (methyl, ethyl, propyl, butyl, etc.), titanate compound, and as the organic silane compound,
An ordinary silane coupling agent or the like can be used. When the film thickness of the short-circuit preventing insulator film is 200 ° or less, a sufficient short-circuit preventing effect cannot be obtained. When the film thickness is 5000 ° or more, an effective voltage applied to the liquid crystal layer is not applied. 5000 ° or less, preferably 2000 ° or less.

【0043】液晶材料としては、特に適したものとし
て、カイラルスメクティック液晶であって強誘電性を有
するものを用いる。具体的には、カイラルスメクティッ
クC相(SmC*)、カイラルスメクティックG相(S
mG*)、カイラルスメクティックF相(SmF*)、
カイラルスメクティックI相(SmI*)またはカイラ
ルスメクティックH相(SmH*)の液晶を用いること
ができる。
As a particularly suitable liquid crystal material, a chiral smectic liquid crystal having ferroelectricity is used. Specifically, chiral smectic C phase (SmC *), chiral smectic G phase (SmC *)
mG *), chiral smectic F phase (SmF *),
A liquid crystal having a chiral smectic I phase (SmI *) or a chiral smectic H phase (SmH *) can be used.

【0044】強誘電性液晶の詳細については、例えば
“LE JOURNAL DE PHYSIQUE L
ETTERS” 36 (L−69) 1975、「F
erroelectric Liquid Cryst
als」;“AppliedPhysisc Lett
ers” 36(11)1980「SubmicroS
econd Bi−stable Electroop
tic Switching in Liquid C
rystals」;“固体物理”16(141)198
1「液晶」、米国特許第4,561,726号公報、米
国特許第4,589,969号公報、米国特許第4,5
92,858号公報、米国特許第4,596,667号
公報、米国特許第4,613,209号公報、米国特許
第4,614,609号公報、米国特許第4,622,
165号公報等に記載されており、本発明ではこれらに
開示された強誘電性液晶を用いることができる。
For details of the ferroelectric liquid crystal, see, for example, “LE JOURNAL DE PHYSIQUEL
ETTERS "36 (L-69) 1975," F
erroelectric Liquid Cryst
als ";" AppliedPhysic Lett.
ers "36 (11) 1980" SubmicroS
second Bi-stable Electroloop
tic Switching in Liquid C
rystals ";" Solid State Physics "16 (141) 198
1 “Liquid crystal”, US Pat. No. 4,561,726, US Pat. No. 4,589,969, US Pat.
No. 92,858; U.S. Pat. No. 4,596,667; U.S. Pat. No. 4,613,209; U.S. Pat. No. 4,614,609; U.S. Pat.
No. 165, for example, and the present invention can use the ferroelectric liquid crystal disclosed therein.

【0045】強誘電性液晶化合物の具体例としては、デ
シロキシベンジリデン−p′−アミノ−2−メチルブチ
ルシンナメート(DOBAMBC)、ヘキシルオキシベ
ジリデン−p′−アミノ−2−クロロプロピルシンナメ
ート(HOBACPC)、4−ο−(2−メチル)ブチ
ルレゾルシリデン−4′−オクチルアニリン(MBR
8)が挙げられる。
Specific examples of the ferroelectric liquid crystal compound include desyloxybenzylidene-p'-amino-2-methylbutylcinnamate (DOBAMBC) and hexyloxybenzylidene-p'-amino-2-chloropropylcinnamate ( HOBACPC), 4-o- (2-methyl) butylresorsilidene-4'-octylaniline (MBR
8).

【0046】走査電極1本当たりの選択時間が96μs
ecのとき、フレーム周波数は1/(512×96μs
ec)=20.3Hzとなる。この表示装置では、フィ
ールド周波数が40Hz以上だと走査駆動が原因となる
フリッカは抑えられるので、全画面を2回の垂直走査で
構成する。
The selection time per scanning electrode is 96 μs.
In the case of ec, the frame frequency is 1 / (512 × 96 μs
ec) = 20.3 Hz. In this display device, when the field frequency is 40 Hz or more, flicker caused by scanning drive can be suppressed, so that the entire screen is constituted by two vertical scans.

【0047】図6の様に全画面512本の走査電極を1
6のブロックB1〜B16に分け、第1フィールドでは
ブロックB1,B3,B5,B7,B9,B11,B1
3,B15を選択し、第2フィールドではブロックB
2,B4,B6,B8,B10,B12,B14,B1
6を選択する。そして各ブロック内ではノンインターレ
ス走査をする。全体から見ると順に1,2,3,・・
・,31,32,65,66,・・・,96,129,
130,・・・,160,・・・,449,450,・
・・480本目の走査電極を選択して1回目の垂直走査
を終え、続いて33,34,35,・・・,63,6
4,97,98,・・・,128,161,162,・
・・,192,・・・,481,482,・・・512
本目の走査電極を選択して2回目の垂直走査を終え、全
画面を書き終える。
As shown in FIG. 6, 512 scanning electrodes are used for one screen.
6 blocks B1 to B16, and in the first field, blocks B1, B3, B5, B7, B9, B11, B1
3, B15, and in the second field, block B
2, B4, B6, B8, B10, B12, B14, B1
Select 6. Then, non-interlace scanning is performed in each block. 1, 2, 3, ... in order from the whole
..., 31, 32, 65, 66, ..., 96, 129,
130, ..., 160, ..., 449, 450, ...
..Selection of the 480th scan electrode to complete the first vertical scan, followed by 33,34,35, ..., 63,6
4,97,98, ..., 128,161,162, ...
.., 192, ..., 481,482, ... 512
The second scanning is completed by selecting the first scanning electrode, and the entire screen is written.

【0048】この方法を実現するために図7の様に走査
信号制御回路104内にメモリ500を設ける。同図に
おいてM1は走査アドレスメモリ、M2はアドレス増分
メモリ、M3は本数カウンタメモリ、M4はブロック数
カウンタメモリ、MT(1)〜MT(16)はアドレス
テーブルメモリである。固定値としてアドレス増分メモ
リM2には1、アドレステーブルメモリMT(1)〜M
T(16)には1,65,129,193,257,3
21,385,449,33,97,161,225,
289,353,417,481の16個の、全体から
見て各ブロック内で最初に選択する走査アドレス(走査
電極の位置)を第1回の垂直走査、第2回の垂直走査の
順に設定しておく。ここで、走査アドレスメモリM1の
内容は走査アドレスを意味する。アドレス増分メモリM
2は何本ごとに飛び越し走査するかを意味する。本数カ
ウンタメモリM3の内容は各ブロック内で何回目の走査
かを意味する。ブロック数カウンタメモリM4の内容は
第1回の垂直走査、第2回の垂直走査を通して何ブロッ
ク目を走査しているかを意味する。アドレステーブルメ
モリMTの内容は各ブロックで最初に走査する走査アド
レスを意味する。
To realize this method, a memory 500 is provided in the scanning signal control circuit 104 as shown in FIG. In the figure, M1 is a scanning address memory, M2 is an address increment memory, M3 is a number counter memory, M4 is a block number counter memory, and MT (1) to MT (16) are address table memories. 1 is set as a fixed value in the address increment memory M2, and the address table memories MT (1) to MT (1) to M
1,65,129,193,257,3 in T (16)
21, 385, 449, 33, 97, 161, 225,
The scan addresses (the positions of the scan electrodes) to be selected first in each of the 16 blocks 289, 353, 417, and 481 are set in the order of the first vertical scan and the second vertical scan. Keep it. Here, the content of the scan address memory M1 means a scan address. Address increment memory M
2 means how many lines are interlaced. The contents of the number counter memory M3 indicate the number of scans in each block. The contents of the block number counter memory M4 indicate what block is being scanned through the first vertical scan and the second vertical scan. The contents of the address table memory MT mean a scanning address to be scanned first in each block.

【0049】図8は、走査アドレスを決めるためのアル
ゴリズムを示すフローチャートである。ステップ1は1
番目のブロックを走査するために、ブロック数カウンタ
メモリM4の内容に1を入れ初期化するステップであ
る。ステップ2は、全ブロック書込み終了かを判断する
ために、ブロック数カウンタメモリM4の内容が16よ
り大きい(M4>16)かを調べるステップである。ス
テップ3では、ブロック内を走査するための初期化をす
る。まず、ブロック内を初めて走査するので本数カウン
タメモリM3に1を入れる。次いで、今回走査するブロ
ックの最初の走査アドレスを決めるため、ブロック数カ
ウンタメモリM4の内容で、何番目のブロックかを知
り、アドレステーブルメモリMTで、そのブロックで最
初に走査する走査アドレスを調べ、走査アドレスメモリ
M1に入れる。ステップ4は、ブロック数カウンタメモ
リM4の内容を1つ増やすステップである。ステップ5
は、ブロック内の書込み終了かを判断するために、本数
カウンタメモリM3の内容が32より大きい(M3>3
2)かを調べるステップである。ステップ6は、走査ア
ドレスを転送するステップである。ステップ7は、ブロ
ック内の次の走査アドレスを決めるために、アドレス増
分メモリM2の内容を走査アドレスメモリM1の内容に
足し、本数カウンタメモリM3の内容を1つふやすステ
ップである。
FIG. 8 is a flowchart showing an algorithm for determining a scanning address. Step 1 is 1
This is a step of initializing the content of the block number counter memory M4 by adding 1 to scan the second block. Step 2 is a step for checking whether or not the content of the block number counter memory M4 is larger than 16 (M4> 16) in order to determine whether or not the writing of all blocks is completed. In step 3, initialization for scanning the inside of the block is performed. First, since the inside of the block is scanned for the first time, 1 is entered in the number counter memory M3. Next, in order to determine the first scan address of the block to be scanned this time, the number of the block is known from the contents of the block number counter memory M4, and the scan address to be scanned first in that block is checked in the address table memory MT. It is stored in the scanning address memory M1. Step 4 is a step of increasing the contents of the block number counter memory M4 by one. Step 5
Indicates that the content of the number counter memory M3 is larger than 32 (M3> 3
2) This is the step of checking whether Step 6 is a step of transferring the scan address. Step 7 is a step of adding the contents of the address increment memory M2 to the contents of the scan address memory M1 and increasing the contents of the number counter memory M3 by one in order to determine the next scan address in the block.

【0050】この様に図8に示すアルゴリズムでは、ア
ドレステーブルメモリMTの内容をブロック数カウンタ
メモリM4の内容を引数にして走査アドレスメモリM1
に入れることを16回繰り返し、その中で走査信号印加
回路102に走査アドレスを送り、走査アドレスメモリ
M1の内容をアドレス増分メモリM2の内容1だけ増や
すことを32回繰り返す。そして、16×32回走査ア
ドレスを転送したら最初にもどり、走査アドレスを転送
する前には、走査アドレスメモリM1、本数カウンタメ
モリM3、ブロック数カウンターメモリM4の値はすべ
て1に設定されている。
As described above, in the algorithm shown in FIG. 8, the contents of the address table memory MT are stored in the scan address memory M1 using the contents of the block number counter memory M4 as an argument.
The scan address is sent to the scan signal applying circuit 102 16 times, and the process of increasing the contents of the scan address memory M1 by the contents 1 of the address increment memory M2 is repeated 32 times. When the scan address is transferred 16 × 32 times, the process returns to the beginning. Before the scan address is transferred, the values of the scan address memory M1, the number counter memory M3, and the block number counter memory M4 are all set to 1.

【0051】今、図4に示す様に走査電極1,3,5,
・・・・,511本目が黒、2,4,6,・・・・,512本目
が黒白黒白と交互になっている画像のとき、画素P22
では情報信号として黒信号と白信号を1本ごとに繰り返
す。この場合、繰り返し周波数は1/(1×2×96μ
sec)=5208Hz(>40Hz)となりフリッカ
は発生しない。
Now, as shown in FIG. 4, the scanning electrodes 1, 3, 5,
.., The 511st image is black, and the 2,4,6,.
Then, a black signal and a white signal are repeated for each information signal. In this case, the repetition frequency is 1 / (1 × 2 × 96 μ
sec) = 5208 Hz (> 40 Hz), and no flicker occurs.

【0052】一方、従来用いられている2インターレス
走査方式では同様の画像表示を行った場合は1,3,
5,・・・・, 511本目を順次選択して1回目の垂直走査
を終え、引き続き2,4,6,・・・・, 512本目を順次
選択して2回目の垂直走査を終え、全画面を書き終え
る。この場合、画素P22では黒信号が256回、白信
号が256回続き、信号の繰返し周波数は1/(256
×2×96μsec)=20.3Hz(<40Hz)と
なりフリッカが発生する。
On the other hand, in the conventional two-interlace scanning method, when the same image is displayed, 1, 3,
, 511 are sequentially selected to finish the first vertical scan, and subsequently, 2, 4, 6,..., 512 are sequentially selected and the second vertical scan is completed. Finish writing the screen. In this case, in the pixel P22, the black signal continues 256 times and the white signal continues 256 times, and the repetition frequency of the signal is 1 / (256
(× 2 × 96 μsec) = 20.3 Hz (<40 Hz), and flicker occurs.

【0053】またフリッカを回避するために8インター
レス走査方式にすると、周波数が高くなりフリッカがな
くなるものの、8本ごとの走査で画面を構成するので動
画の視認性がインターレス走査に比べて著しく低下す
る。
When the 8-interlaced scanning method is used to avoid flicker, the frequency becomes higher and flicker disappears. However, since the screen is constituted by scanning every eight lines, the visibility of the moving image is significantly higher than that of the interlaced scanning. descend.

【0054】(実施例2)フィールド周波数を40Hz
以下にしないためには、ブロックをランダムに選択し、
全画面を書き込む方法を用いてもよい。例えば、実施例
1で述べた装置においてブロックの選択順をB1,B1
0,B3,B8,B13,B2,B15,B12,B
5,B14,B7,B16,B9,B6,B11,B4
とすることによっても実施例1と同様の効果が得られ
る。
(Embodiment 2) The field frequency is set to 40 Hz.
In order not to be less, select a block randomly,
A method of writing the entire screen may be used. For example, in the device described in the first embodiment, the block selection order is B1, B1
0, B3, B8, B13, B2, B15, B12, B
5, B14, B7, B16, B9, B6, B11, B4
By doing so, the same effect as in the first embodiment can be obtained.

【0055】このとき、図9に示す通りアドレステーブ
ルメモリMT(1)〜MT(16)には、順に1,28
9,65,225,385,33,449,353,1
29,417,193,481,257,161,32
1,97の16個のアドレスを設定しておく。
At this time, as shown in FIG. 9, the address table memories MT (1) to MT (16) sequentially store 1,28
9,65,225,385,33,449,353,1
29,417,193,481,257,161,32
16 addresses of 1,97 are set in advance.

【0056】(実施例3)次に、走査電極1024本、
情報電極1280本のマトリクス電極を用いた液晶表示
装置の例の場合を説明し、従来例と比較する。走査電極
1本当たりの選択時間が96μsecのとき、フレーム
周波数は1/(1024×96μsec)=10.2H
zとなる。したがって、フィールド周波数を40Hz以
上にするため、全画面を4回の垂直走査で構成する。そ
して、図10の様に全画面1024本を32本づつ32
のブロックB1〜B32に分けけ、第1フィールドでは
B1,B5,B9,B13,B17,B21,B25,
B29のブロックを選択し、第2フィールドではB3,
B7,B11,B15,B19,B23,B27,B3
1のブロックを選択し、第3フィールドではB2,B
6,B10,B14,B18,B22,B26,B30
のブロックを選択し、第4フィールドではB4,B8,
B12,B16,B20,B24,B28,B32のブ
ロックを選択する。そして、各ブロック内ではノンイン
ターレス走査を行う。
(Embodiment 3) Next, 1024 scanning electrodes,
An example of a liquid crystal display device using 1280 matrix electrodes will be described and compared with a conventional example. When the selection time per one scanning electrode is 96 μsec, the frame frequency is 1 / (1024 × 96 μsec) = 10.2H
z. Therefore, to make the field frequency 40 Hz or more, the entire screen is constituted by four vertical scans. Then, as shown in FIG.
, And B1, B5, B9, B13, B17, B21, B25,
Select the block of B29, and in the second field,
B7, B11, B15, B19, B23, B27, B3
1 block is selected, and B2, B
6, B10, B14, B18, B22, B26, B30
, And in the fourth field, B4, B8,
Blocks B12, B16, B20, B24, B28, and B32 are selected. Then, non-interlace scanning is performed in each block.

【0057】全体からみると、順に1,2,3,・・・ ,
31,32,129,130,・・・,160,257,
258,・・・ ,288,・・・ ,897,898,・・・ ,
928本目の走査電極を選択して1回目の垂直走査を終
え、続いて65,66,67,・・・ ,95,96,19
3,194,・・・ ,224,321,322,・・・ ,3
52,・・・・・・,961,962,・・・ ,992本目の走
査電極を選択して2回目の垂直走査を終え、続いて3
3,34,35,・・・ ,63,64,161,162,
・・・ ,192,289,290,・・・ ,320,・・・・・
・,929,930,・・・ ,960本目の走査電極を選
択して3回目の垂直走査を終え、続いて97,98,9
9,・・・ ,127,128,225,226,・・・,2
56,353,354,・・・・,384,・・・・・・,99
3,994,・・・ ,1024本目の走査電極を選択して
4回目の垂直走査を終え、全画面を書き終える。
As a whole, 1, 2, 3,...
31, 32, 129, 130, ..., 160, 257,
258, ..., 288, ..., 897,898, ...,
The 928th scanning electrode is selected to complete the first vertical scanning, and subsequently, 65, 66, 67,..., 95, 96, 19
3,194, ..., 224,321,322, ..., 3
, 961, 962,..., 992th scan electrode are selected to complete the second vertical scan.
3, 34, 35, ..., 63, 64, 161, 162
..., 192, 289, 290, ..., 320, ...
.., 929, 930,..., The 960th scanning electrode is selected, and the third vertical scanning is completed.
9, ..., 127,128,225,226, ..., 2
56, 353, 354, ..., 384, ..., 99
, 994,..., The 1024th scanning electrode is selected, the fourth vertical scanning is completed, and the entire screen is written.

【0058】この方法を実現するために図11の様に走
査信号制御回路内104にメモリ800を設ける。固定
値としてアドレス増分メモリM2には1、アドレステー
ブルメモリMT(1)〜MT(32)には1,129,
257,385,513,641,769,897,6
5,193,321,449,577,705,83
3,961,33,161,289,417,545,
673,801,929,97,225,353,48
1,609,737,865,993の32個の全体か
ら見て各ブロック内で最初に選択する走査アドレスを第
1回の垂直走査、第2回の垂直走査、第3回の垂直走
査、第4回の垂直走査の順に設定しておく。
To implement this method, a memory 800 is provided in the scanning signal control circuit 104 as shown in FIG. The fixed value is 1 in the address increment memory M2, and 1,129, in the address table memories MT (1) to MT (32).
257, 385, 513, 641, 769, 897, 6
5,193,321,449,577,705,83
3,961,33,161,289,417,545,
673,801,929,97,225,353,48
The scanning addresses to be selected first in each block when viewed from the entire 32 of 1,609,737,865,993 are the first vertical scanning, the second vertical scanning, the third vertical scanning, and the third vertical scanning. It is set in the order of four vertical scans.

【0059】また、走査アドレスは、図8のステップ2
において、全ブロック書込み終了を判断する条件をM4
>32と変更した以外は、図8のアルゴリズムと同様の
アルゴリズムで決定される。
The scan address is set in step 2 in FIG.
In M4, the condition for judging the end of all block writing
Except for changing to> 32, it is determined by the same algorithm as the algorithm in FIG.

【0060】今、図4に示す様に走査電極1,3,5,
・・・ ,1023本目が黒、2,4,6,・・・ ,1024
本目が黒白黒白と交互になっている画像のとき、画素P
22では情報信号として黒信号と白信号が1本ごとに繰
り返す。繰返し周波数は1/(1×2×96μsec)
=5208Hz(>40Hz)となりフリッカは発生し
ない。
Now, as shown in FIG. 4, the scanning electrodes 1, 3, 5,
..., The 1023th line is black, 2, 4, 6,.
When the image is an image in which black, white, black and white alternate, the pixel P
At 22, the black signal and the white signal are repeated as information signals one by one. The repetition frequency is 1 / (1 × 2 × 96 μsec)
= 5208 Hz (> 40 Hz), and no flicker occurs.

【0061】一方、従来の4インターレス走査方式で同
様の画像表示を行う場合には1,5,9,・・・ ,102
1本目を順次選択して1回目の垂直走査を終え、引き続
き2,6,10,・・・ ,1022本目を順次選択して2
回目の垂直走査を終え、3,7,11,・・・ 1023本
目を順次選択して3回目の垂直走査を終え、4,8,1
2,・・・ ,1024本目を選択して4回目の垂直走査を
終え、全画面を書き終える。この場合、画素P22では
黒信号、白信号が256回ごとに入れ換わる。ここで、
繰り返し周波数は1/(256×2×96μsec)=
20.3Hz(<40Hz)となりフリッカが発生す
る。
On the other hand, when the same image display is performed by the conventional 4-interless scanning method, 1, 5, 9,...
The first vertical scanning is sequentially selected to complete the first vertical scanning.
.., 1023, are sequentially selected, and the third vertical scan is completed.
,..., The 1024th line is selected, the fourth vertical scan is completed, and the entire screen is written. In this case, in the pixel P22, the black signal and the white signal are switched every 256 times. here,
The repetition frequency is 1 / (256 × 2 × 96 μsec) =
20.3 Hz (<40 Hz), and flicker occurs.

【0062】またフリッカを回避するために、16イン
ターレス走査方式にすると、繰返し周波数が高くなりフ
リッカはなくなるものの16本ごとの走査で画面を構成
するので動画の視認性がノンインターレス走査に比べて
著しく低下する。
In order to avoid flicker, if a 16-interlaced scanning method is used, the repetition frequency is increased and flicker is eliminated. However, since a screen is formed by scanning every 16 lines, the visibility of a moving image is lower than that of non-interlaced scanning. Significantly lower.

【0063】(実施例4)フィールド周波数を40Hz
以下にしないためにはブロックをランダムに選択し、全
画面を書き込む方法でもよい。例えば、実施例3の走査
においてブロックの選択順をB1,B18,B27,B
12,B5,B22,B31,B8,B17,B2,B
23,B20,B29,B14,B11,B32,B1
3,B26,B3,B16,B9,B30,B19,B
4,B25,B10,B7,B28,B21,B6,B
15,B24とすることによっても実施例3と同様の効
果が得られる。このとき図12に示す通り、アドレステ
ーブルメモリMT(1)〜MT(32)には順に1,5
45,833,353,129,673,961,22
5,513,33,705,609,897,417,
321,993,385,801,65,481,25
7,929,577,97,769,289,193,
865,641,161,449,737の32個のア
ドレスを設定しておく。
(Embodiment 4) The field frequency is 40 Hz.
In order to avoid the following, a method in which blocks are randomly selected and the entire screen is written may be used. For example, in the scanning of the third embodiment, the selection order of the blocks is B1, B18, B27, B
12, B5, B22, B31, B8, B17, B2, B
23, B20, B29, B14, B11, B32, B1
3, B26, B3, B16, B9, B30, B19, B
4, B25, B10, B7, B28, B21, B6, B
15, B24 can provide the same effect as in the third embodiment. At this time, as shown in FIG. 12, the address table memories MT (1) to MT (32) sequentially store 1,5
45,833,353,129,673,961,22
5,513,33,705,609,897,417,
321,993,385,801,65,481,25
7,929,577,97,769,289,193,
32 addresses 865, 641, 161, 449, and 737 are set in advance.

【0064】以上説明した実施例1,2の表示装置を用
いて表示を行った結果を表1にまとめる。
Table 1 summarizes the results of display using the display devices of the first and second embodiments described above.

【0065】[0065]

【表1】 [Table 1]

【0066】同様に前述の実施例3,4の表示装置によ
る表示結果を表2にまとめる。
Similarly, Table 2 summarizes the display results of the display devices of Embodiments 3 and 4 described above.

【0067】[0067]

【表2】 [Table 2]

【0068】また、図13は、前記各実施例で用いた駆
動波形の例で、図14は図3に示す装置の通信タイミン
グチャート図である。
FIG. 13 is an example of the driving waveform used in each of the above embodiments, and FIG. 14 is a communication timing chart of the apparatus shown in FIG.

【0069】前記各実施例で1ブロック内の走査電極を
32本としたのは、用いた装置に表示されるフォント、
アイコン、マウス等のパターンの高さが32ドット以下
であったこと、および32本で走査駆動によるフリッカ
が起きなかったことによる。ブロック内の走査電極数を
増やすとフォント等の表示の途中にブロックに境界が来
る確率が低下し、良好な視認性を得るが、逆に走査駆動
によるフリッカが起こり易くなる。逆にブロック内の走
査電極数を減らすと、フォント等の表示の途中にブロッ
クの境界が来る確率が高まる。特に走査電極がフォント
等の高さ方向のドット数以下の場合、フォント表示の途
中に必ずブロックの境界があり、そこで走査が飛び越す
ため極端に視認性が低下する。以上のような理由で、1
ブロック内の走査電極の本数は、走査駆動によるフリ
ッカが起きない本数であること、および、表示システ
ムの持つ、フォント、アイコン、マウス等のパターンの
高さ方向のドット数以上の本数を満たしていること、が
好ましい条件である。そして、この、を満たす数の
うち大きいものほど良好な視認性を得る。
In each of the above embodiments, the number of the scanning electrodes in one block is 32.
This is because the height of the pattern of the icon, the mouse, and the like was 32 dots or less, and flicker did not occur due to the scanning drive in 32 lines. If the number of scanning electrodes in a block is increased, the probability that a block will be bordered in the middle of displaying a font or the like is reduced, and good visibility is obtained, but on the contrary, flicker due to scanning drive is likely to occur. Conversely, when the number of scanning electrodes in a block is reduced, the probability that a block boundary comes in the middle of displaying a font or the like increases. In particular, when the number of scanning electrodes is equal to or smaller than the number of dots in the height direction of a font or the like, there is always a block boundary in the middle of font display, and the scanning jumps over there. For the above reasons, 1
The number of scanning electrodes in the block is a number that does not cause flicker due to scanning driving, and satisfies the number of dots in the height direction of the pattern of the display system, such as fonts, icons, mice, etc. Is a preferable condition. And, the larger the number satisfying the above, the better visibility is obtained.

【0070】[0070]

【発明の効果】以上説明したように本発明によれば、走
査電極群を、各ブロックが複数の連続する走査電極を有
する4つ以上のブロックに区分し、1フレーム内の1垂
直走査中に少なくとも1ブロック以上の間隔をおいてブ
ロックを順次選択するとともに、選択されたブロック内
では隣接する複数の走査線を順次走査する走査選択信号
を印加するようにしたため、繰返しの画像を表示する情
報信号の黒信号、白信号が入れ替わる周波数の低下を抑
え、フリッカを回避することができ、さらには動画の視
認性を維持して表示装置の画質を向上させることもでき
る。
As described above, according to the present invention, the scan electrode group is divided into four or more blocks in which each block has a plurality of continuous scan electrodes, and one scan is performed during one vertical scan in one frame. Since the blocks are sequentially selected with an interval of at least one block or more and a scanning selection signal for sequentially scanning a plurality of adjacent scanning lines is applied within the selected block, an information signal for displaying a repetitive image is provided. In this case, it is possible to suppress a decrease in the frequency at which the black signal and the white signal are exchanged, to avoid flicker, and to improve the image quality of the display device while maintaining the visibility of the moving image.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施態様による表示装置の基本的
な構成を説明する為の回路構成図である。
FIG. 1 is a circuit configuration diagram for explaining a basic configuration of a display device according to an embodiment of the present invention.

【図2】 図1の表示装置に用いられる走査信号の一例
を示すタイミングチャートである。
FIG. 2 is a timing chart showing an example of a scanning signal used in the display device of FIG.

【図3】 本発明の第1の実施例に係る液晶表示装置の
構成を示すブロック図である。
FIG. 3 is a block diagram illustrating a configuration of a liquid crystal display device according to a first example of the present invention.

【図4】 図3の装置の液晶表示部の拡大図である。4 is an enlarged view of a liquid crystal display unit of the device shown in FIG.

【図5】 図4の断面図である。FIG. 5 is a sectional view of FIG.

【図6】 本発明の第1の実施例の表示装置の動作を説
明する為の模式図である。
FIG. 6 is a schematic diagram for explaining the operation of the display device according to the first embodiment of the present invention.

【図7】 図3の装置の走査信号制御回路内のメモリの
概念図である。
7 is a conceptual diagram of a memory in a scanning signal control circuit of the device of FIG.

【図8】 図3の装置を駆動する際のアルゴリズムを示
すフローチャートである。
FIG. 8 is a flowchart showing an algorithm when driving the device of FIG. 3;

【図9】 本発明の第2の実施例に係るメモリの概念図
である。
FIG. 9 is a conceptual diagram of a memory according to a second embodiment of the present invention.

【図10】 本発明の第3の実施例の表示装置の動作を
説明する為の模式図である。
FIG. 10 is a schematic diagram for explaining the operation of the display device according to the third embodiment of the present invention.

【図11】 本発明の第3の実施例に係るメモリの概念
図である。
FIG. 11 is a conceptual diagram of a memory according to a third embodiment of the present invention.

【図12】 本発明の第4の実施例に係るメモリの概念
図である。
FIG. 12 is a conceptual diagram of a memory according to a fourth embodiment of the present invention.

【図13】 駆動信号の波形図である。FIG. 13 is a waveform diagram of a drive signal.

【図14】 通信タイミングチャートである。FIG. 14 is a communication timing chart.

【符号の説明】[Explanation of symbols]

BK1〜BK4:ブロック、C11〜C44:走査線、
DPU:表示部、S1〜Sm:情報信号線、CELi,
j・・・:画素、101:液晶表示部、102:走査信
号印加回路、103:情報信号印加回路、104:走査
信号制御回路、105:駆動制御回路、106:情報信
号制御回路、107:グラフィックコントローラ、C1
〜C6:走査電極、S1〜S6:情報電極、P22:画
素、301:アナライザ、302,304:ガラス基
板、303:強誘電性液晶、305ポラライザ、30
6:スペーサ、B1〜B32:ブロック、M1:走査ア
ドレスメモリ、M2:アドレス増分メモリ、M3:本数
カウンタメモリ、M4:ブロック数カウンタメモリ、M
T(1)〜MT(16):アドレステーブルメモリ、5
00,800:メモリ。
BK1 to BK4: block, C11 to C44: scan line,
DPU: display unit, S1 to Sm: information signal line, CELi,
j ...: pixel, 101: liquid crystal display unit, 102: scanning signal application circuit, 103: information signal application circuit, 104: scanning signal control circuit, 105: drive control circuit, 106: information signal control circuit, 107: graphic Controller, C1
C6: scanning electrode, S1 to S6: information electrode, P22: pixel, 301: analyzer, 302, 304: glass substrate, 303: ferroelectric liquid crystal, 305 polarizer, 30
6: spacer, B1 to B32: block, M1: scan address memory, M2: address increment memory, M3: number counter memory, M4: block number counter memory, M
T (1) to MT (16): address table memory, 5
00,800: Memory.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−253126(JP,A) 特開 平1−289918(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 G09G 3/20 G09G 3/36 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-62-253126 (JP, A) JP-A-1-289918 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/133 G09G 3/20 G09G 3/36

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 走査線群と該走査線群と交差する情報信
号線群とを有するマトリクスと、該マトリクスの交点に
設けられた画素と、前記マトリクスに前記画素に表示を
行なわしめる為の駆動信号を供給する為の手段と、を具
備し、 前記走査線群は、隣接する複数の走査線からなる少なく
ともつ以上のブロックで構成されており、 前記手段は、1フレーム内の1垂直走査中に隣接する2
つのブロックが続けて選択されないように前記つ以上
のブロックを順次選択するとともに、選択されたブロッ
ク内では隣接する複数の走査線を順次走査する、走査手
段を備えていることを特徴とする表示装置。
1. A matrix having a scanning line group and an information signal line group intersecting with the scanning line group, pixels provided at intersections of the matrix, and driving for displaying the pixels in the matrix in the matrix. Means for supplying a signal, wherein the scanning line group is composed of at least four or more blocks composed of a plurality of adjacent scanning lines, and the means comprises one vertical scan in one frame 2 adjacent inside
Display means for sequentially selecting the four or more blocks so as not to select one block continuously, and sequentially scanning a plurality of adjacent scanning lines in the selected block. apparatus.
【請求項2】 前記画素は液晶セルで構成されているこ
とを特徴とする請求項1に記載の表示装置。
2. The display device according to claim 1, wherein the pixels are constituted by liquid crystal cells.
【請求項3】 前記画素は強誘電性液晶を含む液晶セル
で構成されていることを特徴とする請求項1に記載の表
示装置。
3. The display device according to claim 1, wherein the pixels are formed of a liquid crystal cell containing a ferroelectric liquid crystal.
【請求項4】 前記画素はスイッチ素子を備えた液晶セ
ルで構成されていることを特徴とする請求項1に記載の
表示装置。
4. The display device according to claim 1, wherein the pixels are constituted by a liquid crystal cell having a switch element.
【請求項5】 前記各ブロックはそれぞれ同数の走査線
を有していることを特徴とする請求項1に記載の表示装
置。
5. The display device according to claim 1, wherein each of the blocks has the same number of scanning lines.
【請求項6】 前記ブロックの選択は不規則に行なわれ
ることを特徴とする請求項1に記載の表示装置。
6. The display device according to claim 1, wherein the blocks are selected irregularly.
【請求項7】 前記表示装置は、更に、画素を照明する
照明手段を備えていることを特徴とする請求項1に記載
の表示装置。
7. The display device according to claim 1, wherein the display device further comprises illumination means for illuminating the pixels.
【請求項8】 前記表示装置は、更に、表示画像を制御
する為のグラフィックコントローラを備えていることを
特徴とする請求項1に記載の表示装置。
8. The display device according to claim 1, wherein the display device further includes a graphic controller for controlling a display image.
【請求項9】 前記表示装置は、更に、表示画像を記録
する為の記録手段を備えていることを特徴とする請求項
1に記載の表示装置。
9. The display device according to claim 1, wherein the display device further comprises a recording unit for recording a display image.
【請求項10】 走査線群と該走査線群と交差する情報
信号線群とを有するマトリクスと、該マトリクスの交点
に設けられた画素と、前記マトリクスに前記画素に表示
を行なわしめる為の駆動信号を供給する為の手段と、を
具備する表示装置を用いて表示を行う表示方法におい
て、 前記走査線群を、隣接する複数の走査線からなる少なく
ともつ以上のブロックで構成し、1フレーム内の1垂
直走査中に隣接する2つのブロックが続けて選択されな
いように前記つ以上のブロックを順次選択するととも
に、選択されたブロック内では隣接する複数の走査線を
順次走査することにより、表示を行うことを特徴とする
表示方法。
10. A matrix having a scanning line group and an information signal line group intersecting with the scanning line group, pixels provided at intersections of the matrix, and driving for displaying the pixels in the matrix in the matrix. And a means for supplying a signal. A display method for performing display using a display device, comprising: a scanning line group including at least four blocks including a plurality of adjacent scanning lines; One drop in
Display is performed by sequentially selecting the four or more blocks so that two adjacent blocks are not continuously selected during the direct scanning, and sequentially scanning a plurality of adjacent scanning lines in the selected block. A display method characterized in that:
JP5158042A 1992-06-11 1993-06-04 Display device Expired - Fee Related JP3004838B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5158042A JP3004838B2 (en) 1992-06-11 1993-06-04 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-175963 1992-06-11
JP17596392 1992-06-11
JP5158042A JP3004838B2 (en) 1992-06-11 1993-06-04 Display device

Publications (2)

Publication Number Publication Date
JPH0659243A JPH0659243A (en) 1994-03-04
JP3004838B2 true JP3004838B2 (en) 2000-01-31

Family

ID=26485296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5158042A Expired - Fee Related JP3004838B2 (en) 1992-06-11 1993-06-04 Display device

Country Status (1)

Country Link
JP (1) JP3004838B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5754782B2 (en) * 2013-05-23 2015-07-29 シナプティクス・ディスプレイ・デバイス合同会社 Semiconductor device and display device

Also Published As

Publication number Publication date
JPH0659243A (en) 1994-03-04

Similar Documents

Publication Publication Date Title
KR0154356B1 (en) A display device
US5990859A (en) Display device
KR100650999B1 (en) Liquid crystal display device
JP2003029720A (en) Display device
JP3653732B2 (en) Method for driving liquid crystal display device, liquid crystal display device, electronic device and drive circuit
JP2000267066A (en) Liquid crystal device
JP2542157B2 (en) Display device driving method
US5381254A (en) Method for driving optical modulation device
EP0607598B1 (en) Method and apparatus for liquid crystal display
JPH01140198A (en) Display device and driving thereof
JPH03109524A (en) Driving method for display panel and display device
US5172105A (en) Display apparatus
JP3004838B2 (en) Display device
JP2826772B2 (en) Liquid crystal display
EP0574810B1 (en) Display apparatus
JPH10268265A (en) Liquid crystal display device
JPH06101830B2 (en) Image display method
JPH028814A (en) Liquid crystal device
JPH08163472A (en) Matrix type liquid crystal display device
JPH02131286A (en) Display device
JP2003186454A (en) Planar display device
JP2001281627A (en) Liquid crystal device
JP3276417B2 (en) Driving method of ferroelectric liquid crystal display device
JP2003295838A (en) Drive circuit for liquid crystal display device
JP2756427B2 (en) Display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees