JP2984598B2 - Signal transmission circuit - Google Patents
Signal transmission circuitInfo
- Publication number
- JP2984598B2 JP2984598B2 JP8150855A JP15085596A JP2984598B2 JP 2984598 B2 JP2984598 B2 JP 2984598B2 JP 8150855 A JP8150855 A JP 8150855A JP 15085596 A JP15085596 A JP 15085596A JP 2984598 B2 JP2984598 B2 JP 2984598B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- signal
- differential amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Noise Elimination (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は信号伝送回路に関
し、特に信号出力に重畳したノイズをキャンセルする信
号伝送回路に関する。The present invention relates to a signal transmission circuit, and more particularly to a signal transmission circuit for canceling noise superimposed on a signal output.
【０００２】[0002]
【従来の技術】一般に送り側で送信した信号を受け側で
受信する伝送回路では、伝送ライン上のノイズ対策とし
て種々の送受回路と伝送ケーブル方式が使用されてい
る。2. Description of the Related Art In a transmission circuit for receiving a signal transmitted from a transmission side to a reception side, various transmission / reception circuits and a transmission cable system are used as noise countermeasures on a transmission line.
【０００３】例えば、受け側の回路を差動入力回路とす
る場合、送り側は出力信号ラインとともに送り回路のグ
ランドをグランド信号としてこれら一対の信号をアンバ
ランス回路で送出したり、またはバランス回路で差動出
力する方式が採られる。For example, when the receiving side circuit is a differential input circuit, the sending side sends these paired signals together with an output signal line and an unbalanced circuit using the ground of the sending circuit as a ground signal, or a balanced circuit. A differential output method is employed.
【０００４】また、伝送ラインも送受回路方式と耐雑音
特性との要求から、単芯シールド、ペアシールド、ツイ
ストシールド、ツイストペアシールド、同軸等のケーブ
ルを適宜必要により使用されている。[0004] In addition, transmission line transmission / reception circuits and noise-resistant characteristics require the use of single-core shielded, paired shielded, twisted shielded, twisted pair shielded, coaxial, and other cables as necessary.
【０００５】図４は従来の信号伝送回路を示すブロック
図である。FIG. 4 is a block diagram showing a conventional signal transmission circuit.
【０００６】従来の信号伝送回路は、信号源１と、信号
源１からの入力信号３１およびグランド信号３２を増幅
する差動アンプ３と、差動アンプ３の出力信号３３をバ
イパスさせるコンデンサ５と、コンデンサ５およびコン
デンサ１２とを接続するカールコード７と、伝送された
出力信号３３およびグランド信号３２を増幅する差動ア
ンプ１３と、ノイズ源２と、グランドラインにノイズ源
２のノイズが重畳したグランド信号３２を差動アンプ１
３と接続するカールコード８とから構成されている。A conventional signal transmission circuit includes a signal source 1, a differential amplifier 3 for amplifying an input signal 31 and a ground signal 32 from the signal source 1, and a capacitor 5 for bypassing an output signal 33 of the differential amplifier 3. , The curl cord 7 connecting the capacitor 5 and the capacitor 12, the differential amplifier 13 amplifying the transmitted output signal 33 and the ground signal 32, the noise source 2, and the noise of the noise source 2 superimposed on the ground line. Ground signal 32 is applied to differential amplifier 1
3 and a curl cord 8 connected thereto.
【０００７】次に動作を説明すると、信号源１からの入
力信号３１は雑音源２からのノイズが重畳したグランド
信号３２とともに差動アンプ３で差動増幅される。差動
アンプ３の出力信号３３はコンデンサ５、カールコード
７、コンデンサ１２を通して、差動アンプ１３の反転入
力端子（−）に入力される。一方、グランド信号３２は
カールコード８により差動アンプ１３の非反転入力端子
（＋）に入力される。差動アンプ１３の出力信号３７に
は増幅された入力信号３１とともに増幅されたノイズが
混在する。Next, the operation will be described. The input signal 31 from the signal source 1 is differentially amplified by the differential amplifier 3 together with the ground signal 32 on which noise from the noise source 2 is superimposed. The output signal 33 of the differential amplifier 3 is input to the inverting input terminal (−) of the differential amplifier 13 through the capacitor 5, the curl code 7, and the capacitor 12. On the other hand, the ground signal 32 is input to the non-inverting input terminal (+) of the differential amplifier 13 by the curl code 8. The output signal 37 of the differential amplifier 13 includes the amplified input signal 31 and the amplified noise.
【０００８】ここでカールコードとはケーブルをカール
状にして伸縮等の操作性を考慮した通常の電線コードを
示す。Here, the curl cord is a normal electric cord in which the cable is formed into a curl shape and operability such as expansion and contraction is taken into consideration.
【０００９】入力信号３１を他の信号と多重化させる場
合、差動アンプ３と接続したコンデンサ５の他の一端に
信号源を加算させて伝送する。この場合、加算した信号
が特に高速のディジタル信号の場合ノイズがグランド信
号３２に誘起されることになる。When multiplexing the input signal 31 with another signal, a signal source is added to the other end of the capacitor 5 connected to the differential amplifier 3 and transmitted. In this case, if the added signal is a particularly high-speed digital signal, noise is induced in the ground signal 32.
【００１０】[0010]
【発明が解決しようとする課題】上述した従来の信号伝
送回路は、入力信号およびグランド信号に対する差動増
幅器の入力インピーダンスが異るため、また多重化時の
入力信号ラインに含まれるノイズ成分とグランド信号線
のノイズ成分が振幅、位相において異なるため、次段の
差動受け回路のみではノイズ成分をキャンセルできない
という欠点を有している。In the conventional signal transmission circuit described above, the input impedance of the differential amplifier with respect to the input signal and the ground signal is different, and the noise component and ground included in the input signal line at the time of multiplexing are different. Since the noise component of the signal line differs in amplitude and phase, there is a drawback that the noise component cannot be canceled only by the next stage differential receiving circuit.
【００１１】また、多重化時においてノイズキャンセル
効果を上げる場合、多重化して１ラインで伝送せずに別
信号ラインで伝送することになるが、信号ライン増加に
伴なう重量増および経済効果を損なうという欠点を有し
ている。When the noise canceling effect is improved during multiplexing, the signal is multiplexed and transmitted on another signal line instead of being transmitted on one line. However, the weight increase and economic effect accompanying the increase in the number of signal lines are reduced. It has the disadvantage of damaging it.
【００１２】本発明の目的は、多重化時に誘導されるノ
イズを信号ライン数の増加なくキャンセルできる信号伝
送回路を提供することにある。An object of the present invention is to provide a signal transmission circuit capable of canceling noise induced during multiplexing without increasing the number of signal lines.
【００１３】[0013]
【課題を解決するための手段】本発明の信号伝送回路
は、第１の信号と第２の信号とを差動増幅する第１の差
動増幅器（３）と、この差動増幅器の出力端子に接続し
た第１のコンデンサ（５）と、このコンデンサの他端に
接続した第１の伝送ラインと、この伝送ラインに接続し
た第２のコンデンサ（１２）と、前記第２の信号を伝送
する第２の伝送ラインと、この伝送ラインを非反転入力
端子に接続しかつ前記第２のコンデンサ（１２）の他端
を反転入力端子に接続した第２の差動増幅器（１３）と
を備えた信号伝送回路において、前記第１のコンデンサ
（５）および前記第１の伝送ラインの接続点に接続した
データ発生器（４）と、この接続点と接地点との間に接
続された第１の終端抵抗（６）と、前記第１の伝送ライ
ンおよび前記第２のコンデンサ（１２）の接続点に接続
したデータ受信器（１１）と、前記第２の伝送ラインお
よび前記第２の差動増幅器（１３）の前記非反転入力端
子との間に直列に接続した第３のコンデンサ（９）と、
前記非反転入力端子と接地点との間に接続した第２の終
端抵抗（１０）とを有し、前記第１の終端抵抗（６）お
よび前記第２の終端抵抗（１０）の抵抗値を等しくしか
つ前記第１のコンデンサ（５）および前記第３のコンデ
ンサ（９）の容量値を等しくしたことを特徴としてい
る。A signal transmission circuit according to the present invention comprises a first differential amplifier for differentially amplifying a first signal and a second signal.
Connected to the operational amplifier (3) and the output terminal of the differential amplifier.
The first capacitor (5) and the other end of this capacitor
Connected first transmission line and connected to this transmission line
A second capacitor (12) for transmitting said second signal.
And a non-inverting input to this transmission line.
Terminal and the other end of said second capacitor (12)
And a second differential amplifier (13) connected to the inverting input terminal.
In the signal transmission circuit comprising: the first capacitor
(5) and connected to the connection point of the first transmission line
A connection is made between the data generator (4) and this connection point and the ground point.
A first termination resistor (6) connected to the first transmission line;
And the connection point of the second capacitor (12).
Data receiver (11) and the second transmission line and
And the non-inverting input terminal of the second differential amplifier (13)
A third capacitor (9) connected in series between the
A second terminal connected between the non-inverting input terminal and ground;
An end resistor (10), and the first terminating resistor (6) and
And the resistance value of the second terminating resistor (10) is only equal.
The first capacitor (5) and the third capacitor
It is characterized in that the capacitance values of the sensors (9) are made equal .
【００１４】前記データ受信器（１１）と前記第１の伝
送ラインおよび前記第２のコンデンサ（１２）の接続点
との間に接続した第３の抵抗（１６）と、前記第２のコ
ンデンサ（１２）の他端と前記第２の差動増幅器（１
３）の反転入力端子との間に接続した第４の抵抗（１
７）と、前記第２の差動増幅器（１３）の反転入力端子
および出力端子を接続する第５の抵抗（１８）と、前記
第１の伝送ラインと接地点との間に接続した第４のコン
デンサ（１９）と、前記第２の終端抵抗（１０）に並列
接続した第５のコンデンサ（２０）とを有し、前記第１
のコンデンサ（５）および前記第３のコンデンサ（９）
の容量値を等しくしかつ前記第４のコンデンサ（１９）
および前記第５のコンデンサ（２０）の容量値を等しく
しかつ前記第１の終端抵抗（６）および前記第３の抵抗
（１６）の並列合成抵抗値と前記第２の終端抵抗（１
０）の抵抗値とを等しくしたことを特徴としている。The data receiver (11) and the first transmission
A connection point between a transmission line and the second capacitor (12)
And a third resistor (16) connected between the second resistor and the second resistor.
And the other end of the second differential amplifier (1).
A fourth resistor (1) connected between the inverting input terminal of (3) and (4).
7) an inverting input terminal of the second differential amplifier (13);
And a fifth resistor (18) connecting the output terminal and the output terminal;
A fourth connector connected between the first transmission line and the ground point.
Parallel to a capacitor (19) and the second terminating resistor (10)
A fifth capacitor (20) connected to the first capacitor;
Capacitor (5) and said third capacitor (9)
And the fourth capacitor (19)
And the fifth capacitor (20) has the same capacitance value.
And the first terminating resistor (6) and the third resistor
The parallel combined resistance value of (16) and the second terminating resistor (1
0) is equal to the resistance value .
【００１５】前記データ受信器（１１）と前記第１の伝
送ラインおよび前記第２のコンデンサ（１２）の接続点
との間に接続した第３の抵抗（１６）と、前記第２のコ
ンデンサ（１２）の他端と前記第２の差動増幅器（１
３）の反転入力端子との間に接続した第４の抵抗（１
７）と、前記第２の差動増幅器（１３）の反転入力端子
および出力端子を接続する第５の抵抗（１８）と、前記
第１の伝送ラインと接地点との間に接続した第４のコン
デンサ（１９）と、前記第２の終端抵抗（１０）に並列
接続した第５のコンデンサ（２０）と、前記第２の差動
増幅器（１３）の非反転入力端子に直列接続した第６の
抵抗（２２）および並列接続した第７の抵抗（２３）と
を有し、前記第４の抵抗（１７）および前記第７の抵抗
（２３）の抵抗値の積と前記第５の抵抗（１８）および
前記第６の抵抗（２２）の抵抗値の積とを等しくしたこ
とを特徴としている。The data receiver (11) and the first transmission
A connection point between a transmission line and the second capacitor (12)
And a third resistor (16) connected between the second resistor and the second resistor.
And the other end of the second differential amplifier (1).
A fourth resistor (1) connected between the inverting input terminal of (3) and (4).
7) an inverting input terminal of the second differential amplifier (13);
And a fifth resistor (18) connecting the output terminal and the output terminal;
A fourth connector connected between the first transmission line and the ground point.
Parallel to a capacitor (19) and the second terminating resistor (10)
A connected fifth capacitor (20) and the second differential
A sixth series-connected to the non-inverting input terminal of the amplifier (13)
A resistor (22) and a seventh resistor (23) connected in parallel;
The fourth resistor (17) and the seventh resistor
The product of the resistance values of (23) and the fifth resistor (18) and
It is characterized in that the product of the resistance value of the sixth resistor (22) is made equal.
【００１６】[0016]
【００１７】[0017]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００１８】図１は本発明の信号伝送回路の一つの実施
の形態を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the signal transmission circuit of the present invention.
【００１９】図１に示す本実施の形態は、信号源１と、
信号源１からの入力信号３１およびグランド信号３２を
増幅する差動アンプ３と、差動アンプ３の出力信号３３
をバイパスさせるコンデンサ５と、コンデンサ５および
コンデンサ１２とを接続するカールコード７と、伝送さ
れた出力信号３３およびグランド信号３２を増幅する差
動アンプ１３と、ノイズ源２と、フィルタを成すコンデ
ンサ９および抵抗１０と、グランドラインにノイズ源２
のノイズが重畳したグランド信号３２をコンデンサ９と
接続するカールコード８と、出力信号３３にディジタル
信号を多重化するデータ発生器４と、プルダウン抵抗６
と、ディジタル信号を受信するデータ受信器１１とから
構成されている。The present embodiment shown in FIG.
A differential amplifier 3 for amplifying an input signal 31 and a ground signal 32 from the signal source 1, and an output signal 33 of the differential amplifier 3
, A curl cord 7 connecting the capacitors 5 and 12, a differential amplifier 13 amplifying the transmitted output signal 33 and the ground signal 32, a noise source 2, and a capacitor 9 forming a filter And a resistor 10 and a noise source 2
The curl code 8 connects the ground signal 32 on which the noise is superimposed to the capacitor 9, the data generator 4 that multiplexes the digital signal with the output signal 33, and the pull-down resistor 6.
And a data receiver 11 for receiving a digital signal.
【００２０】図１を参照して動作を詳細に説明する。The operation will be described in detail with reference to FIG.
【００２１】レベルＥ0 の入力信号３１は差動アンプ３
の反転入力端子（−）に接続され、レベルＥ1 のノイズ
が重畳したグランド信号３２は差動アンプ３の非反転入
力端子（＋）に接続されている。ここで差動アンプ３お
よび差動アンプ１３の増幅率を１倍として説明する。The input signal 31 of level E 0 is supplied to the differential amplifier 3
The ground signal 32 on which the noise of the level E 1 is superimposed is connected to the non-inverting input terminal (+) of the differential amplifier 3. Here, the description will be made on the assumption that the amplification factors of the differential amplifier 3 and the differential amplifier 13 are 1 times.
【００２２】この状態で差動アンプ３の出力信号３３の
レベルＥ3 は式（１）で与えられる。In this state, the level E 3 of the output signal 33 of the differential amplifier 3 is given by equation (1).
【００２３】 [0023]
【００２４】出力信号３３は直流カット用のコンデンサ
５、カールコード７、コンデンサ１２を通して差動アン
プ１３の反転入力端子（−）に入力される。またカール
コード７の両端にはデータ発生器４およびプルダウン抵
抗６とデータ受信器１１とが接続されているが、カール
コード７、データ発生器４、データ受信器１１の各々の
インピーダンスは無視できるほど小さいとすると、信号
電圧３４のレベルＥ4は式（２）で与えられる。The output signal 33 is input to the inverting input terminal (-) of the differential amplifier 13 through the DC cut capacitor 5, the curl code 7, and the capacitor 12. A data generator 4, a pull-down resistor 6, and a data receiver 11 are connected to both ends of the curl code 7, but the impedance of each of the curl code 7, the data generator 4, and the data receiver 11 is negligible. If it is small, the level E 4 of the signal voltage 34 is given by equation (2).
【００２５】 [0025]
【００２６】グランド信号３２は差動アンプ３の非反転
入力端子（＋）に入力されるとともに、カールコード
８、コンデンサ９および抵抗１０からなるフィルタを通
して差動アンプ１３の非反転入力端子（＋）に入力され
る。The ground signal 32 is input to a non-inverting input terminal (+) of the differential amplifier 3 and passes through a filter including a curl code 8, a capacitor 9 and a resistor 10 to the non-inverting input terminal (+) of the differential amplifier 13. Is input to
【００２７】抵抗１０を考慮し、かつカールコード８の
インピーダンスを無視すると、差動アンプ１３の非反転
入力端子（＋）に入力する信号電圧３５のノイズ電圧レ
ベルＥ5 は式（３）となる。When the resistance 10 is considered and the impedance of the curl code 8 is ignored, the noise voltage level E 5 of the signal voltage 35 input to the non-inverting input terminal (+) of the differential amplifier 13 is given by the following equation (3). .
【００２８】 [0028]
【００２９】従って、差動アンプ１３の出力信号３６の
レベルＥ6 は式（４）となる。Therefore, the level E 6 of the output signal 36 of the differential amplifier 13 is given by the following equation (4).
【００３０】 [0030]
【００３１】式（４）で、グランド信号３２に重畳する
ノイズ源２のレベルＥ1 の項がゼロであれば、差動アン
プ１３の出力信号３６からノイズの混入を防ぐことがで
きる。In the equation (4), if the term of the level E 1 of the noise source 2 superimposed on the ground signal 32 is zero, it is possible to prevent noise from being mixed in from the output signal 36 of the differential amplifier 13.
【００３２】式（４）でＥ1 ≠０から、ノイズ混入ゼロ
の条件は式（５）として求められる。From E 1 ≠ 0 in equation (4), the condition of zero noise contamination is obtained as equation (5).
【００３３】 [0033]
【００３４】式（５）の条件下で、ノイズ源２および多
重化によるデータ発生器４からのグランドラインに誘導
したノイズは差動アンプ１３に出力されない。以上が動
作原理である。Under the condition of the equation (5), the noise induced from the noise source 2 and the multiplexed data generator 4 to the ground line is not output to the differential amplifier 13. The above is the principle of operation.
【００３５】従って、データ発生器４が出力するディジ
タル信号が差動アンプ３の出力に重畳されても、グラン
ド信号に誘導されるノイズがキャンセルされることにな
る。Therefore, even if the digital signal output from the data generator 4 is superimposed on the output of the differential amplifier 3, the noise induced by the ground signal is canceled.
【００３６】図２は本発明の第２の実施の形態を示すブ
ロック図である。FIG. 2 is a block diagram showing a second embodiment of the present invention.
【００３７】図２を参照すると、信号源１と、信号源１
からの入力信号３１およびグランド信号３２を増幅する
差動アンプ３と、差動アンプ３の出力信号３３をバイパ
スさせるコンデンサ５と、コンデンサ５およびコンデン
サ１２とを接続するカールコード７と、伝送された出力
信号３３およびグランド信号３２を増幅する差動アンプ
１３と、ノイズ源２と、フィルタを成すコンデンサ９お
よび抵抗１０と、グランドラインにノイズ源２のノイズ
が重畳したグランド信号３２をコンデンサ９と接続する
カールコード８と、出力信号３３にディジタル信号を多
重化するデータ発生器４と、プルダウン抵抗６と、ディ
ジタル信号を受信するデータ受信器１１と、差動アンプ
３の入力抵抗１４および帰還抵抗１５と、差動アンプ１
３の入力抵抗１７および帰還抵抗１８と、カールコード
７の線間容量１９と、データ受信器１１に接続される抵
抗１６と、カールコード８の線間容量２０とから構成さ
れている。Referring to FIG. 2, signal source 1 and signal source 1
Differential amplifier 3 for amplifying an input signal 31 and a ground signal 32 from the input terminal, a capacitor 5 for bypassing an output signal 33 of the differential amplifier 3, a curl code 7 for connecting the capacitor 5 and the capacitor 12, and a transmitted signal. The differential amplifier 13 for amplifying the output signal 33 and the ground signal 32, the noise source 2, the capacitor 9 and the resistor 10 forming a filter, and the ground signal 32 in which the noise of the noise source 2 is superimposed on the ground line are connected to the capacitor 9. Curl code 8, a data generator 4 for multiplexing a digital signal with an output signal 33, a pull-down resistor 6, a data receiver 11 for receiving a digital signal, an input resistor 14 and a feedback resistor 15 of the differential amplifier 3. And the differential amplifier 1
3, an input resistor 17 and a feedback resistor 18, a line capacitance 19 of the curl code 7, a resistor 16 connected to the data receiver 11, and a line capacitance 20 of the curl code 8.
【００３８】なお、図２において図１に示す構成要素に
対応するものは同一の参照数字または符号を付し、その
説明を省略する。In FIG. 2, components corresponding to those shown in FIG. 1 are denoted by the same reference numerals or symbols, and description thereof will be omitted.
【００３９】差動アンプ１３の反転入力端子（−）側の
インピーダンスＺ（−）は式（６）により、また差動ア
ンプ１３の非反転入力端子（＋）側のインピーダンスＺ
（＋）は式（７）により求められる。The impedance Z (−) on the inverting input terminal (−) side of the differential amplifier 13 is given by Expression (6), and the impedance Z (−) on the non-inverting input terminal (+) side of the differential amplifier 13 is
(+) Is obtained by equation (7).
【００４０】 [0040]
【００４１】 [0041]
【００４２】式（６）および式（７）の比較から Ｒ0 ＝Ｒ1 ‖Ｒ3 ＝Ｒ2 Ｃ1 ＝Ｃ2 Ｃ4 ＝Ｃ5 とすれば、式（６）＝式（７）となり、図１で記述した
動作原理により差動アンプ１３の出力にノイズは混入さ
れない。From the comparison of the equations (6) and (7), if R 0 = R 1 ‖R 3 = R 2 C 1 = C 2 C 4 = C 5 , the equation (6) = the equation (7) is obtained. According to the operation principle described with reference to FIG. 1, noise is not mixed into the output of the differential amplifier 13.
【００４３】図３は本発明の第３の実施の形態を示すブ
ロック図である。FIG. 3 is a block diagram showing a third embodiment of the present invention.
【００４４】図３を参照すると、信号源１と、信号源１
からの入力信号３１およびグランド信号３２を増幅する
差動アンプ３と、差動アンプ３の出力信号３３をバイパ
スさせるコンデンサ５と、コンデンサ５およびコンデン
サ１２とを接続するカールコード７と、伝送された出力
信号３３およびグランド信号３２を増幅する差動アンプ
１３と、ノイズ源２と、フィルタを成すコンデンサ９お
よび抵抗１０と、グランドラインにノイズ源２のノイズ
が重畳したグランド信号３２をコンデンサ９と接続する
カールコード８と、出力信号３３にディジタル信号を多
重化するデータ発生器４と、プルダウン抵抗６と、ディ
ジタル信号を受信するデータ受信器１１と、差動アンプ
３の入力抵抗１４および帰還抵抗１５と、差動アンプ１
３の入力抵抗１７および帰還抵抗１８と、カールコード
７の線間容量１９と、データ受信器１１に接続される抵
抗１６と、カールコード８の線間容量２０と、プルダウ
ン抵抗６に接続したバイアス電源２５と、差動アンプ１
３の非反転入力端子（＋）と接地点との間に接続した抵
抗２３およびバイアス電源２４と、差動アンプ１３の非
反転入力端子（＋）と直列接続された抵抗２２およびコ
ンデンサ２１とから構成されている。Referring to FIG. 3, signal source 1 and signal source 1
Differential amplifier 3 for amplifying an input signal 31 and a ground signal 32 from the input terminal, a capacitor 5 for bypassing an output signal 33 of the differential amplifier 3, a curl code 7 for connecting the capacitor 5 and the capacitor 12, and a transmitted signal. The differential amplifier 13 for amplifying the output signal 33 and the ground signal 32, the noise source 2, the capacitor 9 and the resistor 10 forming a filter, and the ground signal 32 in which the noise of the noise source 2 is superimposed on the ground line are connected to the capacitor 9. Curl code 8, a data generator 4 for multiplexing a digital signal with an output signal 33, a pull-down resistor 6, a data receiver 11 for receiving a digital signal, an input resistor 14 and a feedback resistor 15 of the differential amplifier 3. And the differential amplifier 1
3, the input resistor 17 and the feedback resistor 18, the line capacitance 19 of the curl code 7, the resistor 16 connected to the data receiver 11, the line capacitance 20 of the curl code 8, and the bias connected to the pull-down resistor 6. Power supply 25 and differential amplifier 1
3 and a bias power supply 24 connected between the non-inverting input terminal (+) of C.3 and the ground point, and a resistor 22 and a capacitor 21 connected in series with the non-inverting input terminal (+) of the differential amplifier 13. It is configured.
【００４５】なお、図３において図２に示す構成要素に
対応するものは同一の参照数字または符号を付し、その
説明を省略する。In FIG. 3, components corresponding to those shown in FIG. 2 are denoted by the same reference numerals or symbols, and description thereof is omitted.
【００４６】コンデンサ１２および２１から見た差動ア
ンプ１３の増幅率は式（８）で与えられる。The gain of the differential amplifier 13 as seen from the capacitors 12 and 21 is given by equation (8).
【００４７】 [0047]
【００４８】ここで式（８）の値をゼロにすればグラン
ド信号線のノイズを差動アンプ１３の出力から除去でき
ると云う考えから、式（９）の条件式が得られる。Here, from the idea that if the value of equation (8) is set to zero, the noise of the ground signal line can be removed from the output of the differential amplifier 13, the conditional equation of equation (9) is obtained.
【００４９】 [0049]
【００５０】図３の場合、式（９）の条件式を満たす一
例として、式（１０）に示す条件により差動アンプ１３
の入力インピーダンスを反転入力端子（−）および非反
転入力端子（＋）とも同一にできるので、差動アンプ１
３の出力信号からノイズの混入を除去できることにな
る。In the case of FIG. 3, as an example satisfying the conditional expression (9), the differential amplifier 13 is driven under the condition shown in the expression (10).
Can be made the same for the inverting input terminal (-) and the non-inverting input terminal (+).
3 can be removed from the output signal of No. 3.
【００５１】 [0051]
【００５２】[0052]
【発明の効果】以上説明したように、本発明の信号伝送
回路は、差動入力側のインピーダンス整合を図ることに
より、多重化時に誘導されるノイズの混入を除去できる
という効果を有している。As described above, the signal transmission circuit of the present invention has the effect of eliminating the noise introduced during multiplexing by matching the impedance on the differential input side. .
【００５３】またノイズの混入を防ぐために信号ケーブ
ルを無用に増加させる必要がないので、経済性に優れる
という効果を有している。Further, since it is not necessary to increase the number of signal cables unnecessarily in order to prevent noise from being mixed, there is an effect that the economy is excellent.
【図１】本発明の信号伝送回路の一つの実施の形態を示
すブロック図である。FIG. 1 is a block diagram showing one embodiment of a signal transmission circuit of the present invention.
【図２】本発明の第２の実施の形態を示すブロック図で
ある。FIG. 2 is a block diagram showing a second embodiment of the present invention.
【図３】本発明の第３の実施の形態を示すブロック図で
ある。FIG. 3 is a block diagram showing a third embodiment of the present invention.
【図４】従来の信号伝送回路を示すブロック図である。FIG. 4 is a block diagram showing a conventional signal transmission circuit.
１ 信号源 ２ ノイズ源 ３ 差動アンプ ４ データ発生器 ５ コンデンサ ６ プルダウン抵抗 ７，８ カールコード ９ コンデンサ １０ 抵抗 １１ データ受信器 １２ コンデンサ １３ 差動アンプ １４，１７ 入力抵抗 １５，１８ 帰還抵抗 １９，２０ 線間容量 ２１ コンデンサ ２２，２３ 抵抗 ２４，２５ バイアス電源 ３１ 入力信号 ３２ グランド信号 ３３ 出力信号 ３４，３５ 信号電圧 ３６，３７ 出力信号 DESCRIPTION OF SYMBOLS 1 Signal source 2 Noise source 3 Differential amplifier 4 Data generator 5 Capacitor 6 Pull-down resistor 7,8 Curl code 9 Capacitor 10 Resistance 11 Data receiver 12 Capacitor 13 Differential amplifier 14,17 Input resistance 15,18 Feedback resistance 19, Reference Signs List 20 line capacitance 21 capacitor 22, 23 resistance 24, 25 bias power supply 31 input signal 32 ground signal 33 output signal 34, 35 signal voltage 36, 37 output signal
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 1/76 - 3/44 H04B 3/50 - 3/60 H03F 3/68 H04L 25/02 - 25/03 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 6 , DB name) H04B 1/76-3/44 H04B 3/50-3/60 H03F 3/68 H04L 25/02-25 / 03
Claims (3)
る第１の差動増幅器（３）と、この差動増幅器の出力端
子に接続した第１のコンデンサ（５）と、このコンデン
サの他端に接続した第１の伝送ラインと、この伝送ライ
ンに接続した第２のコンデンサ（１２）と、前記第２の
信号を伝送する第２の伝送ラインと、この伝送ラインを
非反転入力端子に接続しかつ前記第２のコンデンサ（１
２）の他端を反転入力端子に接続した第２の差動増幅器
（１３）とを備えた信号伝送回路において、 前記第１のコンデンサ（５）および前記第１の伝送ライ
ンの接続点に接続したデータ発生器（４）と、この接続
点と接地点との間に接続された第１の終端抵抗（６）
と、前記第１の伝送ラインおよび前記第２のコンデンサ
（１２）の接続点に接続したデータ受信器（１１）と、
前記第２の伝送ラインおよび前記第２の差動増幅器（１
３）の前記非反転入力端子との間に直列に接続した第３
のコンデンサ（９）と、前記非反転入力端子と接地点と
の間に接続した第２の終端抵抗（１０）とを有し、前記
第１の終端抵抗（６）および前記第２の終端抵抗（１
０）の抵抗値を等しくしかつ前記第１のコンデンサ
（５）および前記第３のコンデンサ（９）の容量値を等
しくしたことを特徴とする信号伝送回路。 (1) Differential amplification of the first signal and the second signal
ToFirst differential amplifier (3)And the output end of this differential amplifier
Connected to childFirst capacitor (5)And this condensate
A first transmission line connected to the other end of the
ConnectedSecond capacitor (12)And the second
A second transmission line for transmitting signals and this transmission line
Connected to the non-inverting input terminal andThe second capacitor (1
2)Is connected to the inverting input terminalSecond differential amplifier
(13)A signal transmission circuit comprising:First capacitor (5)And the first transmission line
Connected to the connection pointData generator (4)And this connection
Connected between the point and the ground pointFirst terminating resistor (6)
And the first transmission line and theSecond capacitor
(12)Connected to a connection pointData receiver (11)When,
The second transmission line and theThe second differential amplifier (1
3)Connected in series with the non-inverting input terminal ofThird
Capacitor (9)And the non-inverting input terminal and a ground point.
Connected betweenSecond terminating resistor (10)Having the above
First terminating resistor (6)And saidThe second terminating resistor (1
0)The resistance value ofFirst capacitor
(5)And saidThird capacitor (9)The capacitance value of
A signal transmission circuit characterized by the following.
伝送ラインおよび前記第２のコンデンサ（１２）の接続
点との間に接続した第３の抵抗（１６）と、前記第２の
コンデンサ（１２）の他端と前記第２の差動増幅器（１
３）の反転入力端子との間に接続した第４の抵抗（１
７）と、前記第２の差動増幅器（１３）の反転入力端子
および出力端子を接続する第５の抵抗（１８）と、前記
第１の伝送ラインと接地点との間に接続した第４のコン
デンサ（１９）と、前記第２の終端抵抗（１０）に並列
接続した第５のコンデンサ（２０）とを有し、前記第１
のコンデンサ（５）および前記第３のコンデンサ（９）
の容量値を等しくしかつ前記第４のコンデンサ（１９）
および前記第５のコンデンサ（２０）の容量値を等しく
しかつ前記第１の終端抵抗（６）および前記第３の抵抗
（１６）の並列合成抵抗値と前記第２の終端抵抗（１
０）の抵抗値とを等しくしたことを特徴とする請求項１
記載の信号伝送回路。 Wherein said data receiver (11) and the third resistor connected between the connection point of said first transmission line and said second capacitor (12) (16), the second
The other end of the capacitor (12) and the second differential amplifier (1
A fourth resistor (1 ) connected between the inverting input terminal of ( 3) and (4 ) .
7) , a fifth resistor (18) for connecting an inverting input terminal and an output terminal of the second differential amplifier (13) , and a fourth resistor (18) connected between the first transmission line and a ground point . Con
It includes a capacitor (19), and said second fifth capacitor connected in parallel to the terminal resistor (10) (20), said first
Capacitor (5) and said third capacitor (9)
And the fourth capacitor (19)
And the fifth equal capacitance values and the first termination resistor of the capacitor (20) (6) and the third resistor
The parallel combined resistance value of (16) and the second terminating resistor (1
2. The resistance value of (0) is equalized.
The signal transmission circuit as described in the above.
伝送ラインおよび前記第２のコンデンサ（１２）の接続
点との間に接続した第３の抵抗（１６）と、前記第２の
コンデンサ（１２）の他端と前記第２の差動増幅器（１
３）の反転入力端子との間に接続した第４の抵抗（１
７）と、前記第２の差動増幅器（１３）の反転入力端子
および出力端子を接続する第５の抵抗（１８）と、前記
第１の伝送ラインと接地点との間に接続した第４のコン
デンサ（１９）と、前記第２の終端抵抗（１０）に並列
接続した第５のコンデンサ（２０）と、前記第２の差動
増幅器（１３）の非反転入力端子に直列接続した第６の
抵抗（２２）および並列接続した第７の抵抗（２３）と
を有し、前記第４の抵抗（１７）および前記第７の抵抗
（２３）の抵抗値の積と前記第５の抵抗（１８）および
前記第６の抵抗（２２）の抵抗値の積とを等しくしたこ
とを特徴とする請求項１記載の信号伝送回路。 Wherein said data receiver (11) and the third resistor connected between the connection point of said first transmission line and said second capacitor (12) (16), the second
The other end of the capacitor (12) and the second differential amplifier (1
4) A fourth resistor (1 ) connected between the inverting input terminal and
7) , a fifth resistor (18) for connecting an inverting input terminal and an output terminal of the second differential amplifier (13) , and a fourth resistor (18) connected between the first transmission line and a ground point . Con
A capacitor (19), and said second fifth capacitor connected in parallel to the terminal resistor (10) (20), said second differential
A sixth series-connected to the non-inverting input terminal of the amplifier (13)
A resistor (22) and a seventh resistor (23) connected in parallel, wherein the fourth resistor (17) and the seventh resistor
2. The signal transmission circuit according to claim 1 , wherein the product of the resistance value of (23) and the product of the resistance values of the fifth resistor (18) and the sixth resistor (22) are made equal .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8150855A JP2984598B2 (en) | 1996-06-12 | 1996-06-12 | Signal transmission circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8150855A JP2984598B2 (en) | 1996-06-12 | 1996-06-12 | Signal transmission circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331277A JPH09331277A (en) | 1997-12-22 |
| JP2984598B2 true JP2984598B2 (en) | 1999-11-29 |
Family
ID=15505852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8150855A Expired - Fee Related JP2984598B2 (en) | 1996-06-12 | 1996-06-12 | Signal transmission circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984598B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4701096B2 (en) * | 2006-02-03 | 2011-06-15 | パイオニア株式会社 | Content data processing apparatus and playback apparatus |
| JP5582134B2 (en) * | 2009-02-20 | 2014-09-03 | 日本電気株式会社 | Receiving circuit and signal receiving method |
| JP6498919B2 (en) * | 2014-11-28 | 2019-04-10 | 古河電気工業株式会社 | Communication system and communication method |
-
1996
- 1996-06-12 JP JP8150855A patent/JP2984598B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09331277A (en) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822426A (en) | Balanced hybrid circuit | |
| JP4955455B2 (en) | Signal receiving method and receiver | |
| US7590393B2 (en) | Low-noise transmitter system and method | |
| EP0836203A3 (en) | Amplifying unit comprising an input transformer capable of contributing to a wider frequency band of a broadband amplifier | |
| EP0905925A3 (en) | Light receiving amplifying device | |
| JP2898165B2 (en) | Hybrid circuit | |
| EP0809353A3 (en) | Amplifier for cancelling noise between circuit systems | |
| JP2984598B2 (en) | Signal transmission circuit | |
| CN116131869A (en) | Receiver device for single-ended analog signals | |
| US3983323A (en) | Full-duplex digital transmission line system | |
| JP2001177355A (en) | Offset control circuit and optical receiver using the same, and optical communication system | |
| US3453395A (en) | Solid-state hybrid | |
| US4288661A (en) | Interface circuitry for acoustic coupler compensation | |
| EP0706729B1 (en) | Signal conditioning apparatus | |
| US6552615B1 (en) | Method and system for compensation of low-frequency photodiode current in a transimpedance amplifier | |
| US7190217B2 (en) | System, method and apparatus for providing ground separation between different environments | |
| US20030031139A1 (en) | Echo cancellation circuit | |
| US5644574A (en) | Noise canceling single return conductor for multiple signal carrying conductors | |
| KR100694632B1 (en) | Transmitter/receiver for bidirectional communication | |
| JP2751888B2 (en) | Band division amplifier circuit | |
| JPH0736196B2 (en) | Summing amplifier with complex weighting factors and interface with such summing amplifier | |
| US6046634A (en) | Amplifier circuit employing floating error cancellation | |
| JPS6439125A (en) | Noise elimination system | |
| JP2878315B2 (en) | Video signal splitter | |
| JP3350476B2 (en) | Receiving circuit of communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |