JP2978572B2 - Semiconductor light receiving element - Google Patents

Semiconductor light receiving element

Info

Publication number
JP2978572B2
JP2978572B2 JP3024234A JP2423491A JP2978572B2 JP 2978572 B2 JP2978572 B2 JP 2978572B2 JP 3024234 A JP3024234 A JP 3024234A JP 2423491 A JP2423491 A JP 2423491A JP 2978572 B2 JP2978572 B2 JP 2978572B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
electric field
light
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3024234A
Other languages
Japanese (ja)
Other versions
JPH04263477A (en
Inventor
紀久夫 牧田
正芳 辻
功 渡辺
俊敬 鳥飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3024234A priority Critical patent/JP2978572B2/en
Publication of JPH04263477A publication Critical patent/JPH04263477A/en
Application granted granted Critical
Publication of JP2978572B2 publication Critical patent/JP2978572B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体受光素子に関
し、特に低雑音及び高速応答に優れたアバランシェ増倍
型半導体受光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor photodetector, and more particularly to an avalanche multiplication semiconductor photodetector excellent in low noise and high speed response.

【0002】[0002]

【従来の技術】従来、波長1〜1.6μm帯の光通信用
半導体受光素子としてInP基板上に格子整合したIn
0.53Ga0.47As層(以下InGaAs層と略記する)
を光吸収層とするPIN型半導体受光素子、アバランシ
ェ増倍型半導体受光素子等が知られている。特にこの中
で、アバランシェ増倍型半導体受光素子は、アバランシ
ェ増倍作用による内部利得効果及び高速応答性を有する
点で長距離光通信用として実用化されている。
2. Description of the Related Art Conventionally, an InP lattice-matched on an InP substrate has been used as a semiconductor light receiving element for optical communication in the wavelength band of 1 to 1.6 μm.
0.53 Ga 0.47 As layer (hereinafter abbreviated as InGaAs layer)
A PIN-type semiconductor light-receiving element, an avalanche multiplication type semiconductor light-receiving element, and the like, each having a light absorption layer, are known. Above all, avalanche multiplication type semiconductor light receiving elements have been put to practical use for long-distance optical communication in that they have an internal gain effect due to avalanche multiplication and high-speed response.

【0003】アバランシェ増倍型半導体受光素子におい
て、素子特性上重要な因子である雑音・高速性に関して
は、増倍過程でのキァリアのランダムなイオン化プロセ
スに支配されている事が知られている。
In the avalanche multiplication type semiconductor light receiving device, it is known that noise and high speed, which are important factors in device characteristics, are governed by a random ionization process of a carrier in a multiplication process.

【0004】つまり、イオン化プロセス自体がショット
雑音として振る舞う為に更に増倍立上がり時間に関与し
てくる為に、理想的にはイオン化プロセスが長続きしな
い事が望ましい。この為には、増倍領域での電子イオン
化率(α)と正孔イオン化率(β)に差がある事が望ま
しい。ところが、イオン化率比(α/βもしくはβ/
α)は材料物性上決定されるもので、前述したInGa
As系アバランシェ増倍型半導体受光素子においてはI
nP層を増倍領域として用いる為に高々β/α〜2程度
である。これは低雑音特性を有するSi系の素子α/β
〜20と大きな違いがあり、より低雑音及び高速応答特
性を実現する為に画期的な材料技術が要求されていた。
That is, since the ionization process itself behaves as shot noise and further participates in the multiplication rise time, it is ideally desirable that the ionization process does not last long. For this purpose, it is desirable that there is a difference between the electron ionization rate (α) and the hole ionization rate (β) in the multiplication region. However, the ionization rate ratio (α / β or β /
α) is determined by the material properties, and the above-mentioned InGa
In an As-based avalanche multiplication semiconductor photodetector, I
At most β / α〜2 in order to use the nP layer as a multiplication region. This is a Si-based device α / β having low noise characteristics.
There is a great difference from 2020, and a breakthrough material technology has been required to realize lower noise and faster response characteristics.

【0005】これに対し、エフ・カパソ(F.Capa
sso)等はバンド不連続量の大きな超格子構造をアバ
ランシェ増倍層に適用する事によって、イオン化率比が
人工的に制御できる事を提案している(アプライド・フ
ィジックス・レターズ(Appl.Phys.Let
t.),40,pp38−40(1982))。その基
本原理は、光吸収により発生した光キァリアが超格子ア
バランシェ増倍層を走行する事により、超格子界面での
大きなバンド不連続をエネルギーとして取り込み、一方
のキャリアのイオン化を促進する事にある。
On the other hand, F. Capaso (F. Capa)
et al. propose that the ionization rate ratio can be artificially controlled by applying a superlattice structure having a large band discontinuity to the avalanche multiplication layer (Applied Physics Letters (Appl. Phys. Let
t. ), 40, pp 38-40 (1982)). The basic principle is that the photocarrier generated by light absorption travels through the superlattice avalanche multiplication layer, thereby taking in large band discontinuity at the superlattice interface as energy and promoting ionization of one carrier. .

【0006】光通信用波長帯(1〜1.6μm帯)に対
しては、ケー・ブレナン(K.Brennan)がIn
0.53Al0.47As(以下InAlAsと略記する)/I
nGaAs超格子系を増倍層として適用する事によっ
て、その大きな伝導帯不連続を利用してイオン化率比が
増大(α/β〜20)する事を理論的に推測している
(アイイーイーイー・トランザクション・オン・エレク
トロン・デバイスズ(IEEE.Trans.Elec
tron.Devices,ED−33,pp1502
−1510(1986))。実験的には牧田等によって
イオン化率比α/βが100以上に誇張される事を(プ
ロシーディング16回インターナショナルシンポジウム
Proc.16th Int.Symp.GaAs a
nd Related Compounds,Karu
izawa,pp−907(1989))、更に香川等
によって光吸収層とアバランシェ増倍層を分離したより
実用的な構造において基本性能が報告されている(アプ
ライド・フィジックス・レターズ(Appl.Phy
s.Lett.,57,pp1895−1897(19
90))。この様なInAlAs/InGaAs超格子
系を用いたアバランシェ増倍型受光素子は、従来のIn
GaAs系アバランシェ増倍型受光素子を特性の上では
るかにしのぐデバイスとして大きな期待が寄せられてい
る。
For the wavelength band for optical communication (1 to 1.6 μm band), K. Brennan reported In.
0.53 Al 0.47 As (hereinafter abbreviated as InAlAs) / I
By applying the nGaAs superlattice system as a multiplication layer, it has been theoretically speculated that the ionization rate ratio is increased (α / β し て 20) by using the large conduction band discontinuity (I / E). -Transaction on Electron Devices (IEEE. Trans. Elec)
tron. Devices, ED-33, pp1502
-1510 (1986)). Experimentally, Makita et al. Exaggerated that the ionization rate ratio α / β was exaggerated to 100 or more (Proceeding 16th International Symposium Proc. 16th Int. Symp.
nd Related Compounds, Karu
Izawa, pp-907 (1989)) and Kagawa et al. reported basic performance in a more practical structure in which a light absorption layer and an avalanche multiplication layer were separated (Applied Physics Letters (Appl. Phys.)).
s. Lett. , 57, pp 1895-1897 (19
90)). An avalanche multiplication type light receiving element using such an InAlAs / InGaAs superlattice system is a conventional InAlAs / InGaAs superlattice.
The GaAs-based avalanche multiplication type light receiving element is expected to be a device that far surpasses the characteristics.

【0007】[0007]

【発明が解決しようとする課題】図5には、前述の香川
等が提案している光吸収層、超格子増倍層を分離したア
バランシェ増倍型半導体受光素子の素子構造図と電界強
度の分布図を示す。基本的には、InP基板1上にn-
−InAlAs/InGaAs超格子増倍層4、p+
InGaAs電界降下層5、p- −InGaAs光吸収
層6からなる。
FIG. 5 shows a device structure diagram of an avalanche multiplication type semiconductor light receiving device in which a light absorption layer and a superlattice multiplication layer proposed by Kagawa et al. The distribution map is shown. Basically, n on the InP substrate 1
-InAlAs / InGaAs superlattice multiplication layer 4, p + -
An InGaAs electric field lowering layer 5 and ap -InGaAs light absorbing layer 6 are provided.

【0008】動作原理は、光吸収層において発生した光
キャリアの中で電子はドリフト電界によって電界降下
層、アバランシェ増倍層に走行、注入される。ここでI
nAlAs/InGaAs超格子構造は伝導帯不連続が
大きい材料系である為、走行する電子はヘテロ界面で実
効的にエネルギーを獲得しイオン化に到達しやすくな
る。それ故、電子のイオン化が誇張される良好な増倍現
象を得る事が可能となる。
The principle of operation is that electrons in the photocarriers generated in the light absorption layer travel and are injected into the electric field drop layer and the avalanche multiplication layer by the drift electric field. Where I
Since the nAlAs / InGaAs superlattice structure is a material system having a large conduction band discontinuity, traveling electrons effectively acquire energy at the heterointerface and easily reach ionization. Therefore, it is possible to obtain a good multiplication phenomenon in which the ionization of electrons is exaggerated.

【0009】ところで、本素子構造において良好な特性
を得る上で重要な事に適切なる電界強度分布の実現があ
る。図5の電圧印加時の電界強度分布を示す、図のよう
にp+ InGaAs電界降下層を介してアバランシェ増
倍層側にはイオン化を起こすに十分な強電界(〜400
KV/cm)を、光吸収層側にはキャリアをドリフトさ
せ且つトンネル降伏を防ぐに十分な低電界(<150K
V/cm)を保証する必要がある。それ故p+ −電界降
下層の層厚、キャリア濃度を厳密に制御する必要があ
る。
An important factor in obtaining good characteristics in the device structure is to realize an appropriate electric field intensity distribution. The electric field intensity distribution at the time of voltage application in FIG. 5 is shown. As shown in the figure, a strong electric field sufficient to cause ionization (up to 400) is applied to the avalanche multiplication layer via the p + InGaAs electric field drop layer.
KV / cm) on the light absorbing layer side, a sufficiently low electric field (<150K) to drift carriers and prevent tunnel breakdown.
V / cm). Therefore, it is necessary to strictly control the layer thickness and the carrier concentration of the p + -field drop layer.

【0010】ところで、該記構造を香川等は分子線エピ
タキシー法(MBE法)を用いて得ており、P+ 電界降
下層はBeドープした厚さ140A(オングストロー
ム)のInGaAs層を適用している。しかしながら、
結晶成長過程中にBeが自己拡散を生じる事は必然であ
り、その為p+ 領域は実効的に拡がる。特に前記構造で
は電界降下領域及び光吸収領域は比較的狭いエネルギー
ギャップ(〜0.78ev)を有するInGaAs層で
あり、トンネル降伏を生じ易くなる事が予想される。こ
の為、該記構造においては、自己拡散を抑制しない限り
超格子増倍層でのアバランシェ降伏と自己拡散によって
誘発されるトンネル降伏との競合状態になる事は明白
で、イオン化率比の実効的な劣化による素子特性上の問
題がある。
By the way, the above structure is obtained by Kagawa et al. Using the molecular beam epitaxy method (MBE method), and the P + field-drop layer is a Be-doped InGaAs layer having a thickness of 140 A (angstrom). . However,
It is inevitable that Be undergoes self-diffusion during the crystal growth process, so that the p + region effectively expands. In particular, in the above structure, the electric field drop region and the light absorption region are InGaAs layers having a relatively narrow energy gap (up to 0.78 ev), and it is expected that tunnel breakdown will easily occur. For this reason, in the structure described above, unless self-diffusion is suppressed, it is clear that a competition state occurs between the avalanche breakdown in the superlattice multiplication layer and the tunnel breakdown induced by self-diffusion. There is a problem in element characteristics due to excessive deterioration.

【0011】本発明の目的は、これらの課題を解決し
て、低雑音・高速応答特性を有するアバランシェ増倍型
半導体受光素子を提供する事にある。
An object of the present invention is to solve these problems and to provide an avalanche multiplication type semiconductor light receiving element having low noise and high speed response characteristics.

【0012】[0012]

【課題を解決するための手段】本発明の半導体受光素子
は、半導体基板上に、超格子構造からなるアバランシェ
増倍層と、電界降下層と、光吸収層と、光窓層とを基本
構造とする電子注入型の半導体受光素子において、前記
電界降下層を形成する半導体層がInPあるいはInG
aAsPであり、光吸収層を形成する半導体層がInG
aAsであることを特徴とする。
The semiconductor light receiving device of the present invention comprises a semiconductor substrate having a basic structure comprising an avalanche multiplication layer having a superlattice structure, an electric field drop layer, a light absorption layer, and a light window layer. to the electron injection type semiconductor light-receiving element, the semiconductor layer is InP or InG of forming the electric field drop layer
aAsP, and the semiconductor layer forming the light absorbing layer is InG
aAs .

【0013】更に前述の半導体受光素子において、前記
電界降下層を形成する半導体層の電子親和力をχD 、光
吸収層を形成する半導体層の電子親和力をχA とした場
合、 χA >χI1>χD の関係を満たす様な電子親和力χI1を有する半導体層
を、その境界領域に介在させる事を特徴としている。
Further, in the aforementioned semiconductor light receiving element,
The electron affinity of the semiconductor layer forming the electric field drop layerD,light
The electron affinity of the semiconductor layer forming the absorption layerAPlace
If χA> ΧI1> ΧD  Electron affinity that satisfies the relationshipI1Semiconductor layer having
Is interposed in the boundary region.

【0014】更に、前記光吸収層を形成する半導体層の
エネルギーギャップをEA ,電子親和力をχA 、光窓層
を形成する半導体層のエネルギーギャップをEW 、電子
親和力をχW とした場合、 χA +EA <χI2+EI2<χW+EW の関係を満たす様なエネルギーギャップEI2、電子親和
力χI2を有する半導体層を、その境界領域に介在させる
事を特徴としている。
Furthermore, the semiconductor layer forming the light absorption layer
E the energy gapA, Electron affinityA, Light window layer
The energy gap of the semiconductor layer formingW, Electronic
AffinityWAndA+ EAI2+ EI2W+ EW  Energy gap E that satisfies the relationshipI2, Electron affinity
ForceI2A semiconductor layer having
It is characterized by things.

【0015】[0015]

【作用】従来例の構造で指摘した様にPドーピング種は
必然的に自己拡散を生じる。それ故、自己拡散を生じて
もトンネル降伏に至りにくい素子構造が必要となる。そ
の為本発明では、p+ 電界降下領域を従来構造のInG
aAsよりもより大きなエネルギーギャップを有する半
導体層中に形成している。ここでトンネル降伏電圧はエ
ネルギーギャップの3/2乗に比例する事が一般的に知
られており、p+ 電界降下領域のエネルギーギャップワ
イド化はトンネル降伏を抑制する有効な構造となる。
The P-doped species inevitably causes self-diffusion as pointed out in the structure of the prior art. Therefore, an element structure that does not easily cause tunnel breakdown even if self-diffusion occurs is required. For this reason, in the present invention, the p +
It is formed in a semiconductor layer having a larger energy gap than aAs. Here, it is generally known that the tunnel breakdown voltage is proportional to the 3/2 power of the energy gap, and widening the energy gap in the p + electric field drop region becomes an effective structure for suppressing the tunnel breakdown.

【0016】上述のp+ ワイドギャップ電界降下層をも
つ構造はトンネル降伏を抑制する上では効果的である
が、キャリアの走行過程においては改善の余地がある。
Although the structure having the p + wide gap electric field drop layer described above is effective in suppressing tunnel breakdown, there is room for improvement in the carrier traveling process.

【0017】図2(b)には請求項1の発明の場合のバ
ンド構造図(第1の例)を示す。光吸収層で発生した、
電子がドリフト電界により走行する場合、ワイドエネル
ギーギャップのp+ 電界降下層の存在故に、伝導帯不連
続△Ec を感じる。この為、電子のエネルギー損失、パ
イルアップの原因となり、高速応答を得る上で問題とな
る。そこで本発明では図2(a)に示す様に、電界降下
層と光吸収層の境界に請求項2を満たす様な中間層1を
介在させる構造を付加している。本構造により、電子は
伝導帯不連続を段階的(△Ec1、ΔEc2)に感じるの
で、エネルギー損失、パイルアップ等が緩和される事に
なる。従って低雑音化と応答の高速化を同時に達成でき
る。
FIG. 2B shows a band structure diagram (first example) in the case of the first aspect of the present invention. Occurred in the light absorbing layer,
When the electrons travel by the drift electric field, the conduction band discontinuity ΔE c is felt due to the existence of the p + electric field drop layer having the wide energy gap. This causes energy loss and pile-up of electrons, which is a problem in obtaining a high-speed response. Therefore, in the present invention, as shown in FIG. 2 (a), a structure is provided in which an intermediate layer 1 satisfies claim 2 is interposed at the boundary between the electric field lowering layer and the light absorbing layer. According to this structure, the electrons sense the conduction band discontinuity in a stepwise manner (△ E c1 , ΔE c2 ), so that energy loss, pile-up, and the like are reduced. Therefore, low noise and high-speed response can be achieved at the same time.

【0018】更に、光吸収、増倍等によって発生した正
孔が走行する場合においても、図2(b)に示す様に光
窓層と光吸収層での価電子帯不連続△Ev を感じる事に
なる。特に素子構造上光窓層と光吸収層のヘテロ界面に
は高電界を印加できない事、また正孔質量の大きい事も
あって、正孔のエネルギー損失、パイルアップは深刻と
なり高速応答を得る上で問題となる。それ故、本発明で
は図2(a)に示す様に、光窓層と光吸収層の境界に請
求項3を満たす様な中間層2を介在させる構造を付加し
ている。本構造により、正孔は価電子帯不連続を段階的
(△Ev1、△Ev2)に感じるので、エネルギー損失、パ
イルアップ等が緩和される事になる。
Further, even when holes generated by light absorption, multiplication, etc. travel, as shown in FIG. 2B, the valence band discontinuity ΔE v in the light window layer and the light absorption layer is reduced. You will feel it. In particular, due to the device structure, a high electric field cannot be applied to the hetero interface between the optical window layer and the light absorbing layer, and the hole mass is large. Is a problem. Therefore, in the present invention, as shown in FIG. 2A, a structure in which an intermediate layer 2 that satisfies claim 3 is interposed at the boundary between the light window layer and the light absorbing layer is added. With this structure, holes feel valence band discontinuity in a stepwise manner (ΔE v1 , ΔE v2 ), so that energy loss, pile-up, etc. are alleviated.

【0019】中間層1と2をあわせて用いることにより
電子、正孔両方のエネルギー損失、パイルアップを同時
に改善でき、より一層高速応答が達成できる。(図2
(a)の第2の例の場合)
By using the intermediate layers 1 and 2 together, energy loss and pileup of both electrons and holes can be simultaneously improved, and a higher speed response can be achieved. (Figure 2
(In the case of the second example of (a))

【実施例】以下、本発明の一実施例について図面を参照
して詳細に説明する。図1は、本発明の一実施例により
形成されたアバランシェ増倍型半導体受光素子の構造断
面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a structural sectional view of an avalanche multiplication type semiconductor light receiving device formed according to an embodiment of the present invention.

【0020】この実施例の構造は、n−InP基板1上
に、n−バッファ層(n+ −InPバッファ層11、n
+ −InGaAsバッファ層に、n+ −InAlAsバ
ッファ層13)、n- −InAlAs/InGaAs超
格子増倍層14、p+ −InP電界降下層15、p-
InGaAsP中間層16、p- −InGaAs光吸収
層17、p- −InGaAsP中間層18、p+ −In
P光窓層19、p+ −InGaAs電極コンタクト層2
0を順次に積層している。ここで光吸収によって発生し
た電子は電界降下層アバランシェ増倍層に走行、注入さ
れ、超格子構造の大きな伝導帯不連続を利用して電子の
イオン化がエンハンスされる事になる。よってイオン化
率比の大きな良好な特性を有するアバランシェ増倍型半
導体受光素子が得られる。
The structure of this embodiment is such that an n-buffer layer (n + -InP buffer layer 11, n
+ The -InGaAs buffer layer, n + type InAlAs buffer layer 13), n - -InAlAs / InGaAs superlattice multiplication layer 14, p + -InP electric field drop layer 15, p - -
InGaAsP intermediate layer 16, p -- InGaAs light absorbing layer 17, p -- InGaAsP intermediate layer 18, p + -In
P optical window layer 19, p + -InGaAs electrode contact layer 2
0 are sequentially stacked. Here, the electrons generated by the light absorption travel and are injected into the avalanche multiplication layer, and the ionization of the electrons is enhanced by utilizing the large conduction band discontinuity of the superlattice structure. Therefore, an avalanche multiplication type semiconductor light receiving element having a good ionization ratio and good characteristics can be obtained.

【0021】ここで、p+ −InP電界降下層15は請
求項1に基づくもので、キャリア濃度、層厚を制御する
事により〜250kV/cmの電界降下量になる様にし
ている。Pドーピング種はBe、Zn、Mg等の各材料
が可能で、重要な事は自己拡散を生じても電界降下層外
に拡散しない様に、具体的には電界降下層の一部領域の
みにPドーピングを行っている。これにより、自己拡散
によるトンネル降伏の影響が緩和される。本実施例では
ワイドエネルギーギャップを有する半導体層としてIn
P(エネルギーギャップ1.35ev)を用いている
が、他にInGaAsP、InAlGaAs、InAl
Asでも同様の効果を有する事は明白である。
Here, the p + -InP electric field drop layer 15 is based on claim 1, and by controlling the carrier concentration and the layer thickness, the electric field drop amount is up to 250 kV / cm. The P doping species can be various materials such as Be, Zn, and Mg. The important thing is that even if self-diffusion occurs, it does not diffuse out of the electric field drop layer. P doping is performed. This alleviates the effect of tunnel breakdown due to self-diffusion. In this embodiment, the semiconductor layer having a wide energy gap is In
P (energy gap 1.35 ev) is used, but InGaAsP, InAlGaAs, InAl
It is clear that As has the same effect.

【0022】また、p- −InGaAsP中間層16と
18は、それぞれ本発明請求項2、3に従うもので、作
用の項で説明したように電子、正孔のエネルギー損失、
パイルアップが緩和される。よって、より高速応答動作
が可能である。本実施例ではこの中間層の材料系として
InGaAsP半導体層を用いているが、他にInAl
GaAsでも同様の効果を有する事は明白である。
The p -- InGaAsP intermediate layers 16 and 18 are in accordance with the second and third aspects of the present invention, respectively, and as described in the section of action, energy loss of electrons and holes,
Pile-up is reduced. Therefore, a faster response operation is possible. In this embodiment, an InGaAsP semiconductor layer is used as a material for the intermediate layer.
It is obvious that GaAs has the same effect.

【0023】図3には、本実施例による素子の増倍、暗
電流特性を従来例(図5の素子)と併せて示している。
これより、電界降下層のワイドエネルギーギャップ化に
よりトンネル電流成分が抑制された為、全体的に低暗流
化がはかられている。この為、増倍率M=10での暗電
流レベルは従来素子に比較して1/5に低減され、且つ
最大増倍率Mmax 〜30と従来素子に比較して増加して
いる。
FIG. 3 shows the multiplication and dark current characteristics of the element according to this embodiment together with the conventional example (element of FIG. 5).
As a result, the tunnel current component is suppressed by widening the energy gap of the electric field dropping layer, so that the overall dark current is reduced. For this reason, the dark current level at the multiplication factor M = 10 is reduced to 1/5 as compared with the conventional device, and the maximum multiplication factor M max 3030 is increased as compared with the conventional device.

【0024】図4は、本発明素子の増倍率と遮断周波数
の測定例を示している。ここで図中の(a)は図1に示
す実施例による素子の場合(第2の例)、(b)はp-
−InGaAsP中間層16、18がない、構造による
素子の場合(第1の例)である。これより明らかに、中
間層の挿入により遮断周波数の改善がなされ、高速応答
化が図られている事が判る。
FIG. 4 shows an example of measurement of the multiplication factor and the cutoff frequency of the device of the present invention. Here, (a) in the figure is the case of the device according to the embodiment shown in FIG. 1 (second example), and (b) is p
This is a case of a device having a structure without the InGaAsP intermediate layers 16 and 18 (first example). This clearly shows that the insertion of the intermediate layer improves the cut-off frequency and achieves a high-speed response.

【0025】[0025]

【発明の効果】以上説明した様に、本発明による超格子
構造を増倍層としたアバランシェ増倍型半導体受光素子
は、電界降下層のワイドエネルギーギャップ化あるいは
光吸収層と電界降下層、光窓層の間に中間層を各々介在
させる事によって、良好な増倍特性を得る事が可能にな
る。それ故低雑音、高速応答性に優れたアバランシェ増
倍型半導体受光素子が得られる。
As described above, the avalanche multiplication type semiconductor light receiving device using the superlattice structure according to the present invention as a multiplication layer has a wide energy gap of the electric field drop layer or the light absorption layer and the electric field drop layer, By providing an intermediate layer between the window layers, good multiplication characteristics can be obtained. Therefore, an avalanche multiplication type semiconductor light receiving element excellent in low noise and high speed response can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例である超格子アバランシェ増
倍型受光素子の断面図と電界温度を説明する図である。
FIG. 1 is a cross-sectional view of a superlattice avalanche multiplication type light receiving element according to an embodiment of the present invention and a diagram for explaining an electric field temperature.

【図2】本発明の実施例の素子のバンド構造を示す図で
ある。
FIG. 2 is a diagram showing a band structure of a device according to an example of the present invention.

【図3】本発明による素子と従来例による素子の暗電流
と増倍特性を示す図である。
FIG. 3 is a diagram showing dark current and multiplication characteristics of an element according to the present invention and an element according to a conventional example.

【図4】本発明による素子の増倍率と遮断周波数の関係
を示す図である。
FIG. 4 is a diagram showing a relationship between a multiplication factor and a cutoff frequency of an element according to the present invention.

【図5】従来例の素子の構造断面図と、電界強度を説明
する図である。
FIG. 5 is a structural cross-sectional view of an element of a conventional example and a diagram for explaining electric field strength.

【符号の説明】[Explanation of symbols]

1 n+ −InP基板 2 n+ −InAlAs/InGaAs超格子バッファ
層 3 n+ −InAlAsバッファ層 4 n- −InAlAs/InGaAs超格子増倍層 5 p+ −InGaAs電界降下層 6 p- −InGaAs光吸収層 7 p+ −InGaAs層 8 p+ −InAlAs光窓層 9 p+ −InGaAs電極コンタクト層 10 入射光 11 n+ −InPバッファ層 12 n+ −InGaAsバッファ層 13 n+ −InAlAsバッファ層 14 n- −InAlAs/InGaAs超格子増倍層 15 p+ −InP電界降下層 16 p- −InGaAsP中間層 17 p- −InGaAs光吸収層 18 p- −InGaAsP中間層 19 p+ −InP光窓層 20 p+ −InGaAs電極コンタクト層
1 n + -InP substrate 2 n + -InAlAs / InGaAs superlattice buffer layer 3 n + type InAlAs buffer layer 4 n - -InAlAs / InGaAs superlattice multiplication layer 5 p + -InGaAs electric field drop layer 6 p - -InGaAs light Absorption layer 7 p + -InGaAs layer 8 p + -InAlAs optical window layer 9 p + -InGaAs electrode contact layer 10 incident light 11 n + -InP buffer layer 12 n + -InGaAs buffer layer 13 n + -InAlAs buffer layer 14 n - type InAlAs / InGaAs superlattice multiplication layer 15 p + -InP electric field drop layer 16 p - -InGaAsP intermediate layer 17 p - -InGaAs light-absorbing layer 18 p - -InGaAsP intermediate layer 19 p + -InP light window layer 20 p + -InGaAs electrode contact layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 功 東京都港区芝五丁目7番1号日本電気株 式会社内 (72)発明者 鳥飼 俊敬 東京都港区芝五丁目7番1号日本電気株 式会社内 (56)参考文献 特開 平2−90575(JP,A) 特開 平2−298082(JP,A) 特開 平4−206577(JP,A) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Isao Watanabe, Inventor 5-7-1 Shiba, Minato-ku, Tokyo Inside NEC Corporation (72) Inventor Toshitaka Toritaka 5-7-1 Shiba, Minato-ku, Tokyo Japan (56) References JP-A-2-90575 (JP, A) JP-A-2-298082 (JP, A) JP-A-4-206577 (JP, A)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に、超格子構造からなるア
バランシェ増倍層と、電界降下層と、光吸収層と、光窓
層とを基本構造とする電子注入型の半導体受光素子にお
いて、前記電界降下層を形成する半導体層がInPある
いはInGaAsPであり、光吸収層を形成する半導体
層がInGaAsであることを特徴とする半導体受光素
子。
1. An electron injection type semiconductor light receiving element having a basic structure of an avalanche multiplication layer having a superlattice structure, an electric field drop layer, a light absorption layer, and an optical window layer on a semiconductor substrate. The semiconductor layer forming the electric field drop layer is InP
Or InGaAsP, wherein the semiconductor layer forming the light absorbing layer is InGaAs .
【請求項2】 半導体基板上に、超格子構造からなるア
バランシェ増倍層と、電界降下層と、光吸収層と、光窓
層とを基本構造とする半導体受光素子において、前記電
界降下層を形成する半導体層が + −InPあるいはp +
−InGaAsPであり、光吸収層を形成する半導体層
- −InGaAsであることを特徴とする半導体受
光素子。
2. A semiconductor light receiving device having a basic structure of an avalanche multiplication layer having a superlattice structure, an electric field drop layer, a light absorption layer, and an optical window layer on a semiconductor substrate. The semiconductor layer to be formed is p + -InP or p +
-InGaAsP, and the semiconductor layer forming the light absorption layer is p -- InGaAs .
【請求項3】 請求項1あるいは請求項2記載の半導体
受光素子であって、前記電界降下層を形成する半導体層
の電子親和力をχ D ,光吸収層を形成する半導体層の電
子親和力をχ A とした場合、χ A >χ I1 >χ D の関係を
満たすような電子親和力χ I1 を有する半導体層を、前記
電界降下層と光吸収層との境界領域に介在させたことを
特徴とする半導体受光素子。
3. A semiconductor according to claim 1 or claim 2.
A light receiving element, wherein a semiconductor layer forming the electric field drop layer
The electron affinity chi D, conductive semiconductor layer forming the light absorbing layer
When the child affinity is χ A , the relationship χ A > χ I1 > χ D
A semiconductor layer having an electron affinity χ I1 that satisfies
That it was interposed in the boundary region between the electric field drop layer and the light absorption layer.
Characteristic semiconductor light receiving element.
【請求項4】 半導体基板上に、超格子構造からなるア
バランシェ増倍層と、電界降下層と、光吸収層と、光窓
層とを基本構造とする半導体受光素子であって、前記電
界降下層を形成する半導体層のエネルギーギャップE D
が光吸収層を形成する半導体層のエネルギーギャップE
A よりも大きく、前記光吸収層を形成する半導体層のエ
ネルギーギャップをE A ,電子親和力をχ A とし,光窓
層を形成する半導体層のエネルギーギャップをE V ,電
子親和力をχ V とした場合、χ A +E A <χ I2 +E I2
χ V +E V の関係を満たすようなエネルギーギャップE
I2 ,電子親和力をχ I2 を有する半導体層を、光吸収層と
光窓層との境界領域に介在させたことを特徴とする半導
体受光素子。
4. A semiconductor light receiving element having a basic structure of an avalanche multiplication layer having a superlattice structure, an electric field drop layer, a light absorption layer, and an optical window layer on a semiconductor substrate, wherein
Energy gap E D of the semiconductor layer forming the field lowering layer
Is the energy gap E of the semiconductor layer forming the light absorbing layer
A of the semiconductor layer that is larger than A and forms the light absorbing layer.
The energy window is E A , the electron affinity is χ A , and the optical window
The energy gap of the semiconductor layer forming the layer is E V ,
When the child affinity is χ V , χ A + E A I2 + E I2 <
energy gap E, such as to satisfy the relation of χ V + E V
I2, a semiconductor layer having an electron affinity chi I2, and the light absorbing layer
A semiconductor light receiving element, which is interposed in a boundary region with a light window layer .
JP3024234A 1991-02-19 1991-02-19 Semiconductor light receiving element Expired - Lifetime JP2978572B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3024234A JP2978572B2 (en) 1991-02-19 1991-02-19 Semiconductor light receiving element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3024234A JP2978572B2 (en) 1991-02-19 1991-02-19 Semiconductor light receiving element

Publications (2)

Publication Number Publication Date
JPH04263477A JPH04263477A (en) 1992-09-18
JP2978572B2 true JP2978572B2 (en) 1999-11-15

Family

ID=12132570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3024234A Expired - Lifetime JP2978572B2 (en) 1991-02-19 1991-02-19 Semiconductor light receiving element

Country Status (1)

Country Link
JP (1) JP2978572B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001467B1 (en) * 1992-12-22 1996-01-30 한국 전기통신공사 Avalanche photo diode having super lattice structure
JP2699807B2 (en) * 1993-06-08 1998-01-19 日本電気株式会社 Compositionally modulated avalanche photodiode
JP2762939B2 (en) * 1994-03-22 1998-06-11 日本電気株式会社 Superlattice avalanche photodiode
JP2739824B2 (en) * 1994-06-21 1998-04-15 日本電気株式会社 Semiconductor light receiving element
CN101964366A (en) * 2010-08-11 2011-02-02 友达光电股份有限公司 Photoelectric conversion element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747299B2 (en) * 1988-09-28 1998-05-06 株式会社日立製作所 Semiconductor light receiving element
JP2670557B2 (en) * 1989-05-12 1997-10-29 日本電信電話株式会社 Avalanche photodiode
JPH04206577A (en) * 1990-11-30 1992-07-28 Hitachi Ltd Superlattice apd

Also Published As

Publication number Publication date
JPH04263477A (en) 1992-09-18

Similar Documents

Publication Publication Date Title
JP2937404B2 (en) Semiconductor light receiving element
EP0800219B1 (en) Heterojunction pin photodiode
JP2845081B2 (en) Semiconductor light receiving element
US5457327A (en) Avalanche photodiode with an improved multiplication layer
JP3156851B2 (en) Heterojunction energy gradient structure
Kazarinov et al. Charge injection over triangular barriers in unipolar semiconductor structures
JP3287458B2 (en) Ultra-high speed, low voltage drive avalanche multiplication type semiconductor photo detector
US4982255A (en) Avalanche photodiode
US5471068A (en) Semiconductor photodetector using avalanche multiplication and strained layers
JP2998375B2 (en) Avalanche photodiode
US5432361A (en) Low noise avalanche photodiode having an avalanche multiplication layer of InAlAs/InGaAlAs
JPH03289181A (en) Superlattice apd
US6107652A (en) Metal-semiconductor-metal photodetector
JP2978572B2 (en) Semiconductor light receiving element
US20020003240A1 (en) Avalanche photodiode
JP4058921B2 (en) Semiconductor photo detector
JP2893092B2 (en) Avalanche photodiode
JPH06188449A (en) Msm type photodetector
JP2669040B2 (en) Avalanche photodiode
JP2671555B2 (en) Superlattice avalanche photodiode
JPH0265279A (en) Semiconductor photodetecting element
JPH03291978A (en) Avalanche photodiode
JPH07335934A (en) Optical semiconductor device and its manufacture
JP2844833B2 (en) Semiconductor light receiving element
JPH04372178A (en) Semiconductor photodetector element

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12