JP2966686B2 - Manufacturing method of semiconductor laser - Google Patents

Manufacturing method of semiconductor laser

Info

Publication number
JP2966686B2
JP2966686B2 JP9298693A JP9298693A JP2966686B2 JP 2966686 B2 JP2966686 B2 JP 2966686B2 JP 9298693 A JP9298693 A JP 9298693A JP 9298693 A JP9298693 A JP 9298693A JP 2966686 B2 JP2966686 B2 JP 2966686B2
Authority
JP
Japan
Prior art keywords
wafer
electrode
semiconductor laser
layer
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9298693A
Other languages
Japanese (ja)
Other versions
JPH06310800A (en
Inventor
健一 松川
晃 茨木
伸彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP9298693A priority Critical patent/JP2966686B2/en
Publication of JPH06310800A publication Critical patent/JPH06310800A/en
Application granted granted Critical
Publication of JP2966686B2 publication Critical patent/JP2966686B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体レーザの製造方
法に関し、特に、ある結晶方位からずれた方位に配向さ
れた基板を用いて構成されたリッジ埋め込み型半導体レ
ーザの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor laser, and more particularly, to a method for manufacturing a ridge-embedded semiconductor laser using a substrate oriented in a direction deviating from a certain crystallographic direction.

【0002】[0002]

【従来の技術】図2は、従来より公知のリッジ埋め込み
型半導体レーザの一例を示す断面図である。n−GaA
s基板1上に、n−AlGaAsクラッド層2、アンド
ープのAlGaAs活性層3、及びp−AlGaAsク
ラッド層4が形成されている。このp−AlGaAsク
ラッド層4及びその上に形成されたp−GaAsキャッ
プ層8は、図示のようにメサ状リッジAを構成するよう
にエッチングされている。該メサ状リッジAの両側に
は、n−GaAs電流ブロック層9が形成されており、
さらにp−GaAsキャップ層8及びn−GaAs電流
ブロック層9の上方にp−GaAsコンタクト層10が
形成されている。上記のように基板1上に各層が積層さ
れたウェハの上面及び下面には、電極11,11’が形
成されている。 ところで、上記リッジ埋め込み型半導
体レーザの製造に際しては、通常、図3に平面図で示す
マザーのウェハ13を作製し、その上面及び下面に電極
を形成した後、一点鎖線Bで示す部分でへき開し、一点
鎖線Cで示す部分で切断することにより、個々の半導体
レーザが製造されている。
2. Description of the Related Art FIG. 2 is a sectional view showing an example of a conventionally known ridge-embedded semiconductor laser. n-GaAs
On an s substrate 1, an n-AlGaAs cladding layer 2, an undoped AlGaAs active layer 3, and a p-AlGaAs cladding layer 4 are formed. The p-AlGaAs cladding layer 4 and the p-GaAs cap layer 8 formed thereon are etched to form a mesa-shaped ridge A as shown. On both sides of the mesa-shaped ridge A, n-GaAs current blocking layers 9 are formed.
Further, a p-GaAs contact layer 10 is formed above the p-GaAs cap layer 8 and the n-GaAs current block layer 9. Electrodes 11, 11 'are formed on the upper and lower surfaces of the wafer in which the respective layers are stacked on the substrate 1 as described above. By the way, in manufacturing the ridge-embedded semiconductor laser, usually, a mother wafer 13 shown in a plan view in FIG. Each semiconductor laser is manufactured by cutting at a portion indicated by a chain line C.

【0003】なお、上面に形成される電極は、図3にお
いて1個の半導体レーザチップの上面においてのみ参照
番号11で示すように、へき開面及び隣合う半導体レー
ザとの間で分断される面には至らない大きさに形成され
ている。さらに、電極11には、窓部11a,11aが
形成されている。窓部11a,11aは、その下方に上
述したメサ状リッジA、すなわち発振領域が位置するこ
とを表すために設けられている。すなわち、発振領域の
上方において電極11にワイヤーボンディングを行うと
ワイヤーボンディング時の衝撃により発振領域に損傷を
与えるため、該発振領域を避けてワイヤーボンディング
を行うための位置決め用マークとして窓部11a,11
aが形成されている。なお、図3において、メサ状リッ
ジが構成されている部分すなわち発振領域は、破線Dで
示されている。
The electrodes formed on the upper surface are formed only on the upper surface of one semiconductor laser chip in FIG. 3, as indicated by reference numeral 11, on the cleavage surface and on the surface separated from the adjacent semiconductor laser. Is formed in a size that cannot be reached. Further, the electrode 11 has windows 11a, 11a. The windows 11a, 11a are provided to indicate that the mesa-shaped ridge A described above, that is, the oscillation region is located below the windows 11a. That is, if wire bonding is performed on the electrode 11 above the oscillation region, the oscillation region will be damaged by the impact of the wire bonding. Therefore, the window portions 11a and 11 are used as positioning marks for performing wire bonding while avoiding the oscillation region.
a is formed. In FIG. 3, a portion where the mesa-shaped ridge is formed, that is, an oscillation region is indicated by a broken line D.

【0004】上記のように、電極11の形成にあたって
は、窓部11a,11aの下方に発振領域Dが位置する
ように、電極11を形成しなければならない。通常、リ
ッジ埋め込み型半導体レーザでは、ウェハの上面におい
て、メサ状リッジAが位置する部分が盛り上がった形状
となるため、該ウェハの上面の盛り上がった部分が窓部
11a,11a内に位置するように電極11を形成すれ
ばよい。
As described above, when forming the electrode 11, the electrode 11 must be formed such that the oscillation region D is located below the windows 11a. Usually, in the ridge-embedded semiconductor laser, the portion where the mesa-shaped ridge A is located has a raised shape on the upper surface of the wafer, so that the raised portion on the upper surface of the wafer is positioned in the windows 11a and 11a. The electrode 11 may be formed.

【0005】しかしながら、n−GaAs基板1とし
て、例えば(100)面から<011>方向へオフして
いる方向に配向されたGaAs基板を用いた場合、ウェ
ハ上面の盛り上がった部分、すなわちストライプ状部分
を基準に電極11を形成することはできなかった。これ
は、図4(a),(b)に断面図及び部分切欠平面図で
示すように、ある結晶方位からずれた方向に配向された
基板(以下、オフ基板と称する。)を用いた場合、オフ
基板1の結晶性の影響により、基板1上において成長さ
れる各層の厚みが図2に示したようにはならないことに
よる。
However, when a GaAs substrate oriented in the direction off from the (100) plane to the <011> direction is used as the n-GaAs substrate 1, for example, a raised portion on the upper surface of the wafer, that is, a stripe-shaped portion is used. The electrode 11 could not be formed on the basis of. This is the case where a substrate oriented in a direction deviating from a certain crystal orientation (hereinafter referred to as an off-substrate) is used, as shown in the sectional view and the partially cutaway plan view in FIGS. The thickness of each layer grown on the substrate 1 does not become as shown in FIG. 2 due to the crystallinity of the off-substrate 1.

【0006】その結果、図4(a)及び(b)に示され
ているように、ウェハ15の表面において、メサ状リッ
ジAが延びる方向と平行にストライプ状部分15aが形
成されるが、該ストライプ状部分15aは、発振領域が
延びる部分から側方にずれた位置に形成されていた。
As a result, as shown in FIGS. 4A and 4B, a stripe-shaped portion 15a is formed on the surface of the wafer 15 in parallel with the direction in which the mesa-shaped ridge A extends. The striped portion 15a was formed at a position shifted laterally from the portion where the oscillation region extends.

【0007】従って、ウェハ15の上面に形成されたス
トライプ15aを基準として図3に示した電極11の窓
部11aを位置決めしたとしても、下方の発振領域がス
トライプ状部分15aの直下に位置していないため、窓
部11a,11aは発振領域位置を特定するためのマー
クとして使用できなかった。
Therefore, even if the window 11a of the electrode 11 shown in FIG. 3 is positioned with reference to the stripe 15a formed on the upper surface of the wafer 15, the lower oscillation region is located immediately below the stripe portion 15a. For this reason, the windows 11a and 11a could not be used as marks for specifying the oscillation region position.

【0008】そこで、オフ基板を用いたリッジ埋め込み
型半導体レーザを製造するに際しては、図5に部分拡大
平面図で示すように、ウェハ15の上面から一部におい
てコンタクト層をエッチングにより除去し、下方のメサ
状リッジAが形成されている発光領域部分を露出させ、
露出されたメサ状リッジAを基に、ウェハ上の他の半導
体レーザ素子部分への電極パターンの形成を行ってい
た。すなわち、露出されているメサ状リッジAを手掛か
りに、他の半導体レーザ素子上において、窓部の直下に
メサ状リッジAが位置するようにしてウェハ15の上面
に複数の電極をパターン形成していた。
Therefore, when manufacturing a ridge-buried semiconductor laser using an off-substrate, as shown in a partially enlarged plan view in FIG. Exposing the light-emitting region where the mesa-shaped ridge A is formed,
On the basis of the exposed mesa-shaped ridge A, an electrode pattern is formed on another semiconductor laser element portion on the wafer. That is, using the exposed mesa-shaped ridge A as a clue, a plurality of electrodes are patterned on the upper surface of the wafer 15 on another semiconductor laser device such that the mesa-shaped ridge A is located immediately below the window. Was.

【0009】[0009]

【発明が解決しようとする課題】上記のように、オフ基
板を用いたリッジ埋め込み型半導体レーザの従来の製造
方法では、メサ状リッジAを露出させるために、煩雑な
エッチング工程を実施しなければならなかった。
As described above, in the conventional method of manufacturing a ridge-embedded semiconductor laser using an off-substrate, a complicated etching process must be performed in order to expose the mesa-shaped ridge A. did not become.

【0010】また、上記エッチングは、除去するコンタ
クト層の厚みによって調整しなければならないため、コ
ンタクト層の厚み及び材料が異なるウェハに対応するに
は、再度実験を繰り返し、最適のエッチング条件を見出
さねばならなかった。
In addition, since the above-mentioned etching must be adjusted depending on the thickness of the contact layer to be removed, in order to cope with wafers having different thicknesses and materials of the contact layer, experiments must be repeated again to find the optimum etching conditions. did not become.

【0011】本発明の目的は、電極形成に際しての位置
決めのための煩雑な上記エッチング工程を省略すること
ができ、従って、異なる厚みのコンタクト層を有する半
導体レーザの製造にも容易に対応することができる、リ
ッジ埋め込み型の半導体レーザの製造方法を提供するこ
とにある。
An object of the present invention is to omit the complicated etching step for positioning when forming an electrode, and therefore to easily cope with the manufacture of a semiconductor laser having contact layers having different thicknesses. It is an object of the present invention to provide a method of manufacturing a ridge-embedded semiconductor laser.

【0012】[0012]

【課題を解決するための手段】本発明は、第1の導電型
のオフ基板上に、直接又は間接に、少なくとも第1の導
電型のクラッド層、活性層、第2の導電型のクラッド層
及びコンタクト層を形成してなり、かつ前記第2の導電
型のクラッド層にメサ状リッジが形成されたウェハを用
意し、該ウェハの上面及び下面に電極を形成する工程を
備える半導体レーザの製造方法において、下記の構成を
備えることを特徴とする。
According to the present invention, at least a first conductive type clad layer, an active layer, and a second conductive type clad layer are directly or indirectly formed on a first conductive type off-substrate. And manufacturing a semiconductor laser comprising a step of forming a contact layer and a wafer having a mesa-shaped ridge formed on the cladding layer of the second conductivity type, and forming electrodes on the upper and lower surfaces of the wafer. The method is characterized by comprising the following configuration.

【0013】すなわち、本発明では、電極の形成にあた
り、ウェハ上面に形成されたストライプ状部分を基準と
して、該ストライプ状部分の形成されている位置におけ
るコンタクト層の厚みをxとしたときに、
That is, according to the present invention, when forming the electrode, the thickness of the contact layer at the position where the stripe-shaped portion is formed is x, based on the stripe-shaped portion formed on the upper surface of the wafer.

【0014】[0014]

【数2】 (Equation 2)

【0015】で決定される距離yだけ該ストライプ状部
分から離れた位置に、発振領域の中心位置が存在するこ
とを表示する電極パターンを形成することを特徴とす
る。
An electrode pattern for indicating that the center position of the oscillation region exists at a position separated from the stripe-shaped portion by the distance y determined by the above is formed.

【0016】[0016]

【作用】オフ基板を用いてその上に半導体レーザを構成
するための各層を結晶成長させた場合、コンタクト層の
上面すなわちウェハの上面にストライプ状部分が形成さ
れるが、このストライプ状部分は、前述したように下方
の発振領域とずれた位置に形成される。しかしながら、
ストライプ状部分と下方の発振領域の中心との間の距離
yは、上記式(1)で示される距離yだけ離れているこ
とが、本願発明者らにより実験的に確かめられた。
When each layer for forming a semiconductor laser is crystal-grown thereon using an off-substrate, a stripe portion is formed on the upper surface of the contact layer, that is, on the upper surface of the wafer. As described above, it is formed at a position shifted from the lower oscillation region. However,
It has been experimentally confirmed by the inventors of the present invention that the distance y between the stripe-shaped portion and the center of the lower oscillation region is separated by the distance y represented by the above formula (1).

【0017】従って、本発明のように、ストライプ状部
分の形成されている位置から上記距離yだけ離れた位置
に発振領域位置を表示するように構成された電極パター
ンを形成することにより、電極の下方に発振領域が存在
する位置が該電極に表示されることになる。よって、下
方に発振領域が位置する部分を確実に避けてワイヤーボ
ンディングを行うことができる。
Therefore, as in the present invention, by forming an electrode pattern configured to display the oscillation region position at a position away from the position where the stripe-shaped portion is formed by the above distance y, the electrode pattern is formed. The position where the oscillation region exists below is displayed on the electrode. Therefore, wire bonding can be performed while reliably avoiding the portion where the oscillation region is located below.

【0018】[0018]

【実施例の説明】以下、本発明の実施例を図面を参照し
つつ説明することにより、本発明を明らかにする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings to clarify the present invention.

【0019】本実施例においては、オフ基板を用いたこ
とを除いては、図2に示したものと同様のウェハをまず
用意した。なお、ウェハの断面構造は、図2と同様であ
るので、図2に用いた参照番号を用いて各層を説明す
る。ウェハの作製は、以下のようにして行った。
In this embodiment, a wafer similar to that shown in FIG. 2 was first prepared except that an off-substrate was used. Since the cross-sectional structure of the wafer is the same as that of FIG. 2, each layer will be described using the reference numerals used in FIG. The production of the wafer was performed as follows.

【0020】(100)面から<011>方向へ4°オ
フしたn−GaAs基板1を用意した。このn−GaA
sオフ基板1上に、2μmの厚みのn−Al0.4 Ga
0.6 Asクラッド層2、0.07μmの厚みを有するア
ンドープのAl0.1 Ga0.9 As活性層3、0.8μm
の厚みのp−Al0.4 Ga0.6 Asクラッド層4及び厚
み0.2μmのp−GaAsキャップ層8を、MOCV
D法(有機金属気相成長法)を用いて順次成長させた。
次に、上記p−Al0.4 Ga0.6 Asクラッド層4及び
p−GaAsキャップ層8をエッチングすることによ
り、メサ状リッジAを形成した。なお、メサ状リッジA
の両側のp−Al0.4 Ga0.6 Asクラッド層の厚みは
0.3μmである。
An n-GaAs substrate 1 was prepared which was 4 ° off from the (100) plane in the <011> direction. This n-GaAs
n-Al 0.4 Ga having a thickness of 2 μm on the s-off substrate 1
0.6 As cladding layer 2, undoped Al 0.1 Ga 0.9 As active layer 3 having a thickness of 0.07 μm 3, 0.8 μm
The p-Al 0.4 Ga 0.6 As cladding layer 4 having a thickness of 0.2 μm and the p-GaAs cap layer 8 having a thickness of 0.2 μm are
The layers were sequentially grown using Method D (metal organic chemical vapor deposition).
Next, a mesa-shaped ridge A was formed by etching the p-Al 0.4 Ga 0.6 As clad layer 4 and the p-GaAs cap layer 8. The mesa-shaped ridge A
The thickness of the p-Al 0.4 Ga 0.6 As cladding layer on both sides of the substrate is 0.3 μm.

【0021】次に、同じくMOCVD法により、厚み
1.0μmのn−GaAs電流ブロック層9及び厚み
6.0μmのp−GaAsコンタクト層10を成長さ
せ、ウェハを得た。
Next, an n-GaAs current blocking layer 9 having a thickness of 1.0 μm and a p-GaAs contact layer 10 having a thickness of 6.0 μm were grown by MOCVD to obtain a wafer.

【0022】なお、図2では、1個の半導体素子の断面
構造のみが示されているが、上記ウェハとしては複数の
半導体レーザ素子がマトリックス状に構成されたマザー
のウェハを用意した。
Although FIG. 2 shows only the cross-sectional structure of one semiconductor element, a mother wafer having a plurality of semiconductor laser elements arranged in a matrix is prepared as the wafer.

【0023】図1に、上記のようにして用意されたマザ
ーのウェハ15を部分切欠平面図で示す。ウェハ15
は、後述の電極形成工程を経た後に、一点鎖線Bでへき
開し、一点鎖線Cに沿って分断することにより個々の半
導体レーザ素子に分割される。
FIG. 1 is a partially cutaway plan view of the mother wafer 15 prepared as described above. Wafer 15
Is divided into individual semiconductor laser elements by cleaving along a dashed-dotted line B and cutting along a dashed-dotted line C after an electrode forming step described later.

【0024】ウェハ15の上面に、図1に参照番号20
で示す電極形成用マスクを配置し、蒸着等の薄膜形成方
法により電極を形成した。なお、図1では、1個の半導
体レーザ素子部分の上面にのみ電極形成用マスク20を
配置した状態が図示されているが、他の半導体レーザ素
子上にも電極形成用マスクが載置されており、これらは
相互に接続されて一体化されている。
On the upper surface of the wafer 15, reference numeral 20 shown in FIG.
And an electrode was formed by a thin film forming method such as vapor deposition. Although FIG. 1 shows a state in which the electrode forming mask 20 is arranged only on the upper surface of one semiconductor laser element portion, the electrode forming mask is also placed on another semiconductor laser element. And these are interconnected and integrated.

【0025】ところで、上記ウェハ15の上面には、ス
トライプ状部分15aが形成されている。このストライ
プ状部分15aは、前述した図3に示したように、下方
のメサ状リッジが形成されている領域Dの直上から外れ
た位置に形成されている。他方、本実施例では、上記電
極用形成用マスク20の側縁20a,20bにスケール
E,Fがそれぞれ形成されている。また、位置決めマー
クを形成するための貫通孔20c,20cが形成されて
おり、上記スケールE,Fを利用して貫通孔20c,2
0cから側縁20a,20bの延びる方向において所定
距離離れた位置を決定し得るようにされている。
On the upper surface of the wafer 15, a stripe portion 15a is formed. As shown in FIG. 3 described above, the striped portion 15a is formed at a position deviated from immediately above the region D where the lower mesa ridge is formed. On the other hand, in the present embodiment, scales E and F are formed on the side edges 20a and 20b of the electrode forming mask 20, respectively. Further, through holes 20c, 20c for forming positioning marks are formed, and the through holes 20c, 2c are formed using the scales E, F.
A position separated by a predetermined distance from 0c in the direction in which the side edges 20a and 20b extend can be determined.

【0026】本実施例では、上記貫通孔20c,20c
と、ストライプ状部分15aとの間の距離が、上述した
式(1)を満たす距離yだけ離れるように、スケール
E,Fを利用して電極形成用マスク20が配置され、そ
の状態で電極が形成される。形成された電極を図6に示
す。電極11は、上記電極形成用マスク20を用いて形
成されているため、前述した位置決め用貫通孔20c,
20cが位置していた部分に、電極材料が付与されてい
ない位置決めマーク12a,12aを有する。この位置
決めマーク12a,12aは、ストライプ状部分15a
から距離yだけ離れた位置に形成されている。また、位
置決めマーク12a,12aの下方に、発振領域Dが位
置することになる。この理由を、図7を参照して説明す
る。
In this embodiment, the through holes 20c, 20c
The electrode forming mask 20 is arranged using the scales E and F so that the distance between the electrode and the stripe-shaped portion 15a is separated by the distance y that satisfies the above formula (1). It is formed. FIG. 6 shows the formed electrodes. Since the electrode 11 is formed using the electrode forming mask 20, the above-described positioning through-hole 20c,
Positioning marks 12a, 12a to which no electrode material is applied are provided in the portion where 20c was located. The positioning marks 12a, 12a correspond to the striped portions 15a.
Is formed at a position separated by a distance y from. In addition, the oscillation region D is located below the positioning marks 12a. The reason will be described with reference to FIG.

【0027】図7を参照して、表面のストライプ状部分
15aと、発振領域の中心との間の距離をy、p−Ga
Asコンタクト層10の厚みをxとする。本願発明者
は、上記距離yとp−GaAsコンタクト層10の厚み
xとの間に何らかの関係があるのではないかと考え、上
記p−GaAsコンタクト層10の厚みxを異ならせ、
上述した実施例と同様の構造を有するウェハを作製し、
距離yを測定した。結果を図8に示す。図8から明らか
なように、距離yと、p−GaAsコンタクト層10の
厚みxとの間には、極めて高い相関がみられ、式(1)
においてa=約4.4〜5、0<b≦10の関係の成立
することが確かめられた。また、オフ角度のみ異ならせ
たことを除いては、上記と全く同様にして複数種の半導
体レーザを構成し、距離yと厚みxとの関係を調べたと
ころ、何れの場合にも、式(1)のaは、0<a≦6の
範囲にあり、かつ0<b≦10の範囲にあることが確か
められた。
Referring to FIG. 7, the distance between the stripe-shaped portion 15a on the surface and the center of the oscillation region is y, p-Ga.
The thickness of the As contact layer 10 is x. The inventor of the present application considers that there is some relationship between the distance y and the thickness x of the p-GaAs contact layer 10, and makes the thickness x of the p-GaAs contact layer 10 different,
A wafer having a structure similar to that of the above-described embodiment is manufactured,
The distance y was measured. FIG. 8 shows the results. As is clear from FIG. 8, an extremely high correlation is observed between the distance y and the thickness x of the p-GaAs contact layer 10, and the expression (1)
It was confirmed that a = approximately 4.4 to 5 and 0 <b ≦ 10. Also, a plurality of types of semiconductor lasers were constructed in exactly the same manner as described above, except that only the off-angle was varied, and the relationship between the distance y and the thickness x was examined. It was confirmed that a in 1) was in the range of 0 <a ≦ 6 and 0 <b ≦ 10.

【0028】従って、図1に示した電極形成用マスク2
0を用い、位置決めマーク形成用の貫通孔20c,20
cが、ストライプ部分15aから距離yだけ離れた位置
に位置するように電極形成用マスク20を配置して電極
11を形成した場合、図6に拡大して示すように、位置
決めマーク12a(電極材料が付与されていない部分)
の下方に発振領域が確実に位置されることになる。よっ
て、本実施例の製造方法では、下方に発振領域を示す位
置決めマーク12a,12aが電極11に形成されてい
るため、発振領域が下方に存在する部分を避けてワイヤ
ーボンディングを行うことができる。
Accordingly, the electrode forming mask 2 shown in FIG.
0 through holes 20c, 20 for forming positioning marks.
When the electrode 11 is formed by arranging the electrode forming mask 20 so that c is positioned at a distance y from the stripe portion 15a, the positioning mark 12a (electrode material) is enlarged as shown in FIG. Part where is not given)
The oscillation region is surely located below. Therefore, in the manufacturing method of the present embodiment, since the positioning marks 12a, 12a indicating the oscillation region are formed below the electrode 11, the wire bonding can be performed while avoiding the portion where the oscillation region exists below.

【0029】なお、上述した実施例においては、位置決
めマークを付与するために図1に示した電極形成用マス
ク20を用いたが、用い得る電極形成用マスクは、これ
に限定されない。例えば、図9(a)に示すように、ワ
イヤボンディングを行ってもよい位置を表示するため
に、角孔の位置決め用貫通孔23c,23cが形成され
た電極形成マスク23を用いてもよい。すなわち、本発
明は、メサ状リッジが形成されている部分の上方におい
てワイヤーボンディングを行うことを避けるために、ワ
イヤーボンディング位置を特定するように電極を形成す
ることに特徴を有するものであるため、図9(a)に示
すように、メサ状リッジが下方に位置する部分以外の領
域、すなわちワイヤーボンディングを行ってもよい領域
(図9(a)ではマーク23c,23c間の領域)を表
示するように位置決めマークを形成するように電極を形
成してもよい。
In the above-described embodiment, the electrode forming mask 20 shown in FIG. 1 is used to provide the positioning mark, but the electrode forming mask that can be used is not limited to this. For example, as shown in FIG. 9A, an electrode forming mask 23 having rectangular through holes 23c, 23c may be used to indicate the positions where wire bonding may be performed. That is, the present invention is characterized in that an electrode is formed so as to specify a wire bonding position in order to avoid performing wire bonding above a portion where a mesa-shaped ridge is formed, As shown in FIG. 9A, a region other than the portion where the mesa-shaped ridge is located below, that is, a region where wire bonding may be performed (in FIG. 9A, a region between the marks 23c, 23c) is displayed. The electrodes may be formed so as to form the positioning marks as described above.

【0030】また、図9(b)に示すように、電極形成
用マスク24において、角孔状の貫通孔24a,24a
を形成し、さらに、スケールについても、マスクに直接
スケールを形成せず、マスク24の対をなすコーナー部
分に所定幅の階段状部分24b,24bを形成し、該階
段状部分の各段差の幅をスケールとして用いてもよい。
Further, as shown in FIG. 9B, in the electrode forming mask 24, the rectangular through holes 24a, 24a
Further, the scale is not formed directly on the mask, but stepped portions 24b, 24b having a predetermined width are formed at corners forming a pair of the mask 24, and the width of each step of the stepped portion is formed. May be used as a scale.

【0031】[0031]

【発明の効果】本発明によれば、オフ基板を用いて構成
されたリッジ埋め込み型半導体レーザ用ウェハの上面
に、ウェハ上面に形成されたストライプ状部分から上記
距離yだけ離れた位置に発振領域が存在することを表示
する位置決め用表示部を有するように電極が形成され
る。従って、発振領域上を避けて電極にワイヤーボンデ
ィングを確実に行うことができる。よって、発振領域の
損傷が生じ難い、特性に優れたリッジ埋め込み型の半導
体レーザを得ることができる。
According to the present invention, the oscillation region is provided on the upper surface of the ridge-embedded semiconductor laser wafer constituted by using the off-substrate at a position away from the stripe-shaped portion formed on the upper surface of the wafer by the distance y. The electrode is formed so as to have a positioning display portion for displaying the existence of the. Therefore, wire bonding can be reliably performed on the electrode while avoiding the oscillation region. Therefore, it is possible to obtain a ridge-embedded semiconductor laser that is less likely to damage the oscillation region and has excellent characteristics.

【0032】しかも、上記のように電極に位置決めマー
クを形成するにあたり、従来法のような煩雑なエッチン
グ工程を実施する必要がないため、電極形成工程全体を
効率よく行うことができ、かつコンタクト層の厚みの異
なる半導体レーザの製造に対しても容易に対応すること
が可能となる。よって、リッジ埋め込み型半導体レーザ
の量産性を効果的に高め得る。
In addition, when forming the positioning mark on the electrode as described above, it is not necessary to perform a complicated etching step as in the conventional method, so that the entire electrode forming step can be performed efficiently and the contact layer can be formed efficiently. It is possible to easily cope with the manufacture of semiconductor lasers having different thicknesses. Therefore, mass productivity of the ridge-embedded semiconductor laser can be effectively improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例においてウェハ上に電極形成用マスクを
配置した状態を説明するための部分切欠平面図。
FIG. 1 is a partially cutaway plan view for explaining a state in which an electrode forming mask is arranged on a wafer in an embodiment.

【図2】リッジ埋め込み型半導体レーザの一例を説明す
るための断面図。
FIG. 2 is a cross-sectional view illustrating an example of a ridge-embedded semiconductor laser.

【図3】従来法においてウェハの上面に電極を形成した
状態を説明するための平面図。
FIG. 3 is a plan view for explaining a state in which electrodes are formed on the upper surface of a wafer in a conventional method.

【図4】(a)及び(b)はオフ基板を用いた場合のウ
ェハの要部を説明するための断面図及び部分切欠平面
図。
FIGS. 4A and 4B are a cross-sectional view and a partially cutaway plan view illustrating a main part of a wafer when an off-substrate is used.

【図5】従来法においてウェハの上面側からエッチング
を行いメサ状リッジを露出させた状態を説明するための
部分切欠平面図。
FIG. 5 is a partially cutaway plan view for explaining a state in which a mesa-shaped ridge is exposed by etching from the upper surface side of a wafer in a conventional method.

【図6】実施例の製造方法においてウェハの上面に形成
された電極を説明するための部分切欠平面図。
FIG. 6 is a partially cutaway plan view for explaining electrodes formed on the upper surface of the wafer in the manufacturing method according to the embodiment.

【図7】ストライプ状部分と発振領域の中心との間の距
離y及びコンタクト層の厚みxを説明するための部分切
欠断面図。
FIG. 7 is a partially cutaway sectional view for explaining a distance y between a stripe-shaped portion and the center of an oscillation region and a thickness x of a contact layer.

【図8】距離yとコンタクト層の厚みxとの関係を示す
図。
FIG. 8 is a diagram showing a relationship between a distance y and a thickness x of a contact layer.

【図9】(a)及び(b)は、それぞれ、本発明におい
て用いる電極形成用マスクの他の例を説明するための平
面図。
FIGS. 9A and 9B are plan views each illustrating another example of the electrode forming mask used in the present invention.

【符号の説明】[Explanation of symbols]

1…基板 2…n−AlGaAsクラッド層 3…活性層 4…p−AlGaAsクラッド層 10…p−GaAsコンタクト層 11…電極 12a,12a…位置決めマーク 15…ウェハ 15a…ストライプ状部分 A…メサ状リッジ DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... n-AlGaAs cladding layer 3 ... Active layer 4 ... p-AlGaAs cladding layer 10 ... p-GaAs contact layer 11 ... Electrode 12a, 12a ... Positioning mark 15 ... Wafer 15a ... Stripe-shaped part A ... Mesa-shaped ridge

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−33885(JP,A) 特開 平5−145177(JP,A) 特開 平4−72787(JP,A) 実開 平6−79172(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01S 3/18 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-58-33885 (JP, A) JP-A-5-145177 (JP, A) JP-A-4-72787 (JP, A) 79172 (JP, U) (58) Field surveyed (Int. Cl. 6 , DB name) H01S 3/18

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ある結晶方位からずれた方向に配向され
た第1の導電型の基板上に、直接又は間接に、少なくと
も第1の導電型のクラッド層、活性層、第2の導電型の
クラッド層及びコンタクト層を積層してなり、かつ前記
第2の導電型のクラッド層にメサ状リッジが形成されて
いるウェハを用意し、前記ウェハの上面及び下面に電極
を形成する工程を備える半導体レーザの製造方法におい
て、 ウェハ上面に形成されているストライプ状部分を基準と
して、該ストライプ状部分における前記コンタクト層の
厚みをxとしたときに、前記ストライプ状部分から、 【数1】 で決定される距離yだけ離れた位置に発振領域の中心位
置があることを表示する電極を形成することにより前記
ウェハの上面の電極を形成することを特徴とする、半導
体レーザの製造方法。
At least a first conductive type cladding layer, an active layer, and a second conductive type are provided on a first conductive type substrate oriented in a direction deviating from a certain crystal orientation. A semiconductor comprising a lamination of a cladding layer and a contact layer, wherein a wafer having a mesa-shaped ridge formed on the cladding layer of the second conductivity type is provided, and electrodes are formed on the upper and lower surfaces of the wafer. In the laser manufacturing method, when the thickness of the contact layer in the striped portion is x with respect to the striped portion formed on the upper surface of the wafer, Forming an electrode on the upper surface of the wafer by forming an electrode indicating that the center position of the oscillation region is located at a position separated by a distance y determined by the following formula.
JP9298693A 1993-04-20 1993-04-20 Manufacturing method of semiconductor laser Expired - Fee Related JP2966686B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9298693A JP2966686B2 (en) 1993-04-20 1993-04-20 Manufacturing method of semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9298693A JP2966686B2 (en) 1993-04-20 1993-04-20 Manufacturing method of semiconductor laser

Publications (2)

Publication Number Publication Date
JPH06310800A JPH06310800A (en) 1994-11-04
JP2966686B2 true JP2966686B2 (en) 1999-10-25

Family

ID=14069702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9298693A Expired - Fee Related JP2966686B2 (en) 1993-04-20 1993-04-20 Manufacturing method of semiconductor laser

Country Status (1)

Country Link
JP (1) JP2966686B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68925966T2 (en) * 1988-12-22 1996-08-29 Kirin Amgen Inc CHEMICALLY MODIFIED GRANULOCYTE COLONY EXCITING FACTOR
JP3812827B2 (en) * 2001-08-23 2006-08-23 ソニー株式会社 Mounting method of light emitting element
EP2495260B2 (en) 2009-10-29 2018-10-24 Japan Polypropylene Corporation Manufacturing method for propylene polymer

Also Published As

Publication number Publication date
JPH06310800A (en) 1994-11-04

Similar Documents

Publication Publication Date Title
US8062959B2 (en) Method of manufacturing semiconductor element
KR20050009271A (en) Multibeam semiconductor laser, semiconductor light-emitting device and semiconductor device
US20030210721A1 (en) Semiconductor optical device
US20080130698A1 (en) Nitride-based semiconductor device and method of fabricating the same
US20090122822A1 (en) Semiconductor device having trench extending perpendicularly to cleaved plane and manufacturing method of the same
JP4966591B2 (en) Manufacturing method of semiconductor light emitting device
JP2966686B2 (en) Manufacturing method of semiconductor laser
US6633054B2 (en) Method of fabricating a semiconductor light-emitting device and the semiconductor light-emitting device
US5436196A (en) Method of producing semiconductor laser
US8216868B2 (en) Method of fabricating semiconductor laser
JP2767676B2 (en) Method for forming fine structure of compound semiconductor
JP2000133871A (en) Manufacture of semiconductor laser device
JP3315185B2 (en) Method for manufacturing alignment marker for manufacturing semiconductor optical device
JP3505913B2 (en) Method for manufacturing semiconductor light emitting device
JPH07112099B2 (en) Optoelectronic semiconductor device and manufacturing method thereof
JP7103552B1 (en) Optical semiconductor device
JPH03250684A (en) Manufacture of mesa buried type optical semiconductor device
US6793388B2 (en) Semiconductor laser and fabricating method of the same
JP3057188B2 (en) Independently driven multi-beam laser and its manufacturing method
JPS63302587A (en) Semiconductor laser
JPH06140718A (en) Manufacture of edge emitting type semiconductor laser element
JP4839497B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
KR20050001605A (en) Semiconductor Laser device and Producing Method Thereof
JP4964026B2 (en) Nitride semiconductor laser device fabrication method
JPH0730190A (en) Semiconductor laser and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20070813

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090813

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees