JP2965200B2 - Method for forming resist pattern for silylation - Google Patents
Method for forming resist pattern for silylationInfo
- Publication number
- JP2965200B2 JP2965200B2 JP9164704A JP16470497A JP2965200B2 JP 2965200 B2 JP2965200 B2 JP 2965200B2 JP 9164704 A JP9164704 A JP 9164704A JP 16470497 A JP16470497 A JP 16470497A JP 2965200 B2 JP2965200 B2 JP 2965200B2
- Authority
- JP
- Japan
- Prior art keywords
- silylation
- resist
- resist pattern
- forming
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Landscapes
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Organic Chemistry (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体素子のレジス
トパターン形成方法に関し、特にシリレーション用レジ
ストを利用してレジストパターンを形成する時、露光工
程後に単官能基を有するシリレーション物質と二官能基
を有するシリレーション物質を混合した物質を利用して
シリレーション工程を行うレジストパターン形成方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a resist pattern on a semiconductor device, and more particularly, to a method for forming a resist pattern using a resist for silation, a method comprising the steps of: The present invention relates to a method for forming a resist pattern in which a silylation step is performed using a substance obtained by mixing a silylation substance having the following.
【０００２】[0002]
【従来の技術】電子ビーム（E−beam）、Ｘ線又は紫外
線を利用してレジストを露光し、シリレーション工程で
露光された地域にシリレーション物質を注入するのに利
用される物質は単官能基を有する物質で、例えばTMDS
（tetramethydisilazane)や HMDS（Hexamethyldisilaza
ne）を用いている。2. Description of the Related Art A material used for exposing a resist using an electron beam (E-beam), X-rays or ultraviolet rays and injecting a silylated material into an area exposed in a silylation process is monofunctional. Group-containing substances such as TMDS
(Tetramethydisilazane) and HMDS (Hexamethyldisilaza)
ne).
【０００３】従来技術によりシリレーション用レジスト
パターンを形成する工程を、図７から図９を参照して説
明することにする。A process for forming a resist pattern for silylation according to the prior art will be described with reference to FIGS.
【０００４】図７は、下部層１１上部にシリレーション
用レジスト１２を５０００〜３００００オングストロー
ムの厚さに塗布し、マスク１３を利用して光１４を前記
レジスト１２に露光したものを示す断面図であり、露光
工程によりレジスト１２に露光地域１５が形成される。FIG. 7 is a cross-sectional view showing a state in which a resist 12 for silation is applied on the lower layer 11 to a thickness of 5000 to 30000 angstroms, and light 14 is exposed to the resist 12 using a mask 13. The exposed area 15 is formed on the resist 12 by the exposure process.
【０００５】図８は、プリシリレーション（presilylat
ion）ベーク工程を行った後、シリレーション物質、例
えばTMDS又はHMDSを利用したシリレーション工程を行
い、前記レジスト１２の露光地域１５にシリコンを注入
してシリコン注入領域１６を形成した断面図であり、前
記露光地域１５が広い地域は相対的にシリコンが多く注
入されシリコン注入領域１６の深さ（ｔ１）が深くな
り、前記露光地域１５が狭い地域は相対的にシリコンが
少なく注入されシリコン注入領域１６の深さ（ｔ２）が
薄く形成されることを示す。FIG. 8 shows a presilylat (presilylat).
FIG. 6 is a cross-sectional view showing a silicon implantation region 16 formed by performing a silation process using a silation material, for example, TMDS or HMDS after performing a baking process, and implanting silicon into an exposed region 15 of the resist 12. In a region where the exposure region 15 is wide, a relatively large amount of silicon is implanted and the depth (t1) of the silicon implantation region 16 becomes large, and in a region where the exposure region 15 is narrow, a relatively small amount of silicon is implanted and a silicon implantation region is implanted. 16 indicates that a depth (t2) of 16 is formed thin.
【０００６】また、非露光地域のレジストにもシリコン
が少量注入されるので、このように注入されたシリコン
を除去するため後続工程でレジストの一定厚さを除去す
る。この際、露光地域１５が狭い地域はシリコン注入領
域がさらに薄く残ることになるが、これは後続の酸素プ
ラズマエッチングでエッチング選択比を低める要因とな
る。In addition, since a small amount of silicon is also implanted into the resist in the non-exposed area, a certain thickness of the resist is removed in a subsequent process to remove such implanted silicon. At this time, in the area where the exposure area 15 is narrow, the silicon implantation area remains thinner, which causes a decrease in the etching selectivity in the subsequent oxygen plasma etching.
【０００７】そして、図９に示すように、酸素プラズマ
エッチングで前記レジスト１２をエッチングし、前記シ
リコン注入領域１６の表面にシリコン酸化膜１７を形成
させレジストに対するエッチング障壁層の役割を果させ
るとともに、シリコンが注入されないレジスト１２がエ
ッチングされてレジストパターン１２′が形成される。Then, as shown in FIG. 9, the resist 12 is etched by oxygen plasma etching to form a silicon oxide film 17 on the surface of the silicon implantation region 16 to serve as an etching barrier layer for the resist. The resist 12 into which silicon is not implanted is etched to form a resist pattern 12 '.
【０００８】前記のように、シリレーション工程以後に
露光地域の幅に従いレジストに注入されるシリコンの深
さが変化する問題が発生し、レジストパターンの臨界の
大きさ（Critical Dimension）の調節が非常に難しくレ
ジストパターンのプロファイルが低下する問題点があっ
た。As described above, since the depth of silicon implanted into the resist changes according to the width of the exposed area after the silylation process, the critical dimension of the resist pattern is critically adjusted. However, there is a problem that the profile of the resist pattern is difficult to be reduced.
【０００９】[0009]
【発明が解決しようとする課題】本発明は、前記の問題
点を解決するためシリレーション物質を単官能基を有す
る（mono−funtional）シリレーション物質と二官能基
を有する（bi−functional）シリレーション物質を混合
したシリレーション物質混合物を利用するシリレーショ
ン用レジストパターン形成方法を提供することにその目
的を有する。SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems by providing a silylation material having a mono-funtional silylation material and a bi-functional silylation material. It is an object of the present invention to provide a method for forming a resist pattern for silylation using a mixture of silation materials mixed with a relation material.
【００１０】[0010]
【課題を解決するための手段】前記の目的を達成するた
めの請求項１に記載の発明は、シリレーション用レジス
トパターン形成方法であって、下部層上部にシリレーシ
ョン用レジストを塗布する工程と、露光工程で前記レジ
ストの一定部分を露光して露光地域を形成する工程と、
単官能基を有するシリレーション物質と、前記単官能基
を有するシリレーション物質と比較してＳｉ−Ｏのボン
ドが幾らか発生しながら止まる作用がある二官能基を有
するシリレーション物質が、相互一定比率に混合された
シリレーション物質混合物を利用したシリレーション工
程で、前記レジストの露光地域、又は非露光地域にシリ
コンを注入してシリコン注入領域を形成する工程と、酸
素プラズマエッチングで前記レジストをエッチングし
て、前記シリコン注入領域の表面にシリコン酸化膜を形
成しレジストに対するエッチング障壁層の役割を果させ
るとともに、シリコンが注入されないレジストがエッチ
ングされてレジストパターンを形成する工程とを含み、
前記単官能基を有するシリレーション物質はDMSDMA、TM
DS、TMSDMA、TMSDEA、又はヘプタMDSのいずれかであ
り、前記二官能基を有するシリレーション物質はB[DMA]
DS、B[DMA]MS又はHMCTSのいずれかであることを特徴と
している。According to a first aspect of the present invention, there is provided a method for forming a resist pattern for silation, comprising the steps of: applying a resist for silation on an upper portion of a lower layer; Exposing a certain portion of the resist in an exposure step to form an exposed area;
A silylation substance having a monofunctional group, and the monofunctional group
Of Si—O compared to a silylated material having
Silylation material de has a difunctional group has the effect of stopping while somewhat occurred in silylation process using the silylation agent mixture is mixed with one another certain ratio, exposure area of the resist or the unexposed areas Forming a silicon implantation region by injecting silicon into the substrate, and etching the resist by oxygen plasma etching to form a silicon oxide film on the surface of the silicon implantation region to serve as an etching barrier layer for the resist. Forming a resist pattern by etching a resist into which silicon is not implanted,
The silylation material having a monofunctional group is DMSDMA, TM
DS, TMSDMA, TMSDEA, or hepta-MDS, wherein the bifunctional silylated material is B [DMA]
DS, B [DMA] MS or HMCTS.
【００１１】[0011]
【００１２】[0012]
【００１３】請求項２に記載の発明は、請求項１に記載
のシリレーション用レジストパターン形成方法であっ
て、前記単官能基を有するシリレーション物質と前記二
官能基を有するシリレーション物質が相互一定比率に混
合された前記シリレーション物質混合物には、前記単官
能基を有するシリレーション物質が１０％〜９０％含ま
れていることを特徴としている。[0013] According to a second aspect of the invention, a silylation resist pattern forming method according to claim 1, silylation material cross with silylation materials and the difunctional group having the monofunctional The silylation material mixture mixed at a predetermined ratio contains the silylation material having a monofunctional group in an amount of 10% to 90%.
【００１４】請求項３に記載の発明は、請求項１または
２に記載のシリレーション用レジストパターン形成方法
であって、前記単官能基を有するシリレーション物質と
前記二官能基を有するシリレーション物質が相互一定比
率に混合された前記シリレーション物質混合物には、前
記二官能基を有するシリレーション物質が１０％〜９０
％含まれていることを特徴としている。[0014] The invention described in claim 3 is the invention according to claim 1 or
2. The method for forming a resist pattern for silylation according to 2, wherein the silylation material mixture having the monofunctional group-containing silylation material and the bifunctional group-containing silylation material mixed at a constant ratio to each other includes: 10% to 90% of the bifunctional silation material
%.
【００１５】請求項４に記載の発明は、請求項１〜３の
いずれかに記載のシリレーション用レジストパターン形
成方法であって、前記シリレーション工程は、気相中又
は液相中で行うことを特徴としている。The invention according to claim 4 is the invention according to claims 1 to 3.
The method for forming a resist pattern for silylation according to any one of the preceding claims, wherein the silylation step is performed in a gas phase or a liquid phase.
【００１６】以上のように、単官能基を有するシリレー
ション物質ではシリレーション工程の際Ｓｉ−Ｏのボン
ドが引続き増加するが、二官能基を有するシリレーショ
ン物質ではシリレーション工程の際Ｓｉ−Ｏのボンドが
幾らか発生しながら止まる作用があることにより、広い
露光地域でも引続きＳｉ−Ｏのボンドが増加しないこと
になり、狭い露光地域に注入されるシリコン量とほぼ等
しく注入されることによりレジストパターンの臨界大き
さを一定に保持することができる。As described above, in the case of a silylation material having a monofunctional group, the bond of Si—O continues to increase during the silylation step. Has the effect of stopping while generating some bonds of Si, the Si-O bonds will not continue to increase even in a wide exposed area, and the resist is implanted by being injected substantially equal to the amount of silicon injected into a narrow exposed area. The critical size of the pattern can be kept constant.
【００１７】[0017]
【発明の実施の形態】以下、添付の図を参照して本発明
の実施例を詳細に説明することにする。図１から図４
は、本発明の実施例によりシリレーション用レジストパ
ターンを形成する工程を示す断面図である。図１に示す
ように、下部層１上部にシリレーション用レジスト２を
５０００〜３００００オングストロームの厚さに塗布す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. 1 to 4
FIG. 4 is a cross-sectional view showing a step of forming a resist pattern for silation according to an embodiment of the present invention. As shown in FIG. 1, a silylation resist 2 is applied on the lower layer 1 to a thickness of 5000 to 30000 angstroms.
【００１８】そして、図２に示すように、マスク４を利
用した露光工程で前記レジスト２を露光して露光地域５
を形成した後、プリシリレーション（presilylation）
ベーク工程を行う。なお、前記露光工程時に電子ビーム
を利用することもできる。Then, as shown in FIG. 2, the resist 2 is exposed in an exposure step using a mask 4 to expose an exposed area 5.
After forming the presilylation
Perform a baking process. Note that an electron beam can be used during the exposure step.
【００１９】次に、図３に示すように、単官能基を有す
るシリレーション物質と二官能基を有するシリレーショ
ン物質が相互一定比率に混合されたシリレーション物質
混合物を利用したシリレーション工程を行い、前記レジ
スト２の露光地域５にシリコンを注入してシリコン注入
領域６を形成する。Next, as shown in FIG. 3, a silylation process using a mixture of a silylation material having a monofunctional group and a silylation material having a bifunctional group in a certain ratio is performed. Then, silicon is implanted into the exposed area 5 of the resist 2 to form a silicon implanted area 6.
【００２０】前記単官能基を有するシリレーション物質
と二官能基を有するシリレーション物質が相互一定比率
に混合されたシリレーション物質混合物のうちで単官能
基を有するシリレーション物質は、例えば、DMSDMA(n,n
-dimethylaminodimethylsilane、TMDS、TMSDMA（n.n−d
imethylaminotrimethylsilane）、TMSDEA（n.n−diethy
l aminotrimethylsilane）、ヘプタMDS（heptamethyldi
silazane）が存在し、二官能基を有するシリレーション
物質はB[DMA]DS（bis［dimethylamino]dimethylsilan
e）、B[DMA]MS（bis[dimethylamino]methylsilane）、H
MCTS（hexamethylcyclotrisilazane）等である。The silylation material having a monofunctional group in the mixture of the silylation material having a monofunctional group and the silylation material having a bifunctional group in a certain ratio is, for example, DMSDMA ( n, n
-dimethylaminodimethylsilane, TMDS, TMSDMA (nn-d
imethylaminotrimethylsilane), TMSDEA (nn-diethy
l aminotrimethylsilane), hepta-MDS (heptamethyldi)
Silazane exists and has a bifunctional group. B [DMA] DS (bis [dimethylamino] dimethylsilan)
e), B [DMA] MS (bis [dimethylamino] methylsilane), H
MCTS (hexamethylcyclotrisilazane) and the like.
【００２１】前記単官能基を有するシリレーション物質
と二官能基を有するシリレーション物質が相互一定比率
に混合されたシリレーション物質混合物として、単官能
基を有するシリレーション物質が１０％〜９０％か、二
官能基を有するシリレーション物質が１０％〜９０％の
範囲のものを利用することができる。The silylation material having a monofunctional group and the silylation material having a bifunctional group are mixed at a certain ratio. And a silylation substance having a bifunctional group in a range of 10% to 90% can be used.
【００２２】また、前記シリレーション工程は気相中又
は液相中で行うことができる。The silylation step can be performed in a gas phase or a liquid phase.
【００２３】そして、図４に示すように、酸素プラズマ
エッチング工程で前記レジスト２をエッチングし、前記
シリコン注入領域６の表面にシリコン酸化膜７を形成さ
せレジストに対するエッチング障壁層の役割を果させる
と共に、シリコンが注入されないレジスト２がエッチン
グされてレジストパターン２′が形成された状態とす
る。Then, as shown in FIG. 4, the resist 2 is etched in an oxygen plasma etching step to form a silicon oxide film 7 on the surface of the silicon implantation region 6 to serve as an etching barrier layer for the resist. Then, the resist 2 into which silicon is not implanted is etched to form a resist pattern 2 '.
【００２４】図５は、単官能基を有するシリレーション
物質で（ａ）は、DMSDMA、（ｂ）はTMDS、（ｃ）はTMSD
MA、（ｄ）はTMSDEA、（ｅ）はヘプタMDSの分子構造式
を示すものである。FIG. 5 shows a silylation substance having a monofunctional group, (a) is DMSDMA, (b) is TMDS, and (c) is TMSD.
MA, (d) shows the molecular structural formula of TMSDEA, and (e) shows the molecular structural formula of hepta-MDS.
【００２５】図６は、二官能基を有するシリレーション
物質で、（ａ）はB[DMA]MS、（ｂ）はB[DMA]DS、（ｃ）
はHMCTSの分子構造式を示すものである。FIG. 6 shows a silylation substance having a bifunctional group, wherein (a) is B [DMA] MS, (b) is B [DMA] DS, and (c)
Shows the molecular structural formula of HMCTS.
【００２６】前記二官能基を有するB[DMA]MSは、空気中
に非常に不安な化学薬品で混合する場合は遅延時間に伴
う効果を有する。B [DMA] MS having a bifunctional group has an effect associated with a lag time when mixed with a very unsafe chemical in the air.
【００２７】以上のように、単官能基を有するシリレー
ション物質ではシリレーション工程の際Ｓｉ−Ｏのボン
ドが引続き増加するが、二官能基を有するシリレーショ
ン物質ではシリレーション工程の際Ｓｉ−Ｏのボンドが
幾らか発生しながら止まる作用があることにより、広い
露光地域でも引続きＳｉ−Ｏのボンドが増加しないこと
になり、狭い露光地域に注入されるシリコン量とほぼ等
しく注入されることによりレジストパターンの臨界大き
さを一定に保持することができる。As described above, in the case of the silylation material having a monofunctional group, the bond of Si—O continues to increase in the silylation process, whereas in the case of the silylation material having a bifunctional group, the Si—O bond is increased in the silylation process. Has the effect of stopping while generating some bonds of Si, the Si-O bonds will not continue to increase even in a wide exposed area, and the resist is implanted by being injected substantially equal to the amount of silicon injected into a narrow exposed area. The critical size of the pattern can be kept constant.
【００２８】[0028]
【発明の効果】本発明によれば、シリレーション用の物
質を単官能基を有するシリレーション物質と二官能基を
有するシリレーション物質の混合物として用いることに
より、シリレーション工程後シリコンの拡散深さが変化
する問題を解決し、プロファイルが良好なレジストパタ
ーンとすることができ、臨界大きさを一定に形成するこ
とができる。According to the present invention, by using a material for silation as a mixture of a silylation material having a monofunctional group and a silylation material having a bifunctional group, the diffusion depth of silicon after the silylation step is increased. Can be solved, a resist pattern having a good profile can be formed, and the critical size can be formed to be constant.
【図１】本発明の実施例のシリレーション用レジストパ
ターンを形成する工程を示す断面図である。FIG. 1 is a sectional view showing a step of forming a resist pattern for silylation according to an embodiment of the present invention.
【図２】本発明の実施例のシリレーション用レジストパ
ターンを形成する工程を示す断面図である。FIG. 2 is a sectional view showing a step of forming a resist pattern for silylation according to an embodiment of the present invention.
【図３】本発明の実施例のシリレーション用レジストパ
ターンを形成する工程を示す断面図である。FIG. 3 is a cross-sectional view showing a step of forming a resist pattern for silylation according to an embodiment of the present invention.
【図４】本発明の実施例のシリレーション用レジストパ
ターンを形成する工程を示す断面図である。FIG. 4 is a cross-sectional view showing a step of forming a resist pattern for silylation according to an embodiment of the present invention.
【図５】本発明に適用される例としての単官能基を有す
るシリレーション物質を示す分子構造式である。FIG. 5 is a molecular structural formula showing a silylated material having a monofunctional group as an example applied to the present invention.
【図６】本発明に適用される例としての二官能基を有す
るシリレーション物質を示す分子構造式である。FIG. 6 is a molecular structural formula showing a bifunctional silylated material as an example applied to the present invention.
【図７】従来の技術によりシリレーション用レジストパ
ターンを形成する工程を示す断面図である。FIG. 7 is a cross-sectional view showing a step of forming a resist pattern for silylation according to a conventional technique.
【図８】従来の技術によりシリレーション用レジストパ
ターンを形成する工程を示す断面図である。FIG. 8 is a cross-sectional view showing a step of forming a resist pattern for silation by a conventional technique.
【図９】従来の技術によりシリレーション用レジストパ
ターンを形成する工程を示す断面図である。FIG. 9 is a cross-sectional view showing a step of forming a resist pattern for silation by a conventional technique.
１、１１ 下部層 ２、１２ レジスト ３、１３ マスク ４、１４ 光 ５、１５ 露光地域 ６、１６ シリコン注入領域 ７、１７ シリコン酸化膜 DESCRIPTION OF SYMBOLS 1, 11 Lower layer 2, 12 Resist 3, 13 Mask 4, 14 Light 5, 15 Exposure area 6, 16 Silicon implantation area 7, 17 Silicon oxide film
Claims (4)
と、 露光工程で前記レジストの一定部分を露光して露光地域
を形成する工程と、 単官能基を有するシリレーション物質と、前記単官能基
を有するシリレーション物質と比較してＳｉ−Ｏのボン
ドが幾らか発生しながら止まる作用がある二官能基を有
するシリレーション物質が、相互一定比率に混合された
シリレーション物質混合物を利用したシリレーション工
程で、前記レジストの露光地域、又は非露光地域にシリ
コンを注入してシリコン注入領域を形成する工程と、 酸素プラズマエッチングで前記レジストをエッチングし
て、前記シリコン注入領域の表面にシリコン酸化膜を形
成しレジストに対するエッチング障壁層の役割を果させ
るとともに、シリコンが注入されないレジストがエッチ
ングされてレジストパターンを形成する工程とを含み、 前記単官能基を有するシリレーション物質はDMSDMA、TM
DS、TMSDMA、TMSDEA、又はヘプタMDSのいずれかであ
り、 前記二官能基を有するシリレーション物質はB[DMA]DS、
B[DMA]MS又はHMCTSのいずれかであることを特徴とす
る、シリレーション用レジストパターン形成方法。1. A method for forming a resist pattern, comprising: a step of applying a resist for silylation on an upper portion of a lower layer; a step of exposing a predetermined portion of the resist in an exposure step to form an exposed area; A silylation substance and the monofunctional group
Of Si—O compared to a silylated material having
Silylation material de has a difunctional group has the effect of stopping while somewhat occurred in silylation process using the silylation agent mixture is mixed with one another certain ratio, exposure area of the resist or the unexposed areas Forming a silicon implanted region by injecting silicon into the substrate; and etching the resist by oxygen plasma etching to form a silicon oxide film on the surface of the silicon implanted region to serve as an etching barrier layer for the resist. Forming a resist pattern by etching a resist into which silicon is not injected, wherein the silylation material having a monofunctional group is DMSDMA, TM
DS, TMSDMA, TMSDEA, or hepta-MDS, wherein the silylation substance having a bifunctional group is B [DMA] DS,
A method for forming a resist pattern for silylation, which is one of B [DMA] MS and HMCTS.
質と前記二官能基を有するシリレーション物質が相互一
定比率に混合された前記シリレーション物質混合物に
は、前記単官能基を有するシリレーション物質が１０％
〜９０％含まれていることを特徴とする請求項１に記載
のシリレーション用レジストパターン形成方法。2. The mixture of a silylation material having a monofunctional group and a silylation material having a bifunctional group in a predetermined ratio, wherein the silylation material having a monofunctional group is mixed with the silylation material having a monofunctional group. 10%
The method for forming a resist pattern for silylation according to claim 1, wherein the content of the resist pattern is about 90%.
質と前記二官能基を有するシリレーション物質が相互一
定比率に混合された前記シリレーション物質混合物に
は、前記二官能基を有するシリレーション物質が１０％
〜９０％含まれていることを特徴とする請求項１または
２に記載のシリレーション用レジストパターン形成方
法。3. The mixture of the silylation material having a monofunctional group and the silylation material having a bifunctional group in a predetermined ratio, wherein the silylation material having the bifunctional group is included in the mixture. 10%
2. The composition according to claim 1, wherein
3. The method for forming a resist pattern for silylation according to item 2 .
液相中で行うことを特徴とする請求項１〜３のいずれか
に記載のシリレーション用レジストパターン形成方法。4. The method according to claim 1, wherein the silylation step is performed in a gas phase or a liquid phase .
Silylation resist pattern forming method according to.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P-24262 | 1996-06-27 | ||
| KR1019960024262A KR0172588B1 (en) | 1996-06-27 | 1996-06-27 | Method for forming a resist pattern for silylation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1069096A JPH1069096A (en) | 1998-03-10 |
| JP2965200B2 true JP2965200B2 (en) | 1999-10-18 |
Family
ID=19463725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9164704A Expired - Fee Related JP2965200B2 (en) | 1996-06-27 | 1997-06-20 | Method for forming resist pattern for silylation |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2965200B2 (en) |
| KR (1) | KR0172588B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210171549A1 (en) * | 2019-12-06 | 2021-06-10 | Tokyo Ohka Kogyo Co., Ltd. | Surface treatment agent and surface treatment method |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020000951A (en) * | 2000-06-22 | 2002-01-09 | 박종섭 | Manufacturing method for fine pattern of semiconductor device |
| US7867913B2 (en) | 2007-09-28 | 2011-01-11 | Hynix Semiconductor Inc. | Method for fabricating fine pattern in semiconductor device |
-
1996
- 1996-06-27 KR KR1019960024262A patent/KR0172588B1/en not_active IP Right Cessation
-
1997
- 1997-06-20 JP JP9164704A patent/JP2965200B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210171549A1 (en) * | 2019-12-06 | 2021-06-10 | Tokyo Ohka Kogyo Co., Ltd. | Surface treatment agent and surface treatment method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980003846A (en) | 1998-03-30 |
| KR0172588B1 (en) | 1999-03-20 |
| JPH1069096A (en) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5318870A (en) | Method of patterning a phenolic polymer film without photoactive additive through exposure to high energy radiation below 225 nm with subsequent organometallic treatment and the associated imaged article | |
| US5362606A (en) | Positive resist pattern formation through focused ion beam exposure and surface barrier silylation | |
| US5707783A (en) | Mixtures of mono- and DI- or polyfunctional silanes as silylating agents for top surface imaging | |
| KR940004423B1 (en) | Negative pattern forming method on photoresist layer | |
| US5545512A (en) | Method of forming a pattern of silylated planarizing photoresist | |
| EP0599539B1 (en) | Method for forming a pattern by silylation | |
| US6258514B1 (en) | Top surface imaging technique using a topcoat delivery system | |
| US20040152024A1 (en) | Method for modifying resist images by electron beam exposure | |
| TW505976B (en) | Method for forming micro-pattern of semiconductor device | |
| JP2965200B2 (en) | Method for forming resist pattern for silylation | |
| US20210294148A1 (en) | Planarizing Organic Films | |
| US6872513B2 (en) | Photoresist edge correction | |
| JP3363079B2 (en) | Method of forming resist pattern | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| US5356758A (en) | Method and apparatus for positively patterning a surface-sensitive resist on a semiconductor wafer | |
| TW200300962A (en) | Improved lithography process for transparent substrates | |
| US6190837B1 (en) | Method for forming photoresist film pattern | |
| EP0600747A2 (en) | Method for forming a fine pattern | |
| JPH0684787A (en) | Formation of multilayered resist pattern | |
| JPH08202050A (en) | Pattern forming method | |
| KR100329716B1 (en) | High resolution lithography method | |
| KR960002764B1 (en) | Fine patterning method of semiconductor fabricating process | |
| KR100520669B1 (en) | Method for Forming Ultrafine Pattern by Top Surface Imaging Process | |
| JP2005114973A (en) | Method for forming fine resist pattern | |
| KR100518231B1 (en) | Method for forming ion-implantation pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |