JP2950485B2 - Stream cipher processor - Google Patents
Stream cipher processorInfo
- Publication number
- JP2950485B2 JP2950485B2 JP4028753A JP2875392A JP2950485B2 JP 2950485 B2 JP2950485 B2 JP 2950485B2 JP 4028753 A JP4028753 A JP 4028753A JP 2875392 A JP2875392 A JP 2875392A JP 2950485 B2 JP2950485 B2 JP 2950485B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- bit
- predetermined
- value
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、いわゆるストリーム暗
号の暗号化及び復号化を行うための、ストリーム暗号処
理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stream cipher processing apparatus for encrypting and decrypting a so-called stream cipher.
【０００２】[0002]
【従来の技術と発明が解決しようとする課題】ストリー
ム暗号は公知のように、ビット列からなるいわゆる平文
から、同じ長さの適当な乱数とのビットごとの排他的論
理和をとることによって暗号文とする暗号であり、従っ
てその暗号文に暗号化時と同じ乱数ビット列との排他的
論理和を行えば、元の平文に復号化することができる。2. Description of the Related Art As is well known, a stream cipher uses a cipher text by taking a bitwise exclusive OR of a so-called plaintext consisting of a bit string and an appropriate random number of the same length. Therefore, if the cipher text is subjected to an exclusive OR operation with the same random number bit string as at the time of the encryption, the original plain text can be decrypted.
【０００３】従って、ストリーム暗号においては、暗号
化と復号化で同じ乱数ビット列を第３者に秘密に所持す
る必要があるが、そのような平文と等長のビット列を両
者で所持することは、種々の点で通常は実用的でない。Therefore, in a stream cipher, it is necessary to secretly possess the same random number bit string for a third party in encryption and decryption. In many respects it is usually not practical.
【０００４】そこで、適当に短いキーを両者が秘密に保
持し、そのキーに基づく適当な演算処理により、キーで
定まる同じ内容の乱数ビット列を生成する機構を両側で
持ち、暗号化及び復号化時にそれぞれビット列を生成し
て、乱数ビット列として使用する。[0004] Therefore, both sides have a mechanism for generating a random number bit string of the same content determined by the key by appropriately holding a suitably short key secretly and performing an appropriate arithmetic processing based on the key. Each bit string is generated and used as a random number bit string.
【０００５】例えば、公知のＤＥＳ暗号化回路を使用し
て乱数ビット列を生成する方法があり、例えばそのＯＦ
Ｂモードでは、図４に示すように所要のキーと初期値と
をＤＥＳ暗号化回路１に設定して、初期値の暗号化によ
って処理を開始する。For example, there is a method of generating a random number bit string using a known DES encryption circuit.
In the B mode, a required key and an initial value are set in the DES encryption circuit 1 as shown in FIG. 4, and the process is started by encrypting the initial value.
【０００６】暗号化の結果を暗号化出力２とすると、そ
の64ビットのうちの上位の所定ｊビットのビット列を乱
数ビット列として取り出すと共に、その64ビットを遅延
回路３を経てＤＥＳ暗号化回路１に、次の暗号化入力と
してフィードバックし、このようにして各暗号化処理ご
とにｊビットの乱数ビット列が生成される。Assuming that the result of the encryption is an encrypted output 2, a high-order predetermined j-bit bit string of the 64 bits is extracted as a random number bit string, and the 64 bits are transmitted to the DES encryption circuit 1 via the delay circuit 3. Is fed back as the next encryption input, and thus a j-bit random number bit string is generated for each encryption process.
【０００７】ＤＥＳ暗号化論理による暗号化のランダム
性は認められているが、暗号化処理のために専用の暗号
化回路を使用しないで、例えば計算機の一般的な演算命
令によって実行すると長時間を要し、処理コストが高く
なって実用的でないので、より簡易に、適当なランダム
性を有する乱数ビット列を得ることが望まれる。Although the randomness of the encryption by the DES encryption logic is recognized, it takes a long time to execute it by using a general operation instruction of a computer without using a dedicated encryption circuit for the encryption processing. In short, since the processing cost is high and it is not practical, it is desired to obtain a random number bit string having appropriate randomness more easily.
【０００８】本発明は、乱数ビット列を生成する場合
に、適当な処理コストで、比較的ランダム性の高いビッ
ト列を生成できる機能を備えたストリーム暗号処理装置
を目的とする。An object of the present invention is to provide a stream cipher processing apparatus having a function of generating a bit string having relatively high randomness at an appropriate processing cost when generating a random number bit string.
【０００９】[0009]
【課題を解決するための手段】図１は、本発明の構成を
示すブロック図である。図はストリーム暗号処理装置の
構成であって、ビット列からなる第１の文を、等長の第
２の文に変換する装置であって、初期値生成部10と、乱
数発生部11と、乱数生成選択部12と、排他的論理和処理
部13とを有する。FIG. 1 is a block diagram showing the configuration of the present invention. FIG. 1 shows a configuration of a stream cipher processing apparatus, which is an apparatus for converting a first sentence consisting of a bit string into a second sentence of equal length, comprising: an initial value generation unit 10; a random number generation unit 11; It has a generation selection unit 12 and an exclusive OR processing unit 13.
【００１０】初期値生成部10は、ビット列からなる所与
のキーを入力として、乱数発生部11によって所定個数の
ビット列を発生して初期値とし、該初期値を所定の順序
で配列して乱数テーブル14を生成するものである。An initial value generation unit 10 receives a given key consisting of a bit string as an input, generates a predetermined number of bit strings by a random number generation unit 11, sets it as an initial value, and arranges the initial values in a predetermined order to generate a random number. A table 14 is generated.
【００１１】乱数発生部11は、所定ビット長を有し該入
力値で定まる値から始まり所定の周期で循環する異なる
値を、順次生成するものである。乱数生成選択部12は、
所定の関数の出力として生成するアドレスによって、乱
数テーブル14の１項の内容を読み出して、該テーブル内
容を排他的論理和処理部13に渡し、該テーブル内容を乱
数発生部11の入力として生成する値によって、乱数テー
ブル14の該アドレスで定まる項を置き換える処理を反復
する。The random number generator 11 sequentially generates different values having a predetermined bit length and starting from a value determined by the input value and circulating in a predetermined cycle. The random number generation selection unit 12
According to an address generated as an output of a predetermined function, the contents of one item of the random number table 14 are read out, the table contents are passed to the exclusive OR processing unit 13, and the table contents are generated as an input of the random number generation unit 11. The process of replacing the term determined by the address in the random number table 14 with the value is repeated.
【００１２】該関数値は、初めに該キーを入力とし、第
２回以後は該テーブル内容を入力として、所定の計算に
より、該入力値から該乱数テーブルの１項を指示するア
ドレスを算出するものである。For the function value, the key is input first, and after the second time, the contents of the table are input, and an address indicating one item of the random number table is calculated from the input value by a predetermined calculation. Things.
【００１３】排他的論理和処理部13は、順次渡される該
テーブル内容ごとに、該テーブル内容と、同長の第１の
文の各先頭部分とのビットごとの排他的論理和を生成し
て、第２の文の各部分として出力する。The exclusive OR processing unit 13 generates an exclusive OR for each bit of the table contents and the first part of the first sentence of the same length for each of the table contents sequentially passed. , Output as each part of the second sentence.
【００１４】乱数発生部11は、ｎビット長の所定の接続
を有する線形フィードバックシフトレジスタの論理によ
り、２n −１個の異なる各ｎビット長のビット列を生成
して出力するようにするのがよい。The random number generating section 11 generates and outputs 2 n -1 different bit strings of each n-bit length by the logic of a linear feedback shift register having a predetermined connection of n-bit length. Good.
【００１５】又その場合に、乱数発生部11は、前記ｎが
前記キーのビット長より大きい値であり、前記生成する
ｎビット長のビット列上に定める１以上の所定部分の各
ビット列を出力し、各該所定部分を該キー長に等しいビ
ット長とするようにしてもよい。In this case, the random number generating section 11 outputs each bit string of one or more predetermined portions defined on the generated n-bit length bit string, where n is greater than the key bit length. Alternatively, each of the predetermined portions may have a bit length equal to the key length.
【００１６】[0016]
【作用】本発明のストリーム暗号処理装置により、例え
ば公知の線形フィードバックシフトレジスタを基本とす
る乱数発生部11を使用して発生する擬似乱数を使って、
比較的ランダム性の高い乱数ビット列を、比較的容易に
効率よく生成することができるので、適度の強度の暗号
を簡易に利用することができるようになる。According to the stream cipher processing apparatus of the present invention, for example, using a pseudo random number generated by using a random number generator 11 based on a known linear feedback shift register,
Since a random number bit string having relatively high randomness can be generated relatively easily and efficiently, it is possible to easily use an encryption having an appropriate strength.
【００１７】[0017]
【実施例】図１の乱数発生部11は、例えば図２に示すよ
うな線形フィードバックシフトレジスタによって構成す
る。図の例は公知のようにＸa ＋Ｘb ＋１で表される原
始多項式に対応する線形フィードバックシフトレジスタ
である。DESCRIPTION OF THE PREFERRED EMBODIMENTS The random number generator 11 of FIG. 1 is constituted by a linear feedback shift register as shown in FIG. 2, for example. The illustrated example is a linear feedback shift register corresponding to a primitive polynomial represented by X a + X b +1 as is well known.
【００１８】公知のように、このレジスタに適当な０以
外の値を設定して１ビット右へシフトするごとに、レジ
スタ上に１個の値を得、２a −１回のシフトで一巡する
間に１〜２a −１の範囲のすべて異なる整数値を得る。As is well known, every time the register is set to an appropriate value other than 0 and shifted one bit to the right, one value is obtained on the register and the circuit goes around by 2 a -1 shifts. In between, all different integer values in the range 1-2 a -1 are obtained.
【００１９】例えばキーを64ビット長とする場合に、第
２の発明では、ａ＝64として、キーをレジスタ全ビット
に設定し、出力はレジスタの64ビットをすべて使用す
る。又、第３の発明では、例えばａ＝80として、入力と
する64ビットのキーはレジスタの80ビットの中で適当に
定める一定のビット位置に設定し、その他のビットは一
定の値（例えば、すべて１又は０でもよい）に設定し、
出力はレジスタの例えば右側の64ビットのみから取り出
す。For example, when the key is 64 bits long, in the second invention, a = 64 and the key is set to all the bits of the register, and the output uses all the 64 bits of the register. In the third invention, for example, assuming that a = 80, a 64-bit key to be input is set at a fixed bit position appropriately determined in the 80 bits of the register, and the other bits are set to a fixed value (for example, All may be 1 or 0)
The output is taken from, for example, only the right 64 bits of the register.
【００２０】又、例えばａ＝200 として、入力とする64
ビットのキーは前記のようにして適当に定める一定のビ
ット位置に設定し、出力はレジスタの例えば右側から19
2 ビット（64ビット×３）取り出して、１回のシフトご
とに３個の64ビット乱数をえる。Further, for example, assuming that a = 200, 64
The key of the bit is set at a fixed bit position appropriately determined as described above, and the output is, for example, 19 bits from the right side of the register.
Two bits (64 bits × 3) are extracted and three 64-bit random numbers are obtained for each shift.
【００２１】第３の発明のようにすることにより、出力
値のビット列の並びから、元のキーを推定することを、
第２の発明の場合より更に困難にするので、暗号強度を
改善することができ、更に後者のようにすれば乱数発生
処理を効率よく行うことができる。According to the third aspect, estimating the original key from the arrangement of the bit strings of the output value is as follows.
Since it is more difficult than in the case of the second invention, the encryption strength can be improved, and if the latter method is used, the random number generation processing can be performed efficiently.
【００２２】図３は、図１の構成による本発明の処理の
流れの一例を示す図である。処理ステップ20で初期値生
成部10がキーを受け取ると、処理ステップ21で乱数発生
部11にキーを入力して、所定個数の出力を発生して初期
値とする。例えば64ビットの初期値を256 個生成する。FIG. 3 is a diagram showing an example of the processing flow of the present invention with the configuration of FIG. When the initial value generation unit 10 receives the key in the processing step 20, the key is input to the random number generation unit 11 in the processing step 21, and a predetermined number of outputs are generated and set as initial values. For example, 256 64-bit initial values are generated.
【００２３】処理ステップ22で、それらの初期値を乱数
テーブル14の領域に設定する。乱数テーブル14は、上記
例に対応して64ビットの項を256 個持つ構成のテーブル
である。In a processing step 22, those initial values are set in the area of the random number table 14. The random number table 14 is a table having a configuration having 256 64-bit terms corresponding to the above example.
【００２４】乱数生成選択部12は、処理ステップ23でキ
ーの下位８ビットをアドレス関数の入力として、アドレ
スを生成する。アドレス関数は、入力の８ビットを乱数
テーブルの項番号として、項アドレスを生成する関数で
ある。In the processing step 23, the random number generation selection section 12 generates an address by using the lower 8 bits of the key as an input of an address function. The address function is a function that generates a term address by using the input 8 bits as the term number of the random number table.
【００２５】処理ステップ24で、そのアドレスで乱数テ
ーブル14の１項の内容を第１の乱数値として読み出し、
それを排他的論理和処理部13に渡す。排他的論理和処理
部13は、処理ステップ30で第１の乱数値を受け取ると、
処理ステップ31で入力の第１の文（暗号化時の平文、又
は復号化時の暗号文）のその時の未処理で残っている先
頭64ビットと、第１の乱数値との対応ビット間の排他的
論理和を生成し、第２の文（暗号化時の暗号文、又は復
号化時の平文）の最後に追加するように出力し、処理ス
テップ32で第１の文をすべて処理したか判定し、未処理
があれば処理ステップ30に戻る。In a processing step 24, the content of one item of the random number table 14 is read out as the first random number value at that address,
It is passed to the exclusive OR processing unit 13. Upon receiving the first random number value in processing step 30, the exclusive OR processing unit 13
In processing step 31, between the first 64 bits of the input first sentence (plaintext at the time of encryption or ciphertext at the time of decryption) remaining unprocessed at that time and the corresponding bit of the first random number value An exclusive OR is generated and output so as to be added to the end of the second sentence (encrypted text at the time of encryption or plain text at the time of decryption), and whether all of the first text has been processed in processing step 32 It is determined, and if there is any unprocessed, the process returns to the processing step 30.
【００２６】一方、乱数生成選択部12は、第１の乱数値
を読み出した後、処理ステップ25でその乱数値を乱数発
生部11の入力として、出力の乱数を１個取り出し、第２
の乱数値とし、処理ステップ26でこの第２の乱数値を、
乱数テーブル14の前記アドレスの項（第１の乱数値を読
み出した項）に書き込むことにより、内容を第２の乱数
値の値に更新する。On the other hand, the random number generation selection section 12 reads out the first random number value, takes out the random number value as an input to the random number generation section 11 in a processing step 25, and takes out one output random number.
And in a processing step 26, this second random value is
The content is updated to the value of the second random number value by writing to the address item (the item from which the first random number value is read) in the random number table 14.
【００２７】処理ステップ27で暗号化又は復号化の処理
が終わったか識別し、未処理の入力文が残っていれば、
処理ステップ28で第１の乱数値の下位８ビットからアド
レス関数によりアドレスを生成し、処理ステップ24に戻
る。In processing step 27, it is determined whether or not the encryption or decryption processing has been completed. If an unprocessed input sentence remains,
In processing step 28, an address is generated from the lower 8 bits of the first random number value by an address function, and the process returns to processing step 24.
【００２８】[0028]
【発明の効果】以上の説明から明らかなように本発明に
よれば、ストリーム暗号処理において、比較的ランダム
性の高い乱数ビット列を、比較的容易に効率よく生成す
ることができるので、適度の強度の暗号を簡易に利用す
ることができるようになるという著しい工業的効果があ
る。As is apparent from the above description, according to the present invention, a random number bit string having relatively high randomness can be generated relatively easily and efficiently in the stream cipher processing. There is a remarkable industrial effect that it is possible to easily use the cipher of the present invention.
【図１】 本発明の構成を示すブロック図FIG. 1 is a block diagram showing the configuration of the present invention.
【図２】 線形フィードバックシフトレジスタを説明す
る図FIG. 2 illustrates a linear feedback shift register.
【図３】 本発明の処理の流れ図FIG. 3 is a flowchart of the process of the present invention.
【図４】 従来の乱数ビット列生成例を示すブロック図FIG. 4 is a block diagram showing a conventional example of generating a random number bit string;
１ ＤＥＳ暗号化回路 ２ 暗号化出力 ３ 遅延回路 10 初期値生成部 11 乱数発生部 12 乱数生成選択部 13 排他的論理和処理部 14 乱数テーブル 20〜28、30〜32 処理ステップ DESCRIPTION OF SYMBOLS 1 DES encryption circuit 2 Encryption output 3 Delay circuit 10 Initial value generation part 11 Random number generation part 12 Random number generation selection part 13 Exclusive OR processing part 14 Random number table 20-28, 30-32 Processing steps
Claims (3)
２の文に変換する装置であって、初期値生成部(10)と、
乱数発生部(11)と、乱数生成選択部(12)と、排他的論理
和処理部(13)とを有し、 該初期値生成部(10)は、ビット列からなる所与のキーを
入力として、該乱数発生部(11)によって所定個数のビッ
ト列を発生して初期値とし、該初期値を所定の順序で配
列して乱数テーブル(14)を生成するものであり、 該乱数発生部(11)は、所定ビット長を有し該入力値で定
まる値から始まり所定の周期で循環する異なる値を、順
次生成するものであり、 該乱数生成選択部(12)は、所定の関数の出力として生成
するアドレスによって、該乱数テーブル(14)の１項の内
容を読み出して、該テーブル内容を該排他的論理和処理
部(13)に渡し、該テーブル内容を該乱数発生部(11)の入
力として生成する値によって、該乱数テーブルの該アド
レスで定まる項を置き換える処理を反復するものであ
り、 該関数値は、初めに該キーを入力とし、第２回以後は該
テーブル内容を入力として、所定の計算により、該入力
値から該乱数テーブルの１項を指示するアドレスを算出
するものであり、 該排他的論理和処理部(13)は、順次渡される該テーブル
内容ごとに、該テーブル内容と、同長の第１の文の各先
頭部分とのビットごとの排他的論理和を生成して、第２
の文の各部分として出力するように構成されていること
を特徴とするストリーム暗号処理装置。1. An apparatus for converting a first sentence consisting of a bit string into a second sentence of equal length, comprising: an initial value generator (10);
It has a random number generation unit (11), a random number generation selection unit (12), and an exclusive OR processing unit (13) .The initial value generation unit (10) inputs a given key consisting of a bit string. The random number generator (11) generates a predetermined number of bit strings and sets them as initial values, and arranges the initial values in a predetermined order to generate a random number table (14). 11) sequentially generates different values having a predetermined bit length and circulating in a predetermined cycle starting from a value determined by the input value, and the random number generation selection unit (12) outputs an output of a predetermined function. The contents of one item of the random number table (14) are read out by the address generated as follows, and the table contents are passed to the exclusive OR processing unit (13), and the table contents are transferred to the random number generation unit (11). Iteratively replaces a term determined by the address of the random number table with a value generated as an input The function value is obtained by first inputting the key and inputting the contents of the table after the second time, and calculating an address indicating one item of the random number table from the input value by a predetermined calculation. The exclusive-OR processing unit (13) performs an exclusive-OR operation for each bit of the table contents and the first part of the first sentence of the same length for each of the sequentially transmitted table contents. To generate the second
A stream cipher processing device configured to output as each part of the sentence.
定の接続を有する線形フィードバックシフトレジスタの
論理により、２n −１個の異なる各ｎビット長のビット
列を生成して出力するものである、請求項１記載のスト
リーム暗号処理装置。2. The random number generation section (11) generates and outputs 2 n -1 different bit strings of each n-bit length by the logic of a linear feedback shift register having a predetermined connection of n-bit length. 2. The stream cipher processing device according to claim 1, wherein
ーのビット長より大きい値であり、前記生成するｎビッ
ト長のビット列上に定める１以上の所定部分の各ビット
列を出力し、各該所定部分を該キー長に等しいビット長
とする、請求項２記載のストリーム暗号処理装置。3. The random number generating section (11) outputs each bit string of one or more predetermined portions defined on the generated n-bit length bit string, wherein n is a value larger than the key bit length. 3. The stream cipher processing apparatus according to claim 2, wherein each of said predetermined portions has a bit length equal to said key length.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4028753A JP2950485B2 (en) | 1992-02-17 | 1992-02-17 | Stream cipher processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4028753A JP2950485B2 (en) | 1992-02-17 | 1992-02-17 | Stream cipher processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675524A JPH0675524A (en) | 1994-03-18 |
| JP2950485B2 true JP2950485B2 (en) | 1999-09-20 |
Family
ID=12257172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4028753A Expired - Lifetime JP2950485B2 (en) | 1992-02-17 | 1992-02-17 | Stream cipher processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2950485B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5454039A (en) * | 1993-12-06 | 1995-09-26 | International Business Machines Corporation | Software-efficient pseudorandom function and the use thereof for encryption |
| US7333614B2 (en) * | 2001-11-16 | 2008-02-19 | Qualcomm Incorporated | System and method for encypting spread spectrum carrier |
| JP2007189659A (en) * | 2005-12-15 | 2007-07-26 | Toshiba Corp | Encryption device, encryption method, and encryption program |
| JP5058997B2 (en) | 2006-06-29 | 2012-10-24 | 京セラ株式会社 | Content data, transmission device, reception device, and decoding method |
| JP4954622B2 (en) | 2006-06-29 | 2012-06-20 | 京セラ株式会社 | Receiving apparatus and decoding method |
| JP4865463B2 (en) * | 2006-09-12 | 2012-02-01 | Ｋｄｄｉ株式会社 | Transmitter and receiver |
| JP4986926B2 (en) * | 2008-05-09 | 2012-07-25 | 三菱電機株式会社 | Encrypted communication system |
| JP5100497B2 (en) * | 2008-05-14 | 2012-12-19 | 三菱電機株式会社 | Decoding device |
| JP5290372B2 (en) * | 2011-09-22 | 2013-09-18 | Ｋｄｄｉ株式会社 | Transmitter and receiver |
| JP2012054945A (en) * | 2011-09-22 | 2012-03-15 | Kddi Corp | Transmitter and receiver |
-
1992
- 1992-02-17 JP JP4028753A patent/JP2950485B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0675524A (en) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4127472B2 (en) | Data conversion apparatus, data conversion method and program for data conversion apparatus, and computer-readable recording medium | |
| EP0839418B1 (en) | Cryptographic method and apparatus for non-linearly merging a data block and a key | |
| JP4828068B2 (en) | Computer efficient linear feedback shift register | |
| Cardell et al. | Linear Models for the Self-Shrinking Generator Based on CA. | |
| JP2950485B2 (en) | Stream cipher processor | |
| JP2000511755A (en) | How to encrypt binary code information | |
| JPH10240500A (en) | Random number generator and method, enciphering device and method, decoder and method and stream cipher system | |
| KR100583495B1 (en) | Efficient block cipher method | |
| KR20020087331A (en) | AES Rijndael Encryption and Decryption Circuit with Subround-Level Pipeline Scheme | |
| JPH1152850A (en) | Device and method for cipher conversion | |
| JPS5843743B2 (en) | Encryption method | |
| JPH09251267A (en) | Encryption device and encryption method | |
| JPS62237834A (en) | Data ciphering device | |
| JP2993487B2 (en) | Information processing apparatus, IC card, and code generation method | |
| JP2000089667A (en) | Algorithm generation type secret key encryption system | |
| JP3013774B2 (en) | Cryptographic device based on cyclic operation | |
| JP3795315B2 (en) | Encryption / decryption circuit | |
| JPH10214026A (en) | Electronic signature method | |
| KR20030087893A (en) | Modular AES Rijndael Round Key Scheduler with On-the-Fly Computation Scheme of Round Key | |
| JPH088897A (en) | Enciphering/deciphering processing method for data and criptographic device | |
| JPH081367U (en) | Sequential encryption device | |
| JPH06102820A (en) | Cyphering device | |
| JPH09311627A (en) | Method and device for generating cipher key of cipher based on circulating computation | |
| JP2005210633A (en) | Encryption method and encryption apparatus | |
| JPH06102821A (en) | Cyphering device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 13 |