JP2947216B2 - Electronic circuit drawing input device - Google Patents

Electronic circuit drawing input device

Info

Publication number
JP2947216B2
JP2947216B2 JP9116380A JP11638097A JP2947216B2 JP 2947216 B2 JP2947216 B2 JP 2947216B2 JP 9116380 A JP9116380 A JP 9116380A JP 11638097 A JP11638097 A JP 11638097A JP 2947216 B2 JP2947216 B2 JP 2947216B2
Authority
JP
Japan
Prior art keywords
symbol
data
input
input side
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9116380A
Other languages
Japanese (ja)
Other versions
JPH10293771A (en
Inventor
祐子 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9116380A priority Critical patent/JP2947216B2/en
Publication of JPH10293771A publication Critical patent/JPH10293771A/en
Application granted granted Critical
Publication of JP2947216B2 publication Critical patent/JP2947216B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子回路作成CA
D(計算機支援型)装置に関し、特に電子回路図面入力
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a D (computer-assisted) device, and more particularly to an electronic circuit drawing input device.

【0002】[0002]

【従来の技術】図8に、従来の電子回路図面入力装置の
システム構成の一例を示す。図8を参照すると、シンボ
ルライブラリデータ部1には、NAND(否定論理
積)、NOR(否定論理和)、AND(論理積)、OR
(論理和)、F/F(フリップフロップ)等の論理のシ
ンボルを構成するライン、サークル等のシンボル座標情
報10を格納している。電子回路図面入力装置における
入力作業において、電子回路図面入力装置は、回路図面
作成者の命令の入力により、回路図面入力部21より、
シンボル呼び出しコマンドで、配置したいシンボルをシ
ンボルライブラリデータ部1より呼び出し、回路図面上
に、配置もしくは再配置、および消去等を行い、また、
シンボル間の配線を行うなど電子回路図の編集作業が行
われる。
2. Description of the Related Art FIG. 8 shows an example of a system configuration of a conventional electronic circuit drawing input device. Referring to FIG. 8, the symbol library data unit 1 includes NAND (Negative AND), NOR (Negative OR), AND (logical AND), and OR.
(Logical sum), symbol coordinate information 10 of lines, circles, etc., constituting logical symbols such as F / F (flip-flop). In the input operation in the electronic circuit drawing input device, the electronic circuit drawing input device receives a command from a circuit drawing creator, and the circuit drawing input unit 21
The symbol to be arranged is called from the symbol library data unit 1 by a symbol call command, and arranged or rearranged and erased on the circuit diagram.
Editing of an electronic circuit diagram is performed, such as wiring between symbols.

【0003】電子回路図面入力装置は、回路図面の保持
コマンドを実行するまでの回路図面作成状態の情報を、
回路図面入力部21のデータ部210に保持する。
[0003] The electronic circuit drawing input device transmits circuit drawing creation state information until a circuit drawing holding command is executed.
It is stored in the data section 210 of the circuit drawing input section 21.

【0004】また電子回路図面入力装置は、回路図面の
保存コマンドを実行すると、回路図面入力部21のデー
タ部210を回路図面情報データ部31に格納する。
[0004] When the electronic circuit diagram input device executes a save command for a circuit diagram, the data portion 210 of the circuit diagram input section 21 is stored in the circuit diagram information data section 31.

【0005】この従来の電子回路図面入力装置における
回路図面の入力及び編集作業において、回路図面作成者
が回路図面中の複数の等価な入力を持つ論理和/論理積
シンボル、nビットF/F(フリップフロップ)のよう
な可変ピンを持つ論理シンボルを使用した部分に、論理
シンボルのピン数を変更する等、論理の変更を行う場
合、電子回路図面入力装置は、配置していたシンボルを
回路図面情報データ部31または回路図面入力部21の
データ部210から消去し、新たに必要なシンボルを、
シンボルライブラリデータ部1から呼び出し、呼び出し
たシンボルを回路図面上に再配置して、論理の変更を行
っていた。
In inputting and editing a circuit diagram in this conventional electronic circuit diagram input device, a circuit creator uses a logical sum / logical product symbol having a plurality of equivalent inputs in the circuit diagram, an n-bit F / F ( When changing the logic, such as changing the number of pins of a logic symbol to a portion using a logic symbol having a variable pin such as a flip-flop, the electronic circuit drawing input device converts the arranged symbol into a circuit drawing. Erasing from the information data section 31 or the data section 210 of the circuit diagram input section 21 and newly adding necessary symbols,
The logic has been changed by calling from the symbol library data unit 1 and rearranging the called symbols on the circuit diagram.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
電子回路図入力装置においては、例えば2入力ANDゲ
ートを3入力ANDゲートに変更する等、入力ビット数
を変更しシンボルの入力辺長を変更するような操作がな
された場合、(a)「もとのシンボルの消去」、(b)
「シンボル呼び出し」、及び、(c)「呼び出したシン
ボル配置」の計3回の操作を踏まないと、論理の変更が
できず、操作が煩雑であり、このため、消去してはなら
ないシンボルを消去するなどという人為エラーの起きる
可能性があるという問題点があった。
However, in the conventional electronic circuit diagram input device, the number of input bits is changed to change the input side length of the symbol, for example, changing a 2-input AND gate to a 3-input AND gate. When such an operation is performed, (a) “erasing the original symbol”, (b)
Unless the operation of “symbol calling” and (c) “arranged called symbols” is performed three times in total, the logic cannot be changed, the operation is complicated, and therefore, the symbols that must not be deleted are deleted. There is a problem that an artificial error such as erasing may occur.

【0007】なお、例えば特開平5−135123号公
報には、結線対象物と結線との関係から接続するピンを
決定するようにし、結線対象物を拡大、縮小した場合の
再結線を不要とした電子回路図面作成装置が提案されて
いる。しかし、この従来の装置においては、可変ピンを
持つ論理シンボルのピン数を変更する場合等において自
動でシンボルの更新を行うことはできない。
[0007] For example, in Japanese Patent Application Laid-Open No. Hei 5-135123, the pins to be connected are determined from the relationship between the connection object and the connection, so that reconnection when the connection object is enlarged or reduced is unnecessary. An electronic circuit drawing creation device has been proposed. However, this conventional apparatus cannot automatically update a symbol when changing the number of pins of a logical symbol having a variable pin.

【0008】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、回路図面中の複
数の等価な入力を持つ論理和/論理積シンボル、nビッ
トF/Fのような可変ピンを持つ論理シンボルを使用し
た部分に論理の変更があった場合に、入力辺の長さを伸
縮するという視覚的な操作を1回行うだけで論理の変更
を行うことができる電子回路図入力装置を提供すること
にある。
SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above-mentioned problems, and has as its object to provide a logical sum / logical product symbol having a plurality of equivalent inputs in a circuit diagram, an n-bit F / F. When the logic is changed in a portion using a logic symbol having such a variable pin, the logic can be changed only by performing a single visual operation of extending or shortening the length of the input side. A circuit diagram input device is provided.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するた
め、本発明の電子回路図面入力装置は、ピン数が可変の
論理シンボルに対して、前記論理シンボルの入力辺の長
さに対して何ビット入力のシンボルを作成するかの情報
を設定するためのビット数パラメータ、および前記論理
シンボルがライブラリとしてサポートする入力ピン数の
論理を格納したテンプレートファイルを備え、回路図面
上での論理シンボルの入力辺長の変更を検出した際に、
前記論理シンボルの変更後の入力辺長の情報から前記論
理シンボルに対応するテンプレートファイルを参照し
て、変更後の前記論理シンボルの入力辺のビット数を割
り出し、前記変更で追加されたピンの各座標を算出し、
新たな論理シンボルとして作成し、前記変更がなされた
論理シンボルを新たな論理シンボルで置き換える、こと
を特徴とする。
In order to achieve the above object, an electronic circuit diagram input device according to the present invention comprises a logical symbol having a variable number of pins and a length corresponding to the length of the input side of the logical symbol. A bit number parameter for setting information on whether to create a bit input symbol, and a template file storing logic of the number of input pins supported by the logic symbol as a library, and input of a logic symbol on a circuit diagram When a change in edge length is detected,
Referring to the template file corresponding to the logical symbol from the information on the input side length after the change of the logical symbol, the number of bits of the input side of the logical symbol after the change is determined, and each of the pins added by the change is determined. Calculate the coordinates,
It is created as a new logical symbol, and the changed logical symbol is replaced with a new logical symbol.

【0010】本発明においては、前記新たな論理シンボ
ルのピン座標と回路図面中の他の論理シンボルのピン座
標が重ならないように前記追加されたピンの座標を計算
する手段を備えた、ことを特徴とする。
In the present invention, there is provided means for calculating the coordinates of the added pin so that the pin coordinates of the new logical symbol and the pin coordinates of another logical symbol in the circuit diagram do not overlap. Features.

【0011】また、本発明は、シンボルを構成するライ
ン、サークル等のシンボル座標情報と、複数の等価な入
力を持つ論理和/論理積シンボル、nビットフリップフ
ロップなどの可変ピンを持つ論理シンボルが有している
入力辺の長さに対して何ビット入力のシンボルを作成す
るかの情報を設定するビット数パラメータ、および、各
シンボルがサポートする論理情報を規定しているテンプ
レートファイルと、を記憶保持するシンボルライブラリ
データ部と、回路図面作成者が前記シンボルライブラリ
データ部からシンボルを呼び出すなどの操作を行うと共
に、現在の回路図面作成状態の情報をデータ部として保
持する回路図面入力手段と、前記回路図面入力手段の前
記データ部に保持される情報を保存コマンドの実行によ
り記憶保持する回路図面情報データ部と、前記回路図面
入力手段の前記データ部、もしくは前記回路図面データ
部に保持されるシンボルの入力辺長と、前記シンボルラ
イブラリデータ部に保持されるシンボルの入力辺長と、
の変更を検出するシンボル検出手段と、前記回路図面入
力手段の前記データ部、または前記回路図面データ部に
おける現在の入力辺長が操作されているシンボル以外の
シンボル座標データを検出する回路図面中他シンボルピ
ン座標検出手段と、前記シンボル検出手段で検出された
変更のあったシンボルの入力辺長と、前記テンプレート
ファイル中の情報と、前記回路図面中他シンボルピン座
標検出手段で検出されたシンボル座標データと、を入力
して、入力辺長の変更後のビット数および追加されたピ
ンビット座標を計算するピンビット座標計算手段と、入
力辺長の変更の操作がなされた新たなシンボルデータを
作成し該新たなシンボルデータにより、前記回路図面入
力手段の前記データ部または前記回路図面情報データ部
の入力辺長の変更があったもとのシンボルを置き換える
シンボル置き換え手段と、を備えることを特徴とする。
Further, according to the present invention, symbol coordinate information such as lines and circles constituting a symbol, a logical sum / logical product symbol having a plurality of equivalent inputs, and a logical symbol having a variable pin such as an n-bit flip-flop are provided. A bit number parameter for setting information on how many bits of an input symbol to create with respect to the length of an input side having the input side, and a template file defining logical information supported by each symbol are stored. A symbol library data portion to be held, a circuit diagram creator performs operations such as calling a symbol from the symbol library data portion, and circuit diagram input means for holding information on a current circuit diagram creation state as a data portion; When information stored in the data section of the circuit diagram input means is stored and held by executing a storage command. And drawing information data portion, the data portion, or the input side length of symbols held in the circuit drawing data unit, the input side length of symbols held in the symbol library data portion of the circuit diagram input means,
Symbol detection means for detecting a change of the symbol, and a circuit part for detecting symbol coordinate data other than the symbol whose current input side length is being operated in the data part of the circuit drawing input means or the circuit drawing data part. Symbol pin coordinate detecting means, input side length of the changed symbol detected by the symbol detecting means, information in the template file, and symbol coordinates detected by the other symbol pin coordinate detecting means in the circuit drawing And pin bit coordinate calculating means for calculating the number of bits after the input side length has been changed and the added pin bit coordinates, and creating new symbol data on which the input side length has been changed. Change of the input side length of the data part or the circuit drawing information data part of the circuit drawing input means by new symbol data Means replaces symbol replaces the met original symbols, characterized in that it comprises a.

【0012】[0012]

【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。図1は、本発明の電子回路図面入
力装置の実施の形態のシステム構成を示す図を示す。図
1を参照すると、本発明の電子回路図入力装置は、その
好ましい実施の形態において、(a)シンボルを構成す
るライン、サークル等のシンボル座標情報(図1の1
0)と、複数の等価な入力を持つ論理和/論理積シンボ
ル、nビットフリップフロップなどの可変ピンを持つ論
理シンボルが有している入力辺の長さに対して何ビット
入力のシンボルを作成するかの情報を設定するビット数
パラメータ、および、各シンボルがサポートする論理情
報を規定しているテンプレートファイル(図1の11)
と、を記憶保持するシンボルライブラリデータ部(図1
の1)と、(b)回路図面作成者が、シンボルライブラ
リデータ部からシンボルを呼び出すなどの操作を行うと
共に、現在の回路図面作成状態の情報をデータ部(図1
の20)として保持する回路図面入力手段(図1の2)
と、(c)回路図面入力手段(図1の2)のデータ部
(図1の20)に保持される情報を保存コマンドの実行
により記憶保持する回路図面情報データ部(図1の3)
と、(d)回路図面入力手段のデータ部(図1の2
0)、もしくは回路図面データ部(図1の3)に保持さ
れるシンボルの入力辺長と、シンボルライブラリデータ
部(図1の1)に保持されるシンボルの入力辺長と、の
変更を検出するシンボル検出手段(図1の4)と、
(e)回路図面入力手段のデータ部(図1の20)、ま
たは回路図面データ部(図1の3)における現在の入力
辺長が操作されているシンボル以外のシンボル座標デー
タを検出する回路図面中他シンボルピン座標検出手段
(図1の5)と、(f)シンボル検出手段で検出された
変更のあったシンボルの入力辺長と、テンプレートファ
イル(図1の11)中の情報と、回路図面中他シンボル
ピン座標検出手段(図1の5)で検出されたシンボル座
標データと、を入力して、入力辺長の変更後のビット数
および追加されたピンビット座標を計算するピンビット
座標計算手段(図1の6)と、(g)入力辺長の変更の
操作がなされた新たなシンボルデータを作成し該新たな
シンボルデータにより、回路図面入力手段のデータ部
(図1の20)または回路図面情報データ部(図1の
3)の入力辺長の変更があったもとのシンボルを置き換
えるシンボル置き換え手段(図1の8)と、を備える。
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a system configuration of an embodiment of an electronic circuit drawing input device of the present invention. Referring to FIG. 1, in an electronic circuit diagram input device of the present invention, in a preferred embodiment, (a) symbol coordinate information (1 in FIG.
0), a logical sum / logical product symbol having a plurality of equivalent inputs, and a symbol of how many bits are input for the length of the input side of a logical symbol having a variable pin such as an n-bit flip-flop. Template file that defines the bit number parameter for setting the information on whether or not to perform, and the logical information supported by each symbol (11 in FIG. 1)
And a symbol library data section (FIG. 1)
1) and (b) The creator of the circuit drawing performs an operation such as calling a symbol from the symbol library data section, and also stores information on the current circuit drawing creation state in the data section (FIG. 1).
Circuit drawing input means (2 in FIG. 1) held as 20)
And (c) a circuit drawing information data section (3 in FIG. 1) for storing and holding information held in the data section (20 in FIG. 1) of the circuit drawing input means (2 in FIG. 1) by executing a save command.
And (d) a data portion (2 in FIG. 1) of the circuit drawing input means.
0) or a change in the input side length of the symbol held in the circuit drawing data section (3 in FIG. 1) and the input side length of the symbol held in the symbol library data section (1 in FIG. 1) is detected. Symbol detection means (4 in FIG. 1);
(E) A circuit drawing for detecting symbol coordinate data other than the symbol whose current input side length is being operated in the data part (20 in FIG. 1) of the circuit drawing input means or the circuit drawing data part (3 in FIG. 1). The other symbol pin coordinate detecting means (5 in FIG. 1), (f) the input side length of the changed symbol detected by the symbol detecting means, the information in the template file (11 in FIG. 1), and the circuit Pin bit coordinate calculating means for inputting symbol coordinate data detected by another symbol pin coordinate detecting means (5 in FIG. 1) in the drawing and calculating the number of bits after the change of the input side length and the added pin bit coordinates. (6 in FIG. 1) and (g) New symbol data in which an operation of changing the input side length is created, and the data portion (20 in FIG. 1) of the circuit drawing input means or Comprising road drawing information data unit symbol replacement means replaces the original symbol of a change of the input side length of (3 in FIG. 1) (8 in FIG. 1), the.

【0013】なお、本発明の実施の形態において上記各
手段は、電子回路図入力装置を構成するコンピュータで
実行されるプログラムにより制御されて機能を実現する
ものである。これらのプログラムは記録媒体からコンピ
ュータにロードされて実行される。
In the embodiments of the present invention, each of the above-mentioned means is realized by being controlled by a program executed by a computer constituting the electronic circuit diagram input device. These programs are loaded into a computer from a recording medium and executed.

【0014】以下では、本発明の実施の形態について、
図8を参照して説明した従来の電子回路図面入力装置と
の相違点について説明する。
Hereinafter, embodiments of the present invention will be described.
Differences from the conventional electronic circuit drawing input device described with reference to FIG. 8 will be described.

【0015】また、「入力辺長」とは、図4に示すよう
に、入力ピンが並設して配置されている辺の長さをいう
こととする。
The "input side length" refers to the length of the side on which the input pins are arranged side by side as shown in FIG.

【0016】図1を参照すると、この実施の形態におい
て、シンボルライブラリデータ部1には、上記従来技術
と同様のシンボル座標情報10の他に、テンプレートフ
ァイル11が格納されている。このテンプレートファイ
ル11には、入力辺の長さに対して何ビット入力のシン
ボルを作成するかという情報が、図5に一例を示すよう
に複数の等価な入力を持つ論理和/論理積シンボル、n
ビットフリップフロップ(F/F)のような可変ピンを
持つ論理シンボル毎に、ビット数パラメータとして設定
されており、また、サポート可能な全論理情報が規定さ
れている。
Referring to FIG. 1, in this embodiment, a template file 11 is stored in the symbol library data section 1 in addition to the symbol coordinate information 10 similar to the above-mentioned prior art. In this template file 11, information indicating how many bits of a symbol to create for the length of an input side is stored as a logical sum / logical product symbol having a plurality of equivalent inputs as shown in an example in FIG. n
Each logical symbol having a variable pin such as a bit flip-flop (F / F) is set as a bit number parameter, and all the logical information that can be supported is defined.

【0017】図5を参照して、ビット数パラメータは、 B:ビット数、 L:入力辺長、 K:各論理和、論理積、可変ピンシンボルのビット定数 からなる。Referring to FIG. 5, the bit number parameter includes: B: number of bits, L: input side length, K: logical sum, logical product, and bit constant of variable pin symbol.

【0018】各テンプレートファイルは、このビット数
パラメータ(B=L/K)と、ライブラリとしてサポー
ト可能な全論理情報、例えばand(論理積)テンプレ
ートでは、2and(2入力論理積ゲート)〜10an
d(10入力論理積ゲート)等が格納されている。
Each template file includes the bit number parameter (B = L / K) and all logical information that can be supported as a library, for example, 2 and 2 (logical AND gate) and 10 an for an AND logical product template.
d (10-input AND gate) and the like are stored.

【0019】複数の等価な入力を持つ論理和/論理積シ
ンボル、nビットF/Fのような可変ピンを持つ論理シ
ンボル以外のシンボルはテンプレートファイル11を有
さない。
Symbols other than a logical sum / logical product symbol having a plurality of equivalent inputs and a logical symbol having a variable pin such as an n-bit F / F have no template file 11.

【0020】回路図面作成者が、論理の変更のために、
テンプレートファイル11を有するシンボルの入力辺長
を変更した場合、例えば、画面上でマウスのドラッグ操
作等、ポインティング手段を用いて伸長した場合(図4
(B)参照)、シンボル検出部4にて、シンボルの入力
辺長の変更を検出し、検出した入力辺長データを、ピン
ビット座標計算部6に入力する。
The circuit creator may change the logic by
When the input side length of the symbol having the template file 11 is changed, for example, when the symbol is extended using a pointing means such as a mouse drag operation on the screen (FIG. 4).
(See (B)), the symbol detector 4 detects a change in the input side length of the symbol, and inputs the detected input side length data to the pin bit coordinate calculator 6.

【0021】また、ピンビット座標計算部6で、新規に
作成される新規シンボルデータ7のピン座標と、回路図
面他シンボルピン座標が重ならないように計算するため
に、テンプレートファイル11中に設定されている情報
と、回路図面中他シンボルピン座標検出部5で検出され
た他シンボルピンの座標と、を、それぞれピンビット座
標計算部6に入力し、所望のビット数を持つ新規シンボ
ルデータ7を作成する。
The pin bit coordinate calculation section 6 sets the pin coordinates of the newly created new symbol data 7 so that the pin coordinates of the circuit drawing and other symbols do not overlap with each other. The input information and the coordinates of the other symbol pin detected by the other symbol pin coordinate detection unit 5 in the circuit diagram are input to the pin bit coordinate calculation unit 6 to create new symbol data 7 having a desired number of bits. .

【0022】ここで、「回路図面中他シンボルピン」と
は、入力辺長の変更があったシンボル以外のシンボルの
ピンをいう。
Here, the "other symbol pin in the circuit diagram" means a pin of a symbol other than the symbol whose input side length has been changed.

【0023】シンボル置き換え部8により、新規シンボ
ルデータ7により、回路図面入力部2のデータ部20の
ものとのシンボルデータまたは回路図面情報データ部3
のもとのシンボルデータの置き換えを行う。
The symbol replacement unit 8 uses the new symbol data 7 to generate symbol data or the circuit drawing information data unit 3 corresponding to the data unit 20 of the circuit drawing input unit 2.
Of the original symbol data.

【0024】また新規シンボルデータ7をユーザデータ
として回路図面情報データ部3に格納する。
The new symbol data 7 is stored as user data in the circuit diagram information data section 3.

【0025】[0025]

【実施例】上記した本発明の実施の形態について更に具
体的且つ詳細に説明すべく、本発明の実施例について図
面を参照して以下に説明する。なお、本発明の実施例の
構成は、図1に示した上記実施の形態の構成と同様とさ
れる。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention; The configuration of the example of the present invention is the same as the configuration of the above-described embodiment shown in FIG.

【0026】[実施例1]図6は、本発明の一実施例に
おける、シンボルライブラリデータ部1のデータファイ
ル構造の一部を示す図であり、「74ls」というテク
ノロジーの2入力論理積(2and)、4入力論理積
(4and)、2入力論理和(2or)、セレクター
(selector)について示している。なお、図6
において、「/」はディレクトリの階層を示している。
[Embodiment 1] FIG. 6 is a diagram showing a part of a data file structure of a symbol library data section 1 according to an embodiment of the present invention. ), A 4-input logical product (4 and), a 2-input logical sum (2 or), and a selector. FIG.
, “/” Indicates a directory hierarchy.

【0027】2andのsym.1ファイル(ディレク
トリ74lsの下のディレクトリ2andに格納された
ファイルsym.1)には、2andのシンボル座標情
報が格納されている。また、2andのtemplat
e(テンプレートファイル)には、図5に示したand
テンプレートファイルのように、入力辺長の長さLと、
andのビット定数Kからビット数を算出するための設
定と、ライブラリとしてサポート可能な論理が定義され
ている。
2 and sym. One file (the file sym.1 stored in the directory 2and under the directory 74ls) stores 2and symbol coordinate information. Also, 2 and templat
e (template file) includes and and shown in FIG.
Like the template file, the input side length L and
The setting for calculating the number of bits from the and bit constant K and the logic that can be supported as a library are defined.

【0028】また、図7は、本発明の一実施例におけ
る、回路図面情報データ部3のデータファイル構造の一
部を示す図である。
FIG. 7 is a diagram showing a part of the data file structure of the circuit drawing information data unit 3 in one embodiment of the present invention.

【0029】図7を参照すると、回路図面作成者が「t
op」という最上位回路図面を作成し、回路図面の階層
情報、シンボル間の接続情報およびシンボル座標情報
が。「top」というディレクトリの配下に、「log
ic.1」というファイル名で格納されていることを示
している。
Referring to FIG. 7, the creator of the circuit diagram sets "t
The top-level circuit drawing “op” is created, and the hierarchical information of the circuit drawing, the connection information between symbols, and the symbol coordinate information are obtained. "Log" under the directory "top"
ic. 1 ".

【0030】また、top回路図面情報logic.1
で使用されているユーザマクロmac1、mac2が、
それぞれまた回路図面情報logic.1とシンボル座
標情報sym.1を持つことを示している。
The top circuit drawing information logic. 1
User macros mac1 and mac2 used in
Each of the circuit diagram information logic. 1 and symbol coordinate information sym. 1 is shown.

【0031】回路図面作成者が、回路図作成中に2an
dの入力辺を変更することで、ピンビット座標計算部6
で作成した4andの新規シンボルデータが、図7に示
す回路図面情報データ部3において、4and/sy
m.2というファイル名で格納される。
When the circuit creator prepares a 2an
By changing the input side of d, the pin bit coordinate calculator 6
The new 4and symbol data created in step 4 is stored in the circuit diagram information data section 3 shown in FIG.
m. 2 is stored.

【0032】図2は、本発明の一実施例の処理フローを
説明するためのフローチャートである。本発明の一実施
例の動作について以下に説明する。
FIG. 2 is a flowchart for explaining the processing flow of one embodiment of the present invention. The operation of the embodiment of the present invention will be described below.

【0033】回路図面上で、例えば2andを使用して
いる部分(図4(A)参照)を、4andに変更する必
要が発生した場合に、回路図面作成者は、図4(B)に
示すように、シンボルの入力辺の長さを、変更したいシ
ンボルの入力ピンビット数4andにみあうような長さ
にマウス等で伸長する(図2のステップ1)。
When it is necessary to change a portion using, for example, 2and (see FIG. 4A) on the circuit diagram to 4and, the creator of the circuit diagram shows in FIG. 4B. In this way, the length of the input side of the symbol is extended with a mouse or the like to a length that matches the input pin bit number 4and of the symbol to be changed (step 1 in FIG. 2).

【0034】図4(B)に示すように、回路図面作成者
により入力辺長が変更されると、システムが回路図面保
存コマンドを実行する前である場合には、回路図面入力
部2のデータ部20が保持する2andのsym.1の
変更された入力辺長と、シンボルライブラリデータ部1
に登録されている2andのsym.1の入力辺長をシ
ンボル検出部4に入力し、シンボル検出部4は、入力辺
長の変更を検出し、変更が検出されたら、回路図面入力
部2のデータ部20が保持する2andのsym.1の
変更後の入力辺長データを、シンボル検出部4より、ピ
ンビット座標計算部6へ入力する(図2のステップ
2)。
As shown in FIG. 4 (B), when the input side length is changed by the circuit diagram creator, if the system has not executed the circuit diagram save command, the data of the circuit Part 20 holds 2and sym. 1 changed input side length and symbol library data section 1
2 and sym. 1 is input to the symbol detector 4, the symbol detector 4 detects a change in the input side length, and, when the change is detected, the 2 and sym symbols held by the data section 20 of the circuit diagram input section 2. . The input side length data after the change of 1 is input from the symbol detector 4 to the pin bit coordinate calculator 6 (step 2 in FIG. 2).

【0035】また、システムの回路図面保存コマンド実
行後ならば、回路図面データ部3に含まれる回路図面名
topの回路図面情報logic.1が保持する2an
dのsym.1の変更された入力辺長と、シンボルライ
ブラリデータ部1に登録されている2andのsym.
1の入力辺長をシンボル検出部4に入力し、入力辺長の
変更を検出し、変更が検出されたら回路図面情報log
ic.1が保持する2andのsym.1の変更後の入
力辺長データをシンボル検出部4よりピンビット座標計
算部6へ入力する(図2のステップ2)。
After the execution of the circuit diagram storage command of the system, the circuit diagram information “logic. 2an held by 1
d's sym. 1 and the 2 and sym.
1 is input to the symbol detector 4 to detect a change in the input side length, and when the change is detected, the circuit diagram information log
ic. 1 holds 2 and sym. The input side length data after the change of 1 is input from the symbol detector 4 to the pin bit coordinate calculator 6 (step 2 in FIG. 2).

【0036】さらに、回路図面上で入力辺長を変更した
2andの、シンボルライブラリデータ部1が有するテ
ンプレートファイルを、ピンビット座標計算部6へ入力
する(図2のステップ3)。
Further, a template file included in the symbol library data unit 1 of 2 and whose input side length is changed on the circuit diagram is input to the pin bit coordinate calculation unit 6 (step 3 in FIG. 2).

【0037】上記ステップ2、ステップ3で得られた情
報から、ピンビット座標計算部6において入力辺のビッ
ト数を4ビットと算出し、追加された2ビットの入力ピ
ン座標を計算する(図2のステップ4)。
From the information obtained in steps 2 and 3, the pin bit coordinate calculation unit 6 calculates the number of bits of the input side as 4 bits, and calculates the input pin coordinates of the added 2 bits (FIG. 2). Step 4).

【0038】上記ステップ4における入力ピン座標の計
算により、新規シンボルデータ7として4andのファ
イルsym.2を作成する(図2のステップ5)。
By calculating the input pin coordinates in step 4 above, the 4 symbol file sym. 2 (step 5 in FIG. 2).

【0039】作成された新規シンボルデータ4andの
ファイルsym.2へ、シンボル置き換え部8により、
回路図面入力部2のデータ部20が保持する2andの
sym.1を置換、または、回路図面情報データ部3の
topのlogic.1で使用されている2andのs
ym.1を置換する(図2のステップ6)。
The created new symbol data 4and file sym. 2, the symbol replacement unit 8
The 2and sym.data stored in the data section 20 of the circuit diagram input section 2 is stored. 1 or the topological information. 2 and s used in 1
ym. 1 is replaced (step 6 in FIG. 2).

【0040】シンボルライブラリデータ部1にはテンプ
レートファイルとsym.1のデフォルトバーションし
か存在せず、システムによって作成された新規シンボル
データ4andのsym.2は、図7のように回路図面
情報データ部3にユーザライブラリとして4and/s
ym.2というデータ構造で格納される(ステップ
7)。なお、ファイル名sym.1、sym.2の拡張
子(すなわち記号「.」以降の「1」、「2」などの数
字)は、シンボルのバージョンを示している。
The symbol library data section 1 contains a template file and sym. 1 exists, and the new symbol data 4 and sym. 2 is 4 and / s as a user library in the circuit drawing information data section 3 as shown in FIG.
ym. 2 (step 7). The file name sym. 1, sym. An extension of 2 (that is, a numeral such as “1” or “2” after the symbol “.”) Indicates a symbol version.

【0041】また新規に作成されたシンボルのビット数
を、再度変更することを考えて、andのテンプレート
ファイルを回路図面情報データ部3の4andの配下に
同時に格納する。
Also, in consideration of changing the number of bits of a newly created symbol again, the and template file is simultaneously stored under 4and of the circuit drawing information data unit 3.

【0042】一度ユーザが変更したシンボルの入力辺長
を再度変更することは、上記フローと同様にステップ1
〜ステップ7を実行することで可能である。
Changing the input side length of the symbol once changed by the user is similar to the flow described above in step 1.
Step 7 can be performed.

【0043】[実施例2]図3は、本発明の第2の実施
例の処理フローを説明するためのフローチャートであ
る。
[Second Embodiment] FIG. 3 is a flowchart for explaining a processing flow of a second embodiment of the present invention.

【0044】本実施例は、前記第1の実施例に、さら
に、新規シンボルデータのシンボルピン座標と回路図面
中の他シンボルピン座標が重ならないように考慮したも
のである。図3に示すように、本実施例においては、図
2に示したフローチャートに対して、検出した他シンボ
ルピン座標読み込みステップ1−1、回路図中の他シン
ボルピン座標と重ならないように計算するステップ4−
1が新たに追加されている。
In this embodiment, the first embodiment is further designed so that the symbol pin coordinates of the new symbol data and other symbol pin coordinates in the circuit diagram do not overlap. As shown in FIG. 3, in the present embodiment, in the flowchart shown in FIG. 2, the detected other symbol pin coordinate reading step 1-1, the calculation is performed so as not to overlap with the other symbol pin coordinates in the circuit diagram. Step 4-
1 is newly added.

【0045】図3を参照すると、本実施例においては、
ステップ1において入力辺長を変更した2and(図4
参照)以外のすべてのシンボルピン座標を、回路図面中
他シンボルピン座標検出部5により検出し、検出した他
シンボルピン座標読み込みを行う(ステップ1−1)。
Referring to FIG. 3, in the present embodiment,
4 and 2 in which the input side length is changed in step 1 (FIG.
All the other symbol pin coordinates except for the reference symbol coordinates are detected by the other symbol pin coordinate detector 5 in the circuit diagram, and the detected other symbol pin coordinates are read (step 1-1).

【0046】前記第1の実施例と同様、その後のステッ
プ2、ステップ3の情報と、ステップ1−1で読み込ん
だ他シンボルピン座標の情報から、ピンビット座標計算
部6で入力辺のビット数を4ビットと算出し、また、新
規シンボルデータとして作成するシンボルのピン座標が
ステップ2で読み込んだ他シンボルピン座標と重ならな
いように、追加された2ビットの入力端子座標を計算す
る(ステップ4、ステップ4−1)。図3のステップ5
〜ステップ7は、前記第1の実施例と同様であるため説
明は省略する。
As in the first embodiment, the pin bit coordinate calculation unit 6 determines the number of bits of the input side from the information of the subsequent steps 2 and 3 and the information of the other symbol pin coordinates read in step 1-1. The input terminal coordinates of the added 2 bits are calculated such that the pin coordinates of the symbol created as new symbol data do not overlap with the other symbol pin coordinates read in step 2 (step 4, step 4). Step 4-1). Step 5 in FIG.
Steps 7 to 7 are the same as those in the first embodiment, and a description thereof will not be repeated.

【0047】[0047]

【発明の効果】以上説明したように、本発明の電子回路
図面作成装置によれば、等価入力ピンおよびビット可変
ピンを持つ論理シンボルを使用した回路図面で論理の変
更をする必要が発生した場合に、単にシンボルの入力辺
の長さを変更するだけで、入力ピンのビット数を変更を
行い論理を変更できるようにしたものであり、従来方式
のように、シンボルの「消去」、「呼び出し」、「配
置」という操作を行うことを要することなく、論理の変
更を行うことができる、という効果を奏する。このた
め、本発明は、電子回路図作成装置の操作性を向上し、
作業効率を向上すると共に、ケアレスミス等の人為エラ
ーを特段に削減することがでできる。
As described above, according to the electronic circuit diagram creating apparatus of the present invention, when it is necessary to change the logic in a circuit diagram using a logical symbol having an equivalent input pin and a variable bit pin. In addition, by simply changing the length of the input side of the symbol, the number of bits of the input pin can be changed to change the logic. And "arrangement" without changing the logic. For this reason, the present invention improves the operability of the electronic circuit diagram creation device,
Work efficiency can be improved, and human errors such as careless mistakes can be particularly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態のシステム構成を示す図で
ある。
FIG. 1 is a diagram showing a system configuration according to an embodiment of the present invention.

【図2】本発明の一実施例の処理フローを説明するため
のフローチャートである。
FIG. 2 is a flowchart illustrating a processing flow according to an embodiment of the present invention.

【図3】本発明の一実施例の処理フローを説明するため
のフローチャートである。
FIG. 3 is a flowchart illustrating a processing flow according to an embodiment of the present invention.

【図4】本発明の一実施例を説明するための図であり、
シンボルの入力辺長を伸縮したときの例を示す図であ
る。
FIG. 4 is a diagram for explaining one embodiment of the present invention;
It is a figure showing an example at the time of expanding and contracting the input side length of a symbol.

【図5】本発明の一実施例を説明するための図であり、
シンボルライブラリデータ部のテンプレートファイルの
一例を示す図である。
FIG. 5 is a diagram for explaining one embodiment of the present invention;
FIG. 11 is a diagram illustrating an example of a template file of a symbol library data section.

【図6】本発明の一実施例を説明するための図であり、
シンボルライブラリデータ部のデータファイル構造の一
例を示す図である。
FIG. 6 is a diagram for explaining one embodiment of the present invention;
FIG. 4 is a diagram illustrating an example of a data file structure of a symbol library data section.

【図7】本発明の一実施例を説明するための図であり、
回路図面情報データ部のデータファイル構造例を示す図
である。
FIG. 7 is a diagram for explaining one embodiment of the present invention;
It is a figure showing the example of the data file structure of the circuit drawing information data part.

【図8】従来の電子回路図面入力装置のシステム構成図
である。
FIG. 8 is a system configuration diagram of a conventional electronic circuit drawing input device.

【符号の説明】[Explanation of symbols]

1 シンボルライブラリデータ部 2 回路図面入力部 3 回路図面情報データ部 4 シンボル検出部 5 回路図面中・他シンボルピン座標検出部 6 ピンビット座標計算部 7 新規シンボルデータ 8 シンボル置き換え部 10 シンボル座標情報 11 テンプレートファイル 20 回路図面入力部のデータ部 DESCRIPTION OF SYMBOLS 1 Symbol library data part 2 Circuit drawing input part 3 Circuit drawing information data part 4 Symbol detection part 5 Pin detection in circuit drawing / other symbol pin coordinate part 6 Pin bit coordinate calculation part 7 New symbol data 8 Symbol replacement part 10 Symbol coordinate information 11 Template File 20 Data part of circuit drawing input part

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ピン数が可変の論理シンボルに対して、前
記論理シンボルの入力辺の長さに対して何ビット入力の
シンボルを作成するかの情報を設定するためのビット数
パラメータ、および前記論理シンボルがライブラリとし
てサポートする入力ピン数の論理を格納したテンプレー
トファイルを含み、 回路図面上での論理シンボルの入力辺長の変更が行われ
た際に、この変更を検出し、 前記論理シンボルの変更後の入力辺長の情報から前記論
理シンボルに対応するテンプレートファイルを参照し
て、変更後の前記論理シンボルの入力辺のビット数を割
り出し、 前記変更で追加されたピンの各座標を算出して新たな論
理シンボルとして作成し、前記変更がなされた論理シン
ボルを新たな論理シンボルで置き換える、 ことを特徴とする電子回路図面入力装置。
1. A bit number parameter for setting, for a logical symbol having a variable number of pins, information on how many bits of a symbol to input to a length of an input side of the logical symbol, and The logic symbol includes a template file storing the logic of the number of input pins supported as a library. When the input side length of the logic symbol is changed on the circuit diagram, the change is detected, and Referring to the template file corresponding to the logical symbol from the information on the input side length after the change, the number of bits of the input side of the logical symbol after the change is determined, and each coordinate of the pin added by the change is calculated. A new logical symbol, and replacing the changed logical symbol with a new logical symbol. Surface input device.
【請求項2】前記新たな論理シンボルのピン座標と回路
図面中の他の論理シンボルのピン座標が重ならないよう
に、前記追加されたピンの座標を計算する手段を備え
た、ことを特徴とする請求項1記載の電子回路図面入力
装置。
2. The apparatus according to claim 1, further comprising means for calculating the coordinates of the added pin so that the pin coordinates of the new logical symbol do not overlap with the pin coordinates of another logical symbol in the circuit diagram. The electronic circuit drawing input device according to claim 1.
【請求項3】シンボルを構成するライン、サークル等の
シンボル座標情報と、 複数の等価な入力を持つ論理和/論理積シンボル、nビ
ットフリップフロップなどの可変ピンを持つ論理シンボ
ルが有している入力辺の長さに対して何ビット入力のシ
ンボルを作成するかの情報を設定するビット数パラメー
タ、および、各シンボルがサポートする論理情報を規定
しているテンプレートファイルと、 を記憶保持するシンボルライブラリデータ部と、 回路図面作成者が前記シンボルライブラリデータ部から
シンボルを呼び出すなどの操作を行うと共に、現在の回
路図面作成状態の情報をデータ部として保持する回路図
面入力手段と、 前記回路図面入力手段の前記データ部に保持される情報
を保存コマンドの実行により記憶保持する回路図面情報
データ部と、 前記回路図面入力手段の前記データ部、もしくは前記回
路図面データ部に保持されるシンボルの入力辺長と、前
記シンボルライブラリデータ部に保持されるシンボルの
入力辺長と、の変更を検出するシンボル検出手段と、 前記回路図面入力手段の前記データ部、または前記回路
図面データ部における現在の入力辺長が操作されている
シンボル以外のシンボル座標データを検出する回路図面
中他シンボルピン座標検出手段と、 前記シンボル検出手段で検出された変更のあったシンボ
ルの入力辺長と、前記テンプレートファイル中の情報
と、前記回路図面中他シンボルピン座標検出手段で検出
されたシンボル座標データと、を入力して、入力辺長の
変更後のビット数および追加されたピンビット座標を計
算するピンビット座標計算手段と、 入力辺長の変更の操作がなされた新たなシンボルデータ
を作成し該新たなシンボルデータにより、前記回路図面
入力手段の前記データ部または前記回路図面情報データ
部の入力辺長の変更があったもとのシンボルを置き換え
るシンボル置き換え手段と、 を備えることを特徴とする電子回路図面入力装置。
3. Symbol symbol information such as lines and circles constituting a symbol, a logical sum / logical product symbol having a plurality of equivalent inputs, and a logical symbol having a variable pin such as an n-bit flip-flop. A symbol library that stores and holds a bit number parameter that sets information on how many bits of a symbol to create with respect to the length of an input side, and a template file that specifies logical information supported by each symbol. A data part, a circuit diagram creator performs an operation such as calling a symbol from the symbol library data part, and holds information on a current circuit drawing creation state as a data part; and the circuit diagram input means. The circuit diagram information data for storing and holding the information held in the data section by executing a save command. And changing the input side length of the symbol held in the symbol library data section and the input side length of the symbol held in the data section or the circuit drawing data section of the circuit drawing input means. A symbol detecting means for detecting; and a data part of the circuit drawing input means, or other symbol pin coordinates in the circuit drawing for detecting symbol coordinate data other than the symbol whose current input side length is being operated in the circuit drawing data part. Detecting means, the input side length of the changed symbol detected by the symbol detecting means, information in the template file, and symbol coordinate data detected by the other symbol pin coordinate detecting means in the circuit drawing, For calculating the number of bits after the input side length has been changed and the added pin bit coordinates Generating new symbol data on which an operation of changing the input side length has been performed, and using the new symbol data, if the input side length of the data section of the circuit drawing input means or the input section length of the circuit drawing information data section has been changed. An electronic circuit drawing input device, comprising: symbol replacement means for replacing the symbol.
【請求項4】(a)シンボルを構成するライン、サーク
ル等のシンボル座標情報と、 複数の等価な入力を持つ論理和/論理積シンボル、nビ
ットフリップフロップなどの可変ピンを持つ論理シンボ
ルが有している入力辺の長さに対して何ビット入力のシ
ンボルを作成するかの情報を設定するビット数パラメー
タ、および、各シンボルがサポートする論理情報を規定
しているテンプレートファイルと、 を記憶保持するシンボルライブラリデータ部からシンボ
ルを呼び出すなどの操作を行うと共に、現在の回路図面
作成状態の情報をデータ部に保持する回路図面入力手
段、 (b)前記回路図面入力手段の前記データ部、もしく
は、前記回路図面入力手段の前記データ部に保持される
情報を保存コマンドの実行により記憶保持する回路図面
データ部に保持される、シンボルの入力辺長と、前記シ
ンボルライブラリデータ部に保持されるシンボルの入力
辺長と、の変更を検出するシンボル検出手段、 (c)前記回路図面入力手段の前記データ部、または前
記回路図面データ部における現在の入力辺長が操作され
ているシンボル以外のシンボル座標データを検出する回
路図面中他シンボルピン座標検出手段、 (d)前記シンボル検出手段で検出された変更のあった
シンボルの入力辺長と、前記テンプレートファイル中の
情報と、前記回路図面中他シンボルピン座標検出手段で
検出されたシンボル座標データと、を入力して、入力辺
長の変更後のビット数および追加されたピンビット座標
を計算するピンビット座標計算手段、及び、 (e)入力辺長の変更の操作がなされた新たなシンボル
データを作成し該新たなシンボルデータにより、前記回
路図面入力手段の前記データ部または前記回路図面情報
データ部の入力辺長の変更があったもとのシンボルを置
き換えるシンボル置き換え手段、 の上記(a)〜(e)の各手段を電子回路図面入力装置
を構成するコンピュータで機能させるためのプログラム
を記録した記録媒体。
(A) Symbol coordinate information such as lines and circles constituting a symbol, a logical sum / logical product symbol having a plurality of equivalent inputs, and a logical symbol having a variable pin such as an n-bit flip-flop are provided. A bit number parameter that sets information about how many bits of a symbol to create for the length of the input side that is input, and a template file that specifies the logical information supported by each symbol Circuit drawing input means for performing operations such as retrieving symbols from the symbol library data section to be performed and holding information on the current circuit drawing creation state in the data section; (b) the data section of the circuit drawing input means, or Circuit drawing data for storing and holding information held in the data section of the circuit drawing input means by executing a save command Symbol detection means for detecting a change in the input side length of the symbol and the input side length of the symbol held in the symbol library data section, which are stored in the data section of the circuit diagram input section; Alternatively, another symbol pin coordinate detecting means in the circuit drawing for detecting symbol coordinate data other than the symbol whose current input side length is being operated in the circuit drawing data portion, and (d) a change detected by the symbol detecting means. The input side length of the symbol, the information in the template file, and the symbol coordinate data detected by the other symbol pin coordinate detecting means in the circuit diagram are input, and the number of bits after the change of the input side length and A pin bit coordinate calculating means for calculating the added pin bit coordinates, and (e) a new symbol data for which an operation of changing the input side length has been performed. (A) to (d), a symbol replacement unit that creates a data and replaces the original symbol whose input side length of the data part or the circuit drawing information data part of the circuit drawing input means has been changed with the new symbol data. A recording medium on which a program for causing each means of (e) to function on a computer constituting the electronic circuit drawing input device is recorded.
JP9116380A 1997-04-18 1997-04-18 Electronic circuit drawing input device Expired - Fee Related JP2947216B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9116380A JP2947216B2 (en) 1997-04-18 1997-04-18 Electronic circuit drawing input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9116380A JP2947216B2 (en) 1997-04-18 1997-04-18 Electronic circuit drawing input device

Publications (2)

Publication Number Publication Date
JPH10293771A JPH10293771A (en) 1998-11-04
JP2947216B2 true JP2947216B2 (en) 1999-09-13

Family

ID=14685577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9116380A Expired - Fee Related JP2947216B2 (en) 1997-04-18 1997-04-18 Electronic circuit drawing input device

Country Status (1)

Country Link
JP (1) JP2947216B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8893073B2 (en) * 2012-12-27 2014-11-18 Synopsys, Inc. Displaying a congestion indicator for a channel in a circuit design layout

Also Published As

Publication number Publication date
JPH10293771A (en) 1998-11-04

Similar Documents

Publication Publication Date Title
KR100972722B1 (en) System and method for managing software applications in a graphical user interface
US5913221A (en) Automated recognition of and distinction among graphics input, text input, and editing commands in a pen based computer
US7603630B2 (en) Method, system, and program product for controlling a display on a data editing screen
JPH04157528A (en) Editing device for graphical user interface
JP3862336B2 (en) Image editing method and apparatus
US5469539A (en) Method for abstracting/detailing structuring elements of system specification information
MXPA06013949A (en) Computer aided design interface .
JP2947216B2 (en) Electronic circuit drawing input device
US8667406B1 (en) Artboard creation and preview
JP3042443B2 (en) How to create mask pattern data
US6915512B1 (en) Software editing with indication of format and processing state of each process of the software
JP2595817B2 (en) Method of controlling information in secondary storage device and electronic apparatus having secondary storage device
US6321378B1 (en) Automated code replication during application development
CN110286900A (en) Unity-based configuration method, device and equipment
US20030223183A1 (en) Information processing apparatus
JP5264305B2 (en) Circuit editing support method, program thereof, recording medium thereof, and circuit editing support device
JP4904712B2 (en) Program automatic generation apparatus, method, and program
Vears Microprocessor Based Systems for the Higher Technician
JP2017199226A (en) Program editing method, program development support device, and programmable controller
JP3199307B2 (en) Common data management method for CAD drawings
JP4792950B2 (en) Data management device
JPH05324423A (en) Graphic processor
JP2002244901A (en) File management device and method therefor and storage medium
JPS63180130A (en) Conversation sequence editing device
JPH01206428A (en) System for managing file of disk device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990601

LAPS Cancellation because of no payment of annual fees