JP2936531B2 - Placement device - Google Patents

Placement device

Info

Publication number
JP2936531B2
JP2936531B2 JP7214127A JP21412795A JP2936531B2 JP 2936531 B2 JP2936531 B2 JP 2936531B2 JP 7214127 A JP7214127 A JP 7214127A JP 21412795 A JP21412795 A JP 21412795A JP 2936531 B2 JP2936531 B2 JP 2936531B2
Authority
JP
Japan
Prior art keywords
component
memory
components
shape
bundle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7214127A
Other languages
Japanese (ja)
Other versions
JPH0944560A (en
Inventor
幸一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZU KEN KK
Original Assignee
ZU KEN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZU KEN KK filed Critical ZU KEN KK
Priority to JP7214127A priority Critical patent/JP2936531B2/en
Publication of JPH0944560A publication Critical patent/JPH0944560A/en
Application granted granted Critical
Publication of JP2936531B2 publication Critical patent/JP2936531B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Supply And Installment Of Electrical Components (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配置装置に関し、
さらに詳細には、プリント基板のレイアウト設計を行う
場合などに用いて好適な配置装置に関する。
TECHNICAL FIELD The present invention relates to an arrangement device,
More specifically, the present invention relates to an arrangement apparatus suitable for use in designing a printed circuit board layout.

【0002】[0002]

【従来の技術】従来、プリント基板のレイアウト設計を
行う場合には、当該レイアウト設計を行うために、回路
図の情報から部品間の接続関係たるネットを示す部品接
続情報と部品の配置条件を示す設計ルール情報とを求
め、当該部品接続情報と設計ルール情報とに基づいて、
自動配置装置や対話型配置装置を用いて、プリント基板
の外形を考慮した自動配置や対話型配置により部品を配
置し、レイアウト設計を行っていた。
2. Description of the Related Art Conventionally, when designing the layout of a printed circuit board, in order to perform the layout design, component connection information indicating a net as a connection relationship between components based on circuit diagram information and component placement conditions are shown. The design rule information is obtained, and based on the part connection information and the design rule information,
Using an automatic placement device or an interactive placement device, the layout was designed by arranging components by automatic placement or interactive placement in consideration of the outer shape of the printed circuit board.

【0003】こうした部品の配置を行う場合には、後の
配線工程の作業を円滑に進めるために、各部品から出る
ネットの数および当該ネットに基づいて導体箔によりパ
ターンを配線する際のパターン幅、最小箔間値を考慮
し、部品間の間隔を決定して部品の配置を行っていた。
When arranging such components, the number of nets coming out of each component and the pattern width when wiring a pattern with conductive foils based on the nets are required in order to facilitate the work of the subsequent wiring process. In consideration of the minimum inter-foil value, the intervals between the components are determined and the components are arranged.

【0004】[0004]

【発明が解決しようとする課題】ところで、プリント基
板上に配置する部品中で、束線(「束線」とは、一対の
部品間を接続する複数のネットあるいは配線の集まりで
あって、互いに略平行で交差しないものを意味する。)
により接続することのできるメモリー部品は、他の部品
とは異なり、部品間隔が狭くても配線可能である。
By the way, among the components arranged on a printed circuit board, a bundled wire (a "bundled wire" is a group of a plurality of nets or wirings connecting a pair of components. It means that they are almost parallel and do not intersect.)
Unlike other components, the memory components that can be connected with each other can be wired even if the interval between the components is small.

【0005】このため、従来の自動配置装置や対話型配
置装置においては、プリント基板上に配置する部品がメ
モリー部品であるか否かを示す情報を回路図作成時、あ
るいは部品の配置前に操作者が手動で付加し、これを参
照しながら部品を配置することにより、メモリー部品を
配置する際には部品間隔を狭く配置するようにして、配
置スペースの縮小化を図るようにしていた。
For this reason, in a conventional automatic placement apparatus or interactive placement apparatus, information indicating whether or not a component to be placed on a printed circuit board is a memory component is operated at the time of creating a circuit diagram or before placing a component. By manually adding the components and arranging the components while referring to them, when arranging the memory components, the space between the components is narrowed to reduce the arrangement space.

【0006】しかしながら、従来の自動配置装置や対話
型配置装置にあっては、操作者がメモリー部品であるこ
とを示す情報を入力するための操作が煩雑となり操作性
に劣るとともに、また入力すべき情報が多い場合などに
は入力ミスが生じるなどの恐れがあった。
However, in the conventional automatic placement apparatus and the conventional interactive placement apparatus, the operation for inputting information indicating that the operator is a memory component is complicated, and the operability is poor. When there is a lot of information, there is a possibility that an input error occurs.

【0007】また、プリント基板上に部品を配置する際
には、メモリー部品の発熱などを防ぐために、メモリー
部品の近傍にバイパスコンデンサを配置するが、こうし
たバイパスコンデンサは回路図上には明記しない場合が
多く、部品の配置後に手動でバイパスコンデンサを配置
する作業を行っていた(図9の処理手順A参照)。
When a component is placed on a printed circuit board, a bypass capacitor is placed near the memory component in order to prevent heat generation of the memory component. However, such a bypass capacitor is not specified on a circuit diagram. In many cases, the work of manually arranging the bypass capacitors after arranging the components has been performed (see processing procedure A in FIG. 9).

【0008】しかしながら、部品の配置後に手動でバイ
パスコンデンサを配置すると、先に配置した部品を移動
するなどの操作を行う必要が生ずるなど、操作が煩雑と
なり操作性に劣るという問題点があった。
However, if the bypass capacitors are manually placed after the components are placed, there is a problem that the operations are complicated and the operability is inferior, for example, it is necessary to perform operations such as moving the components placed first.

【0009】本発明は、従来の技術の有するこのような
種々の問題点に鑑みてなされたものであり、その目的と
するところは、操作者によるメモリー部品であることを
示す情報の入力操作の必要性を排除しながら、部品の配
置の際にはメモリー部品を集めてブロックを形成し、部
品間隔を狭くして配置することができるようにして、メ
モリー部品配置の際の操作性を向上するとともに、メモ
リー部品であることを示す情報の入力ミスなどの発生を
防止した配置装置を提供しようとするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned various problems of the prior art, and a purpose thereof is to allow an operator to input information indicating a memory component. Eliminating the need to collect memory components when arranging the components to form blocks, allowing them to be arranged with a smaller spacing between them, improving operability when arranging memory components. In addition, another object of the present invention is to provide an arrangement device that prevents occurrence of an input error or the like of information indicating a memory component.

【0010】また、本発明の目的は、メモリー部品を配
置する際にバイパスコンデンサを適宜自動的に配置する
ようにして、バイパスコンデンサ配置の際の操作性を向
上させた配置装置を提供しようとするものである。
It is another object of the present invention to provide an arrangement device in which the bypass capacitors are automatically arranged appropriately when arranging the memory components, thereby improving the operability in arranging the bypass capacitors. Things.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明における配線装置は、メモリー部品は束線に
より接続される点に着目してなされたものである。
In order to achieve the above object, a wiring device according to the present invention is made by paying attention to the point that memory components are connected by bundled wires.

【0012】即ち、本発明における配線装置は、個々の
部品の形状を記憶した部品形状情報と、部品間の接続関
係を記憶した部品接続情報と、部品の配置条件を記憶し
た設計ルール情報とに基づいて、部品を配置する配置装
置において、部品接続情報から束線を認識し、束線によ
り接続された部品をメモリー部品としてブロックを作成
するメモリー認識手段を有し、メモリー認識手段によっ
て作成されたブロックをメモリー部品群として配置する
ようにしたものである。
That is, the wiring apparatus according to the present invention includes component shape information storing the shape of each component, component connection information storing a connection relationship between components, and design rule information storing component placement conditions. The arrangement device for arranging the components based on the component connection information has a memory recognizing means for recognizing the bundle from the component connection information and creating a block using the components connected by the bundle as a memory component. The blocks are arranged as a memory component group.

【0013】また、本発明による配置装置は、個々の部
品の形状を記憶した部品形状情報と、部品間の接続関係
を記憶した部品接続情報と、部品の配置条件を記憶した
設計ルール情報とに基づいて、部品を配置する配置装置
において、配置する部品の中のメモリー部品に対してバ
イパスコンデンサを割り付け、メモリー部品とバイパス
コンデサとを一体化した仮想部品を生成するバイパスコ
ンデサ割り付け一体化手段を有し、メモリー部品とバイ
パスコンデサとを一体化した仮想部品を配置するように
したものである。
Further, the arrangement apparatus according to the present invention includes component shape information storing the shape of each component, component connection information storing a connection relationship between components, and design rule information storing component placement conditions. In the placement apparatus for placing components based on the component, a bypass capacitor is assigned to a memory component in the component to be placed, and a bypass capacitor assignment / integration means for generating a virtual component integrating the memory component and the bypass capacitor is provided. Then, a virtual component in which the memory component and the bypass capacitor are integrated is arranged.

【0014】さらに、本発明による配置装置は、個々の
部品の形状を記憶した部品形状情報と、部品間の接続関
係を記憶した部品接続情報と、部品の配置条件を記憶し
た設計ルール情報とに基づいて、部品を配置する配置装
置において、部品接続情報から束線を認識し、束線によ
り接続された部品をメモリー部品としてブロックを作成
するメモリー認識手段と、メモリー認識手段によって作
成されたブロックを構成する部品に対してバイパスコン
デンサを割り付け、部品とバイパスコンデサとを一体化
した仮想部品を生成するバイパスコンデサ割り付け一体
化手段とを有し、部品とバイパスコンデサとを一体化し
た仮想部品を配置するようにしたものである。
Further, the placement apparatus according to the present invention includes component shape information storing the shape of each component, component connection information storing a connection relationship between components, and design rule information storing component placement conditions. Based on the arrangement device for arranging the parts, a memory recognizing means for recognizing a bundle from the part connection information and creating a block using the parts connected by the bundle as a memory part, and a block created by the memory recognizing means. A bypass capacitor allocating and integrating means for allocating a bypass capacitor to a component to be configured and generating a virtual component in which the component and the bypass capacitor are integrated, and disposing a virtual component in which the component and the bypass capacitor are integrated; It is like that.

【0015】[0015]

【発明の実施の形態】以下、添付の図面に基づいて、本
発明による配置装置を詳細に説明するものとする。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of an arrangement according to the present invention;

【0016】図1には、本発明による配置装置の一つの
実施形態のブロック構成図が示されている。このブロッ
ク構成図は、配置装置10によって行われる処理内容を
構成的に示したものである。
FIG. 1 is a block diagram showing one embodiment of an arrangement apparatus according to the present invention. This block diagram schematically shows the contents of processing performed by the arrangement device 10.

【0017】この配置装置10は、例えば、コンピュー
タにより支援されたCADシステムたるプリント基板設
計装置を構成する一つのシステムとして、プリント基板
設計装置内に組み込まれるものであり、コンピューター
によって動作の制御が行われるものである。
The placement apparatus 10 is incorporated in a printed circuit board design apparatus as one system constituting a printed circuit board design apparatus, for example, a CAD system supported by a computer, and its operation is controlled by a computer. It is something to be done.

【0018】この配置装置10の記憶手段12には、レ
イアウト設計データベース14から配置関連情報(配置
関連情報は、部品接続情報と、部品形状情報と、設計ル
ール情報とより構成される。)が読み込まれる。
The storage means 12 of the placement apparatus 10 reads placement-related information from the layout design database 14 (the placement-related information is composed of component connection information, component shape information, and design rule information). It is.

【0019】ここで、レイアウト設計データベース14
から記憶手段12に読み込まれる配置関連情報は、上記
したように、部品接続情報と、部品形状情報と、設計ル
ール情報とにより構成されており、以下にその内容につ
いて本発明の実施に関連する事項に関して説明する。
Here, the layout design database 14
As described above, the placement-related information read from the storage means 12 into the storage means 12 is composed of the component connection information, the component shape information, and the design rule information. Will be described.

【0020】部品接続情報は、部品間の接続関係、即
ち、ネットを示す情報であり、当該ネットを特定するた
めの信号名称(ネット名称)のもとに、当該ネットによ
り接続される部品の部品名称および当該部品の接続端子
となる端子を示す接続端子名称が記憶されている。
The component connection information is information indicating a connection relationship between components, that is, information indicating a net. Under a signal name (net name) for specifying the net, the component of the component connected by the net is connected. A name and a connection terminal name indicating a terminal serving as a connection terminal of the component are stored.

【0021】部品形状情報とは、当該情報により示す部
品を特定するための部品名称のもとに、当該部品を配置
しているか否かを示す配置情報と、当該部品により後述
するブロックを形成しているか否かを示すブロック情報
と、当該部品の全体の形状を表す全体形状情報、当該部
品の端子の中心座標(端子座標)を表す端子情報と、当
該部品および端子の座標値を得るための基準となる基準
座標とが記憶されている。
The part shape information is based on a part name for specifying the part indicated by the information, and arrangement information indicating whether or not the part is arranged, and a block described later is formed by the part. For obtaining the block information indicating whether or not the component is in contact, the overall shape information indicating the overall shape of the component, the terminal information indicating the center coordinates (terminal coordinates) of the terminal of the component, and the coordinate values of the component and the terminal. Reference coordinates serving as references are stored.

【0022】なお、全体形状情報および端子情報は、以
下のように構成されている。即ち、 全体形状情報=構成点座標(x1,y1)、(x2,y
2)、・・・ 端子情報=端子座標(TX1,TY1) のように構成されており、これら構成点座標および端子
座標の座標値は、基準座標の座標値に対する相対値によ
って表されている。
The overall shape information and terminal information are configured as follows. That is, overall shape information = constituent point coordinates (x1, y1), (x2, y
2),..., Terminal information = terminal coordinates (TX1, TY1), and the coordinate values of these constituent point coordinates and terminal coordinates are represented by relative values to the coordinate values of the reference coordinates.

【0023】設計ルール情報とは、バイパスコンデンサ
を特定するためのバイパスコンデンサ部品名称のもとに
使用回路記号が記憶されるとともに、プリント基板に配
置するバイパスコンデンサの総数が記憶されている。
The design rule information stores a circuit symbol to be used under the name of a bypass capacitor component for specifying the bypass capacitor, and also stores the total number of bypass capacitors arranged on the printed circuit board.

【0024】そして、記憶手段12に読み込まれた部品
接続情報および部品形状情報に基づき、メモリー認識手
段16においてフローチャートを参照しながら後述する
処理における判断基準に従って、プリント基板に配置す
る部品からメモリー部品と判断された部品を検出し、さ
らに検出した部品を集めてブロックを形成可能かどうか
判断し、ブロックを形成可能な場合には当該部品を集め
てブロックを形成する処理を行う。
Then, based on the component connection information and the component shape information read into the storage means 12, the memory recognizing means 16 refers to the flowchart and determines the memory components from the components arranged on the printed circuit board in accordance with the criterion in the processing described later. The determined components are detected, and the detected components are collected to determine whether a block can be formed. If a block can be formed, a process of collecting the components and forming a block is performed.

【0025】そして、こうして形成されたブロックに関
しては、ブロック情報として部品形状情報に記憶され
る。
The blocks thus formed are stored in the component shape information as block information.

【0026】また、バイパスコンデサ割り付け一体化手
段18は、ブロック情報を備えた部品形状情報および設
計ルール情報に基づいて、メモリー認識手段16によっ
て形成された部品のブロックに、バイパスコンデンサを
適宜割り付けて仮想部品として一体化する処理を行う。
The bypass capacitor allocating and integrating means 18 appropriately allocates a bypass capacitor to the block of the component formed by the memory recognizing means 16 on the basis of the component shape information and the design rule information having the block information, and virtually assigns the bypass capacitor. Performs processing to integrate them as parts.

【0027】そして、部品のブロックに対してバイパス
コンデンサを適宜割り付けて仮想部品として一体化する
と、仮想部品を示す情報を部品形状情報に追加して記憶
する。
When a bypass capacitor is appropriately allocated to a block of parts and integrated as a virtual part, information indicating the virtual part is added to the part shape information and stored.

【0028】そして、こうして記憶内容を更新された部
品形状情報と、部品接続情報と、設計ルール情報とに基
づいて、部品配置手段20によってプリント基板上に部
品を配置するものであり、その配置の状態はCRTなど
より構成される表示装置(図示せず)の画面上に表示さ
れることになる。
Then, based on the component shape information, component connection information and design rule information whose storage contents have been updated in this way, components are arranged on the printed circuit board by the component arranging means 20. The state is displayed on the screen of a display device (not shown) composed of a CRT or the like.

【0029】次に、図2以下に示すフローチャートを参
照しながら、上記した配置装置10における処理を詳細
に説明する。
Next, the processing in the arrangement device 10 will be described in detail with reference to the flowcharts shown in FIG.

【0030】図2には、配置装置10の処理のメイン・
ルーチンが示されており、このメイン・ルーチンにおい
ては、まず電源を投入してシステムを起動させ(ステッ
プS202)、レイアウト設計データベース(レイアウ
トDB)14から記憶手段12にデータ、即ち、部品接
続情報、部品形状情報および設計ルール情報よりなる配
置関連情報を読み込む(ステップS204)。
FIG. 2 shows the main processing of the arrangement apparatus 10.
In this main routine, power is first turned on to start the system (step S202), and data from the layout design database (layout DB) 14 is stored in the storage unit 12, ie, component connection information. The placement related information including the component shape information and the design rule information is read (step S204).

【0031】それから、記憶手段12に読み込まれた部
品接続情報および部品形状情報に基づいて、メイン・ル
ーチンのサブ・ルーチンとして図3のフローチャートに
示されたメモリー認識の処理を行い(ステップS20
6)、ブロックを形成可能な場合には部品を集めてブロ
ックを形成する。また、この際に、ステップS206で
形成されたブロックに関しては、ブロック情報として部
品形状情報に記憶し、部品形状情報の記憶内容を更新す
る処理を行う。
Then, based on the component connection information and the component shape information read into the storage means 12, the memory recognition process shown in the flowchart of FIG. 3 is performed as a subroutine of the main routine (step S20).
6) If a block can be formed, the parts are collected to form a block. At this time, the block formed in step S206 is stored as block information in the component shape information, and a process of updating the storage content of the component shape information is performed.

【0032】つまり、ステップS206においては、メ
モリー認識手段16により実現しようとする処理が行わ
れる。
That is, in step S206, the processing to be realized by the memory recognition means 16 is performed.

【0033】そして、ステップS206のメモリー認識
の処理を終了すると、記憶手段12に読み込まれた部品
形状情報(ステップS206により記憶内容が更新され
ている。)および設計ルール情報に基づいて、メイン・
ルーチンのサブ・ルーチンとして図7のフローチャート
に示されたバイパスコンデサ割り付け一体化の処理を行
い(ステップS208)、部品のブロックに対してバイ
パスコンデンサを適宜割り付けて仮想部品として一体化
する。また、ステップS208で部品のブロックに対し
てバイパスコンデンサを適宜割り付けて仮想部品として
一体化すると、仮想部品を示す情報を部品形状情報に追
加して記憶し、部品形状情報の記憶内容を更新する処理
を行う。
When the memory recognition process in step S206 is completed, the main shape is read based on the component shape information (the storage content is updated in step S206) and the design rule information.
As a sub-routine of the routine, the bypass capacitor allocation integration process shown in the flowchart of FIG. 7 is performed (step S208), and a bypass capacitor is appropriately allocated to a block of components and integrated as a virtual component. In step S208, when a bypass capacitor is appropriately allocated to a block of parts and integrated as a virtual part, information indicating the virtual part is added to the part shape information and stored, and the storage content of the part shape information is updated. I do.

【0034】つまり、ステップS208においては、バ
イパスコンデサ割り付け一体化手段18により実現しよ
うとする処理が行われる。
That is, in step S208, the processing to be realized by the bypass capacitor allocation integrating means 18 is performed.

【0035】そして、ステップS208のバイパスコン
デサ割り付け一体化の処理を終了すると、記憶手段12
に読み込まれた部品接続情報、部品形状情報(ステップ
S208により記憶内容が更新されている。)および設
計ルール情報に基づいて、部品配置手段20により実現
される公知の技術により、プリント基板上に部品の配置
を行い、それを表示装置の画面に表示する(ステップS
210)。
When the processing for integrating the bypass capacitors in step S208 is completed, the storing means 12
Based on the component connection information, the component shape information (the storage content has been updated in step S208), and the design rule information, which have been read into the device, the components are arranged on the printed circuit board by a known technique realized by the component placement means 20. Are arranged and displayed on the screen of the display device (step S
210).

【0036】ステップS210の処理を終了すると、ス
テップS212へ進み、このメイン・ルーチンにおいて
記憶内容を更新された部品形状情報をレイアウト設計デ
ータベース14に書き込み(ステップS214)、レイ
アウト設計データベース14の記憶内容を更新してメイ
ン・ルーチンを終了する。
When the process of step S210 is completed, the process proceeds to step S212, in which the component shape information whose storage contents have been updated in this main routine is written into the layout design database 14 (step S214), and the storage contents of the layout design database 14 are stored. Update and exit the main routine.

【0037】次に、メイン・ルーチンのサブ・ルーチン
として図3のフローチャートに示されたメモリー認識の
処理を、図3のフローチャートを参照しながら詳細に説
明することとする。
Next, the memory recognition processing shown in the flowchart of FIG. 3 as a subroutine of the main routine will be described in detail with reference to the flowchart of FIG.

【0038】このメモリー認識の処理においては、まず
ステップS302において、プリント基板に配置する部
品を2つのキーを用いてソートする処理を行う。即ち、
第1キーを端子数とし、第2キーを部品形状としてソー
トを行う。
In the memory recognition process, first, in step S302, a process of sorting components to be arranged on a printed circuit board using two keys is performed. That is,
Sorting is performed with the first key as the number of terminals and the second key as the component shape.

【0039】ステップS302の処理を終了すると、ス
テップS304へ進み、端子数がT_MAX以上の部品
を1ブロックとしてブロックを作成する。なお、T_M
AXは、システムにおいて予め設定された固定値でもよ
いし、ユーザーが任意に設定できるようにしてもよい。
Upon completion of the process in step S302, the flow advances to step S304 to create a block with a component having the number of terminals equal to or greater than T_MAX as one block. Note that T_M
AX may be a fixed value preset in the system, or may be arbitrarily set by the user.

【0040】このステップS304において、端子数が
T_MAX以上の部品を1ブロックとしてブロックを作
成するのは、以下の処理においては端子数の多い部品の
みを処理対象とし、端子数の少ない部品を以下の処理の
処理対象から排除するためである。その理由は、一般に
メモリー部品は端子数が多いものであるので、このステ
ップS304において、メモリー部品のみをなるべく処
理対象として選択して1ブロックを形成するようにし、
処理の効率化を図ろうとするものである。このため、T
_MAXの値は、ある程度大きな値に設定することが好
ましい。
In step S304, a block is created by setting a component having the number of terminals equal to or greater than T_MAX as one block. In the following processing, only a component having a large number of terminals is to be processed, and a component having a small number of terminals is determined as follows. This is to exclude the processing target. The reason is that the memory component generally has a large number of terminals. In this step S304, only the memory component is selected as a processing target as much as possible to form one block.
It is intended to improve processing efficiency. Therefore, T
It is preferable that the value of _MAX be set to a somewhat large value.

【0041】ステップS304の処理を終了すると、ス
テップS306へ進み、処理変数Iに「1」をセット
し、ステップS302でソートした1番目の部品からス
テップS308以降のループの処理を行う準備をする。
When the process of step S304 is completed, the process proceeds to step S306, where "1" is set to the process variable I, and preparations are made for performing a loop process from step S308 onward from the first component sorted in step S302.

【0042】ステップS306の処理を終了すると、ス
テップS308へ進み、処理変数Iが、端子数がT_M
AX以上の部品の部品数から「1」を減算した値より小
さいか否かを判断する。
When the process of step S306 is completed, the process proceeds to step S308, where the processing variable I is set to the number of terminals T_M.
It is determined whether the value is smaller than a value obtained by subtracting “1” from the number of components of AX or more.

【0043】ステップS308の判断結果が肯定(ye
s)、即ち、処理変数Iが、端子数がT_MAX以上の
部品の部品数から「1」を減算した値より小さい場合に
は、ステップS310へ進み、処理対象として第Iの部
品を選択する。
If the decision result in the step S308 is affirmative (yes)
s), that is, if the processing variable I is smaller than the value obtained by subtracting “1” from the number of components whose number of terminals is equal to or greater than T_MAX, the process proceeds to step S310, and the I-th component is selected as a processing target.

【0044】ステップS310の処理を終了すると、ス
テップS312へ進み、処理変数Iに「1」加算した値
を処理変数Jとしてセットする。
Upon completion of the process in step S310, the process advances to step S312 to set a value obtained by adding "1" to the processing variable I as a processing variable J.

【0045】ステップS312の処理を終了すると、ス
テップS314へ進み、処理変数Jが、端子数がT_M
AX以上の部品の部品数より小さいか否かを判断する。
Upon completion of the process in step S312, the flow advances to step S314 to set the processing variable J to the number of terminals T_M
It is determined whether or not the number is smaller than AX.

【0046】ステップS314の判断結果が肯定、即
ち、処理変数Jが、端子数がT_MAX以上の部品の部
品数より小さい場合には、ステップS316へ進み、第
Iの部品と対になる処理対象として第Jの部品を選択す
る。
If the decision result in the step S314 is affirmative, that is, if the processing variable J is smaller than the number of components whose number of terminals is equal to or greater than T_MAX, the process proceeds to a step S316, where the process variable J is set as a processing target to be paired with the I-th component. Select the J-th part.

【0047】ステップS316の処理を終了すると、ス
テップS318へ進み、該当率を50%に設定する。こ
こで、該当率とは、処理対象となる第Iの部品と第Jの
部品とがメモリー部品に該当するか否かを判断する際の
基準となるものであり、該当率が低いほどメモリー部品
と判断される確率が高くなる。
Upon completion of the process in step S316, the flow advances to step S318 to set the corresponding rate to 50%. Here, the hit rate is a criterion for judging whether or not the I-th part and the J-th part to be processed correspond to the memory parts. Is more likely to be determined.

【0048】ステップS318の処理を終了すると、ス
テップS320へ進み、処理対象となる第Iの部品と第
Jの部品とで端子数が異なるか否かを判断する。
Upon completion of the process in step S318, the flow advances to step S320 to determine whether or not the number of terminals differs between the I-th component and the J-th component to be processed.

【0049】ステップS320の判断結果が肯定、即
ち、処理対象となる第Iの部品と第Jの部品とで端子数
が異なる場合には、ステップS322へ進み、該当率を
60%に設定する。即ち、一般に2つの部品間において
端子数が異なる場合には、メモリー部品ではないことが
多いので、該当率を50%から60%に上げることにな
る。
If the result of the determination in step S320 is affirmative, that is, if the number of terminals differs between the I-th component and the J-th component to be processed, the flow advances to step S322 to set the corresponding rate to 60%. That is, in general, when the number of terminals is different between the two components, the number of terminals is often not a memory component, so that the corresponding rate is increased from 50% to 60%.

【0050】そして、ステップS322の処理を終了す
ると、ステップS324へ進む。また、ステップS32
0の判断結果が否定、即ち、処理対象となる第Iの部品
と第Jの部品とで端子数が同一である場合には、メモリ
ー部品であることが多いので、該当率を変更せずにステ
ップS324へジャンプして進む。
When the process in step S322 is completed, the flow advances to step S324. Step S32
If the determination result of 0 is negative, that is, if the number of terminals is the same between the I-th component and the J-th component to be processed, the components are often memory components. Jump to step S324 and proceed.

【0051】ステップS324では、処理対象となる第
Iの部品と第Jの部品とで部品形状が異なるか否かを判
断する。
In step S324, it is determined whether or not the component shapes of the I-th component and the J-th component to be processed are different.

【0052】ステップS324の判断結果が肯定、即
ち、処理対象となる第Iの部品と第Jの部品とで部品形
状が異なる場合には、ステップS326へ進み、該当率
を70%に設定する。即ち、一般に2つの部品間におい
て部品形状が異なる場合には、メモリー部品ではないこ
とが多いので、該当率を60%から70%に上げること
になる。
If the result of the determination in step S324 is affirmative, that is, if the component shapes of the I-th component and the J-th component to be processed are different, the flow proceeds to step S326, and the corresponding rate is set to 70%. That is, when the component shape is generally different between the two components, the component is often not a memory component, so the corresponding rate is increased from 60% to 70%.

【0053】そして、ステップS326の処理を終了す
ると、ステップS328へ進み、メモリー認識の処理の
ルーチンのサブ・ルーチンとして図4のフローチャート
に示された2部品の間のネットを処理するルーチンによ
り、処理対象となる第Iの部品と第Jの部品とがメモリ
ー部品であるか否かを判断する処理を行い、第Iの部品
と第Jの部品とがメモリー部品であると判断された場合
には、両者を結合して部品の1つのブロックを構成す
る。
When the process of step S326 is completed, the process proceeds to step S328, where the process for processing the net between the two parts shown in the flowchart of FIG. 4 is performed as a subroutine of the memory recognition process routine. A process is performed to determine whether the target I and J components are memory components, and if it is determined that the I and J components are memory components, Are combined to form one block of parts.

【0054】また、ステップS324の判断結果が否
定、即ち、処理対象となる第Iの部品と第Jの部品とで
部品形状が同一である場合には、メモリー部品であるこ
とが多いので、該当率を変更せずにステップS328へ
ジャンプして進み、上記したステップS328の処理を
行う。
If the result of the determination in step S324 is negative, that is, if the I- and J-th components to be processed have the same component shape, they are often memory components. The process jumps to step S328 without changing the rate, and performs the processing of step S328 described above.

【0055】ステップS328の処理を終了すると、ス
テップS330へ進み、処理変数Jを「1」インクリメ
ントしてステップS314へ戻り、以降の処理を繰り返
す。
Upon completion of the process in step S328, the process proceeds to step S330, in which the process variable J is incremented by "1", returns to step S314, and repeats the subsequent processes.

【0056】そして、ステップS314の判断結果が否
定(no)、即ち、処理変数Jが部品数以上の値となっ
た場合には、ステップS332へ進み、処理変数Iを
「1」インクリメントしてステップS308へ戻り、以
降の処理を繰り返す。
If the result of the determination in step S314 is negative (no), that is, if the processing variable J has a value equal to or greater than the number of parts, the process proceeds to step S332, where the processing variable I is incremented by "1". Returning to S308, the subsequent processing is repeated.

【0057】そして、ステップS308の判断結果が否
定、即ち、処理変数Iが部品数から「1」減算した値以
上となった場合には、このメモリー認識の処理を終了し
てメイン・ルーチンへリターンする。
If the result of the determination in step S308 is negative, that is, if the processing variable I is equal to or greater than the value obtained by subtracting "1" from the number of parts, this memory recognition process is terminated and the process returns to the main routine. I do.

【0058】次に、メモリー認識の処理のルーチンのサ
ブ・ルーチンとして図4のフローチャートに示された2
部品の間のネットの処理を、図4のフローチャートを参
照しながら詳細に説明することとする。
Next, a subroutine of the memory recognition processing routine shown in the flowchart of FIG.
The processing of the net between the components will be described in detail with reference to the flowchart of FIG.

【0059】この2部品の間のネットの処理において
は、まずステップS402において、処理対象であるJ
番目の部品の端子数を処理変数Kに代入する。
In the processing of the net between the two parts, first, in step S402, the J to be processed is processed.
The number of terminals of the component is substituted for the processing variable K.

【0060】ステップS402の処理を終了すると、ス
テップS404へ進み、処理変数IIと処理変数Cとに
「0」を代入する。
Upon completion of the process in step S402, the flow advances to step S404 to substitute "0" for the processing variable II and the processing variable C.

【0061】ステップS404の処理を終了すると、ス
テップS406へ進み、処理変数IIが処理変数K未満
であるか否かを判断する。
When the processing of step S404 is completed, the process proceeds to step S406, and it is determined whether or not the processing variable II is smaller than the processing variable K.

【0062】ステップS406の判断結果が肯定、即
ち、処理変数IIが処理変数K未満である場合には、ス
テップS408へ進み、II番目の端子の信号を検索
し、I番目の部品の端子があるか否かチェックする。即
ち、ネットによりJ番目の部品の端子とI番目の部品の
端子とが接続されているか否かを判断することになる。
If the decision result in the step S406 is affirmative, that is, if the processing variable II is smaller than the processing variable K, the flow advances to a step S408 to search for a signal of the II-th terminal, and there is a terminal of the I-th part. Check whether or not. That is, it is determined whether or not the terminal of the J-th component and the terminal of the I-th component are connected by the net.

【0063】ステップS408の処理を終了すると、ス
テップS410へ進み、ネットによりJ番目の部品のI
I番目の端子がI番目の部品の1個の端子とのみ接続さ
れているか否かを判断する。
When the processing in step S408 is completed, the flow advances to step S410, and the I-th part of the J-th component is
It is determined whether the I-th terminal is connected to only one terminal of the I-th component.

【0064】ステップS410の判断結果が肯定、即
ち、ネットによりJ番目の部品のII番目の端子がI番
目の部品の1個の端子とのみ接続されている場合には、
ステップS412へ進み、I番目の部品の配置角度が0
度、90度、180度または270度のいずれであるか
判断する。
If the decision result in the step S410 is affirmative, that is, if the II-th terminal of the J-th component is connected to only one terminal of the I-th component by the net,
Proceeding to step S412, the arrangement angle of the I-th component is 0
Degrees, 90 degrees, 180 degrees or 270 degrees.

【0065】ここで、部品の配置角度が0度あるいは1
80度の場合とは、図5(a)に示すように、部品がX
軸方向に延長していて、端子もX軸方向に水平に配置さ
れている場合をいう。
Here, the component arrangement angle is 0 degree or 1 degree.
The case of 80 degrees means that the part is X-shaped as shown in FIG.
It means that the terminal extends in the axial direction and the terminals are also arranged horizontally in the X-axis direction.

【0066】また、部品の配置角度が90度あるいは2
70度の場合とは、図5(b)に示すように、部品がY
軸方向に延長していて、端子もY軸方向に垂直に配置さ
れている場合をいう。
Also, the component arrangement angle is 90 degrees or 2 degrees.
The case of 70 degrees means that the component is Y as shown in FIG.
It means that the terminal extends in the axial direction and the terminals are also arranged perpendicular to the Y-axis direction.

【0067】そして、ステップS412の判断結果が、
I番目の部品の配置角度が0度あるいは180度である
場合には、ステップS414へ進み、ネットによりJ番
目の部品のII番目の端子と接続されているI番目部品
の端子のX座標を、記憶手段12のワーキング・エリア
(図示せず)などに保存する。
Then, the result of the determination in step S412 is
If the arrangement angle of the I-th component is 0 degree or 180 degrees, the process proceeds to step S414, and the X coordinate of the terminal of the I-th component connected to the II-th terminal of the J-th component by the net is calculated as follows. It is stored in a working area (not shown) of the storage means 12 or the like.

【0068】一方、、ステップS412の判断結果が、
I番目の部品の配置角度が90度あるいは270度であ
る場合には、ステップS416へ進み、ネットによりJ
番目の部品のII番目の端子と接続されているI番目部
品の端子のY座標を、記憶手段12のワーキング・エリ
アなどに保存する。
On the other hand, the result of the determination in step S 412 is
If the arrangement angle of the I-th component is 90 degrees or 270 degrees, the process proceeds to step S416, where J is set by the net.
The Y coordinate of the terminal of the I-th component connected to the II-th terminal of the second component is stored in a working area of the storage unit 12 or the like.

【0069】そして、ステップS414あるいはステッ
プS416の処理を終了すると、ステップS418へ進
み、処理変数Cを「1」インクリメントする。従って、
処理変数Cは、J番目の部品の端子の中で、I番目の部
品との端子とネットが接続されている端子の個数を表す
ことになる。
When the processing in step S414 or S416 is completed, the flow advances to step S418, and the processing variable C is incremented by "1". Therefore,
The processing variable C indicates the number of terminals to which the terminal and the net with the I-th component are connected among the terminals of the J-th component.

【0070】ステップS418の処理を終了すると、ス
テップS420へ進み、IIを「1」インクリメントし
して、ステップS406へ戻り、以降の処理を繰り返
す。
Upon completion of the process in step S418, the process proceeds to step S420, II is incremented by "1", the process returns to step S406, and the subsequent processes are repeated.

【0071】また、ステップS410の判断結果が否
定、即ち、ネットによりJ番目の部品のII番目の端子
がI番目の部品の端子と接続されていない場合や、ネッ
トによりJ番目の部品のII番目の端子がI番目の部品
の複数の端子と接続されている場合(一般に、J番目の
部品のII番目の端子がI番目の部品の複数の端子と接
続されている場合には、メモリー部品でない場合が多
い。)には、J番目の部品とI番目の部品とを接続する
ネットの個数を表す処理変数Cをインクリメントする処
理を行うことなく、ステップS420へジャンプして進
み、上記した処理を行う。
If the result of the determination in step S410 is negative, that is, if the II-th terminal of the J-th component is not connected to the terminal of the I-th component by the net, Is connected to a plurality of terminals of the I-th component (generally, when the II-th terminal of the J-th component is connected to a plurality of terminals of the I-th component, the terminal is not a memory component). In many cases, the process jumps to step S420 without performing the process of incrementing the processing variable C representing the number of nets connecting the J-th component and the I-th component. Do.

【0072】そして、ステップS406の判断結果が否
定、即ち、処理変数IIがK以上となった場合には、ス
テップS422へ進み、「C/K×100<該当率」の
演算を行う。
If the result of the determination in step S406 is negative, that is, if the processing variable II is equal to or greater than K, the flow advances to step S422 to calculate "C / K × 100 <applicable rate".

【0073】即ち、J番目の部品の端子の中でI番目の
部品と接続されている端子の割合と該当率とを比較する
処理を行う。
That is, a process of comparing the ratio of the terminal connected to the I-th component among the terminals of the J-th component with the corresponding ratio is performed.

【0074】ステップS422の判断結果が肯定、即
ち、「C/K×100」が該当率未満であった場合に
は、I番目の部品とJ番目の部品とはメモリー部品では
ないと判断し、以降の処理を行うことなくメモリー認識
の処理のルーチンにリターンする。
If the result of the determination in step S422 is affirmative, that is, if “C / K × 100” is less than the applicable rate, it is determined that the I-th component and the J-th component are not memory components, The processing returns to the memory recognition processing routine without performing the subsequent processing.

【0075】一方、ステップS422の判断結果が否
定、即ち、「C/K×100」が該当率以上であった場
合には、ステップS424へ進む。
On the other hand, if the decision result in the step S422 is negative, that is, if “C / K × 100” is equal to or more than the applicable rate, the process proceeds to a step S424.

【0076】このステップS424では、ステップS4
14あるいはステップS416で保存された座標値の差
異が、予め設定された値ε(εは、予め適宜の値が固定
的に設定されていてもよいし、操作者が任意の値を設定
できるようにしてもよい。)以下のものをカウントし、
そのカウント値により処理変数Cを更新する。即ち、こ
こでは、I番目の部品とJ番目の部品とを接続するネッ
トの中で束線の個数をカウントする処理を行うことにな
る。
In step S424, step S4
14 or the difference between the coordinate values stored in step S416 is set to a predetermined value ε (ε may be set to an appropriate value in advance, or the operator may set an arbitrary value. You can count:
The processing variable C is updated with the count value. That is, here, a process of counting the number of bundled wires in the net connecting the I-th component and the J-th component is performed.

【0077】具体的には、例えば、図6に示すように、
部品1の端子と部品2の端子とがネットにより接続され
ているものとする。そして、部品1のX座標(0.4)
の端子と部品2のX座標(0.5)の端子とがネットに
より接続され、部品1のX座標(0.5)の端子と部品
2のX座標(0.6)の端子とがネットにより接続さ
れ、部品1のX座標(0.6)の端子と部品2のX座標
(0.7)の端子とがネットにより接続され、部品1の
X座標(0.7)の端子と部品2のX座標(0.8)の
端子とがネットにより接続されているものとする。
Specifically, for example, as shown in FIG.
It is assumed that the terminal of component 1 and the terminal of component 2 are connected by a net. Then, the X coordinate of the part 1 (0.4)
Are connected to the X coordinate (0.5) terminal of the component 2 by a net, and the X coordinate (0.5) terminal of the component 1 and the X coordinate (0.6) terminal of the component 2 are connected to the net. The terminal of the component 1 at the X coordinate (0.6) and the terminal of the component 2 at the X coordinate (0.7) are connected by a net, and the terminal of the component 1 at the X coordinate (0.7) is connected to the component. It is assumed that the terminal of the X coordinate (0.8) of No. 2 is connected to the net.

【0078】そして、上記のようにしてネットにより接
続された部品1の端子と部品2の端子との座標値の差異
がεのものを束線としてカウントする。
The difference between the coordinates of the terminal of the component 1 and the terminal of the component 2 connected by the net as described above is counted as a bundle when the difference is ε.

【0079】その手順としては、部品1の座標値を、部
品1の最小値を基準とした相対座標にする。次に、部品
2の座標値を、部品2の最小値を基準とした相対座標に
する。そして、ネットにより接続された対応する各相対
座標の差異がε以下の場合に、束線の基準に合致したと
してカウントする。
As the procedure, the coordinate values of the component 1 are set to relative coordinates based on the minimum value of the component 1. Next, the coordinate values of the component 2 are set to relative coordinates based on the minimum value of the component 2. Then, when the difference between the corresponding relative coordinates connected by the net is equal to or smaller than ε, it is counted as matching the bundle standard.

【0080】従って、図6に示す例においては、例え
ば、「ε=0.2」であるなら、部品1の端子と部品2
の端子とを接続するネットは束線であると判定され、
「ε=0.01」であるなら、部品1の端子と部品2の
端子とを接続するネットは束線ではないと判定される。
Therefore, in the example shown in FIG. 6, if “ε = 0.2”, for example, the terminal of the component 1 and the component 2
The net connecting to the terminal is determined to be a bundle,
If “ε = 0.01”, it is determined that the net connecting the terminal of the component 1 and the terminal of the component 2 is not a bundle.

【0081】ステップS424の処理を終了すると、ス
テップS426へ進み、「C/K×100<該当率」の
演算を行う。
When the processing in step S424 is completed, the flow advances to step S426 to perform an operation of “C / K × 100 <applicable rate”.

【0082】即ち、J番目の部品の端子数に対する束線
と判断されたネットが接続される端子数の割合と該当率
とを比較する処理を行う。
That is, a process of comparing the ratio of the number of terminals to which the net determined to be the bundled wire is connected to the number of terminals of the J-th component with the corresponding ratio is performed.

【0083】ステップS426の判断結果が肯定、即
ち、「C/K×100」が該当率未満であった場合に
は、I番目の部品とJ番目の部品とはメモリー部品では
ないと判断し、以降の処理を行うことなくメモリー認識
の処理のルーチンにリターンする。
If the result of the determination in step S426 is affirmative, that is, if “C / K × 100” is less than the applicable rate, it is determined that the I-th component and the J-th component are not memory components, The processing returns to the memory recognition processing routine without performing the subsequent processing.

【0084】一方、ステップS426の判断結果が否
定、即ち、「C/K×100」が該当率以上であった場
合には、I番目の部品とJ番目の部品とはメモリー部品
であると判断し、ステップS428へ進む。
On the other hand, if the result of the determination in step S426 is negative, that is, if “C / K × 100” is equal to or greater than the applicable rate, it is determined that the I-th component and the J-th component are memory components. Then, the process proceeds to step S428.

【0085】ステップS428では、I番目の部品のブ
ロックにJ番目の部品が所属するブロックの部品を移動
し、メモリー部品と判断するための基準を満たす部品の
ブロックを形成し、メモリー認識の処理のルーチンにリ
ターンする。
In step S428, the part of the block to which the J-th part belongs is moved to the block of the I-th part to form a block of the part that satisfies the criteria for determining that it is a memory part. Return to routine.

【0086】上記したような処理を行うことにより、プ
リント基板上に配置される部品の中で、上記メモリー認
識の処理における判断基準をクリアして、メモリー部品
と判断される部品をプリント基板上において1つのブロ
ックにまとめることが可能となる。
By performing the above-described processing, among the components arranged on the printed circuit board, the criterion in the memory recognition processing is cleared, and the component determined as the memory component is placed on the printed circuit board. It is possible to combine them into one block.

【0087】次に、上記したメモリー認識の処理におい
て得られた部品のブロックを用いて行われる、メイン・
ルーチンのサブ・ルーチンとして図7のフローチャート
に示されたバイパスコンデンサ割り付け一体化の処理
を、図7のフローチャートを参照しながら詳細に説明す
ることとする。
Next, the main processing is performed using the block of parts obtained in the above-described memory recognition processing.
As a subroutine of the routine, the process of integrating the bypass capacitor allocation shown in the flowchart of FIG. 7 will be described in detail with reference to the flowchart of FIG.

【0088】まず、このバイパスコンデンサ割り付け一
体化の処理のルーチンにおいては、ステップS702に
おいて、ステップS428で形成された最初のブロック
を処理対象として読み出す。
First, in the bypass capacitor allocation integration processing routine, in step S702, the first block formed in step S428 is read out as a processing target.

【0089】ステップS702の処理を終了すると、ス
テップS704へ進み、次のブロックがないかを判断す
る。
When the processing in step S702 is completed, the flow advances to step S704 to determine whether there is a next block.

【0090】ステップS704の判断結果が否定、即
ち、次のブロックが存在する場合には、ステップS70
6へ進み、処理対象のブロックを構成する部品がメモリ
ー部品であるか否かを判断する。これは、記憶手段12
に格納された部品形状情報を参照して判断する。
If the decision result in the step S704 is negative, that is, if the next block exists, the step S70
Then, the process proceeds to step S6, where it is determined whether the components constituting the block to be processed are memory components. This is the storage means 12
The determination is made with reference to the component shape information stored in.

【0091】ステップS706の判断結果が肯定、即
ち、処理対象のブロックを構成する部品がメモリー部品
である場合には、ステップS708へ進み、処理変数C
に「処理対象のブロックを構成する部品数/バイパスコ
ンデンサ個数」の演算結果を代入する。ここで、バイパ
スコンデンサ個数は、記憶手段12に格納された設計ル
ール情報から得られるものであり、プリント基板に配置
するバイパスコンデンサの総数を示している。
If the result of the determination in step S706 is affirmative, that is, if the component constituting the block to be processed is a memory component, the process proceeds to step S708, where the processing variable C
The calculation result of “the number of components constituting the block to be processed / the number of bypass capacitors” is substituted into the subroutine. Here, the number of bypass capacitors is obtained from the design rule information stored in the storage unit 12, and indicates the total number of bypass capacitors arranged on the printed circuit board.

【0092】従って、ブロックを構成する部品のC個お
きにバイパスコンデンサを配置すれば、ブロックを構成
する部品間において均等にバイパスコンデンサを配置す
ることができる。
Therefore, by arranging the bypass capacitors every C components of the block, the bypass capacitors can be evenly arranged between the components of the block.

【0093】ステップS708の処理を終了すると、ス
テップS710へ進み、ブロックを構成する部品の最初
の部品を処理対象として読み出す。
When the processing in step S708 is completed, the flow advances to step S710 to read out the first component constituting the block as a processing target.

【0094】ステップS710の処理を終了すると、ス
テップS712へ進み、次の部品がないかを判断する。
When the processing in step S710 is completed, the flow advances to step S712 to determine whether there is a next part.

【0095】ステップS712の判断結果が否定、即
ち、次の部品が存在する場合には、ステップS714へ
進み、バイパスコンデサと部品とを仮想部品として一体
化する。
If the result of the determination in step S712 is negative, that is, if the next part exists, the flow advances to step S714 to integrate the bypass capacitor and the part as virtual parts.

【0096】即ち、図8に示すように、部品(IC0
1)が処理対象である場合には、部品(IC01)とバ
イパスコンデサ(C01)とを一つの部品として一体化
して仮想部品を形成し、その仮想部品の部品形状情報を
生成する。
That is, as shown in FIG.
When 1) is a processing target, the component (IC01) and the bypass capacitor (C01) are integrated as one component to form a virtual component, and component shape information of the virtual component is generated.

【0097】ステップS714の処理を終了すると、ス
テップS716へ進み、C個次の部品を処理対象として
読み出し、ステップS712へ戻って処理を繰り返す。
When the processing in step S714 is completed, the flow advances to step S716 to read out the C-th order component as a processing target, and returns to step S712 to repeat the processing.

【0098】そして、ステップS712の判断結果が否
定、即ち、処理対象とされた部品の次の部品が存在しな
い場合には、ステップS718へ進み、処理対象として
次のブロックを読み出し、ステップS704へ戻って処
理を繰り返す。
If the result of the determination in step S712 is negative, that is, if there is no component next to the component to be processed, the flow advances to step S718 to read the next block as the processing target, and returns to step S704. And repeat the process.

【0099】また、ステップS706の判断結果が否
定、即ち、処理対象のブロックがメモリー部品のブロッ
クではない場合にも、ステップS718へ進み、処理対
象として次のブロックを読み出し、ステップS704へ
戻って処理を繰り返す。
If the result of the determination in step S706 is negative, that is, if the block to be processed is not a block of a memory component, the flow advances to step S718 to read the next block as a processing target, and returns to step S704 to process. repeat.

【0100】そして、ステップS704の判断結果が否
定、即ち、処理対象とされたブロックの次のブロックが
存在しない場合には、このバイパスコンデサ割り付け一
体化の処理を終了し、メイン・ルーチンへリターンし、
ステップS210の配置の処理を行う。
If the result of the determination in step S704 is negative, that is, if there is no block next to the block to be processed, the process of integrating the bypass capacitors is terminated, and the process returns to the main routine. ,
The arrangement processing in step S210 is performed.

【0101】従って、この配置の処理においては、バイ
パスコンデサと部品とを一体化した仮想部品の配置を行
うことになる。
Therefore, in the processing of this arrangement, the arrangement of the virtual component in which the bypass capacitor and the part are integrated is performed.

【0102】上記において図8を参照しながら説明した
ように、メモリー部品とバイパスコンデンサとを一体化
した仮想部品の部品形状情報を生成し、この仮想部品に
よって配置を行う。
As described above with reference to FIG. 8, the component shape information of the virtual component in which the memory component and the bypass capacitor are integrated is generated, and the placement is performed using the virtual component.

【0103】従って、メモリー部品とバイパスコンデサ
とを組にして仮想部品として扱うので、上記した発明の
実施の形態における自動配線装置によれば、図9の処理
手順Bに示すように、メモリー部品とバイパスコンデン
サとを同時に自動で配置することができ、本発明を対話
型配線装置に用いた場合には、図9の処理手順Cに示す
ように、メモリー部品とバイパスコンデンサとを組にし
て配置することができる。
Therefore, since the memory component and the bypass capacitor are treated as a virtual component as a set, according to the automatic wiring apparatus in the embodiment of the present invention, as shown in the processing procedure B of FIG. Bypass capacitors can be automatically arranged at the same time, and when the present invention is used in an interactive wiring device, as shown in processing procedure C in FIG. 9, memory components and bypass capacitors are arranged in pairs. be able to.

【0104】なお、上記の説明においては、該当率を5
0%→60%→70%と変化させるようにしたが、該当
率はこれに限られることなく、任意の値を設定してよい
ことは勿論である。また、該当率は変化させなくて、一
定値としてもよい。
In the above description, the corresponding rate is 5
Although the ratio is changed from 0% to 60% to 70%, it is needless to say that the corresponding rate is not limited to this, and an arbitrary value may be set. Further, the corresponding rate may not be changed and may be a constant value.

【0105】[0105]

【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載するような優れた効果を奏す
る。
Since the present invention is configured as described above, it has the following excellent effects.

【0106】即ち、操作者がメモリー部品であることを
示す情報を入力しなくても、部品の配置の際にはメモリ
ー部品を集めてブロックを形成し、部品間隔を狭くして
配置することができるので、メモリー部品配置の際の操
作性が向上するとともに、メモリー部品であることを示
す情報の入力ミスなどの発生を防止することができる。
That is, even if the operator does not input information indicating that the component is a memory component, it is possible to form a block by collecting the memory components and arrange the components with a narrower interval between components when arranging the components. Therefore, the operability at the time of arranging the memory components is improved, and it is possible to prevent the occurrence of an error in inputting information indicating the memory components.

【0107】また、メモリー部品を配置する際にバイパ
スコンデンサを適宜自動的に配置することができるの
で、バイパスコンデンサ配置の際の操作性が向上する。
Further, since the bypass capacitors can be automatically arranged as needed when arranging the memory components, the operability in arranging the bypass capacitors is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による配置装置の一つの実施形態を示す
ブロック構成図である。
FIG. 1 is a block diagram showing an embodiment of an arrangement device according to the present invention.

【図2】メイン・ルーチンを示すフローチャートであ
る。
FIG. 2 is a flowchart showing a main routine.

【図3】メモリー認識の処理のルーチンを示すフローチ
ャートである。
FIG. 3 is a flowchart illustrating a memory recognition processing routine;

【図4】2部品の間のネットを処理するルーチンを示す
フローチャートである。
FIG. 4 is a flowchart showing a routine for processing a net between two parts.

【図5】部品の配置角度を示す説明図であり、(a)は
部品の配置角度が0度または180度を示し、(b)は
部品の配置角度が90度または270度を示す。
FIGS. 5A and 5B are explanatory diagrams showing component arrangement angles. FIG. 5A shows a component arrangement angle of 0 degrees or 180 degrees, and FIG. 5B shows a component arrangement angle of 90 degrees or 270 degrees.

【図6】束線の判定の処理を説明するための説明図であ
る。
FIG. 6 is an explanatory diagram for explaining a bundle determination process;

【図7】バイパスコンデサ割り付け一体化の処理のルー
チンを示すフローチャートである。
FIG. 7 is a flowchart illustrating a routine of a process of integrating the bypass capacitor allocation.

【図8】仮想部品の形成を示す説明図である。FIG. 8 is an explanatory diagram illustrating formation of a virtual component.

【図9】バイパスコンデサの配置の手順を示す説明図で
あり、処理手順Aは従来の技術による処理手順を示し、
処理手順Bおよび処理手順Cは本発明による処理手順を
示す。
FIG. 9 is an explanatory diagram showing a procedure of disposing a bypass capacitor. Processing procedure A shows a processing procedure according to a conventional technique.
Processing procedure B and processing procedure C show the processing procedure according to the present invention.

【符号の説明】[Explanation of symbols]

10 自動配置装置 12 記憶手段 14 レイアウト設計データベース 16 メモリー認識手段 18 バイパスコンデンサ割り付け一体化手段 20 部品配置手段 DESCRIPTION OF SYMBOLS 10 Automatic arrangement apparatus 12 Storage means 14 Layout design database 16 Memory recognition means 18 Bypass capacitor allocation integration means 20 Parts arrangement means

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 個々の部品の形状を記憶した部品形状情
報と、部品間の接続関係を記憶した部品接続情報と、部
品の配置条件を記憶した設計ルール情報とに基づいて、
部品を配置する配置装置において、 部品接続情報から束線を認識し、束線により接続された
部品をメモリー部品としてブロックを作成するメモリー
認識手段を有し、 前記メモリー認識手段によって作成されたブロックをメ
モリー部品群として配置することを特徴とする配置装
置。
1. Based on component shape information storing the shape of each component, component connection information storing a connection relationship between components, and design rule information storing component placement conditions.
In the placement apparatus for arranging parts, there is provided a memory recognizing means for recognizing a bundle from the part connection information and creating a block using the parts connected by the bundle as a memory part. An arrangement device characterized by being arranged as a memory component group.
【請求項2】 個々の部品の形状を記憶した部品形状情
報と、部品間の接続関係を記憶した部品接続情報と、部
品の配置条件を記憶した設計ルール情報とに基づいて、
部品を配置する配置装置において、 配置する部品の中のメモリー部品に対してバイパスコン
デンサを割り付け、メモリー部品とバイパスコンデサと
を一体化した仮想部品を生成するバイパスコンデサ割り
付け一体化手段を有し、 メモリー部品とバイパスコンデサとを一体化した仮想部
品を配置することを特徴とする配置装置。
2. Based on component shape information storing the shape of each component, component connection information storing a connection relationship between components, and design rule information storing component placement conditions.
A placement apparatus for placing parts, comprising: a bypass capacitor allocating unit for allocating a bypass capacitor to a memory part among the parts to be placed and generating a virtual part integrating the memory part and the bypass capacitor; An arrangement device for arranging a virtual component in which a component and a bypass capacitor are integrated.
【請求項3】 個々の部品の形状を記憶した部品形状情
報と、部品間の接続関係を記憶した部品接続情報と、部
品の配置条件を記憶した設計ルール情報とに基づいて、
部品を配置する配置装置において、 部品接続情報から束線を認識し、束線により接続された
部品をメモリー部品としてブロックを作成するメモリー
認識手段と、 前記メモリー認識手段によって作成されたブロックを構
成する部品に対してバイパスコンデンサを割り付け、部
品とバイパスコンデサとを一体化した仮想部品を生成す
るバイパスコンデサ割り付け一体化手段とを有し、 部品とバイパスコンデサとを一体化した仮想部品を配置
することを特徴とする配置装置。
3. Based on component shape information storing the shape of each component, component connection information storing a connection relationship between components, and design rule information storing component placement conditions.
In the placement device for arranging parts, a memory recognizing means for recognizing a bundle from the part connection information and creating a block using the parts connected by the bundle as a memory part, and a block created by the memory recognizing means. Means for allocating a bypass capacitor to the component and generating a virtual component in which the component and the bypass capacitor are integrated, and allocating a virtual component in which the component and the bypass capacitor are integrated. Characteristic arrangement device.
【請求項4】 個々の部品の形状を記憶した部品形状情
報と、部品間の接続関係を記憶した部品接続情報と、部
品の配置条件を記憶した設計ルール情報とに基づいて、
部品を配置する配置装置において、 部品形状情報から処理対象たる対となる部品の端子数が
異なることはないと判断され、かつ、部品形状情報から
処理対象たる対となる部品の部品形状が異なることはな
いと判断された処理対象たる対の部品について、部品接
続情報から束線を認識し、束線により接続された部品を
メモリー部品としてブロックを作成するメモリー認識手
段を有し、 前記メモリー認識手段によって作成されたブロックをメ
モリー部品群として配置することを特徴とする配置装
置。
4. Based on component shape information storing the shape of each component, component connection information storing a connection relationship between components, and design rule information storing component placement conditions.
In the placement device that places components, it is determined that the number of terminals of the pair to be processed is not different from the component shape information, and the component shape of the pair to be processed is different from the component shape information. And a memory recognition unit for recognizing a bundle from the component connection information and creating a block with the components connected by the bundle as a memory component, for the pair of components to be processed determined not to be present. An arrangement device for arranging blocks created by the above as a memory component group.
【請求項5】 個々の部品の形状を記憶した部品形状情
報と、部品間の接続関係を記憶した部品接続情報と、部
品の配置条件を記憶した設計ルール情報とに基づいて、
部品を配置する配置装置において、 部品接続情報から束線を認識し、束線により接続された
部品をメモリー部品としてブロックを作成するメモリー
認識手段であって、 部品形状情報から処理対象たる対となる部品の端子数が
異なるか否かを判断する第1の処理と、 部品形状情報から処理対象たる対となる部品の部品形状
が異なるか否かを判断する第2の処理と、 前記第1の処理において部品形状情報から処理対象たる
対となる部品の端子数が異なることはないと判断され、
かつ、前記第2の処理において部品形状情報から処理対
象たる対となる部品の部品形状が異なることはないと判
断された処理対象たる対の部品のうちで、部品接続情報
から前記対の部品の端子が他方の部品の端子と一対一の
関係で接続されていると判断された対の部品に関して、
当該接続されている一方の部品の端子と他方の部品の端
子との座標値の差異が束線の基準に合致したものから束
線を認識し、束線により接続された部品をメモリー部品
としてブロックを作成する処理とを行うメモリー認識手
段を有し、 前記メモリー認識手段によって作成されたブロックをメ
モリー部品群として配置することを特徴とする配置装
置。
5. Based on component shape information storing the shape of each component, component connection information storing a connection relationship between components, and design rule information storing component placement conditions.
A memory recognizing means for recognizing a bundle from component connection information and creating a block using the components connected by the bundle as a memory component in a placement device for arranging components. A first process of determining whether or not the number of terminals of the component is different; a second process of determining whether or not the component shape of a pair to be processed is different from the component shape information; In the process, it is determined from the component shape information that the number of terminals of the component to be processed is not different,
In the second processing, among the parts to be processed, which are determined not to have different component shapes from the part shape information based on the part shape information, of the paired parts based on the component connection information, Regarding a pair of components determined that the terminal is connected to the terminal of the other component in a one-to-one relationship,
Recognize the bundle from the difference in coordinate value between the terminal of one connected part and the terminal of the other connected part meets the bundle standard, and block the part connected by the bundle as a memory part. And a memory recognizing means for performing a process of generating the memory component, and arranging the blocks generated by the memory recognizing means as a memory component group.
JP7214127A 1995-07-31 1995-07-31 Placement device Expired - Fee Related JP2936531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7214127A JP2936531B2 (en) 1995-07-31 1995-07-31 Placement device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7214127A JP2936531B2 (en) 1995-07-31 1995-07-31 Placement device

Publications (2)

Publication Number Publication Date
JPH0944560A JPH0944560A (en) 1997-02-14
JP2936531B2 true JP2936531B2 (en) 1999-08-23

Family

ID=16650675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7214127A Expired - Fee Related JP2936531B2 (en) 1995-07-31 1995-07-31 Placement device

Country Status (1)

Country Link
JP (1) JP2936531B2 (en)

Also Published As

Publication number Publication date
JPH0944560A (en) 1997-02-14

Similar Documents

Publication Publication Date Title
JP3070678B2 (en) Graphic layout changing system and graphic layout changing method
US4630219A (en) Element placement method
EP0612023A2 (en) Net diagram routing method
US3702004A (en) Process and system for routing interconnections between logic system elements
US6789243B2 (en) Interactive floor planner apparatus for circuit blocks
JP2936531B2 (en) Placement device
Groeneveld On global wire ordering for macro-cell routing
CN105204794B (en) View display processing method and device and projection equipment
JPH03278274A (en) Method for determining wiring order or wiring board and wiring method
JP3204715B2 (en) Automatic wiring method
JP2006011684A (en) Wiring design method for multilayered printed circuit board and system therefor
JP2542784B2 (en) Automatic parts recognition device
JPH04102975A (en) Semi-automatic stroke connection order determining processing system
Kessenich et al. Global forced hierarchical router
JP3050906B2 (en) Automatic wiring method
Protsko et al. Automatic generation of data flow diagrams from a requirements specification language
JP3097240B2 (en) Multiple line width wiring method
JPH0887530A (en) Assisting device for generation of indoor wiring instrument drawing
JP3248800B2 (en) Circuit diagram creation device and circuit diagram creation method
JPS63276177A (en) Allocating system for terminal of package substrate
JPS63124169A (en) Method for deciding wiring route
KR20050099170A (en) Pcb automatic routing system using the graph reduction method
JPH077424B2 (en) Automatic wiring method
JP2000250948A (en) Wiring lead-out design device and wiring led-out multi- layer substrate
JP2000077530A (en) Layout area compressing method for integrated circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140611

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees