JP2935351B2 - Diode circuit - Google Patents
Diode circuitInfo
- Publication number
- JP2935351B2 JP2935351B2 JP8300434A JP30043496A JP2935351B2 JP 2935351 B2 JP2935351 B2 JP 2935351B2 JP 8300434 A JP8300434 A JP 8300434A JP 30043496 A JP30043496 A JP 30043496A JP 2935351 B2 JP2935351 B2 JP 2935351B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- input
- power supply
- output terminal
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の属する技術分野】本発明は、ダイオード回路に
関し、特に伝送路上の信号を所望の電位でクランプする
ダイオード回路に関する。The present invention relates to a diode circuit, and more particularly to a diode circuit for clamping a signal on a transmission line at a desired potential.
【０００１】[0001]
【従来の技術】従来この種のダイオード回路は１つのダ
イオードからなり、伝送路上の信号、すなわち、電圧波
形を特定の電位でクランプして該電圧波形に含まれる交
流的なノイズによるオーバーシュートを防ぐために用い
られていた。このような１つのダイオードからなるダイ
オード回路は、例えば、１．５ボルトの電源層を有する
領域と３．３ボルトの電源層を有する領域とが隣接して
おり、該１．５ボルト電源層を有する領域からの１．５
ボルトの信号を該３．３ボルトの電源層を有する領域に
伝送する伝送線に用いられていた（以下、従来技術１と
いう）。2. Description of the Related Art Conventionally, this kind of diode circuit is composed of one diode, and a signal on a transmission line, that is, a voltage waveform is clamped at a specific potential to prevent overshoot due to AC noise included in the voltage waveform. Was used for In such a diode circuit including one diode, for example, a region having a 1.5 volt power supply layer and a region having a 3.3 volt power supply layer are adjacent to each other. 1.5 from the area having
It has been used for a transmission line for transmitting a volt signal to an area having the 3.3 volt power supply layer (hereinafter referred to as prior art 1).
【０００２】また、複数のダイオードからなるダイオー
ド回路が特開昭５４−１２５９５８号公報に開示されて
いる。この公報記載のダイオード回路は、ＴＴＬ回路の
出力レベルを低減し固定させるために、ゲート用トラン
ジスタに接続されたトランジスタのコレクタと接地電位
との間に直列接続された複数のダイオードから構成され
ている（以下、従来技術２という）。A diode circuit comprising a plurality of diodes is disclosed in Japanese Patent Application Laid-Open No. 54-125958. The diode circuit described in this publication includes a plurality of diodes connected in series between a collector of a transistor connected to a gate transistor and a ground potential in order to reduce and fix an output level of a TTL circuit. (Hereinafter, it is referred to as conventional technology 2).
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来技術１では、上記３．３ボルトの電源層を有する領域
内のうち上記１．５ボルトの電源層を有する領域から遠
く離れた部位に上記１．５ボルトの信号を供給しようと
する場合、伝送路が長くなってしまうため該伝送路のイ
ンダクタンス成分が大きくなりクランプの効果は得られ
なくなってしまい伝送路上の信号が振動してしまうとい
う問題がある。However, in the prior art 1, in the region having the 3.3 volt power supply layer, the 1 volt region is located far from the region having the 1.5 volt power supply layer. When a signal of .5 volts is to be supplied, the length of the transmission path becomes longer, the inductance component of the transmission path becomes larger, the effect of clamping cannot be obtained, and the signal on the transmission path oscillates. is there.
【０００４】また、伝送路の信号が１ギガヘルツを越え
るような高周波成分を有している場合は、単に１つのダ
イオードからなる従来技術１のダイオード回路では該高
周波成分を除去することができないという問題もある。Further, when a signal on a transmission line has a high frequency component exceeding 1 GHz, there is a problem that the high frequency component cannot be removed by the diode circuit of the prior art 1 comprising only one diode. There is also.
【０００５】さらに、従来技術１において、近傍の３．
３ボルトの電源層を用いて１つのダイオードにより信号
をクランプしてもクランプ電位を３．３ボルトより下回
らせることができないため、所望の電位でクランプする
ことができないという問題がある。[0005] Further, in the prior art 1, in the vicinity of 3.
Even if a signal is clamped by one diode using a power supply layer of 3 volts, the clamp potential cannot be made lower than 3.3 volts, so that there is a problem that the clamp cannot be performed at a desired potential.
【０００６】また、上記従来技術２は複数のダイオード
から構成されているが、単にデバイス内の直流的な電位
を固定するものであって、交流的なノイズを除去するこ
とについて全く意識していない。このようなノイズはＧ
ＴＬ（Gunning TransceiverLogic）等のような小振幅信
号を高速に動作させる回路では正しい動作を妨げる原因
となる。Further, the above-mentioned prior art 2 comprises a plurality of diodes, but merely fixes a DC potential in the device, and is completely unaware of removing AC noise. . Such noise is G
In a circuit such as a TL (Gunning Transceiver Logic) that operates a small amplitude signal at a high speed, it may prevent correct operation.
【０００７】本発明の目的は、伝送路の電圧波形が有す
る高周波の交流ノイズを除去することができるダイオー
ド回路を提供することにある。An object of the present invention is to provide a diode circuit capable of removing high-frequency AC noise included in a voltage waveform of a transmission line.
【０００８】また、本発明の他の目的は、所望の電位を
得ることができるダイオード回路を提供することにあ
る。より具体的には、３．３ボルトの電源層を有する領
域において該３．３ボルト電源層を有する領域から１．
５ボルトの信号を得ることができるダイオード回路を提
供することにある。Another object of the present invention is to provide a diode circuit capable of obtaining a desired potential. More specifically, in the region having the 3.3 volt power supply layer, the region having the 3.3 volt power supply layer is 1.
An object of the present invention is to provide a diode circuit capable of obtaining a signal of 5 volts.
【０００９】[0009]
【課題を解決するための手段】上記課題を解決するため
に本発明のダイオード回路は、伝送路に接続された入出
力端子と、電源に接続された電源端子と、前記入出力端
子と前記電源端子との間に直列に接続された複数のダイ
オードと、一端が前記直列に接続された複数のダイオー
ドの間の接続点に接続され、他端が接地電位に接続され
た容量性素子とを含む。According to the present invention, there is provided a diode circuit comprising: an input / output terminal connected to a transmission line; a power supply terminal connected to a power supply; A plurality of diodes connected in series between the terminals and a capacitive element having one end connected to a connection point between the plurality of diodes connected in series and the other end connected to a ground potential; .
【００１０】また、本発明の他のダイオード回路は、前
記直列に接続された複数のダイオードは前記入出力端子
から前記電源端子に電流径路を形成する向きに接続され
ていることを特徴とする。In another diode circuit according to the present invention, the plurality of diodes connected in series are connected in a direction to form a current path from the input / output terminal to the power supply terminal.
【００１１】また、本発明の他のダイオード回路は、前
記直列に接続された複数のダイオードは前記電源端子か
ら前記入出力端子に電流径路を形成する向きに接続され
ていることを特徴とする。Further, another diode circuit of the present invention is characterized in that the plurality of diodes connected in series are connected in a direction forming a current path from the power supply terminal to the input / output terminal.
【００１２】また、本発明の他のダイオード回路は、前
記複数のダイオードの間の接続点のうち少なくとも１つ
に接続された第２の入出力端子をさらに含む。Further, another diode circuit of the present invention further includes a second input / output terminal connected to at least one of connection points between the plurality of diodes.
【００１３】また、本発明の他のダイオード回路は、第
１の電源に接続された第１の端子と、第２の電源に接続
された第２の端子と、前記第１の端子と前記第２端子と
の間に直列に接続された複数のダイオードと、この直列
に接続された複数のダイオード間の少なくとも１箇所に
設けられた入出力端子と、一端が前記直列に接続された
複数のダイオードの間の接続点に接続され、他端が接地
電位に接続された容量性素子とを含む。Further, another diode circuit according to the present invention includes a first terminal connected to a first power supply, a second terminal connected to a second power supply, the first terminal and the second terminal. A plurality of diodes connected in series between the two terminals; an input / output terminal provided at at least one position between the plurality of diodes connected in series; and a plurality of diodes connected at one end to the series And a capacitive element whose other end is connected to the ground potential.
【００１４】また、本発明の他のダイオード回路は、入
出力端子と、電源に接続された電源端子と、前記入出力
端子と前記電源端子との間に直列に接続された複数のダ
イオードと、この複数のダイオードを選択する選択手段
と、一端が前記直列に接続された複数のダイオードの間
の接続点に接続され、他端が接地電位に接続された容量
性素子とを含む。Further, another diode circuit of the present invention includes an input / output terminal, a power supply terminal connected to a power supply, a plurality of diodes connected in series between the input / output terminal and the power supply terminal, A selecting means for selecting the plurality of diodes, and a capacitive element having one end connected to a connection point between the plurality of diodes connected in series and the other end connected to the ground potential.
【００１５】また、本発明の他のダイオード回路は、入
出力端子と、電源に接続された電源端子と、一端が容量
性素子を介して接地電位に接続されたダイオードを介し
出力される入力電圧値および入力電圧値そのままの値の
いずれか一方を選択して出力する選択回路とを含み、前
記入出力端子と前記電源端子との間に前記選択回路を複
数直列に接続したことを特徴とする。Further, another diode circuit of the present invention includes an input / output terminal, a power supply terminal connected to a power supply, and an input voltage output via a diode whose one end is connected to a ground potential via a capacitive element. And a selection circuit that selects and outputs one of a value and an input voltage value as it is, wherein a plurality of the selection circuits are connected in series between the input / output terminal and the power supply terminal. .
【００１６】また、本発明の他のダイオード回路は、第
１の電圧値の電源層を有する第１の配線領域と、第２の
電圧値の電源層を有する第２の配線領域と、前記第１の
配線領域からの前記第１の電圧値の信号を該第２の配線
領域に伝送する伝送線と、この伝送線に接続された入出
力端子と、前記第２の電源層に接続された端子と、前記
入出力端子と前記第２の電源層に接続された端子との間
に直列に接続された複数のダイオードと、一端が前記直
列に接続された複数のダイオードの間の接続点に接続さ
れ、他端が接地電位に接続された容量性素子とを含むこ
とを特徴とする。According to another aspect of the present invention, there is provided a diode circuit comprising: a first wiring region having a power supply layer having a first voltage value; a second wiring region having a power supply layer having a second voltage value; A transmission line for transmitting the signal of the first voltage value from the first wiring region to the second wiring region, an input / output terminal connected to the transmission line, and a second power supply layer; Terminal, a plurality of diodes connected in series between the input / output terminal and the terminal connected to the second power supply layer, and a connection point between the plurality of diodes having one end connected in series. And a capacitive element having the other end connected to the ground potential.
【００１７】[0017]
【発明の実施の形態】次に本発明について図面を参照し
て詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described in detail with reference to the drawings.
【００１８】図１を参照すると、本発明のダイオード回
路１００は１．５ボルトの電源層を有する配線領域２１
０と３．３ボルトの電源層を有する領域２２０との間に
設けられた伝送路３００に接続されている。１．５ボル
トの電源層を有する配線領域２１０と３．３ボルトの電
源層を有する領域２２０とは配線領域２００において互
いに隣接しており、３．３ボルトの電源層を有する領域
２２０には他の電源層は設けられていない。ダイオード
回路１００は３．３ボルトの電源層を有する領域２２０
内において伝送路３００に接続されており、１．５ボル
トの電源層を有する配線領域２１０から送出される１．
５ボルトの信号に含まれる高周波の交流ノイズを１．５
ボルトにクランプして除去する。Referring to FIG. 1, a diode circuit 100 of the present invention has a wiring region 21 having a 1.5 volt power supply layer.
It is connected to a transmission line 300 provided between a region 220 having a power supply layer of 0 and 3.3 volts. The wiring region 210 having the 1.5 volt power layer and the region 220 having the 3.3 volt power layer are adjacent to each other in the wiring region 200, and the region 220 having the 3.3 volt power layer is different from the other. No power supply layer is provided. Diode circuit 100 has a region 220 with a 3.3 volt power supply layer.
Is connected to the transmission line 300 and is transmitted from a wiring region 210 having a 1.5 volt power supply layer.
The high-frequency AC noise included in the 5-volt signal is reduced by 1.5
Clamp on bolts and remove.
【００１９】次に本発明のダイオード回路１００の第１
の実施例について図面を参照して詳細に説明する。Next, a first example of the diode circuit 100 of the present invention will be described.
Will be described in detail with reference to the drawings.
【００２０】図２を参照すると、本発明の第１の実施例
は入出力端子３１と、電源に接続された端子４１と、入
出力端子３１と電源に接続された端子４１との間に接続
された複数のダイオード１１−１、・・・および１１−
Ｎ（以下、ＮはＮ＞０の整数とする）とを含む。複数の
ダイオード１１−１、・・・、１１−Ｎの間の接続点に
は電位の振動を防ぐために複数のコンデンサ２１−１、
・・・、および２１−（Ｎ−１）が設けられている。本
実施例では端子４１は接地電位に接続される。Referring to FIG. 2, a first embodiment of the present invention provides a connection between an input / output terminal 31, a terminal 41 connected to a power supply, and a connection between the input / output terminal 31 and the terminal 41 connected to a power supply. .. And 11-
N (hereinafter, N is an integer of N> 0). A plurality of capacitors 21-1 are connected to a connection point between the plurality of diodes 11-1,..., 11-N in order to prevent potential oscillation.
, And 21- (N-1) are provided. In this embodiment, the terminal 41 is connected to the ground potential.
【００２１】複数のダイオードは第１のダイオード１１
−１、第２のダイオード１１−２、・・・、第（Ｍ−
１）のダイオード１１−（Ｍ−１）（以下、Ｍは０＜Ｍ
＜Ｎの整数とする）、第Ｍのダイオード１１−Ｍ、・・
・、および第Ｎのダイオード１１−Ｎからなる。入出力
端子３１は第１のダイオード１１−１のアノードと接続
されている。第１のダイオード１１−１のカソードはコ
ンデンサ２１−１の一端および第２のダイオード１１−
２のアノードに接続されている。コンデンサ２１−１の
他端は接地電位の電源に接続されている。第（Ｍ−１）
のダイオード１１−（Ｍ−１）のカソードはコンデンサ
２１−２の一端および第Ｍのダイオード１１−Ｍのアノ
ードに接続されている。第Ｎのダイオード１１−Ｎのカ
ソードは電源に接続された端子４１に接続されている。The plurality of diodes are the first diode 11
-1, second diode 11-2,..., (M−
1) Diode 11- (M-1) (hereinafter, M is 0 <M
<An integer of N), the M-th diode 11-M,.
And N-th diode 11-N. The input / output terminal 31 is connected to the anode of the first diode 11-1. The cathode of the first diode 11-1 is connected to one end of the capacitor 21-1 and the second diode 11-
2 are connected to two anodes. The other end of the capacitor 21-1 is connected to a ground potential power supply. (M-1)
Of the diode 11- (M-1) is connected to one end of the capacitor 21-2 and the anode of the M-th diode 11-M. The cathode of the N-th diode 11-N is connected to a terminal 41 connected to a power supply.
【００２２】複数のダイオード１１−１、１１−２、・
・・、１１−（Ｍ−１）、１１−Ｍ、・・・、および１
１−Ｎの直流順方向電圧はそれぞれＶＦ１、ＶＦ２、・
・・、ＶＦ（Ｍ−１）、ＶＦＭ、・・・、およびＶＦＮ
ボルトである。このとき、第Ｎのダイオード１１−Ｎの
アノードにおけるクランプ電位はＶＦＮボルトとなる。
第Ｍのダイオード１１−Ｍのアノードにおけるクランプ
電位は（ＶＦＮ＋・・・＋ＶＦＭ）ボルトとなる。第１
のダイオード１１−１のアノードにおけるクランプ電位
は｛ＶＦＮ＋・・・＋ＶＦＭ＋ＶＦ（Ｍ−１）＋・・・
＋ＶＦ２＋ＶＦ１｝ボルトとなる。よって、｛ＶＦＮ＋
・・・＋ＶＦＭ＋ＶＦ（Ｍ−１）＋・・・＋ＶＦ２＋Ｖ
Ｆ１｝の値がクランプさせたい電位となるようにＶＦ
Ｎ、・・・およびＶＦ１の各々の値を設定すればよい。
本実施例ではダイオードはショットキーダイオードを用
いる。ショットキーダイオードの順方向電圧は約０．４
ボルトであるから、｛ＶＦＮ＋・・・＋ＶＦＭ＋ＶＦ
（Ｍ−１）＋・・・＋ＶＦ２＋ＶＦ１｝＝約１．６ボル
トと設定する。A plurality of diodes 11-1, 11-2,.
.., 11- (M-1), 11-M,..., And 1
The DC forward voltages of 1-N are VF1, VF2,.
.., VF (M-1), VFM,..., And VFN
It is a bolt. At this time, the clamp potential at the anode of the N-th diode 11-N becomes VFN volt.
The clamp potential at the anode of the M-th diode 11-M is (VFN +... + VFM) volts. First
The clamp potential at the anode of the diode 11-1 is ΔVFN +... + VFM + VF (M−1) +.
+ VF2 + VF1｝ volts. Therefore, ｛VFN +
... + VFM + VF (M-1) + ... + VF2 + V
VF so that the value of F1｝ becomes the potential to be clamped.
, And VF1 may be set.
In this embodiment, a Schottky diode is used as the diode. The forward voltage of the Schottky diode is about 0.4
+ VFN + ... + VFM + VF
(M-1) +... + VF2 + VF1｝ = approximately 1.6 volts.
【００２３】次に、本実施例の動作について説明する。
図１および図２を参照すると、１．５ボルトの電源層を
有する配線領域２１０から伝送路３００を介して３．３
ボルトの電源層を有する領域２２０に１．５ボルト信号
が与えられる。この信号が３．３ボルトの電源層を有す
る領域２２０に入ったときには、高周波の波形成分が含
まれている。入出力端子３１から入力される信号の電位
が｛ＶＦＮ＋・・・＋ＶＦＭ＋ＶＦ（Ｍ−１）＋・・・
＋ＶＦ２＋ＶＦ１｝＝約１．６ボルトを越えると、｛Ｖ
ＦＮ＋・・・＋ＶＦＭ＋ＶＦ（Ｍ−１）＋・・・＋ＶＦ
２＋ＶＦ１｝＝約１．６ボルトの電位にクランプされる
とともに高周波のノイズが除去される。Next, the operation of this embodiment will be described.
Referring to FIGS. 1 and 2, a wiring area 210 having a 1.5 volt power supply layer is connected to a transmission line 300 through a transmission line 300.
A 1.5 volt signal is applied to region 220 having a volt power supply layer. When this signal enters region 220 with a 3.3 volt power supply layer, it contains high frequency waveform components. The potential of the signal input from the input / output terminal 31 is ΔVFN +... + VFM + VF (M−1) +.
+ VF2 + VF1} = approximately 1.6 volts, then {V
FN + ... + VFM + VF (M-1) + ... + VF
2 + VF1｝ = approximately 1.6 volts and high frequency noise is removed.
【００２４】このように、本実施例によると、伝送路に
接続された入出力端子３１と電源端子４１との間に直列
接続された複数のダイオードが設けられるため、接地電
位ＧＮＤを用いて所望の電位を得ることができる。ま
た、複数のダイオードの各接続点に一端が接続され接地
電位ＧＮＤに他端が接続されたコンデンサが設けられて
いるため、ダイオードを複数直列に接続することにより
電源端子４１と入出力端子３１との距離が長くなること
による電位の振動を防ぐことができる。As described above, according to the present embodiment, a plurality of diodes connected in series between the input / output terminal 31 and the power supply terminal 41 connected to the transmission line are provided. Can be obtained. Further, since a capacitor having one end connected to each connection point of the plurality of diodes and the other end connected to the ground potential GND is provided, the power supply terminal 41 and the input / output terminal 31 are connected by connecting a plurality of diodes in series. Can be prevented from vibrating due to an increase in the distance.
【００２５】次に、本発明の第二の実施例について、図
３を参照して詳細に説明する。第二の実施例の特徴は、
第１の実施例において直列接続された複数のダイオード
１１−１、１１−２、・・・、１１−Ｎの間の接続点に
それぞれ第２の入出力端子３２−２、・・・および第Ｎ
の入出力端子３２−Ｎが設けられている点にある。他の
構成は第一の実施例のものと同様である。Next, a second embodiment of the present invention will be described in detail with reference to FIG. The features of the second embodiment are:
In the first embodiment, the second input / output terminals 32-2,... And the second input / output terminals 32-2,. N
In that the input / output terminal 32-N is provided. Other configurations are the same as those of the first embodiment.
【００２６】図３を参照すると、第１の入出力端子３２
−１は第１のダイオード１１−１のカソードと接続され
ている。第２の入出力端子３２−２は第１のダイオード
１１−１のカソードと第２のダイオード１１−２のアノ
ードとの間に接続されている。第Ｍの入出力端子３２−
Ｍは第（Ｍ−１）のダイオード１１−（Ｍ−１）のカソ
ードと第Ｍのダイオード１１−Ｍのアノードとの間に接
続されている。第Ｎの入出力端子３２−Ｎは第（Ｎ−
１）のダイオード１１−（Ｎ−１）のカソードと第Ｍの
ダイオード１１−Ｍのアノードとの間に接続されてい
る。Referring to FIG. 3, the first input / output terminal 32
-1 is connected to the cathode of the first diode 11-1. The second input / output terminal 32-2 is connected between the cathode of the first diode 11-1 and the anode of the second diode 11-2. M-th input / output terminal 32-
M is connected between the cathode of the (M-1) th diode 11- (M-1) and the anode of the Mth diode 11-M. The N-th input / output terminal 32-N is connected to the (N-
It is connected between the cathode of the diode 11- (N-1) of 1) and the anode of the M-th diode 11-M.
【００２７】次に本実施例の動作について説明する。第
Ｎのダイオード１１−Ｎのアノードにおけるクランプ電
位はＶＦＮボルトであるから、第Ｎの入出力端子３２−
Ｎに入力される信号の電位がＶＦＮボルトを越えるとＶ
ＦＮボルトにクランプされる。第１のダイオード１１−
１のアノードにおけるクランプ電位は（ＶＦＮ＋・・・
＋ＶＦＭ＋・・・＋ＶＦ１）ボルトであるから、第Ｍの
入出力端子に入力される信号の電位が（ＶＦＮ＋・・・
＋ＶＦＭ＋・・・＋ＶＦ１）ボルトを越えると（ＶＦＮ
＋・・・＋ＶＦＭ＋・・・＋ＶＦ１）ボルトにクランプ
される。Next, the operation of this embodiment will be described. Since the clamp potential at the anode of the Nth diode 11-N is VFN volts, the Nth input / output terminal 32-N
When the potential of the signal input to N exceeds VFN volts,
Clamped to FN bolt. First diode 11-
The clamp potential at the anode of (1) is (VFN +...
+ VFM +... + VF1) volts, the potential of the signal input to the M-th input / output terminal is (VFN +.
+ VFM +... + VF1) volt (VFN)
+ ... + VFM + ... + VF1) Clamped to bolts.
【００２８】このように、本実施例によると、直列接続
された複数のダイオードの各々の間に入出力端子３２−
２、・・・および３２−Ｎが設けられるため、所望のク
ランプ電位を複数設定することができる。As described above, according to the present embodiment, the input / output terminal 32 is connected between each of a plurality of diodes connected in series.
2,... And 32-N are provided, so that a plurality of desired clamp potentials can be set.
【００２９】次に、本発明の第三の実施例について、図
４を参照して詳細に説明する。第三の実施例の特徴は、
複数のダイオードが第一の実施例のものと逆向きに直列
接続されている点にある。他の構成は第一の実施例のも
のと同様である。Next, a third embodiment of the present invention will be described in detail with reference to FIG. The features of the third embodiment are as follows.
The point is that a plurality of diodes are connected in series in a direction opposite to that of the first embodiment. Other configurations are the same as those of the first embodiment.
【００３０】図４を参照すると、入出力端子３１は第１
のダイオード１３−１のカソードと接続されている。第
１のダイオード１３−１のアノードはコンデンサ２３−
１の一端および第２のダイオード１３−２のカソードに
接続されている。第（Ｍ−１）のダイオード１３−（Ｍ
−１）のアノードはコンデンサ２１−２の一端および第
Ｍのダイオード１３−Ｍのカソードに接続されている。
ダイオード第Ｎの１３−Ｎのアノードは電源に接続され
た端子４１に接続されている。Referring to FIG. 4, the input / output terminal 31 is connected to the first
Is connected to the cathode of the diode 13-1. The anode of the first diode 13-1 is connected to the capacitor 23-.
1 and the cathode of the second diode 13-2. The (M-1) th diode 13- (M
The anode of -1) is connected to one end of the capacitor 21-2 and the cathode of the M-th diode 13-M.
The anode of the diode Nth 13-N is connected to a terminal 41 connected to a power supply.
【００３１】第Ｎのダイオード１３−Ｎのカソードにお
けるクランプ電位は−ＶＦＮボルトとなる。第Ｍのダイ
オード１３−Ｍのカソードにおけるクランプ電位は−
（ＶＦＮ＋・・・＋ＶＦＭ）ボルトとなる。第１のダイ
オード１３−１のカソードにおけるクランプ電位は−
（ＶＦＮ＋・・・＋ＶＦ２＋ＶＦ１）ボルトとなる。The clamp potential at the cathode of the N-th diode 13-N is -VFN volts. The clamp potential at the cathode of the M-th diode 13-M is-
(VFN +... + VFM) volts. The clamp potential at the cathode of the first diode 13-1 is-
(VFN +... + VF2 + VF1) volts.
【００３２】次に、本実施例の動作について説明する。
図４を参照すると、入出力端子３１から入力される信号
の電位が−（ＶＦＮ＋・・・＋ＶＦ２＋ＶＦ１）ボルト
より小さくなると、−（ＶＦＮ＋・・・＋ＶＦ２＋ＶＦ
１）ボルトにクランプされる。Next, the operation of this embodiment will be described.
Referring to FIG. 4, when the potential of the signal input from the input / output terminal 31 becomes smaller than − (VFN +... + VF2 + VF1) volts, − (VFN +... + VF2 + VF)
1) Clamped by bolts.
【００３３】このように、本実施例によると、ＥＣＬ
（Emitter Coupled logic）等のような負のレベルの電
位を用いる回路においても接地電位ＧＮＤを用いて所望
のクランプ電位を設定することができる。As described above, according to the present embodiment, the ECL
A desired clamp potential can be set using the ground potential GND even in a circuit using a negative level potential such as (Emitter Coupled logic).
【００３４】次に、本発明の第四の実施例について、図
５を参照して詳細に説明する。第四の実施例の特徴は、
第３の実施例において直列に接続された複数のダイオー
ド１３−１、１３−２、・・・、１３−Ｎの各々の間に
それぞれ第２の入出力端子３４−２、・・・および第Ｎ
の入出力端子３４−Ｎが設けられている点にある。他の
構成は第三の実施例のものと同様である。Next, a fourth embodiment of the present invention will be described in detail with reference to FIG. The features of the fourth embodiment are as follows.
In the third embodiment, the second input / output terminals 34-2,..., And the second input / output terminals 34-2,. N
In that the input / output terminal 34-N is provided. Other configurations are the same as those of the third embodiment.
【００３５】図５を参照すると、第１の入出力端子３４
−１は第１のダイオード１３−１のカソードと接続され
ている。第２の入出力端子３４−２は第１のダイオード
１３−１のアノードと第２のダイオード１３−２のカソ
ードとの間に接続されている。第Ｍの入出力端子３４−
Ｍは第（Ｍ−１）のダイオード１３−（Ｍ−１）のアノ
ードと第Ｍのダイオード１３−Ｍのカソードとの間に接
続されている。ダイオード第Ｎの１３−Ｎのアノードは
電源に接続された端子４１に接続されている。ダイオー
ド１３−Ｎのカソードは第Ｎの入出力端子３４−Ｎに接
続されている。Referring to FIG. 5, the first input / output terminal 34
-1 is connected to the cathode of the first diode 13-1. The second input / output terminal 34-2 is connected between the anode of the first diode 13-1 and the cathode of the second diode 13-2. M-th input / output terminal 34-
M is connected between the anode of the (M-1) th diode 13- (M-1) and the cathode of the Mth diode 13-M. The anode of the diode Nth 13-N is connected to a terminal 41 connected to a power supply. The cathode of the diode 13-N is connected to the N-th input / output terminal 34-N.
【００３６】次に本実施例の動作について説明する。第
Ｎのダイオード１３−Ｎのカソードにおけるクランプ電
位は−ＶＦＮボルトであるから、第Ｎの入出力端子３４
−Ｎに入力された信号の電位が−ＶＦＮボルトより大き
いと−ＶＦＮボルトにクランプされる。第１のダイオー
ド１３−１のカソードにおけるクランプ電位は−（ＶＦ
Ｎ＋・・・＋ＶＦＭ＋・・・＋ＶＦ１）ボルトであるか
ら、第１の入出力端子１３−１に入力される信号の電位
が−（ＶＦＮ＋・・・＋ＶＦＭ＋・・・＋ＶＦ１）より
大きいと−（ＶＦＮ＋・・・＋ＶＦＭ＋・・・＋ＶＦ
１）ボルトにクランプされる。Next, the operation of this embodiment will be described. Since the clamp potential at the cathode of the N-th diode 13-N is -VFN volt, the N-th input / output terminal 34
When the potential of the signal input to -N is higher than -VFN volt, the signal is clamped at -VFN volt. The clamp potential at the cathode of the first diode 13-1 is-(VF
+ VFM +... + VF1) volts, so that if the potential of the signal input to the first input / output terminal 13-1 is larger than-(VFN +... + VFM +. ... + VFM + ... + VF
1) Clamped by bolts.
【００３７】このように、本実施例によると、ＥＣＬ等
のような負のレベルの電位を用いる回路においても所望
のクランプ電位を複数設定することができる。As described above, according to the present embodiment, a plurality of desired clamp potentials can be set even in a circuit using a negative level potential such as ECL.
【００３８】次に、本発明の第五の実施例について、図
６を参照して詳細に説明する。Next, a fifth embodiment of the present invention will be described in detail with reference to FIG.
【００３９】図６を参照すると、第五の実施例における
ダイオード回路は第１の電源に接続された第１の端子４
５−１と、第２の電源に接続された第２の端子４５−２
と、第１の端子４５−１と第２端子４５−２との間に直
列に接続された複数のダイオード１５−１、・・・およ
び１５−Ｎと、この直列に接続された複数のダイオード
間の少なくとも１箇所に設けられた入出力端子３５とを
含む。本実施例では第１の電源および第２の電源はとも
に接地電位ＧＮＤである。Referring to FIG. 6, a diode circuit according to the fifth embodiment includes a first terminal 4 connected to a first power supply.
5-1 and a second terminal 45-2 connected to the second power supply
, 15-N connected in series between the first terminal 45-1 and the second terminal 45-2, and the plurality of diodes connected in series And an input / output terminal 35 provided at at least one location between them. In this embodiment, both the first power supply and the second power supply are at the ground potential GND.
【００４０】複数のダイオードは第１のダイオード１５
−１、第２のダイオード１５−２、・・・、第（Ｍ−
１）のダイオード１５−（Ｍ−１）、第Ｍのダイオード
１５−Ｍ、・・・、および第Ｎのダイオード１５−Ｎか
らなる。第１の電源４５−１は第１のダイオード１５−
１のアノードに接続されている。第１のダイオード１５
−１のカソードはコンデンサ２５−１の一端および第２
のダイオード１５−２のアノードに接続されている。第
２のダイオード１５−２のアノードには入出力端子３５
が接続されている。第（Ｍ−１）のダイオード１５−
（Ｍ−１）のカソードはコンデンサ２５−（Ｍ−１）の
一端および第Ｍのダイオード１５−Ｍのアノードに接続
されている。ダイオード第Ｎの１５−Ｎのカソードは電
源に接続された端子４５−２に接続されている。The plurality of diodes are the first diode 15
-1, second diode 15-2,..., (M−
1), an M-th diode 15-M,..., And an N-th diode 15-N. The first power supply 45-1 is connected to the first diode 15-
1 anode. First diode 15
-1 is connected to one end of the capacitor 25-1 and the second
Of the diode 15-2. The input / output terminal 35 is connected to the anode of the second diode 15-2.
Is connected. (M-1) th diode 15-
The cathode of (M-1) is connected to one end of the capacitor 25- (M-1) and the anode of the M-th diode 15-M. The cathode of the N-th 15-N diode is connected to a terminal 45-2 connected to a power supply.
【００４１】複数のダイオード１５−１、１５−２、・
・・、１５−（Ｍ−１）、１５−Ｍ、・・・、および１
５−Ｎの直流順方向電圧はそれぞれＶＦ１、ＶＦ２、・
・・、ＶＦ（Ｍ−１）、ＶＦＭ、・・・、およびＶＦＮ
ボルトである。このとき、第Ｎのダイオード１５−Ｎの
アノードにおけるクランプ電位はＶＦＮボルト以上また
は−｛ＶＦ（Ｎ−１）＋・・・＋ＶＦ２＋ＶＦ１｝ボル
ト以下となる。第Ｍのダイオード１５−Ｍのアノードに
おけるクランプ電位は（ＶＦＮ＋・・・＋ＶＦＭ）ボル
ト以上または−｛ＶＦ（Ｍ−１）＋・・・＋ＶＦ２＋Ｖ
Ｆ１｝ボルト以下となる。第２のダイオード１５−２の
アノードにおけるクランプ電位は（ＶＦＮ＋・・・＋Ｖ
Ｆ２）ボルト以上または−ＶＦ１ボルト以下となる。A plurality of diodes 15-1, 15-2,.
.., 15- (M-1), 15-M,..., And 1
5-N DC forward voltages are VF1, VF2,.
.., VF (M-1), VFM,..., And VFN
It is a bolt. At this time, the clamp potential at the anode of the N-th diode 15-N is equal to or higher than VFN volts or equal to or lower than-{VF (N-1) +... + VF2 + VF1} volts. The clamp potential at the anode of the M-th diode 15-M is equal to or higher than (VFN +... + VFM) volts or − ｛VF (M−1) +.
F1｝ volts or less. The clamp potential at the anode of the second diode 15-2 is (VFN +... + V
F2) Not less than volts or not more than -VF1 volts.
【００４２】よって、入出力端子３５から入力される信
号の電位が｛ＶＦＮ＋・・・＋ＶＦＭ＋ＶＦ（Ｍ−１）
＋・・・＋ＶＦ２｝ボルトを越えると、｛ＶＦＮ＋・・
・＋ＶＦＭ＋ＶＦ（Ｍ−１）＋・・・＋ＶＦ２｝ボルト
にクランプされる。また、入出力端子３５から入力され
る信号の電位が−ＶＦ１ボルトより小さくなると、−Ｖ
Ｆ１ボルトにクランプされる。Therefore, the potential of the signal input from the input / output terminal 35 is ΔVFN +... + VFM + VF (M−1)
+ ... + VF2} When exceeding volts, {VFN +
+ VFM + VF (M-1) + ... + VF2 Clamped to volts. When the potential of the signal input from the input / output terminal 35 becomes smaller than -VF1 volt, -V
Clamped to F1 bolt.
【００４３】このように、本実施例によると、接地電位
ＧＮＤを用いて所望のクランプ電位を設定することがで
きる。As described above, according to the present embodiment, a desired clamp potential can be set using the ground potential GND.
【００４４】本実施例では、入力出端子３５は第１のダ
イオード１５−１と第２のダイオード１５−２との間に
設けられたが、複数のダイオードの接続点であればどこ
に設けられてもよい。In this embodiment, the input / output terminal 35 is provided between the first diode 15-1 and the second diode 15-2. However, the input / output terminal 35 may be provided at any connection point of a plurality of diodes. Is also good.
【００４５】次に、本発明の第六の実施例について、図
７を参照して詳細に説明する。第六の実施例の特徴は、
第５の実施例において直列接続された複数のダイオード
１５−１、１５−２、・・・、１５−Ｎの間の接続点に
それぞれ第１の入出力端子３６−１、・・・および第
（Ｎ−１）の入出力端子３６−（Ｎ−１）が設けられて
いる点にある。他の構成は第五の実施例のものと同様で
ある。Next, a sixth embodiment of the present invention will be described in detail with reference to FIG. The features of the sixth embodiment are:
In the fifth embodiment, a first input / output terminal 36-1,... And a connection point between a plurality of diodes 15-1, 15-2,. The point is that the input / output terminal 36- (N-1) of (N-1) is provided. Other configurations are the same as those of the fifth embodiment.
【００４６】図７において、第１の入出力端子３６−１
は第１のダイオード１５−１のカソードと第２のダイオ
ード１５−２のアノードとの間に接続されている。第
（Ｍ−１）の入出力端子３６−（Ｍ−１）は第（Ｍ−
１）のダイオード１５−（Ｍ−１）のカソードと第Ｍの
ダイオード１５−Ｍのアノードとの間に接続されてい
る。第（Ｎ−１）入出力端子３４−（Ｎ−１）は第（Ｎ
−１）のダイオード１５−（Ｎー１）のカソードと第Ｎ
のダイオード１０−Ｎのアノードとの間に接続されてい
る。In FIG. 7, first input / output terminal 36-1
Is connected between the cathode of the first diode 15-1 and the anode of the second diode 15-2. The (M-1) -th input / output terminal 36- (M-1) is connected to the (M-
1) is connected between the cathode of the diode 15- (M-1) and the anode of the M-th diode 15-M. The (N-1) th input / output terminal 34- (N-1) is
-1) diode 15- (N-1) cathode and Nth
And the anode of the diode 10-N.
【００４７】次に本実施例の動作について説明する。第
Ｎのダイオード１５−Ｎのアノードにおけるクランプ電
位はＶＦＮボルト以上または−｛ＶＦ（Ｎ−１）＋・・
・＋ＶＦ２＋ＶＦ１｝ボルト以下である。よって、第
（Ｎ−１）の入出力端子３４−（Ｎ−１）に入力された
信号の電位がＶＦＮボルトを越えるとＶＦＮボルトにク
ランプされ、−｛ＶＦ（Ｎ−１）＋・・・＋ＶＦ２＋Ｖ
Ｆ１｝ボルトより小さくなると−｛ＶＦ（Ｎ−１）＋・
・・＋ＶＦ２＋ＶＦ１｝ボルトにクランプされる。第２
のダイオード１５−２のアノードにおけるクランプ電位
は（ＶＦＮ＋・・・＋ＶＦ２）ボルト以上または−ＶＦ
１ボルト以下である。よって、第１の入出力端子３４−
１に入力された信号の電位が（ＶＦＮ＋・・・＋ＶＦ
２）ボルトを越えると（ＶＦＮ＋・・・＋ＶＦ２）ボル
トにクランプされ、−ＶＦ１ボルトより小さくなると−
ＶＦ１ボルトにクランプされる。Next, the operation of this embodiment will be described. The clamp potential at the anode of the N-th diode 15-N is equal to or higher than VFN volts or − ｛VF (N−1) +.
+ VF2 + VF1 volts or less. Therefore, when the potential of the signal input to the (N-1) th input / output terminal 34- (N-1) exceeds VFN volt, the signal is clamped to VFN volt, and-｛VF (N-1) +. + VF2 + V
When it becomes smaller than F1 volt,-{VF (N-1) +
・ ・ Clamped to + VF2 + VF1｝ bolt. Second
Potential at the anode of the diode 15-2 is equal to or higher than (VFN +... + VF2) volts or -VF.
1 volt or less. Therefore, the first input / output terminal 34-
1 is (VFN +... + VF)
2) When exceeding volt, it is clamped to (VFN + ... + VF2) volt, and when it becomes smaller than -VF1 volt,-
Clamped to VF1 volt.
【００４８】このように、本実施例によると、所望のク
ランプ電位を複数設定することができる。As described above, according to the present embodiment, a plurality of desired clamp potentials can be set.
【００４９】次に、本発明の第七の実施例について、図
８を参照して詳細に説明する。Next, a seventh embodiment of the present invention will be described in detail with reference to FIG.
【００５０】図８を参照すると、第七の実施例における
ダイオード回路は入出力端子３７と、電源に接続された
電源端子４７と、入出力端子３７と電源端子４７との間
に直列に接続された複数のダイオード１７−１、・・・
および１７−Ｎと、この複数のダイオードを選択する選
択器５７−１、・・・および５７−（Ｎ−１）とを含
む。本実施例では電源は接地電位ＧＮＤである。Referring to FIG. 8, the diode circuit according to the seventh embodiment includes an input / output terminal 37, a power supply terminal 47 connected to a power supply, and a series connection between the input / output terminal 37 and the power supply terminal 47. A plurality of diodes 17-1, ...
And 17-N, and selectors 57-1,... And 57- (N-1) for selecting the plurality of diodes. In this embodiment, the power supply is the ground potential GND.
【００５１】複数のダイオードは第１のダイオード１７
−１、第２のダイオード１７−２、・・・、第（Ｍ−
１）のダイオード１７−（Ｍ−１）、第Ｍのダイオード
１７−Ｍ、・・・、および第Ｎのダイオード１７−Ｎか
らなる。入出力端子３７は第１のダイオード１７−１の
アノードに接続されている。第１のダイオード１７−１
のカソードはコンデンサ２７−１の一端および第２のダ
イオード１７−２のアノードおよび第１の選択器５７−
１に接続されている。第２のダイオード１７−２のカソ
ードは第１の選択器５７−１に接続されている。第（Ｍ
−１）のダイオード１７−（Ｍ−１）のカソードは第
（Ｍ−２）の選択器５７−（Ｍ−２）に接続されてい
る。第（Ｍ−２）の選択器５７−（Ｍ−２）はダイオー
ド１７−Ｍのアノードおよび第（Ｍ−１）の選択器５７
−（Ｍ−１）に接続されている。第Ｎのダイオード１７
−Ｎのカソードは第（Ｎ−１）の選択器５７−（Ｎ−
１）に接続されている。第（Ｎ−１）の選択器５７−
（Ｎ−１）は電源ＧＮＤに接続された端子４７に接続さ
れている。The plurality of diodes are the first diode 17.
-1, second diode 17-2,..., (M−
1), the diode 17- (M-1), the M-th diode 17-M,..., And the N-th diode 17-N. The input / output terminal 37 is connected to the anode of the first diode 17-1. First diode 17-1
Is connected to one end of the capacitor 27-1, the anode of the second diode 17-2, and the first selector 57-.
1 connected. The cathode of the second diode 17-2 is connected to the first selector 57-1. (M
The cathode of the (1) diode 17- (M-1) is connected to the (M-2) th selector 57- (M-2). The (M-2) th selector 57- (M-2) includes the anode of the diode 17-M and the (M-1) th selector 57-M.
-(M-1). Nth diode 17
The -N cathode is the (N-1) th selector 57- (N-
1). (N-1) th selector 57-
(N-1) is connected to the terminal 47 connected to the power supply GND.
【００５２】次に本実施例の動作について説明する。図
８を参照すると、複数のダイオード１７−１、１７−
２、・・・、１７−（Ｍ−１）、１７−Ｍ、・・・、お
よび１７−Ｎの直流順方向電圧はそれぞれＶＦ、ＶＦ、
・・・、２(M-3)ＶＦ、２(M-2)ＶＦ、・・・、および２
(N-2)ＶＦボルトである。第１の選択器５７−１、・・
・、第（Ｎ−１）の選択器５７−（Ｎ−１）の選択信号
を制御することにより、入出力端子３７におけるクラン
プ電位をＶＦ刻みでＶＦ〜２(N-2)ＶＦボルトのうちの
いずれかの値を選択する。Next, the operation of this embodiment will be described. Referring to FIG. 8, a plurality of diodes 17-1, 17-
, 17- (M-1), 17-M,..., And 17-N are VF, VF,
..., 2 (M-3) VF, 2 (M-2) VF, ..., and 2
(N-2) VF bolt. First selector 57-1,.
By controlling the selection signal of the (N-1) th selector 57- (N-1), the clamp potential at the input / output terminal 37 can be set in VF steps from VF to 2 (N-2) VF volts. Select one of the values.
【００５３】このように、本実施例によれば、選択信号
を制御することにより所望のクランプ電位を設定するこ
とができる。As described above, according to the present embodiment, a desired clamp potential can be set by controlling the selection signal.
【００５４】本実施例ではダイオードをショットキーダ
イオードとしたが、これに限定されずＰＮ接合型ダイオ
ードやＭＯＳ（Metal Oxide Semiconductor）型ダイオ
ードであってもよい。また、本実施例では電源端子を接
地電位に接続する構成としたが、接地電位に限定されず
３．３ボルトや１．５ボルト等の電位を有する電源に接
続してもよい。In this embodiment, the diode is a Schottky diode. However, the present invention is not limited to this, and a PN junction diode or a MOS (Metal Oxide Semiconductor) diode may be used. In this embodiment, the power supply terminal is connected to the ground potential. However, the power supply terminal is not limited to the ground potential and may be connected to a power supply having a potential of 3.3 volts or 1.5 volts.
【００５５】[0055]
【発明の効果】以上の説明で明らかなように、本発明に
よると、伝送路に接続された入出力端子と電源端子との
間に直列接続された複数のダイオードが設けられるた
め、電源端子が接続された電位を用いて所望の電位を得
ることができる。また、複数のダイオードの各接続点に
一端が接続され接地電位に他端が接続されたコンデンサ
が設けられているため、ダイオードを複数直列に接続す
ることにより電源端子と入出力端子との距離が長くなる
ことによる電位の振動を防ぐことができる。As is apparent from the above description, according to the present invention, a plurality of diodes connected in series between the input / output terminal connected to the transmission line and the power supply terminal are provided, so that the power supply terminal is provided. A desired potential can be obtained using the connected potential. In addition, since a capacitor having one end connected to each connection point of the plurality of diodes and the other end connected to the ground potential is provided, the distance between the power supply terminal and the input / output terminal can be reduced by connecting a plurality of diodes in series. Oscillation of the potential due to the lengthening can be prevented.
【図１】本発明のダイオード回路を使用する配線領域を
示す図である。FIG. 1 is a diagram showing a wiring region using a diode circuit of the present invention.
【図２】本発明の第一の実施例の回路図である。FIG. 2 is a circuit diagram of a first embodiment of the present invention.
【図３】本発明の第二の実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.
【図４】本発明の第三の実施例の回路図である。FIG. 4 is a circuit diagram of a third embodiment of the present invention.
【図５】本発明の第四の実施例の回路図である。FIG. 5 is a circuit diagram of a fourth embodiment of the present invention.
【図６】本発明の第五の実施例の回路図である。FIG. 6 is a circuit diagram of a fifth embodiment of the present invention.
【図７】本発明の第六の実施例の回路図である。FIG. 7 is a circuit diagram of a sixth embodiment of the present invention.
【図８】本発明の第七の実施例の回路図である。FIG. 8 is a circuit diagram of a seventh embodiment of the present invention.
１００ ダイオード回路 ２００ 配線領域 ２１０ １．５ボルトの電源層を有する配線領域 ２２０ ３．３ボルトの電源層を有する領域 ３００ 伝送路 １１−１、・・・、１１−Ｎ ダイオード １３−１、・・・、１３−Ｎ ダイオード １５−１、・・・、１５−Ｎ ダイオード １７−１、・・・、１７−Ｎ ダイオード ２１−１、・・・、２１−（Ｎ−１） コンデンサ ２３−１、・・・、２３−（Ｎ−１） コンデンサ ２５−１、・・・、２５−（Ｎ−１） コンデンサ ２７−１、・・・、２７−（Ｎ−１） コンデンサ ３１ 入出力端子 ３２−２、・・・、３２−Ｎ 入出力端子 ３４−２、・・・、３４−Ｎ 入出力端子 ３６−１、・・・、３６−（Ｎ−１） 入出力端子 ４１ 電源端子 ４５−１、４５−２ 電源端子 ５７−１、・・・、５７−（Ｎ−１） 選択器 Reference Signs List 100 Diode circuit 200 Wiring area 210 Wiring area with 1.5 volt power supply layer 220 3.3 Area with 3.3 volt power supply layer 300 Transmission line 11-1,..., 11-N diode 13-1,. , 13-N diode 15-1, ..., 15-N diode 17-1, ..., 17-N diode 21-1, ..., 21- (N-1) capacitor 23-1, ..., 23- (N-1) Capacitors 25-1, ..., 25- (N-1) Capacitors 27-1, ..., 27- (N-1) Capacitor 31 I / O terminal 32- 2, ..., 32-N input / output terminal 34-2, ..., 34-N input / output terminal 36-1, ..., 36- (N-1) input / output terminal 41 power supply terminal 45-1 , 45-2 power supply terminals 57-1,..., 57- ( -1) selector
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−288451（ＪＰ，Ａ) 特開 平３−65807（ＪＰ，Ａ) 特開 平２−2202（ＪＰ，Ａ) 特開 平５−299959（ＪＰ，Ａ) 特開 昭48−41655（ＪＰ，Ａ) 特開 昭48−53652（ＪＰ，Ａ) 特開 昭54−125958（ＪＰ，Ａ) 実開 昭48−58044（ＪＰ，Ｕ) 特公 昭51−1505（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H03G 11/02 H02J 1/02 ────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-7-288451 (JP, A) JP-A-3-65807 (JP, A) JP-A-2-2202 (JP, A) JP-A-5-205 299959 (JP, A) JP-A-48-41655 (JP, A) JP-A-48-53652 (JP, A) JP-A-54-125958 (JP, A) Fully open 48-58044 (JP, U) JP-B-51-1505 (JP, B2) (58) Fields investigated (Int. Cl. 6 , DB name) H03G 11/02 H02J 1/02
Claims (3)
た複数のダイオードと、 一端が前記直列に接続された複数のダイオードの間の接
続点に接続され、他端が接地電位に接続された容量性素
子と、 前記複数のダイオードの間の接続点のうち少なくとも１
つに接続された第２の入出力端子とを含むことを特徴と
するダイオード回路。An input / output terminal connected to a transmission line; a power supply terminal connected to a power supply; a plurality of diodes connected in series between the input / output terminal and the power supply terminal; A capacitive element connected to a connection point between the plurality of diodes connected in series and having the other end connected to a ground potential; and at least one of a connection point between the plurality of diodes.
A second input / output terminal connected to the first and second input / output terminals.
た複数のダイオードと、 この複数のダイオードを選択する選択手段と、 一端が前記直列に接続された複数のダイオードの間の接
続点に接続され、他端が接地電位に接続された容量性素
子とを含むことを特徴とするダイオード回路。2. An input / output terminal, a power supply terminal connected to a power supply, a plurality of diodes connected in series between the input / output terminal and the power supply terminal, and a selection means for selecting the plurality of diodes. And a capacitive element having one end connected to a connection point between the plurality of diodes connected in series and the other end connected to a ground potential.
ードを介し出力される入力電圧値および入力電圧値その
ままの値のいずれか一方を選択して出力する選択回路と
を含み、 前記入出力端子と前記電源端子との間に前記選択回路を
複数直列に接続したことを特徴とするダイオード回路。3. An input / output terminal, a power supply terminal connected to a power supply, an input voltage value output via a diode having one end connected to a ground potential via a capacitive element, and a value of the input voltage value as it is. A diode circuit, comprising: a selection circuit that selects and outputs one of the selection circuits, wherein a plurality of the selection circuits are connected in series between the input / output terminal and the power supply terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8300434A JP2935351B2 (en) | 1995-12-23 | 1996-11-12 | Diode circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35012895 | 1995-12-23 | ||
| JP7-350128 | 1995-12-23 | ||
| JP8300434A JP2935351B2 (en) | 1995-12-23 | 1996-11-12 | Diode circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232897A JPH09232897A (en) | 1997-09-05 |
| JP2935351B2 true JP2935351B2 (en) | 1999-08-16 |
Family
ID=26562338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8300434A Expired - Fee Related JP2935351B2 (en) | 1995-12-23 | 1996-11-12 | Diode circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2935351B2 (en) |
-
1996
- 1996-11-12 JP JP8300434A patent/JP2935351B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232897A (en) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3537582A1 (en) | Drive circuit for power element | |
| JP2004527975A (en) | Half-bridge gate driver circuit | |
| CN109714234B (en) | Transceiver unit for transmitting data via a differential bus | |
| JPH11330944A (en) | Dynamic line terminating clamping circuit | |
| EP0840954A2 (en) | Universal sender device | |
| EP0473192A2 (en) | A circuit for reducing resonance voltage | |
| KR100211771B1 (en) | Current mode bi-direction input output buffer | |
| US20190393866A1 (en) | Level-shifting circuit configured to limit leakage current | |
| JP2935351B2 (en) | Diode circuit | |
| EP0534719A2 (en) | Integrated circuit having reduced electromagnetic emissions | |
| US10763848B2 (en) | Gate drive circuit | |
| EP0836129A1 (en) | Voltage multiplier | |
| US5949665A (en) | Soft start pulse width modulation integrated circuit | |
| JP3347751B2 (en) | Transmit-receive switch with PIN diode | |
| US6218882B1 (en) | Diode circuit for clamping the signals on a transmission line to a predetermined potential | |
| EP0676864A1 (en) | Circuit and method for adjusting a pulse width of a signal | |
| US20030075988A1 (en) | Rush current suppression circuit | |
| US4568884A (en) | Circuit arrangement comprising an amplifier and an electronic selector switch | |
| US5517066A (en) | Constant voltage drive type driver circuit | |
| WO1988007791A1 (en) | Low-noise transmission line termination circuitry | |
| KR100265834B1 (en) | Input/output buffer in semiconductoe device | |
| JPH06196979A (en) | Data slicer with hold | |
| US4179643A (en) | Circuit for varying an operating voltage of a deflection amplifier of a magnetodynamic deflection system | |
| US6229380B1 (en) | Output buffer switching circuit | |
| CN115098419B (en) | Voltage mode transmitter circuit with overvoltage protection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |