JP2930445B2 - Power supply unit - Google Patents
Power supply unitInfo
- Publication number
- JP2930445B2 JP2930445B2 JP3119346A JP11934691A JP2930445B2 JP 2930445 B2 JP2930445 B2 JP 2930445B2 JP 3119346 A JP3119346 A JP 3119346A JP 11934691 A JP11934691 A JP 11934691A JP 2930445 B2 JP2930445 B2 JP 2930445B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- voltage
- reference voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、複数の電源ユニットの
並列運転および並列冗長運転において、各電源ユニット
の出力電圧の調整を容易にすると共に、電源ユニットの
故障発生時においても正常な電流バランス機能を維持す
ることのできる電源ユニットに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention facilitates the adjustment of the output voltage of each power supply unit in a parallel operation and a parallel redundant operation of a plurality of power supply units. The present invention relates to a power supply unit capable of maintaining functions.
【0002】[0002]
【従来の技術】最近、情報処理装置等の電子機器におい
て、処理するデータ量の増大によって所要電力量も増加
し、その結果、大容量及び高信頼性を目的とした電源ユ
ニットの並列運転が増加している。電源ユニットの並列
運転には、冗長性を持たせたものと、そうでないものと
がある。図5は冗長性のない並列運転、図6は冗長性の
ある並列運転を示す。図5において、容量がそれぞれ5
0Aの電源ユニットPWR1およびPWR2を100A
の負荷LD1に並列に接続し、各電源ユニットに50A
ずつの電流を負担させるように制御する。2. Description of the Related Art Recently, in an electronic device such as an information processing device, the amount of data to be processed has been increased, and the required power amount has also been increased. As a result, the parallel operation of power supply units for large capacity and high reliability has been increased. doing. The parallel operation of the power supply units includes those with redundancy and those without. FIG. 5 shows a parallel operation without redundancy, and FIG. 6 shows a parallel operation with redundancy. In FIG. 5, the capacity is 5
0A power supply units PWR1 and PWR2 at 100A
Connected in parallel to the load LD1
Is controlled so as to bear each current.
【0003】一方、図6においては、いずれも50Aの
容量の電源ユニットPWR1およびPWR2を50Aの
負荷LD2に並列に接続し、各電源ユニットに25Aず
つの電流を負担させる。このような冗長運転によって、
一方の電源ユニットが故障等で運転不能となったときで
も、他方によって負荷電流(50A)を賄うことがで
き、電源システムの信頼性が向上する。図5の並列シス
テムに、更に、もう1台50Aの電源ユニットを並列に
接続して、冗長運転システムとすることもできる。On the other hand, in FIG. 6, power supply units PWR1 and PWR2 each having a capacity of 50A are connected in parallel to a load LD2 of 50A, and each power supply unit bears a current of 25A. With such redundant operation,
Even if one of the power supply units becomes inoperable due to a failure or the like, the other can supply the load current (50 A), thereby improving the reliability of the power supply system. Another redundant power supply unit 50A can be connected in parallel to the parallel system of FIG. 5 to provide a redundant operation system.
【0004】いずれの並列運転システムでも、尚一層信
頼性を向上させるために、各電源ユニットの出力電圧の
調整や、出力電流のバランスをとるための電流バランス
(CB)が重要であり、そのための各種の回路方式が考
案されて来た。In any of the parallel operation systems, in order to further improve the reliability, it is important to adjust the output voltage of each power supply unit and balance the current (CB) for balancing the output current. Various circuit schemes have been devised.
【0005】図7は、従来、広く使用されている電源ユ
ニットの並列運転方式の基本構成を示す。電源ユニット
PWR11、PWR12、PWR13は、同一の内部構
成を有し、それぞれ入力端子IN、出力端子+OUTお
よび−OUT、ならびにCB(電流バランス)端子を有
する。各入力端子INは、入力電圧に接続されており、
各出力端子+OUTは負荷Rの一方の端子に共通に接続
され、各出力端子−OUTは負荷Rの他方の端子に共通
に接続されている。FIG. 7 shows a basic configuration of a parallel operation system of a power supply unit widely used in the related art. The power supply units PWR11, PWR12, and PWR13 have the same internal configuration, and each have an input terminal IN, output terminals + OUT and -OUT, and a CB (current balance) terminal. Each input terminal IN is connected to an input voltage,
Each output terminal + OUT is commonly connected to one terminal of the load R, and each output terminal -OUT is commonly connected to the other terminal of the load R.
【0006】電源ユニットPWR11、PWR12、P
WR13の出力電流は、それぞれIo1、Io2、Io
3とする。電源ユニットPWR11、PWR12、PW
R13の各CB端子は、共通のラインLNによって相互
に接続されている。各出力電流Io1、Io2、Io3
間が平衡している場合は、ラインLNには電流が流れ
ず、ラインLNがないのと同様の状態となる。しかし、
後述するように、出力電流に不平衡が発生すると、ライ
ンLNにいずれかの方向に電流が流れ、これによって、
電源ユニット内の電流バランス調整回路が動作し、出力
電流を平衡に保持するようになっている。Power supply units PWR11, PWR12, P
The output currents of WR13 are Io1, Io2, Io, respectively.
3 is assumed. Power supply units PWR11, PWR12, PW
Each CB terminal of R13 is mutually connected by a common line LN. Each output current Io1, Io2, Io3
When the interval is balanced, no current flows through the line LN, and a state similar to the absence of the line LN is obtained. But,
As will be described later, when an unbalance occurs in the output current, a current flows in either direction in the line LN.
A current balance adjustment circuit in the power supply unit operates to keep the output current in balance.
【0007】図8は、電流バランスを説明するために、
電源ユニットの一例を示す。図9は、図8の回路の等価
回路である。図8において、直流入力電圧は、変成器T
の1次側に印加される。変成器Tの2次側は、整流回路
(ダイオードD21およびD22、コイルL、コンデン
サC1)を介して、出力端子+OUTおよび−OUT間
に出力電圧を生成する。電源ユニットPWR11および
PWR12の出力電圧を、それぞれ、Vo1およびVo
2とする。出力電圧(Vo1、Vo2)は、抵抗R21
を通じて検出された出力電圧(Vs1、Vs2)として
オペアンプ11の(−)端子に入力されている。オペア
ンプ11の(+)端子には基準電圧Eが接続されてい
る。FIG. 8 is a graph for explaining the current balance.
1 shows an example of a power supply unit. FIG. 9 is an equivalent circuit of the circuit of FIG. In FIG. 8, the DC input voltage is
Is applied to the primary side. The secondary side of the transformer T generates an output voltage between output terminals + OUT and -OUT via a rectifier circuit (diodes D21 and D22, a coil L, and a capacitor C1). Output voltages of the power supply units PWR11 and PWR12 are Vo1 and Vo
Let it be 2. The output voltage (Vo1, Vo2) is equal to the resistance R21
Are input to the (−) terminal of the operational amplifier 11 as output voltages (Vs1, Vs2) detected through the power amplifier. The reference voltage E is connected to the (+) terminal of the operational amplifier 11.
【0008】オペアンプ11は、(−)および(+)端
子の各電圧の差に比例する電圧をPWM制御回路12へ
出力する。PWM制御回路12は、オペアンプ11から
の出力電圧の値により、トランジスタTrを制御するこ
とにより、入力電流のPWM/FM制御を行う。これに
より、出力電流が制御される。出力電圧は、抵抗器R2
1、R22、R23の直列回路にも印加されている。抵
抗器R22およびR23の接続点は、後述するコンデン
サC2の一端に接続されている。コンデンサC2の他端
は、電流バランス端子(CB1,CB2)、電流変成器
CT、ダイオードD23、抵抗器R24、コンデンサC
2は、入力電流に比例する電圧を検出し、これをコンデ
ンサC2の両端に発生させる。この電圧を、PWR11
およびPWR12で、それぞれ、Vi 1およびVi 2と
する。The operational amplifier 11 outputs to the PWM control circuit 12 a voltage proportional to the difference between the voltages at the (-) and (+) terminals. The PWM control circuit 12 performs PWM / FM control of the input current by controlling the transistor Tr based on the value of the output voltage from the operational amplifier 11. Thus, the output current is controlled. The output voltage is determined by the resistor R2
1, is also applied to the series circuit of R22 and R23. A connection point between the resistors R22 and R23 is connected to one end of a capacitor C2 described later. The other end of the capacitor C2 is a current balance terminal (CB1, CB2), a current transformer CT, a diode D23, a resistor R24, a capacitor C
2 detects a voltage proportional to the input current and generates it across capacitor C2. This voltage is applied to PWR11
And in PWR12, respectively, and V i 1 and V i 2.
【0009】CB1およびCB2端子を相互に接続する
ことによって、図8の回路の各電圧の関係は、図9のよ
うに示すことができる。電源ユニットPWR11および
PWR12の各抵抗器R23の両端の電圧をそれぞれV
R 1およびVR 2とすると、VR 1およびVR 2は、そ
れぞれの電源ユニットの出力電圧に従って変化する。C
B1およびCB2端子および点Pを通じて、Vi 1、V
i 2、VR 1、VR 2はループを形成し、Vi 1とVi
2およびVR 1とVR 2はそれぞれ反対方向の電圧であ
る。By connecting the CB1 and CB2 terminals to each other, the relationship between the voltages in the circuit of FIG. 8 can be shown as in FIG. The voltage between both ends of each resistor R23 of the power supply units PWR11 and PWR12 is V
When R 1 and V R 2, V, R 1 and V R 2 varies according to the output voltage of each power supply unit. C
Via terminals B1 and CB2 and point P, V i 1, V
i 2, V R 1, V R 2 forms a loop, V i 1 and V i
2 and V R 1 and V R 2 are each opposite direction voltage.
【0010】図8および図9の回路について、電流バラ
ンス動作について説明する。先ず、二台の電源ユニット
PWR11およびPWR12の出力電圧がVo1=Vo
2となって電流がバランスしている時、VR 1=V
R 2、Vi 1=Vi 2であり、端子CB1、CB2間の
電流Ii=0となる。従って、二台の電源ユニットは各
端子CB1およびCB2を接続していない時と同じ動作
を行う。次に、Vo1>Vo2の時は、Io1>Io2
となるからVi 1>Vi 2となり、電流IiがCB2か
らCB1に向かって流れる。また、VR 1>VR 2とな
る。The current balance operation of the circuits shown in FIGS. 8 and 9 will be described. First, the output voltage of the two power supply units PWR11 and PWR12 is Vo1 = Vo1.
When the current is balanced to 2 V R 1 = V
Is R 2, V i 1 = V i 2, the current Ii = 0 between the terminals CB1, CB2. Therefore, the two power supply units perform the same operation as when the terminals CB1 and CB2 are not connected. Next, when Vo1> Vo2, Io1> Io2
Therefore, V i 1> V i 2 and the current Ii flows from CB2 to CB1. In addition, the V R 1> V R 2.
【0011】その結果、電源ユニットPWR11のオペ
アンプ11およびPWM制御回路12は、出力電圧Vo
1を下げるように動作し、電源ユニットPWR12のオ
ペアンプ11およびPWM制御回路12は、出力電圧V
o2を上げるように動作する。そして、Vo1=Vo
2、Io1=Io2となったときに上記制御動作は止
む。Vo1<Vo2の時は上記と逆の動作となる。上述
のようにして、出力電流のバランスがとれた並列運転が
実現される。As a result, the operational amplifier 11 and the PWM control circuit 12 of the power supply unit PWR11 output the output voltage Vo
1 and the operational amplifier 11 and the PWM control circuit 12 of the power supply unit PWR 12 output the output voltage V
It operates to increase o2. And Vo1 = Vo
2. When Io1 = Io2, the control operation stops. When Vo1 <Vo2, the operation is the reverse of the above. As described above, parallel operation in which the output current is balanced is realized.
【0012】図10および図11は、従来の電源ユニッ
トの一例のブロック図および詳細回路図を示す。図10
および図11において、電流検出回路1は、出力電流I
out に比例する電圧Vaを出力する。突き合わせ回路
2′は、抵抗器RB からなり、1端を出力電流検出回路
1、他端をCB端子に接続されている。抵抗器RB の1
端は抵抗器R5を介して比較回路3のオペアンプA3の
(−)端子に接続されている。抵抗器RB の他端(CB
端子)は、抵抗器R6を介して、オペアンプA3の
(+)端子に接続されている。FIGS. 10 and 11 show a block diagram and a detailed circuit diagram of an example of a conventional power supply unit. FIG.
11 and FIG. 11, the current detection circuit 1 has an output current I
A voltage Va proportional to out is output. Butt circuit 2 ', the resistor consists R B, outputs a first end current detection circuit 1, is connected at the other end to CB terminal. Resistor R B 1
The end is connected to the (-) terminal of the operational amplifier A3 of the comparison circuit 3 via the resistor R5. The other end of the resistor R B (CB
The (terminal) is connected to the (+) terminal of the operational amplifier A3 via the resistor R6.
【0013】比較回路3は、オペアンプA3によって、
電圧VaとVCBを比較し、その差を増幅して、電圧Vc
を出力する。Vcは、VCB>Vaのとき高レベル
(“H”)となる電圧である。電圧Vcは、合成回路4
のダイオードD4を介して、オペアンプ11の(+)端
子に印加されている。基準電圧発生回路7は、出力電圧
の基準となる電圧VG を発生する回路であり、電源
VCC、抵抗器R11、R12、R13、電源内蔵のオペ
アンプSRおよび可変抵抗器V.ADJからなる。出力
電圧VG の値は、抵抗V.ADJを調整することによっ
て設定される。The comparison circuit 3 is operated by an operational amplifier A3.
The voltage Va and the voltage V CB are compared, the difference is amplified, and the voltage Vc
Is output. Vc is a voltage that becomes a high level (“H”) when V CB > Va. The voltage Vc is determined by the combining circuit 4
Is applied to the (+) terminal of the operational amplifier 11 through the diode D4. Reference voltage generating circuit 7 is a circuit for generating a voltage V G as a reference for the output voltage, the power supply V CC, a resistor R11, R12, R13, operational amplifier SR and the variable resistor V. Power Internal ADJ. The value of the output voltage V G is the resistance V. Set by adjusting ADJ.
【0014】基準電圧発生回路7の出力は合成回路4の
抵抗器R9を通じてオペアンプ11の(+)端子に接続
される。合成回路4は、比較回路3の出力電圧Vcと基
準電圧発生回路7の出力電圧VG とに基づき、基準電圧
Vref を発生し、これをオペアンプ11の(+)端子に
供給する。合成回路4で発生される基準電圧Vref は、
比較回路3の出力電圧Vcが0Vのときには、ダイオー
ドD4はオフであるため、基準電圧発生回路7の出力電
圧VG と等しくなる。しかし、Vcが“H”となると、
ダイオードD4はオンとなり、Vref はVG より大きい
値となる。オペアンプ11の(−)端子には、出力電圧
検出回路10を抵抗器R1およびR2で分割した電圧が
印加されている。この電圧とVref の差が増幅されPW
M/FM制御回路に送られる。The output of the reference voltage generating circuit 7 is connected to the (+) terminal of the operational amplifier 11 through the resistor R9 of the synthesizing circuit 4. Synthesizing circuit 4, based on the output voltage V G of the output voltage Vc and the reference voltage generating circuit 7 of the comparison circuit 3 generates a reference voltage V ref, and supplies it to the (+) terminal of the operational amplifier 11. The reference voltage Vref generated by the synthesis circuit 4 is
When the output voltage Vc of the comparator circuit 3 is 0V, the diode D4 is because it is off, becomes equal to the output voltage V G of the reference voltage generating circuit 7. However, when Vc becomes “H”,
Diode D4 is turned on, V ref is the value greater than V G. The voltage obtained by dividing the output voltage detection circuit 10 by the resistors R1 and R2 is applied to the (-) terminal of the operational amplifier 11. The difference between this voltage and V ref is amplified and PW
It is sent to the M / FM control circuit.
【0015】以下図7、10、11で示される電源ユニ
ットの並列運転時の各電源ユニット動作について説明す
る。 (1)出力電圧の調整 従来の並列運転を行っている電源ユニットの出力電圧調
整方法は、負荷端の電圧Vo、各電源ユニットの出力電
流Io1,Io2,Io3の4点を監視しながら各電源
ユニットの出力電圧調整抵抗V.ADJを調整し、それ
ぞれの基準電圧Vref を設定する。The operation of each power supply unit during the parallel operation of the power supply units shown in FIGS. 7, 10 and 11 will be described below. (1) Adjustment of output voltage The conventional output voltage adjustment method of the power supply unit performing the parallel operation is performed by monitoring the four points of the voltage Vo at the load end and the output currents Io1, Io2, and Io3 of each power supply unit. Unit output voltage adjustment resistor ADJ is adjusted and each reference voltage Vref is set.
【0016】(2)出力電流のバランスの調整 各電源ユニットPWR11、PWR12、PWR13の
出力電流Io1、Io2、Io3が平衡しているとき、
各電源ユニットの比較回路3の出力電圧VCは0Vとな
る。これは、各電源ユニットのCB端子が他の電源ユニ
ットのCB端子と接続されていないのと同じである。い
ま、例えば、Io1<Io2,Io3となると、電源ユ
ニットPWR11においては、VCB>Vaとなり、Vc
は“H”となる。Vcが“H”となると、オペアンプ1
1およびPWM制御回路12は、電流Io1を上昇させ
るように動作する。このようにして、出力電流Io1、
Io2、Io3のバランスが得られる。(2) Adjustment of output current balance When the output currents Io1, Io2, Io3 of the power supply units PWR11, PWR12, PWR13 are balanced,
Output voltage V C of the comparator circuit 3 in each of the power supply unit becomes 0V. This is the same as that the CB terminal of each power supply unit is not connected to the CB terminals of other power supply units. Now, for example, if Io1 <Io2, Io3, then in power supply unit PWR11, V CB > Va, and Vc
Becomes "H". When Vc becomes “H”, the operational amplifier 1
1 and the PWM control circuit 12 operate to increase the current Io1. Thus, the output current Io1,
A balance between Io2 and Io3 is obtained.
【0017】[0017]
【発明が解決しようとする課題】上記のような従来の電
源ユニットの並列運転方式には、下記のような問題点が
あった。出力電圧の調整は、上記のように、各電源ユニ
ットの基準電圧発生回路7のV.ADJ抵抗を調整する
必要があるが、この場合、一台の電源ユニットのV.A
DJを一気に大きくすると、電流バランス機能の能力範
囲を越えて出力電流が一台にかたより、過電流垂下にか
かってしまう。従って、各電源ユニットのV.ADJ抵
抗を交互に少しずつ何回も繰り返して調整を行わなけれ
ばならなかった。従って、調整に熟練と多数の測定器を
必要とし多くの時間をかけることになっていた。さら
に、電源ユニットの並列台数が増加するほど調整時の監
視ポイント、調整箇所及び調整時間が増加し非常に困難
な作業となっていた。従って、簡単に短時間で出力電圧
の調整ができる回路方式が要望されていた。The above-mentioned conventional parallel operation of power supply units has the following problems. As described above, the adjustment of the output voltage depends on the V.V. of the reference voltage generation circuit 7 of each power supply unit. It is necessary to adjust the ADJ resistance. In this case, the V.V. A
If the DJ is increased at a stretch, the output current will exceed the capability range of the current balance function, and the output current will drop more than one unit. Therefore, the V.V. The adjustment had to be made by repeating the ADJ resistance alternately and little by little. Therefore, the adjustment requires skill and a large number of measuring instruments, and takes a lot of time. Furthermore, as the number of power supply units arranged in parallel increases, the monitoring points, adjustment locations, and adjustment time during adjustment increase, making the operation extremely difficult. Therefore, a circuit system that can easily adjust the output voltage in a short time has been demanded.
【0018】また、従来の電流バランス回路には、つぎ
のような欠点がある。電源ユニットPWR11、PWR
12、PWR13が並列運転中、例えばPWR12がダ
ウンしたとすると、Io2=0,PWR12のVa=0
Vとなる。従って、PWR11及びPWR13は、Va
>VCBとなり、Vcは0Vとなり、電流バランス機能を
失うことになっていた。また、一台の電源ユニットに過
電圧状態が発生すると、上記の電流バランス回路の働き
によって、他の電源ユニットも出力電圧を上げることに
なり、その結果、正常な電源ユニットまでダウンさせる
結果になっていた。特に、並列冗長運転を行っている場
合に、上記のような現象が起ると、電流バランス機能を
付加したことによって、冗長の機能を失うことにもなっ
ていた。本発明は、上記従来技術の欠点を除去し、出力
電圧の調整を簡単かつ短時間で行うことができると共
に、電源ユニットが故障等でダウンしても、電流バラン
ス機能を失うことなく、しかも、冗長運転においては、
冗長機能を害うことのない、電源ユニットの提供を目的
とする。The conventional current balance circuit has the following disadvantages. Power supply unit PWR11, PWR
12, if the PWR 13 is operating in parallel, for example, if the PWR 12 goes down, Io2 = 0, Va = 0 of the PWR 12
V. Therefore, PWR11 and PWR13 are Va
> V CB , Vc became 0 V, and the current balance function was lost. Also, when an overvoltage condition occurs in one power supply unit, the output voltage of the other power supply units also increases due to the operation of the current balance circuit, and as a result, the power supply unit drops to a normal power supply unit. Was. In particular, when the above-mentioned phenomenon occurs during the parallel redundant operation, the addition of the current balance function causes the loss of the redundant function. The present invention eliminates the drawbacks of the above-described prior art, and can adjust the output voltage easily and in a short time. Even if the power supply unit goes down due to a failure or the like, the current balance function is not lost, and In redundant operation,
An object of the present invention is to provide a power supply unit that does not impair the redundancy function.
【0019】[0019]
【課題を解決するための手段】本発明による電源ユニッ
トは、基準電圧と出力電圧との差値に基づいて出力電圧
を調整する電源ユニットの複数台が負荷に並列に接続さ
れてなる電源ユニットにおいて、前記複数の電源ユニッ
トの各々は、調整可能な基準電圧を発生する基準電圧発
生回路と、上記の基準電圧発生回路の出力電圧を自己お
よび他の全ての電源ユニットに対して送信する回路と、
他の電源ユニットから送信される基準電圧を受信する回
路と、受信した基準電圧に基づいて出力電圧を決定する
回路とを具備するように構成される。また、上記各電源
ユニットは、出力電流値を表わす第1の電圧を検出する
出力電流検出回路と、他の並列運転を行っている電源ユ
ニットの出力電流を表わす第2の電圧を検出する端子
と、出力電流検出回路と上記端子間を接続する理想ダイ
オードと、第1および第2の電圧を比較し、第1の電圧
が第2の電圧より小さいとき、受信した基準電圧を、第
1と第2の電圧の差がなくなるように上昇させ、それに
よって、出力電流のバランスをとるように制御する回路
とを具備するように構成される。更に、各電源ユニット
は、上記基準電圧の上限および下限をそれぞれ設定する
上限値回路および下限値回路を具備するように構成され
る。A power supply unit according to the present invention is provided.
DOO, in power supply unit a plurality of power supply units for adjusting the output voltage based on the difference value between the reference voltage and the output voltage is connected in parallel with the load, each of said plurality of power supply units, adjustable Reference voltage generator that generates reference voltage
A raw circuit, and a circuit for transmitting the output voltage of the reference voltage generation circuit to itself and all other power supply units,
It is configured to include a circuit for receiving a reference voltage transmitted from another power supply unit, and a circuit for determining an output voltage based on the received reference voltage. Each of the power supply units includes an output current detection circuit for detecting a first voltage representing an output current value, and a terminal for detecting a second voltage representing an output current of another power supply unit performing parallel operation. Comparing the output current detection circuit and the ideal diode connecting the terminals with the first and second voltages. When the first voltage is smaller than the second voltage, the received reference voltage is compared with the first and second voltages. And a circuit for controlling the output current to be balanced so as to eliminate the difference between the two voltages. Further, each power supply unit is configured to include an upper limit circuit and a lower limit circuit for setting the upper and lower limits of the reference voltage, respectively.
【0020】[0020]
【作用】上記構成により、複数の電源ユニットのうちの
1台をマスター、他はスレーブとし、マスターは自己の
基準電圧発生回路から、各スレーブはマスターの基準電
圧発生回路から、それぞれ基準電圧を受取るように接続
する。このように接続することによって、全ての電源ユ
ニットの基準電圧を、マスターの基準電圧発生回路1箇
所の調整により、同時にかつ同一レベルに上昇あるいは
低下させることができるから、出力電圧の調整が簡単に
なる。また、電源ユニットの自己の出力電流と他の電源
ユニットの出力電流とを理想ダイオードで突き合わせる
ことにより、複数の電源ユニットのうちの1台がダウン
しても、残りの電源ユニットは影響を受けることなく正
常な電流バランス機能を発揮することができる。更に、
上記上限値回路および下限値回路により、基準電圧の上
昇または低下を規定値以下に抑えることができるので、
基準電圧発生回路の故障による基準電圧の異常上昇、低
下時にも安全な運転ができる。According to the above configuration, one of the plurality of power supply units is a master, and the other is a slave. The master receives a reference voltage from its own reference voltage generation circuit, and each slave receives a reference voltage from the master reference voltage generation circuit. To connect. By connecting in this manner, the reference voltages of all the power supply units can be simultaneously increased or decreased to the same level by adjusting one reference voltage generating circuit of the master, so that the output voltage can be easily adjusted. Become. Further, by comparing the output current of the power supply unit with the output current of another power supply unit using an ideal diode, even if one of the plurality of power supply units goes down, the remaining power supply units are affected. A normal current balance function can be exhibited without the need. Furthermore,
By the upper limit circuit and the lower limit circuit, the rise or fall of the reference voltage can be suppressed to a specified value or less.
Safe operation can be performed even when the reference voltage is abnormally increased or decreased due to the failure of the reference voltage generation circuit.
【0021】[0021]
【実施例】以下、本発明の実施例について、図面を参照
して詳細に説明する。図1〜図3は、本発明の一実施例
の構成を示す。図1は、同じ内部構成を有する3台の電
源ユニットPWR1、PWR2、PWR3の並列運転を
示す図、図2は各電源ユニットの内部構成を示すブロッ
ク図、図3は、各電源ユニットの詳細回路図である。図
1において、各電源ユニットは、出力端子+OUTおよ
び−OUT、電流バランス端子CB、基準電圧出力端子
VBOおよび基準電圧入力端子VBIを有する。各+O
UT端子は負荷Rの1端に接続され、各−OUT端子は
負荷Rの他端に接続される。各CB端子は共通の線LN
で接続される。3台の電源ユニットPWR1〜PWR3
のうちの1台、例えばPWR1をマスターユニットと
し、他(PWR2、PWR3)はスレーブユニットとす
る。マスターユニット(PWR1)では、VBIおよび
VBO端子を直接接続する。各スレーブユニットのVB
I端子をマスターユニットのVBO端子に接続し、VB
O端子は開放のままとする。Embodiments of the present invention will be described below in detail with reference to the drawings. 1 to 3 show the configuration of an embodiment of the present invention. FIG. 1 is a diagram showing the parallel operation of three power supply units PWR1, PWR2, PWR3 having the same internal configuration, FIG. 2 is a block diagram showing the internal configuration of each power supply unit, and FIG. 3 is a detailed circuit of each power supply unit FIG. In FIG. 1, each power supply unit has output terminals + OUT and −OUT, a current balance terminal CB, a reference voltage output terminal VBO, and a reference voltage input terminal VBI. + O each
The UT terminal is connected to one end of the load R, and each -OUT terminal is connected to the other end of the load R. Each CB terminal is a common line LN
Connected by Three power supply units PWR1 to PWR3
One of them, for example, PWR1 is a master unit, and the other (PWR2, PWR3) are slave units. In the master unit (PWR1), the VBI and VBO terminals are directly connected. VB of each slave unit
Connect the I terminal to the VBO terminal of the master unit,
The O terminal is left open.
【0022】図2および3において、出力電流検出回路
1は、出力電流Iout に比例する電圧Vaを出力する。
突き合わせ回路2は、オペアンプA2とダイオードD3
とからなる理想ダイオードである。オペアンプA2の
(+)端子には、出力電流検出回路1の出力電圧Vaが
印加される。オペアンプA2の出力端子とCB端子間に
はオペアンプA2からCB端子への方向を順方向として
ダイオードD3が接続される。また、オペアンプA2の
(−)端子はCB端子と接続される。CB端子に発生す
る電圧VCBとしては、3台の中で一番大きいVaが出力
される。このように構成された理想ダイオードは、Va
<VCBの場合には完全にオフとなり、電源ユニットは外
部電圧の影響を受けない。[0022] In Figures 2 and 3, the output current detection circuit 1 outputs the voltage Va proportional to the output current I out.
The matching circuit 2 includes an operational amplifier A2 and a diode D3.
It is an ideal diode consisting of The output voltage Va of the output current detection circuit 1 is applied to the (+) terminal of the operational amplifier A2. A diode D3 is connected between the output terminal of the operational amplifier A2 and the CB terminal with the direction from the operational amplifier A2 to the CB terminal being the forward direction. The (-) terminal of the operational amplifier A2 is connected to the CB terminal. As the voltage V CB generated at the CB terminal, the largest Va among the three units is output. The ideal diode configured as described above has Va
In the case of < VCB , the power supply unit is completely turned off, and the power supply unit is not affected by an external voltage.
【0023】理想ダイオード2の両端(電圧Vaおよび
VCB)は、それぞれ抵抗器R5およびR6を介して比較
回路3のオペアンプA3の(−)および(+)端子に接
続される。オペアンプA3は電圧VaおよびVCBの差を
増幅し、合成回路4のダイオードD4を通じて、オペア
ンプA4の(+)端子へ供給する。合成回路4は、オペ
アンプA4の(+)端子と接地間に接続された抵抗器R
9により、比較回路3の出力電圧Vcと、後述するVB
I端子の入力電圧とを合成し、基準電圧Vref を生成す
る。Both ends (voltages Va and V CB ) of the ideal diode 2 are connected to the (-) and (+) terminals of the operational amplifier A3 of the comparison circuit 3 via the resistors R5 and R6, respectively. The operational amplifier A3 amplifies the difference between the voltages Va and V CB and supplies the amplified difference to the (+) terminal of the operational amplifier A4 through the diode D4 of the synthesis circuit 4. The synthesizing circuit 4 includes a resistor R connected between the (+) terminal of the operational amplifier A4 and the ground.
9, the output voltage Vc of the comparison circuit 3 and VB
The reference voltage Vref is generated by combining the input voltage of the I terminal with the input voltage.
【0024】基準電圧発生回路7は、電源VCC、抵抗器
R11、R12、R13、基準電圧内蔵のオペアンプS
Rおよび電圧調整可変抵抗器V.ADJからなり、可変
抵抗器V.ADJによって調整可能な基準電圧VG を発
生する。基準電圧発生回路7の出力VG は、駆動回路9
によって、VBO端子から外部へ送出される。上述のよ
うに、マスターユニット(PWR1)では、VBO端子
とVBI端子は直接接続され、スレーブユニット(PW
R2、PWR3)のVBO端子は開放されている。従っ
て、PWR1の基準電圧発生回路7の出力VG が、PW
R1自身およびPWR2、PWR3のVBI端子に入力
する。The reference voltage generating circuit 7 includes a power supply V CC , resistors R11, R12, R13, and an operational amplifier S with a built-in reference voltage.
R and the voltage adjustment variable resistor ADJ, the variable resistor V. Generating an adjustable reference voltage V G by ADJ. The output V G of the reference voltage generating circuit 7, the drive circuit 9
Is transmitted from the VBO terminal to the outside. As described above, in the master unit (PWR1), the VBO terminal and the VBI terminal are directly connected, and the slave unit (PW1) is connected.
The VBO terminal of R2, PWR3) is open. Accordingly, the output V G of the reference voltage generating circuit 7 of PWR1 is, PW
It is input to R1 itself and the VBI terminals of PWR2 and PWR3.
【0025】各電源ユニットにおいて、VBI端子は受
信回路8、抵抗器R10を介して、合成回路4のオペア
ンプA4の(+)端子に接続される。すなわち、全ての
電源ユニットPWR1、PWR2、PWR3の合成回路
4は、マスターユニットPWR1の基準電圧発生回路7
で発生した基準電圧VG を、共通の基準電圧として受領
する。In each power supply unit, the VBI terminal is connected to the (+) terminal of the operational amplifier A4 of the synthesizing circuit 4 via the receiving circuit 8 and the resistor R10. That is, the synthesizing circuit 4 of all the power supply units PWR1, PWR2, PWR3 is connected to the reference voltage generating circuit 7 of the master unit PWR1.
In the generated reference voltage V G, to receive as a common reference voltage.
【0026】合成回路4の出力電圧Vref は、オペアン
プ11の(+)端子に入力する。オペアンプ11は出力
電圧検出回路10によって検出された出力電圧とVref
とを比較し、その差を、PWM/FM制御回路12へ供
給する。PWM/FM制御回路12は、この電圧により
出力電圧を制御する。合成回路4の出力端子には後で詳
述するような上限リミッタ5および下限リミッタ6が接
続され、電圧Vref の上下限をクランプするようになっ
ている。The output voltage Vref of the synthesizing circuit 4 is input to the (+) terminal of the operational amplifier 11. The operational amplifier 11 is connected to the output voltage detected by the output voltage detection circuit 10 and V ref.
And supplies the difference to the PWM / FM control circuit 12. The PWM / FM control circuit 12 controls the output voltage using this voltage. An upper limiter 5 and a lower limiter 6, which will be described in detail later, are connected to the output terminal of the synthesizing circuit 4 so as to clamp the upper and lower limits of the voltage Vref .
【0027】以下、動作について説明する。 (1)出力電圧の調整 各電源ユニットはそれぞれ調整可能な基準電圧VG をも
っている。この中の一台PWR1をマスターとし、この
マスターの基準電圧VG をマスター自身及び他のスレー
ブの電源ユニットの基準電圧入力端子VB Iに供給し、
これによって、各電源ユニットの出力電圧はマスターの
基準電圧VG によって制御される。つまり、マスターの
電源ユニットPWR1の調整抵抗V.ADJの調整によ
って、複数の電源の出力電圧が同時に、かつ、同レベル
に上昇または低下させることができる。従って、調整が
非常に簡単に、短時間で行うことができる。The operation will be described below. (1) Adjustment respective power supply units of the output voltage has an adjustable reference voltage V G, respectively. The single PWR1 in this as a master and supplies a reference voltage V G of the master reference voltage input terminal V B I of the power supply unit of the master itself and the other slave,
Thus, the output voltage of each power supply unit is controlled by a master reference voltage V G. That is, the adjustment resistance V.V. of the master power supply unit PWR1. By adjusting the ADJ, the output voltages of a plurality of power supplies can be simultaneously increased or decreased to the same level. Therefore, the adjustment can be performed very easily and in a short time.
【0028】(2)出力電流のバランス まず、電源ユニットPWR1〜PWR3の出力電流がバ
ランスしている時、比較回路3の出力VC は0Vとな
る。従って、各電源ユニットはCB端子を接続していな
い時と同じ動作を行う。つぎに、1台の電源ユニットの
出力電流が他の電源ユニットに比して大きくなった場
合、例えば、Io1、Io2<Io3の場合、各電源ユ
ニットのCB端子には、PWR3のVaが印加される。
そこで、PWR1、PWR2においてはVCB>Vaと
なり、その結果、Vcが“H”となり、Vref が上昇す
る。従って、PWR1およびPWR2は出力電圧を上げ
る方向に制御が働く。その結果、Io1=Io2=Io
3となるように出力電圧が制御される。こうして、出力
電流のバランスがとれた並列運転が実現される。[0028] (2) the balance of the output current First, when the output current of the power supply unit PWR1~PWR3 are balanced, the output V C of the comparator circuit 3 becomes 0V. Therefore, each power supply unit performs the same operation as when the CB terminal is not connected. Next, when the output current of one power supply unit is larger than that of the other power supply units, for example, when Io1, Io2 <Io3, Va of PWR3 is applied to the CB terminal of each power supply unit. You.
Therefore, in PWR1 and PWR2, VCB> Va, and as a result, Vc becomes “H” and Vref increases. Therefore, PWR1 and PWR2 are controlled in the direction of increasing the output voltage. As a result, Io1 = Io2 = Io
The output voltage is controlled to be 3. Thus, parallel operation in which the output current is balanced is realized.
【0029】次に、動作中に電源ユニットの一台、例え
ばPWR2がダウンした場合、Io2=0、PWR2の
Va=0Vとなる。しかし、PWR1およびPWR3の
CB端子には大きい方の値のVaが印加され、従って電
源ユニットPWR1とPWR3の間で電流バランス機能
が働く。 (3)上限リミッタの動作 基準電圧発生回路7が故障しVG が異常上昇した場合、
各電源ユニットはこのVG に基づいて出力電圧を上げる
制御を行う。また、一台の電源ユニットに過電圧状態が
発生すると、上記(2)項の電流バランス回路の働きに
よって、他の電源ユニットも過電圧状態となる可能性が
あった。上限リミッタ5は、上記出力電圧の上昇をある
レベルに止めることを目的とした回路である。電源の出
力電圧が5V,R1=R2とすると、Vref =2.5V
となる。ここで、出力電圧の上限値を5.2Vとする
と、E5=2.6Vに設定し、これを理想ダイオード回
路(A5,D5)を通してオペアンプ11の(+)端子
に供給する。Vref が2.6V以下の場合、理想ダイオ
ード回路はオフとなる。Vref >2.6Vとなると、理
想ダイオード回路はオンとなり、Vref は、2.6Vに
クランプされる。従って、出力電圧は5.2V以下に抑
え込むことができる。Next, if one power supply unit, for example, PWR2 goes down during operation, Io2 = 0 and Va = 0V of PWR2. However, Va of the larger value is applied to the CB terminals of PWR1 and PWR3, so that the current balance function works between the power supply units PWR1 and PWR3. (3) When the operation reference voltage generating circuit 7 of the upper limiter is defective V G rises abnormally,
Each power supply unit performs control to raise the output voltage on the basis of the V G. Further, when an overvoltage state occurs in one power supply unit, there is a possibility that the other power supply units will also be in an overvoltage state by the function of the current balance circuit in the above item (2). The upper limiter 5 is a circuit intended to stop the rise of the output voltage at a certain level. Assuming that the output voltage of the power supply is 5V and R1 = R2, Vref = 2.5V
Becomes Here, assuming that the upper limit value of the output voltage is 5.2 V, E5 is set to 2.6 V, and this is supplied to the (+) terminal of the operational amplifier 11 through the ideal diode circuit (A5, D5). When V ref is 2.6 V or less, the ideal diode circuit is turned off. When V ref > 2.6V, the ideal diode circuit is turned on and V ref is clamped at 2.6V. Therefore, the output voltage can be suppressed to 5.2 V or less.
【0030】(4)下限リミッタの動作 基準電圧発生回路7が故障し、VG が異常低下した場
合、各電源ユニットはこのVG に基づいて出力電圧を下
げる制御を行い、負荷の動作を停止させる可能性があっ
た。下限リミッタ6は、この出力電圧の低下をあるレベ
ルに止めることを目的とした回路である。出力電圧の下
限値を4.8Vとすると、E6=2.4Vに設定し、こ
れを理想ダイオード回路(A6,D6)を通してオペア
ンプ11の(+)端子(Vref )に接続する。正常な制
御が行われている場合、理想ダイオード回路はオフであ
る。Vref <2.4Vとなると、理想ダイオード回路は
オンとなり、Vref を2.4Vにクランプする。従っ
て、出力電圧は4.8V以下に低下することを防ぐこと
ができる。[0030] (4) failure operating reference voltage generator circuit 7 of the lower limiter If the V G drops abnormally, each power supply unit performs control to decrease the output voltage based on the V G, stops the operation of the load There was a possibility. The lower limiter 6 is a circuit aiming to stop this decrease in output voltage at a certain level. Assuming that the lower limit value of the output voltage is 4.8 V, E6 is set to 2.4 V, and this is connected to the (+) terminal (V ref ) of the operational amplifier 11 through the ideal diode circuits (A6, D6). When normal control is being performed, the ideal diode circuit is off. When V ref <2.4V, the ideal diode circuit turns on and clamps V ref to 2.4V. Therefore, it is possible to prevent the output voltage from lowering to 4.8 V or less.
【0031】以上述べたように、本実施例によれば、複
数の電源ユニットの出力電圧を一箇所の調整で簡単かつ
短時間で行うことができる。また、並列運転中、電源ユ
ニットが故障のため停止しても、残りの電源ユニット間
で正常な電流バランス制御を行うことができる。更に、
基準電圧は、予め設定した値によって上,下限値を抑え
られ、異常な上昇や低下がない。As described above, according to the present embodiment, the output voltages of a plurality of power supply units can be adjusted easily and in a short time by adjusting one location. Further, even if the power supply unit stops due to a failure during the parallel operation, normal current balance control can be performed among the remaining power supply units. Furthermore,
The upper and lower limits of the reference voltage are suppressed by a preset value, and there is no abnormal increase or decrease.
【0032】図4は、本発明の他の実施例を示す。図4
においては、各電源ユニットPWR1、PWR2、PW
R3のVBI端子は電源制御装置15に接続される。こ
のように、全電源ユニットの基準電圧VG を、電源ユニ
ット以外の装置から分配することもできる。勿論、この
場合、電源制御装置15に限るものではない。FIG. 4 shows another embodiment of the present invention. FIG.
, The power supply units PWR1, PWR2, PW
The VBI terminal of R3 is connected to the power control device 15. Thus, the reference voltage V G of the entire power supply unit can be dispensed from a device other than the power supply unit. Of course, in this case, the present invention is not limited to the power supply control device 15.
【0033】[0033]
【発明の効果】本発明によれば、電源ユニットにおい
て、一箇所の調整で、全電源ユニットの出力電圧を調整
することができる。従って、出力電圧の調整が簡単かつ
短時間で行うことができ、電源システムの運用の効率化
に寄与する。また、並列運転中、電源ユニットが故障し
ても残りの電源ユニット間で正常な電流バランス動作が
行われる。従って、並列運転の電源システムの信頼性の
向上に寄与する。According to the present invention, Te power unit odor <br/>, can be the adjustment of one location, to adjust the output voltages of all the power supply units. Therefore, adjustment of the output voltage can be performed easily and in a short time, which contributes to efficient operation of the power supply system. Also, during the parallel operation, even if the power supply unit fails, a normal current balance operation is performed among the remaining power supply units. Therefore, it contributes to the improvement of the reliability of the power supply system of the parallel operation.
【図1】本発明の一実施例の構成を示す図である。FIG. 1 is a diagram showing a configuration of an embodiment of the present invention.
【図2】図1の各電源ユニットのブロック図である。FIG. 2 is a block diagram of each power supply unit of FIG. 1;
【図3】図1の各電源ユニットの回路図である。FIG. 3 is a circuit diagram of each power supply unit of FIG. 1;
【図4】本発明の他の実施例を示す図である。FIG. 4 is a diagram showing another embodiment of the present invention.
【図5】電源ユニットの並列運転を示す図である。FIG. 5 is a diagram showing parallel operation of the power supply units.
【図6】電源ユニットの並列冗長運転を示す図である。FIG. 6 is a diagram showing a parallel redundant operation of the power supply unit.
【図7】従来技術の一例を示す図である。FIG. 7 is a diagram illustrating an example of a conventional technique.
【図8】電流バランスを説明するための図である。FIG. 8 is a diagram for explaining current balance.
【図9】図8の回路の等価回路を示す図である。FIG. 9 is a diagram showing an equivalent circuit of the circuit of FIG. 8;
【図10】図7の各電源ユニットのブロック図である。FIG. 10 is a block diagram of each power supply unit of FIG. 7;
【図11】図7の各電源ユニットの回路図である。FIG. 11 is a circuit diagram of each power supply unit of FIG. 7;
1 出力電流検出回路 2 突き合わせ回路(理想ダイオード) 2′ 突き合わせ抵抗 3 比較回路 4 合成回路 5 上限リミッタ 6 下限リミッタ 7 基準電圧発生回路 8 受信回路 9 駆動回路 10 出力電圧検出回路 11 オペアンプ 12 PWM制御回路 13,14 オペアンプ 15 電源制御装置 A1〜A9 オペアンプ CB,CB1,CB2 電流バランス端子 C1,C2 コンデンサ CT 変成器 D1〜D6、D21〜D24 ダイオード L コイル LN 接続線 +OUT、−OUT 出力端子 Io1、Io2、Io3、IR 、Iout 、Ii 電流 PWR1、PWR2、PWR3、PWR11、PWR1
2、PWR13電源ユニット R、LD1、LD2 負荷 R0〜R13、R24〜R30、RB 抵抗器 SR オペアンプ T 変成器 VBI 基準電圧入力端子 VBO 基準電圧出力端子 V.ADJ 調整用可変抵抗器 Vo1、Vo2、Vo3 出力電圧 Vi 1、Vi 2、Va 検出入力電圧 VCB CB端子の電圧 VR 1、VR 2、VS 1、VS 2、VS 3、VS 4、V
CC 電圧 Vref 、VG 基準電圧DESCRIPTION OF SYMBOLS 1 Output current detection circuit 2 Matching circuit (ideal diode) 2 'Matching resistance 3 Comparison circuit 4 Synthesis circuit 5 Upper limiter 6 Lower limiter 7 Reference voltage generation circuit 8 Receiving circuit 9 Drive circuit 10 Output voltage detection circuit 11 Operational amplifier 12 PWM control circuit 13, 14 operational amplifier 15 power supply control device A1 to A9 operational amplifier CB, CB1, CB2 current balance terminal C1, C2 capacitor CT transformer D1 to D6, D21 to D24 diode L coil LN connection line + OUT, -OUT output terminal Io1, Io2, Io3, I R , I out , I i currents PWR1, PWR2, PWR3, PWR11, PWR1
2, PWR13 power supply unit R, LD1, LD2 load R0~R13, R24~R30, R B resistor SR op T transformer VBI reference voltage input terminal VBO reference voltage output terminal V. ADJ adjusting variable resistor Vo1, Vo2, Vo3 output voltage V i 1, V i 2, the voltage V R 1 of Va detected input voltage V CB CB terminal, V R 2, V S 1 , V S 2, V S 3 , V S 4, V
CC voltage V ref, V G reference voltage
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H02J 1/10 G05F 3/16 H02M 3/00 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H02J 1/10 G05F 3/16 H02M 3/00
Claims (4)
出力電圧を調整する複数の電源ユニットが負荷に並列に
接続されてなる電源において、 前記複数の電源ユニットの各々は、調整可能な基準電圧
を発生する基準電圧発生回路と、 前記基準電圧発生回路の出力電圧を自己および他の全て
の電源ユニットに対して送信する回路と、 他の電源ユニットから送信される基準電圧を受信する回
路と、 受信した基準電圧に基づいて出力電圧を決定する回路と
を具備することを特徴とする電源ユニット。 1. The method according to claim 1 , wherein the difference between the reference voltage and the output voltage is different.
Multiple power supply units for adjusting the output voltage
In the connected power supply, each of the plurality of power supply units has an adjustable reference voltage.
And a reference voltage generating circuit for generating the output voltage of the reference voltage generating circuit.
The circuit that transmits to one power supply unit and the circuit that receives the reference voltage transmitted from another power supply unit
And a circuit for determining an output voltage based on the received reference voltage.
A power supply unit comprising:
回路と、 他の並列運転を行っている電源ユニットの出力電流を表
わす第2の電圧を検出する端子と、 前記出力電流検出回路と前記端子間を接続する理想ダイ
オードと、 第1および第2の電圧を比較し、第1の電圧が第2の電
圧より小さいとき、前記受信した基準電圧を、第1と第
2の電圧の差がなくなるように上昇させ、それによっ
て、出力電流のバランスをとるように制御する回路とを
具備することを特徴とする請求項1に記載の電源ユニッ
ト。 2. An output current detector for detecting a first voltage representing an output current value in each of the plurality of power supply units.
Displays the output current of the circuit and the other power supply units that are operating in parallel.
A second voltage detecting terminal, and an ideal die connecting the output current detecting circuit and the terminal.
It compares the diode, the first and second voltage, the first voltage and the second electrodeposition
If the received reference voltage is less than the first and second
2 so that there is no difference between the two voltages.
And a circuit that controls so as to balance the output current.
The power supply unit according to claim 1,
G.
基準電圧の上昇を、予め設定した値に抑制するための上
限値回路を有することを特徴とする請求項1に記載の電
源ユニット。 3. The power supply unit according to claim 2 , wherein:
To suppress the rise of the reference voltage to a preset value
2. The electronic device according to claim 1, further comprising a limit circuit.
Source unit.
基準電圧の低下を、予め設定した値に抑制するための下
限値回路を有することを特徴とする請求項1に記載の電
源ユニット。 4. Each of the plurality of power supply units includes:
It is necessary to reduce the reference voltage to a preset value.
2. The electronic device according to claim 1, further comprising a limit circuit.
Source unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3119346A JP2930445B2 (en) | 1991-04-23 | 1991-04-23 | Power supply unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3119346A JP2930445B2 (en) | 1991-04-23 | 1991-04-23 | Power supply unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04322129A JPH04322129A (en) | 1992-11-12 |
JP2930445B2 true JP2930445B2 (en) | 1999-08-03 |
Family
ID=14759217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3119346A Expired - Fee Related JP2930445B2 (en) | 1991-04-23 | 1991-04-23 | Power supply unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2930445B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101140539B1 (en) * | 2004-03-31 | 2012-05-02 | 에스티 에릭슨 에스에이 | Parallel arranged power supplies |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2053382C (en) * | 1991-10-11 | 2000-04-18 | Tom Lavrisa | Voltage booster |
JPH07281771A (en) * | 1994-04-12 | 1995-10-27 | Nemitsuku Ramuda Kk | Output voltage varying circuit for power unit |
JP4687177B2 (en) * | 2005-03-23 | 2011-05-25 | 日本電気株式会社 | Power supply system and input current balancing control method |
JP4773186B2 (en) * | 2005-11-18 | 2011-09-14 | コーセル株式会社 | Parallel operation power supply system |
JP5263933B2 (en) * | 2008-03-19 | 2013-08-14 | 日本電気通信システム株式会社 | MULTI POWER SUPPLY DEVICE, POWER SUPPLY METHOD USED FOR THE DEVICE, AND POWER SUPPLY CONTROL PROGRAM |
JP5455494B2 (en) * | 2009-07-31 | 2014-03-26 | 日立オムロンターミナルソリューションズ株式会社 | Power supply device and control method |
US8494477B2 (en) * | 2011-06-24 | 2013-07-23 | Intel Corporation | Power management for an electronic device |
JP5802549B2 (en) * | 2011-12-28 | 2015-10-28 | コーセル株式会社 | Power supply device and power supply system using the same |
JP5791582B2 (en) * | 2012-11-14 | 2015-10-07 | コーセル株式会社 | Switching power supply device and power supply system using the same |
JP6060070B2 (en) * | 2013-12-27 | 2017-01-11 | 京セラドキュメントソリューションズ株式会社 | Power supply device and image forming apparatus |
JP6393547B2 (en) * | 2014-07-30 | 2018-09-19 | 新日本無線株式会社 | Series regulator |
JP6926762B2 (en) * | 2017-07-18 | 2021-08-25 | Tdk株式会社 | Power supply |
WO2024009734A1 (en) * | 2022-07-06 | 2024-01-11 | ローム株式会社 | Linear power source device and power source system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5897563U (en) * | 1981-12-25 | 1983-07-02 | 富士電機株式会社 | Current detection circuit for variable frequency power supply |
JPS60183941A (en) * | 1984-02-29 | 1985-09-19 | 富士通株式会社 | Parallel operating power source |
JPS60223429A (en) * | 1984-04-17 | 1985-11-07 | 富士通株式会社 | Dc power source |
JPS6440241U (en) * | 1987-09-04 | 1989-03-10 |
-
1991
- 1991-04-23 JP JP3119346A patent/JP2930445B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101140539B1 (en) * | 2004-03-31 | 2012-05-02 | 에스티 에릭슨 에스에이 | Parallel arranged power supplies |
Also Published As
Publication number | Publication date |
---|---|
JPH04322129A (en) | 1992-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2930445B2 (en) | Power supply unit | |
US4766364A (en) | Parallel power systems | |
US5036452A (en) | Current sharing control with limited output voltage range for paralleled power converters | |
US4924170A (en) | Current sharing modular power supply | |
US4425613A (en) | Forced load sharing circuit for inverter power supply | |
US5448155A (en) | Regulated power supply using multiple load sensing | |
US4074182A (en) | Power supply system with parallel regulators and keep-alive circuitry | |
US4628433A (en) | Control circuit for diode-or connected power supplies | |
US5406468A (en) | Method for minimizing output transient responses in a power supply | |
JPH0744835B2 (en) | Parallel DC power supply that evenly distributes the load | |
JPH1169814A (en) | Power supply units and control circuit for parallel operations thereof | |
US6525947B2 (en) | Power supply apparatus and power supply system | |
JP2000245075A (en) | Redundancy adjustment power system equipped with stand-by power source monitoring function | |
EP1602997B1 (en) | Voltage regulator with signal generator having high output impedance | |
JPS5910133A (en) | Power regulator | |
US6894882B2 (en) | D.C. power supply circuit and electronic apparatus using such circuits | |
GB2483287A (en) | Power supply load sharing with increased sharing accuracy | |
JPH08289468A (en) | Dc power supply for parallel operation | |
JP2850274B2 (en) | Switching power supply | |
JP2022188801A (en) | Serial connection power source system | |
JPH0993929A (en) | Parallel redundant power supply system | |
JPH0241274B2 (en) | ||
EP0900469A1 (en) | Switched-mode power supply arrangement | |
JPS6338942B2 (en) | ||
JPH07177738A (en) | Overvoltage detecting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990427 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |