JP2911131B2 - Integrated circuit - Google Patents
Integrated circuitInfo
- Publication number
- JP2911131B2 JP2911131B2 JP1114837A JP11483789A JP2911131B2 JP 2911131 B2 JP2911131 B2 JP 2911131B2 JP 1114837 A JP1114837 A JP 1114837A JP 11483789 A JP11483789 A JP 11483789A JP 2911131 B2 JP2911131 B2 JP 2911131B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- output
- bonding
- input
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、増幅回路を複数内蔵した集積回路に関し、
特に小型化が容易で、かつ特性を向上でき、ヘッドフォ
ン等の駆動用に用いて好適な集積回路に関するものであ
る。The present invention relates to an integrated circuit having a plurality of built-in amplifier circuits.
In particular, the present invention relates to an integrated circuit that can be easily miniaturized and can improve characteristics and is suitable for driving a headphone or the like.
（ロ）従来の技術 特願昭63−219214号公報には第２図に示す如き集積回
路が記載されている。(B) Prior art Japanese Patent Application No. 63-219214 discloses an integrated circuit as shown in FIG.
第２図に於いて、（１）は小信号を増幅する第１増幅
回路、（２）及び（３）は負帰還用の第１及び第２抵
抗、（４）は入力用第３抵抗、（５）は入力端子（６）
及び（７）間に接続される第１の入力信号源、（８）は
入力端子（７）に接続される外付けの仮装接地用コンデ
ンサ、（９）及び（10）は電源端子（11）と入力端子
（７）及び入力端子（７）と接地間にそれぞれ接続され
入力バイアスを決める第４及び第５抵抗、（12）は第１
増幅回路（１）と同一の開ループ利得を有する第２増幅
回路、（13）及び（14）はそれぞれ第１及び第２抵抗
（２）及び（３）と同一の抵抗値を有する負帰還用の第
６及び第７抵抗、（15）は第３抵抗（４）と同一の抵抗
値を有する入力用の第８抵抗、（16）は入力端子（７）
及び（17）間に接続される第２入力信号源、（18）は第
１及び第２増幅回路（１）及び（12）と同一の開ループ
利得を有する第３増幅回路、（19）及び（20）はそれぞ
れ第１及び第２抵抗（２）及び（３）と第６及び第７抵
抗（13）及び（14）と同一の抵抗値を有する負帰還用の
第９及び第10抵抗、（35）は第３抵抗（４）及び第８抵
抗（15）と同一の抵抗値を有する入力用の第11抵抗、
（21）（22）及び（23）はそれぞれ第1,第２、及び、第
３増幅回路（１）（12）及び（18）の各出力に接続され
たボンディングパッド、（24）（25）及び（26）はそれ
ぞれボンディングワイヤ（27）（28）及び（29）でボン
ディングパッド（21）（22）及び（23）に接続されるリ
ード端子、（30）及び（31）はリード端子（24）と（2
5）間及びリード端子（25）と（26）間にそれぞれ接続
されるヘッドフォン等の負荷である。そして、第３増幅
回路（18）の入力側は第１増幅回路（１）及び第２増幅
回路（12）と同一の入力直流バイアス電圧を与える様
に、第４及び第５抵抗（９）及び（10）の接続点Ａに接
続されている。In FIG. 2, (1) is a first amplifier circuit for amplifying a small signal, (2) and (3) are first and second resistors for negative feedback, (4) is a third resistor for input, (5) is the input terminal (6)
And (7) a first input signal source, (8) an external temporary grounding capacitor connected to the input terminal (7), and (9) and (10) power supply terminals (11). And fourth and fifth resistors connected between the input terminal (7) and the input terminal (7) and the ground, respectively, to determine an input bias;
A second amplifier circuit having the same open-loop gain as the amplifier circuit (1); and (13) and (14) for negative feedback having the same resistance as the first and second resistors (2) and (3), respectively. The sixth and seventh resistors, (15) an eighth input resistor having the same resistance value as the third resistor (4), and (16) an input terminal (7)
And (17) a second input signal source, (18) a third amplifier circuit having the same open loop gain as the first and second amplifier circuits (1) and (12), (19) and (20) ninth and tenth resistors for negative feedback having the same resistance as the first and second resistors (2) and (3) and the sixth and seventh resistors (13) and (14), respectively. (35) an input eleventh resistor having the same resistance as the third resistor (4) and the eighth resistor (15);
(21) (22) and (23) are bonding pads connected to the respective outputs of the first, second and third amplifier circuits (1) (12) and (18), respectively (24) (25) And (26) are lead terminals connected to bonding pads (21), (22) and (23) by bonding wires (27), (28) and (29), respectively, and (30) and (31) are lead terminals (24). ) And (2
5) and a load such as a headphone connected between the lead terminals (25) and (26). The fourth and fifth resistors (9) and (9) are connected so that the input side of the third amplifier circuit (18) applies the same input DC bias voltage as the first amplifier circuit (1) and the second amplifier circuit (12). It is connected to the connection point A of (10).
第２図の回路によれば、リード端子（24）と（25）、
及び、リード端子（25）と（26）の直流出力電圧が等し
く、負荷（30）及び（31）に流れる直流電流がなくな
り、又、結合コンデンサがないため、周波数に無関係に
増幅信号が出力され、広帯域増幅となる。According to the circuit of FIG. 2, the lead terminals (24) and (25)
In addition, the DC output voltages of the lead terminals (25) and (26) are equal, the DC current flowing through the loads (30) and (31) disappears, and since there is no coupling capacitor, an amplified signal is output regardless of the frequency. , Broadband amplification.
（ハ）発明が解決しようとする課題 しかしながら、第２図の如き集積回路は、右チャンネ
ルと左チャンネル間のクロストークが悪化する不都合が
生じた。その原因は、第３増幅回路（18）の出力インピ
ーダンス中に、ボンディングパッド（22）とリード端子
（25）間のボンディングワイヤ（28）の内部抵抗及びボ
ンディング抵抗が含まれることにある。(C) Problems to be Solved by the Invention However, the integrated circuit as shown in FIG. 2 has a disadvantage that crosstalk between the right channel and the left channel deteriorates. The cause is that the internal resistance and the bonding resistance of the bonding wire (28) between the bonding pad (22) and the lead terminal (25) are included in the output impedance of the third amplifier circuit (18).
この点を以下に説明する。 This will be described below.
第２図に示された回路の略図を第３図に示す。第３図
に於いて、第1,第２、及び、第３増幅回路（１）（12）
及び（18）の出力インピーダンスをそれぞれr01,r02、
及び、r03とし、ボンディングワイヤ（27）（28）及び
（29）の内部抵抗をrW1,rW2、及び、rW3とし、また、負
荷（30）及び（31）のインピーダンスをRL1、及び、RL2
とする。A schematic diagram of the circuit shown in FIG. 2 is shown in FIG. In FIG. 3, first, second and third amplifier circuits (1) (12)
And the output impedance of (18) are r 01 , r 02 ,
And r 03 , the internal resistances of the bonding wires (27), (28) and (29) are r W1 , r W2 and r W3, and the impedances of the loads (30) and (31) are R L1 and And R L2
And
そこで、第１入力信号源（５）のみから信号が印加さ
れた場合を考えると、第１増幅回路（１）からリード端
子（24）に出力される信号電圧がV01であるとき、この
信号電圧V01によってリード端子（25）に生じるクロス
トーク電圧V03は、 となる。Therefore, considering the case where the first input signal source (5) signal only is applied, when the signal voltage output to the lead terminal (24) from the first amplifier circuit (1) is V 01, the signal cross-talk voltage V 03 generated in the lead terminal (25) by the voltage V 01 is, Becomes
また、信号電圧V01とクロストーク電圧V03の比CTは、 で表わされるから、（１）式と（２）式から となる。第３増幅回路（18）の出力インピーダンスr
03やボンディングワイヤ（28）の内部抵抗rW3は負荷（3
0）のインピーダンスRL1に較べて小さいから、RL1＞＞r
W3＋r03とすると、（３）式は、 となる。The ratio CT of the signal voltage V 01 and the crosstalk voltage V 03 is From the equations (1) and (2), Becomes Output impedance r of the third amplifier circuit (18)
03 and the internal resistance r W3 of the bonding wire (28)
0) Since the impedance is smaller than the impedance R L1 , R L1 >> r
When W3 + r 03, (3) formula, Becomes
従って、クロストーク対信号比CTは、第３増幅回路
（18）の出力インピーダンスr03とボンディングワイヤ
（28）の内部抵抗rW3によって決定される。即ち、クロ
ストークはボンディングワイヤ（28）の内部抵抗rW3が
大きくなれば悪化するのである。Accordingly, the crosstalk-signal ratio CT is determined by the internal resistance r W3 of the output impedance r 03 and bonding wire of the third amplifying circuit (18) (28). That is, the crosstalk becomes worse as the internal resistance r W3 of the bonding wire (28) increases.
例えば、rW3＝200mΩ,r03＝200mΩRL1＝16Ωとする
と、CT＝32dBと低くなってしまう。出力インピーダンス
r03が略“0"であるとしてもCTmax＝36dBにしかならな
い。もちろん、ボンディングワイヤ（28）を太くし、且
つ、短くすればCTは大きくなるが、集積回路の組み立て
上、及びコストの面から限界がある。For example, if r W3 = 200 mΩ and r 03 = 200 mΩ R L1 = 16Ω, the CT becomes as low as 32 dB. Output impedance
Even if r 03 is substantially “0”, CTmax is only 36 dB. Of course, if the bonding wire (28) is made thicker and shorter, the CT becomes larger, but there is a limit in terms of assembly of an integrated circuit and cost.
（ニ）課題を解決するための手段 本発明は上述した点に鑑みて創作されたものであり、
第１増幅回路と、第２増幅回路と、前記第１及び第２増
幅回路と入力直流バイアスを共通にし、同一の増幅度及
び入力インピーダンスを有するとともに負荷インピーダ
ンスに対して低い出力インピーダンスを有する第３増幅
回路とを備えた集積回路に於いて、前記第３増幅回路の
出力に接続される第１ボンディングパッドと、前記第３
増幅回路の入力に出力信号を帰還するための帰還抵抗の
一端が接続された第２ボンディングパッドとを備え、前
記第３増幅回路の出力を外部に取り出すための出力リー
ド端子と前記第１ボンディングパッドをワイヤーボンド
すると共に前記出力リード端子と前記第２ボンディング
パッドをワイヤーボンドすることにより、ボンディング
ワイヤの内部抵抗によるクロストークの悪化を防止する
ものである。(D) Means for Solving the Problems The present invention has been created in view of the above points,
An input DC bias common to the first amplifier circuit, the second amplifier circuit, and the first and second amplifier circuits, and a third amplifier having the same amplification and input impedance and having an output impedance lower than the load impedance. An integrated circuit having an amplifier circuit, wherein a first bonding pad connected to an output of the third amplifier circuit;
A second bonding pad connected to one end of a feedback resistor for feeding back an output signal to an input of the amplifier circuit; an output lead terminal for extracting an output of the third amplifier circuit to the outside; and the first bonding pad And wire bonding between the output lead terminal and the second bonding pad to prevent crosstalk from being deteriorated due to the internal resistance of the bonding wire.
（ホ）作用 本発明によれば、第３増幅回路の出力に接続された第
１ボンディングパッドと出力リード端子を接続するボン
ディングワイヤの内部抵抗は、出力リード端子と第２ボ
ンディングパッドを接続するボンディングワイヤによっ
て帰還抵抗に直列接続され、帰還ループ内に組み込まれ
るので、ボンディングワイヤの内部抵抗を含む出力リー
ド端子からみた出力インピーダンスが低減され、クロス
トークが改良される。(E) Operation According to the present invention, the internal resistance of the bonding wire connecting the first bonding pad connected to the output of the third amplifier circuit and the output lead terminal is the bonding resistance connecting the output lead terminal and the second bonding pad. Since the wire is connected in series with the feedback resistor and incorporated in the feedback loop, the output impedance as viewed from the output lead terminal including the internal resistance of the bonding wire is reduced, and crosstalk is improved.
（ヘ）実施例 第１図は本発明の実施例を示す回路図である。第１図
において、第２図に示された回路と同一部分については
同一符号を付して説明を略す。(F) Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention. In FIG. 1, the same parts as those in the circuit shown in FIG.
本発明の特徴とするところは、第１増幅回路（１）及
び第２増幅回路（12）の出力は、帰還抵抗（２）及び
（13）と共にそれぞれボンディングパッド（21）及び
（23）に共通接続されているのに対して、第３増幅回路
（18）の出力はボンディングパッド（22）に独立して接
続され、帰還抵抗（19）の一端はボンディングパッド
（32）に独立して接続されている点である。そして、第
３増幅回路（18）の出力を取り出し、ヘッドフォン等の
負荷（30）及び（31）が共通に接続されるリード端子
（25）と各ボンディングパッド（22）及び（32）のそれ
ぞれの間をボンディングワイヤ（33）及び（34）で接続
する。上述の実施例によれば、第３増幅回路（18）の負
帰還ループはボンディングパッド（22）からボンディン
グワイヤ（33）、リード端子（25）、ボンディングワイ
ヤ（34）、ボンディングパッド（32）及び帰還抵抗（1
9）へと構成される。従って、ボンディングワイヤ（3
3）の内部抵抗rW3が帰還ループ内に取り込まれるため、
リード端子（25）から見た第３増幅回路（18）の出力イ
ンピーダンスが低減するのである。The feature of the present invention is that the outputs of the first amplifier circuit (1) and the second amplifier circuit (12) are common to the bonding pads (21) and (23) together with the feedback resistors (2) and (13). While connected, the output of the third amplifier circuit (18) is independently connected to the bonding pad (22), and one end of the feedback resistor (19) is independently connected to the bonding pad (32). That is the point. Then, the output of the third amplifier circuit (18) is taken out, and the lead terminals (25) to which the loads (30) and (31) such as headphones are connected in common and the respective bonding pads (22) and (32) are connected. The spaces are connected by bonding wires (33) and (34). According to the above-described embodiment, the negative feedback loop of the third amplifier circuit (18) includes the bonding pad (22) to the bonding wire (33), the lead terminal (25), the bonding wire (34), the bonding pad (32) and Feedback resistor (1
9) is configured. Therefore, the bonding wire (3
3) Because the internal resistance r W3 of the above is taken into the feedback loop,
The output impedance of the third amplifier circuit (18) as viewed from the lead terminal (25) is reduced.
以下、その理由を説明する。 Hereinafter, the reason will be described.
先ず、第３増幅回路（18）に負帰還をかけないときの
第３増幅回路（18）自身の出力インピーダンスをZ0′と
すると、第２図の如く帰還抵抗（19）を出力に直接接続
した場合の出力インピーダンスZ0は、 となる。NFは抵抗（19）及び（20）で決定される帰還
量である。従って、第２図の場合にはリード端子（25）
から見た出力インピーダンスは、 となる。First, assuming that the output impedance of the third amplifier circuit (18) itself when no negative feedback is applied to the third amplifier circuit (18) is Z 0 ′, a feedback resistor (19) is directly connected to the output as shown in FIG. Output impedance Z 0 Becomes NF is a feedback amount determined by the resistors (19) and (20). Therefore, in the case of FIG. 2, the lead terminal (25)
The output impedance seen from Becomes
一方、本実施例の如く、帰還ループ中にボンディング
ワイヤ（33）の内部抵抗rW3を含む場合には、リード端
子（25）から見た出力インピーダンスは となる。On the other hand, when the internal resistance r W3 of the bonding wire (33) is included in the feedback loop as in this embodiment, the output impedance viewed from the lead terminal (25) is Becomes
従って、Z0′＝20Ω,rW3＝200mΩ、NF＝40dBとした場
合、第２図における出力インピーダンスZ0Aは、 となり、本実施例の場合には となり、ほとんどrW3の大きさを無視できる値とな
る。Therefore, when Z 0 ′ = 20Ω, r W3 = 200 mΩ, and NF = 40 dB, the output impedance Z 0A in FIG. In the case of this embodiment, And the value can almost ignore the magnitude of r W3 .
（ト）発明の効果 上述の如く本発明によれば、負荷が共通に接続される
リード端子に関係して、第３増幅回路の出力用のボンデ
ィングパッドと第３増幅回路への帰還用のボンディング
パッドとを独立して設け、ボンディングワイヤの内部抵
抗を帰還ループ内に含めることにより、クロストークの
発生を低減し、性能及び特性の向上が図れる利点を有し
ている。(G) Effect of the Invention As described above, according to the present invention, the bonding pads for output of the third amplifier circuit and the bonding for feedback to the third amplifier circuit are related to the lead terminals to which the load is commonly connected. By providing the pad independently, and by including the internal resistance of the bonding wire in the feedback loop, there is an advantage that the occurrence of crosstalk can be reduced and the performance and characteristics can be improved.
第１図は本発明の実施例を示す回路図、第２図は従来例
を示す回路図、第３図は第２図の回路図の略図である。 （１）……第１増幅回路、（２）（３）（４）（９）
（10）（13）（14）（15）（19）（20）（35）……抵
抗、（５）……第１入力信号源、（６）（７）（17）…
…入力端子、（８）……コンデンサ、（11）……電源端
子、（12）……第２増幅回路、（16）……第２入力信号
源、（18）……第３増幅回路、（21）（22）（23）（3
2）……ボンディングパッド、（24）（25）（26）……
リード端子、（27）（28）（29）（33）（34）……ボン
ディングワイヤ。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional example, and FIG. 3 is a schematic diagram of the circuit diagram of FIG. (1)... First amplifier circuit, (2) (3) (4) (9)
(10) (13) (14) (15) (19) (20) (35) ... resistance, (5) ... first input signal source, (6) (7) (17) ...
... input terminal, (8) ... capacitor, (11) ... power supply terminal, (12) ... second amplifier circuit, (16) ... second input signal source, (18) ... third amplifier circuit, (21) (22) (23) (3
2) Bonding pads (24) (25) (26)
Lead terminals, (27) (28) (29) (33) (34) ... bonding wires.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/68 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03F 3/68
Claims (2)
と、第２の入力信号を増幅する第２増幅回路と、前記第
１及び第２増幅回路と入力直流バイアスを共通にし、同
一の増幅度及び入力インピーダンスを有するとともに負
荷インピーダンスに対して低い出力インピーダンスを有
する第３増幅回路とを備えた集積回路に於いて、 前記第３増幅回路の出力に接続される第１ボンディング
パッドと、 前記第３増幅回路の入力に出力信号を帰還するための帰
還抵抗の一端が接続された第２ボンディングパッドと、 とを備え、前記第３増幅回路の出力リード端子と前記第
１ボンディングパッドをワイヤーボンドすると共に前記
出力リード端子と前記第２ボンディングパッドをワイヤ
ーボンドすることを特徴とする集積回路。1. A first amplifier circuit for amplifying a first input signal, a second amplifier circuit for amplifying a second input signal, and an input DC bias common to the first and second amplifier circuits, and the same. An integrated circuit comprising: a third amplifier circuit having an amplification degree and an input impedance and having an output impedance lower than a load impedance, wherein: a first bonding pad connected to an output of the third amplifier circuit; A second bonding pad to which one end of a feedback resistor for feeding back an output signal to an input of the third amplifier circuit is connected, and an output lead terminal of the third amplifier circuit and the first bonding pad are connected by a wire. An integrated circuit, wherein the bonding is performed and the output lead terminal and the second bonding pad are wire-bonded.
ンディングパッドは近傍あるいは隣接して設置されるこ
とを特徴とする請求項第１項記載の集積回路。2. The integrated circuit according to claim 1, wherein said first bonding pad and said second bonding pad are provided near or adjacent to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114837A JP2911131B2 (en) | 1989-05-08 | 1989-05-08 | Integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114837A JP2911131B2 (en) | 1989-05-08 | 1989-05-08 | Integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02294105A JPH02294105A (en) | 1990-12-05 |
| JP2911131B2 true JP2911131B2 (en) | 1999-06-23 |
Family
ID=14647941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1114837A Expired - Fee Related JP2911131B2 (en) | 1989-05-08 | 1989-05-08 | Integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911131B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7925030B2 (en) * | 2006-07-08 | 2011-04-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Crosstalk cancellation using load impedence measurements |
-
1989
- 1989-05-08 JP JP1114837A patent/JP2911131B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02294105A (en) | 1990-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0664605B1 (en) | Amplifier device | |
| JP2609232B2 (en) | Floating drive circuit | |
| WO2007049391A1 (en) | Distribution type amplifier and integrated circuit | |
| US6549072B1 (en) | Operational amplifier having improved input offset performance | |
| JP2911131B2 (en) | Integrated circuit | |
| JPS6212692B2 (en) | ||
| JP2680569B2 (en) | amplifier | |
| JPS6342882B2 (en) | ||
| JPH0452649B2 (en) | ||
| JPS5949723B2 (en) | Amplifier | |
| JP2002217659A (en) | Gain control circuit | |
| JPH0646835B2 (en) | Impedance converter for electrostatic microphone | |
| CA1151331A (en) | Amplifier for use in a line circuit | |
| JP3438014B2 (en) | Ground isolation circuit | |
| JP3035943B2 (en) | AUDIO DEVICE AND DRIVE DEVICE FOR COMPOSING SUCH AUDIO DEVICE | |
| JP3485452B2 (en) | Filtering amplifier | |
| JPS6325766Y2 (en) | ||
| JPS628600Y2 (en) | ||
| JPS6231522B2 (en) | ||
| JP3591162B2 (en) | Active filter | |
| JPH0411042B2 (en) | ||
| JP2560247Y2 (en) | Headphone output circuit | |
| JP2982188B2 (en) | Differential amplifier circuit | |
| JPH0744399B2 (en) | BTL connection push-pull amplifier | |
| JPS6132843B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |