JP2907221B2 - Blanking aperture array and method of manufacturing the same - Google Patents

Blanking aperture array and method of manufacturing the same

Info

Publication number
JP2907221B2
JP2907221B2 JP1240721A JP24072189A JP2907221B2 JP 2907221 B2 JP2907221 B2 JP 2907221B2 JP 1240721 A JP1240721 A JP 1240721A JP 24072189 A JP24072189 A JP 24072189A JP 2907221 B2 JP2907221 B2 JP 2907221B2
Authority
JP
Japan
Prior art keywords
substrate
insulating film
aperture array
blanking aperture
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1240721A
Other languages
Japanese (ja)
Other versions
JPH03104111A (en
Inventor
靖 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1240721A priority Critical patent/JP2907221B2/en
Publication of JPH03104111A publication Critical patent/JPH03104111A/en
Application granted granted Critical
Publication of JP2907221B2 publication Critical patent/JP2907221B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造に用いられる電子ビーム露光装置に
関し、より詳しくは、該露光装置のブランキングアパー
チャアレーおよびその製造方法に関し、 欠陥のないブランキング電極を有するブランキングア
パーチャアレーおよびその製造方法を提供することであ
り、高精度のビームパターン照射を可能にすることを目
的とし、 所定間隔の多数の開孔を有する基板であって、該開孔
それぞれの対向側面に導電性多結晶シリコンからなる一
対の対向電極を有し、該電極と基板の側面との間に絶縁
膜が形成されている電子ビーム露光装置のブランキング
アパーチャアレーに構成する。
The present invention relates to an electron beam exposure apparatus used for manufacturing a semiconductor device, and more particularly, to a blanking aperture array of the exposure apparatus and a method for manufacturing the same. The present invention provides a ranking aperture array and a method of manufacturing the same, and aims to enable high-precision beam pattern irradiation. A substrate having a large number of openings at predetermined intervals, and opposing side surfaces of the openings. A pair of opposing electrodes made of conductive polycrystalline silicon, and an insulating film is formed between the electrodes and the side surface of the substrate to form a blanking aperture array of an electron beam exposure apparatus.

〔産業上の利用分野〕[Industrial applications]

本発明は、半導体装置の製造に用いられる電子ビーム
露光装置に関し、より詳しくは、該露光装置のブランキ
ングアパーチャアレーおよびその製造方法に関する。
The present invention relates to an electron beam exposure apparatus used for manufacturing a semiconductor device, and more particularly, to a blanking aperture array of the exposure apparatus and a method for manufacturing the same.

近年、IC,LSIなどの半導体装置はその機能が向上し
て、計算機、通信機、各種機械など産業全般にわたって
技術進歩に寄与している。半導体装置の製造プロセス技
術の大きな柱は微細加工により高集積化を図ることであ
り、光リングラフィーでは微細加工限界が0.3μm程度
にあるとされているが、電子ビーム露光では0.1μm以
下の微細加工が0.05μm以下の位相合せ精度で行なえ
る。そこで、1cm2を1秒程度で露光できる電子ビーム
露光装置が実現するならば、微細さ、位置合せ精度、ク
イックターンアラウンド、信頼性などの点で、他のリン
グラフィー手段よりも有利であり、1又は4ギガビット
メモリや1MゲートLSIなどの製造に寄与する。
2. Description of the Related Art In recent years, semiconductor devices such as ICs and LSIs have improved their functions, and have contributed to technological progress in industries such as computers, communication devices, and various machines. A major pillar of semiconductor device manufacturing process technology is to achieve high integration by microfabrication, and photolithography is said to limit the microfabrication to about 0.3 μm. Processing can be performed with a phase matching accuracy of 0.05 μm or less. Therefore, if an electron beam exposure apparatus capable of exposing 1 cm 2 in about 1 second is realized, it is more advantageous than other lithography means in terms of fineness, alignment accuracy, quick turnaround, reliability, etc. It contributes to the manufacture of 1 or 4 gigabit memories and 1M gate LSI.

〔従来の技術〕[Conventional technology]

電子ビーム露光装置にもいくつかのタイプがあり、ポ
イントビームの露光装置ではスループットが非常に低い
ので、主に研究開発用に使用されている。可変矩形ビー
ムの露光装置ではポイントビーム方式よりも1〜2桁ス
ループットが高くなっているが、0.1μm程度の微細パ
ターンが高集積度に詰まったパターンを露光する場合に
はやはりスループットは低い。これでも1GARANの描画で
は約3桁もスループットが低いといわれている。
There are several types of electron beam exposure apparatuses. Point beam exposure apparatuses have very low throughput, and are mainly used for research and development. The variable rectangular beam exposure apparatus has a throughput of one to two orders of magnitude higher than that of the point beam method. However, when exposing a pattern in which a fine pattern of about 0.1 μm is densely packed, the throughput is still low. Even so, it is said that the throughput of about 3 digits is low in 1GARAN drawing.

これらよりもスループットが大幅に高くかついかなる
パターンでも電子ビーム露光できる方法として、本出願
人らが提案した多数開孔のブランキングアパーチャアレ
ーによる方法がある(例えば、実公昭56-19402号公報参
照)。この公報では、多数の孔を有するゲート板と呼び
複数枚一組で使用されているが、その後の改善により1
枚ですむようになっている。ブランキングアパーチャア
レーは、シリコンなどの半導体結晶を基板として、それ
に多数の開孔を所定間隔にて2次元的な配置で形成し、
各開孔の両側面に一対のブランキング電極を形成してあ
り、ブランキング電極間に電圧を印加するか、しないか
をパターンデータにより制御するようになっている。例
えば、各開孔での一方の電極を接地し、他方の電極に電
圧を印加すると、該開孔を通過する電子ビームは曲げら
れるので、下部に設置されたレンズを通過した後に単開
孔アパーチャでカットされて電子ビームは試料面(半導
体基板上のレジスト層)には届かない。一方、他方の電
極に電圧を印加しないと、そこを通過する電子ビームは
曲げられることはないので、下部に配置されたレンズを
通過した後にアパーチャでカットされずに電子ビームが
試料面に達する。
As a method having much higher throughput than these methods and capable of performing electron beam exposure for any pattern, there is a method using a blanking aperture array with a large number of holes proposed by the present applicant (for example, see Japanese Utility Model Publication No. 56-19402). . In this publication, a gate plate having a large number of holes is referred to as a set of a plurality of gate plates.
You can use only one sheet. The blanking aperture array uses a semiconductor crystal such as silicon as a substrate and forms a large number of openings in the two-dimensional arrangement at predetermined intervals in the substrate.
A pair of blanking electrodes are formed on both side surfaces of each opening, and whether or not a voltage is applied between the blanking electrodes is controlled by pattern data. For example, if one electrode at each aperture is grounded and a voltage is applied to the other electrode, the electron beam passing through the aperture is bent, so that after passing through the lens installed at the bottom, a single aperture aperture And the electron beam does not reach the sample surface (the resist layer on the semiconductor substrate). On the other hand, unless a voltage is applied to the other electrode, the electron beam passing therethrough is not bent, so that the electron beam reaches the sample surface without being cut by the aperture after passing through the lens arranged below.

このように平面でオンオフ可能な点状電子ビームの集
合が並ぶことになる。例えば、直径0.02μmのビームを
200×200=40,000本並べて、4μm×4μmでいかよう
にもパターン形成可能な集合電子ビームとなる。通常
は、電子ビーム露光装置の最終レンズの球面収差、色収
差は約0.02μm程度にしか抑えることができないので、
ブランキングアパーチャアレーを通過した個々のビーム
は試料面上では、オーバーラップして照射されて0.02μ
m径の個々のビームが離れてしまうことはない。
In this way, a set of point-like electron beams that can be turned on and off in a plane is arranged. For example, a beam with a diameter of 0.02 μm
An array of 200 × 200 = 40,000 lines is a collective electron beam of 4 μm × 4 μm that can be formed in any pattern. Normally, the spherical aberration and chromatic aberration of the final lens of the electron beam exposure device can be suppressed only to about 0.02 μm,
The individual beams that have passed through the blanking aperture array are overlapped and illuminated on the sample surface by 0.02μ.
The individual beams of m diameter do not separate.

さて、このブランキングアパーチャアレーのブランキ
ング電極は、金属で作られており、その形成方法では、
基板に一対の溝を掘り、その溝表面に絶縁膜を形成し、
該溝内に金属(例えば、タングステン)を蒸着法、スパ
ッタリング法などで堆積する。そして、金属電極の間の
基板部をエッチング除去して開孔を形成し、開孔側面の
絶縁膜をエッチング除去する。
By the way, the blanking electrode of this blanking aperture array is made of metal.
Digging a pair of grooves in the substrate, forming an insulating film on the surface of the grooves,
A metal (for example, tungsten) is deposited in the groove by an evaporation method, a sputtering method, or the like. Then, the substrate portion between the metal electrodes is removed by etching to form an opening, and the insulating film on the side surface of the opening is removed by etching.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

従来の金属電極形成においては、溝内に金属を堆積
(充填)する際に,溝の開口に比して深さが大きいため
に、第3A図および第3B図に示すように、中央にスが発生
したりして完全に充填することはむずかしい。ここで
は、例えばシリコン基板1に選択エッチング(トレンチ
エッチング)にて溝を形成し、熱酸化法で溝を含め全面
にSiO2絶縁膜2を形成し、タングステン3をスパッタリ
ング法で地積させている。全面絶縁膜なので、選択波長
を利用した溝内充填を行なうことができず、第3B図のよ
うに巣4が生じてしまう。
In the conventional metal electrode formation, when depositing (filling) metal in the groove, the depth is larger than the opening of the groove, so that the center is slid as shown in FIGS. 3A and 3B. It is difficult to completely fill the cells due to the occurrence of phenomena. Here, for example, a groove is formed in the silicon substrate 1 by selective etching (trench etching), an SiO 2 insulating film 2 is formed on the entire surface including the groove by thermal oxidation, and tungsten 3 is deposited by sputtering. Since the entire surface is an insulating film, filling in the groove using the selected wavelength cannot be performed, and a cavity 4 occurs as shown in FIG. 3B.

このような巣が金属電極に生じていると、後工程での
側面絶縁膜の除去の際に金属電極の一部が欠けることが
あり、また、使用中には熱がかかり電極面の変形するな
ど、電極間隔が変動してしまう。すると、電子ビームの
適切な偏向ができずに、ビームパターンの乱れを招く。
If such a pit is formed on the metal electrode, a part of the metal electrode may be chipped during removal of the side surface insulating film in a later process, and the electrode surface is deformed due to heat during use. For example, the electrode interval fluctuates. Then, appropriate deflection of the electron beam cannot be performed, and the beam pattern is disturbed.

本発明の目的は、欠陥のないブランキング電極を有す
るブランキングアパーチャアレーおよびその製造方法を
提供することであり、高精度のビームパターン照射を可
能にすることである。
An object of the present invention is to provide a blanking aperture array having blanking electrodes without defects and a method for manufacturing the same, and to enable high-precision beam pattern irradiation.

〔課題を解決するための手段〕[Means for solving the problem]

上述の目的が、所定間隔の多数の開孔を有する基板で
あって、該開孔それぞれの対向側面に導電性多結晶シリ
コンからなる一対の対向電極を有し、該電極と前記基板
の側面との間に絶縁膜が形成されている電子ビーム露光
装置のブランキングアパーチャアレーによって達成さ
れ、さらに下記工程(ア)〜(キ):(ア)基板を選択
エッチングして一対の微細な溝を所定間隔を隔てて多数
形成する工程;(イ)該溝内を含むシリコン基板上に絶
縁膜を形成する工程;(ウ)該絶縁膜で覆われた前記溝
内に導電性多結晶シリコンを充填する工程;(エ)前記
基板を裏面側より溝の底部が表出するまでエッチングし
て薄くする工程;(オ)一対の溝で絶縁膜の間の前記基
板部分を選択エッチングして開孔を形成する工程;
(カ)該開孔の側面の該絶縁膜をエッチング除去する工
程;および(キ)充填した多結晶シリコンの電極のため
の配線を形成する工程;とを含んでなる電子ビーム露光
装置のブランキングアパーチャアレーの製造方法によっ
ても達成される。
The object described above is a substrate having a large number of openings at a predetermined interval, and has a pair of opposing electrodes made of conductive polycrystalline silicon on opposing side surfaces of each of the openings, and the electrodes and the side surfaces of the substrate. Is achieved by a blanking aperture array of an electron beam exposure apparatus in which an insulating film is formed between the substrates. Further, the following steps (A) to (G): (A) Selectively etching a substrate to form a pair of fine grooves. (A) forming an insulating film on a silicon substrate including the inside of the trench; (c) filling conductive polycrystalline silicon in the trench covered with the insulating film. (D) etching the substrate from the back surface side until the bottom of the groove is exposed to make it thin; (e) selectively etching the substrate portion between the insulating films with a pair of grooves to form an opening Performing the step;
(F) a step of etching away the insulating film on the side surface of the opening; and (g) a step of forming wiring for a filled polycrystalline silicon electrode. This is also achieved by a method of manufacturing an aperture array.

〔作用〕[Action]

本発明では、電極材料に導電性多結晶シリコンを用い
ることによって、溝内にスの発生なしに充填することで
容易にかつ問題のないブランキング電極を形成すること
ができる。このことは、通常のデフレクタおよびその形
成法からは導き出せることではない。
In the present invention, by using conductive polycrystalline silicon as the electrode material, the blank can be formed easily and without any problem by filling the groove without generating any pits. This is not derivable from conventional deflectors and their method of formation.

〔実施例〕〔Example〕

以下、添付図面を参照して、本発明の実施態様例によ
って、本発明を詳しく説明する。
Hereinafter, the present invention will be described in detail by way of example embodiments of the present invention with reference to the accompanying drawings.

第1A図〜第1E図は、本発明に係る製造方法にしたかっ
た工程でのブランキングアパーチャアレーの部分断面図
であり、次のようにして製造できる。
1A to 1E are partial cross-sectional views of a blanking aperture array in steps according to a manufacturing method according to the present invention, and can be manufactured as follows.

第1A図に示すように、単結晶シリコンの基板(ウェハ
ー)11に一対の溝12をリアクティブイオンエッチング
(RIE)法によって形成する。シリコン基板11の厚さ
は、例えば、500μm程度であり、溝12の開口幅は1μ
mで、深さは30μmで、その長さは7μmである。
As shown in FIG. 1A, a pair of grooves 12 is formed in a single crystal silicon substrate (wafer) 11 by a reactive ion etching (RIE) method. The thickness of the silicon substrate 11 is, for example, about 500 μm, and the opening width of the groove 12 is 1 μm.
m, the depth is 30 μm, and its length is 7 μm.

次に、第1B図に示すように、シリコン基板11を熱酸化
法によって全面にSiO2絶縁膜13を形成する。そして、本
発明にしたがって導電性多結晶シリコン膜14を化学気相
成長(CVD)法によって溝12を完全に埋めるように形成
する。
Next, as shown in FIG. 1B, an SiO 2 insulating film 13 is formed on the entire surface of the silicon substrate 11 by a thermal oxidation method. Then, according to the present invention, a conductive polycrystalline silicon film 14 is formed by chemical vapor deposition (CVD) so as to completely fill the groove 12.

ポリッシングによって多結晶シリコン膜14を除去し
て、第1C図に示すように、溝内のみに導電性多結晶シリ
コン部分14Aを残す。これがブランキング電極でもあ
る。
The polysilicon film 14 is removed by polishing to leave a conductive polysilicon portion 14A only in the groove, as shown in FIG. 1C. This is the blanking electrode.

次に、所定数の開孔に相当する所定領域のシリコン基
板11を多結晶シリコン電極14Aのない裏側から選択エッ
チングして、第1D図に示すように、シリコン基板厚さを
溝深さ(電極高さ)程度にする。なお、シリコン基板11
の外周部は元の厚さのままで基板に所定の機械的強度を
与えている。それから、レジスト16を塗布し、露光・現
像して、開孔に対応する領域以外を覆う。このレジスト
をマスクとして、表面のSiO2を絶縁膜13をRIEなどのド
ライエッチング法で除去する(第1D図)。続けて、エッ
チングガスを変えてシリコン基板部分11Aをエッチング
除去して開孔(透孔)15を、第1E図に示すように、形成
する。このシリコン基板部分11Aは一対の電極14Aの間に
あって除去された後には、絶縁膜13が表出する。そし
て、エッチングガスをSiO2用にしてエッチングを行なっ
て開孔15の側面にあるSiO2絶縁膜13を除去する(第1E
図)。次に、レジスト16を溶液で又はアッシングによっ
て除去すると、第3A図の平面図に示すような、一対の対
向した多結晶シリコン電極14Aを備えた開孔15を多数
(所定数)所定間隔配列されているブランキングアパー
チャアレーが得られる。なお、第2A図では、4×4=16
個の開孔15であるがもっと多数形成されており、第2B図
では形成した開孔15が4ブロックに分けられており、各
ブロック17が1照射領域に対応している。このアレー18
は電子ビームの傾向によって移動することなく、いずれ
かのブロック17の開孔15を用いて所定のビームパターン
を形成することができる。
Next, the silicon substrate 11 in a predetermined area corresponding to a predetermined number of openings is selectively etched from the back side without the polycrystalline silicon electrode 14A, and as shown in FIG. 1D, the silicon substrate thickness is changed to the groove depth (electrode depth). Height). The silicon substrate 11
Has given the mechanical strength to the substrate while maintaining the original thickness. Then, a resist 16 is applied, exposed, and developed to cover an area other than the area corresponding to the opening. Using this resist as a mask, the SiO 2 on the surface is removed by dry etching such as RIE on the insulating film 13 (FIG. 1D). Subsequently, by changing the etching gas, the silicon substrate portion 11A is removed by etching to form an opening (through hole) 15 as shown in FIG. 1E. After the silicon substrate portion 11A is removed between the pair of electrodes 14A, the insulating film 13 is exposed. Then, etching is performed using an etching gas for SiO 2 to remove the SiO 2 insulating film 13 on the side surface of the opening 15 (first E).
Figure). Next, when the resist 16 is removed with a solution or by ashing, a large number (a predetermined number) of openings 15 having a pair of opposed polycrystalline silicon electrodes 14A are arranged at predetermined intervals as shown in the plan view of FIG. 3A. A blanking aperture array is obtained. In FIG. 2A, 4 × 4 = 16
In FIG. 2B, the formed holes 15 are divided into four blocks, and each block 17 corresponds to one irradiation area. This array 18
It is possible to form a predetermined beam pattern using the openings 15 of any of the blocks 17 without moving due to the tendency of the electron beam.

最後に、各開孔15の一対の電極14Aに接続した配線
(図示せず)を従来通りに形成してブランキングアパー
チャアレーが完成する。この配線形成工程は多結晶シリ
コン膜のポリッシング工程の後に行なってもよい。
Finally, wiring (not shown) connected to the pair of electrodes 14A of each opening 15 is formed in a conventional manner to complete a blanking aperture array. This wiring forming step may be performed after the polishing step of the polycrystalline silicon film.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、欠陥発生の恐
れのある金属電極に代る形成容易でスの生じることのな
い導電性多結晶シリコン電極を用いるので、信頼性の向
上したブランキングアパーチャアレーが得られる。この
アレーの使用は多数開孔のブランキングアパーチャアレ
ー方式の電子ビーム露光の精度および信頼性をさらに高
める。
As described above, according to the present invention, since a conductive polycrystalline silicon electrode which is easy to form and does not cause defects is used in place of a metal electrode which may cause a defect, a blanking aperture with improved reliability is used. An array is obtained. Use of this array further increases the accuracy and reliability of electron beam exposure in a multiple aperture blanking aperture array system.

【図面の簡単な説明】[Brief description of the drawings]

第1A図〜第1E図は、本発明に係る製造方法による製造工
程でのブランキングアパーチャアレーの部分断面図であ
り、 第2A図および第2B図は、ブランキングアパーチャアレー
の概略平面図であり、 第3A図および第3B図は、従来の金属電極を溝内に形成す
る状態を示す基板および電極の部分断面図である。 11……基板、12……溝、13……絶縁膜、14A……多結晶
シリコン電極、15……開孔、16……ブランキングアパー
チャアレー。
1A to 1E are partial cross-sectional views of a blanking aperture array in a manufacturing process according to a manufacturing method according to the present invention, and FIGS. 2A and 2B are schematic plan views of the blanking aperture array. 3A and 3B are partial cross-sectional views of a substrate and electrodes showing a state in which a conventional metal electrode is formed in a groove. 11 ... substrate, 12 ... groove, 13 ... insulating film, 14 A ... polycrystalline silicon electrode, 15 ... aperture, 16 ... blanking aperture array.

フロントページの続き (56)参考文献 特開 平2−54855(JP,A) 特開 平2−3220(JP,A) 特開 平1−307222(JP,A) 特開 昭62−118526(JP,A) 特開 昭60−31226(JP,A) 特開 昭59−189627(JP,A) 実公 昭56−19402(JP,Y2) (58)調査した分野(Int.Cl.6,DB名) H01L 21/027 Continuation of the front page (56) References JP-A-2-54855 (JP, A) JP-A-2-3220 (JP, A) JP-A-1-307222 (JP, A) JP-A-62-118526 (JP) JP-A-60-31226 (JP, A) JP-A-59-189627 (JP, A) Jiko 56-19402 (JP, Y2) (58) Fields investigated (Int. Cl. 6 , DB (Name) H01L 21/027

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所定間隔の多数の開孔を有する基板であっ
て、該開孔それぞれの対向側面に導電性多結晶シリコン
からなる一対の対向電極(14A)を有し、該電極と前記
基板(11)の側面との間に絶縁膜(13)が形成されてい
ることを特徴とする電子ビーム露光装置のブランキング
アパーチャアレー。
1. A substrate having a large number of openings at predetermined intervals, comprising a pair of opposing electrodes (14A) made of conductive polycrystalline silicon on opposing side surfaces of each of said openings. A blanking aperture array for an electron beam exposure apparatus, wherein an insulating film (13) is formed between the insulating film (13) and the side surface of (11).
【請求項2】下記工程(ア)〜(キ): (ア)基板を選択エッチングして一対の微細な溝を所定
間隔を隔てて多数形成する工程; (イ)該溝内を含む前記基板上に絶縁膜を形成する工
程; (ウ)該絶縁膜で覆われた前記溝内に導電性多結晶シリ
コンを充填する工程; (エ)前記基板を裏面側より前記溝の底部が表出するま
でエッチングして薄くする工程; (オ)前記一対の溝で絶縁膜の間の前記基板部分を選択
エッチングして開孔を形成する工程; (カ)該開孔の側面の該絶縁膜をエッチング除去する工
程;および (キ)前記充填した多結晶シリコンの電極のための配線
を形成する工程; とを含んでなることを特徴とする電子ビーム露光装置の
ブランキングアパーチャアレーの製造方法。
2. The following steps (a) to (g): (a) a step of selectively etching the substrate to form a large number of a pair of fine grooves at predetermined intervals; (a) the substrate including the inside of the grooves. A step of forming an insulating film thereon; (c) a step of filling the trench covered with the insulating film with conductive polycrystalline silicon; and (d) a bottom of the trench is exposed from the back side of the substrate. (E) selectively etching the substrate portion between the insulating films with the pair of grooves to form an opening; and (f) etching the insulating film on the side surface of the opening. A method of manufacturing a blanking aperture array of an electron beam exposure apparatus, comprising: a step of removing; and (g) a step of forming wiring for the filled polycrystalline silicon electrode.
JP1240721A 1989-09-19 1989-09-19 Blanking aperture array and method of manufacturing the same Expired - Fee Related JP2907221B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1240721A JP2907221B2 (en) 1989-09-19 1989-09-19 Blanking aperture array and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1240721A JP2907221B2 (en) 1989-09-19 1989-09-19 Blanking aperture array and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH03104111A JPH03104111A (en) 1991-05-01
JP2907221B2 true JP2907221B2 (en) 1999-06-21

Family

ID=17063715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1240721A Expired - Fee Related JP2907221B2 (en) 1989-09-19 1989-09-19 Blanking aperture array and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2907221B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005870A (en) * 1998-06-11 2000-01-25 히로시 오우라 Method of fabricating deflection aperture array for electron beam exposure apparatus, wet etching method and apparatus for fabricating the aperture array, and electron beam exposure apparatus having the aperture array
JP4673170B2 (en) * 2005-09-12 2011-04-20 株式会社日立ハイテクノロジーズ Device for multi-electron beam drawing apparatus and manufacturing method thereof
US8198601B2 (en) * 2009-01-28 2012-06-12 Ims Nanofabrication Ag Method for producing a multi-beam deflector array device having electrodes
US10216087B2 (en) 2014-06-13 2019-02-26 Intel Corporation Ebeam universal cutter

Also Published As

Publication number Publication date
JPH03104111A (en) 1991-05-01

Similar Documents

Publication Publication Date Title
US5838055A (en) Trench sidewall patterned by vapor phase etching
JP2681377B2 (en) Method of forming spacers with different widths on a substrate
US6184151B1 (en) Method for forming cornered images on a substrate and photomask formed thereby
JP2545154B2 (en) Method of forming contact structure
JP2006032975A (en) Method for forming plural thin-film devices
Oldham The fabrication of microelectronic circuits
EP0073189A1 (en) A method of fabricating screen lens array plates
US5981149A (en) Method for manufacturing semiconductor device
US6339251B2 (en) Wafer grooves for reducing semiconductor wafer warping
JP2907221B2 (en) Blanking aperture array and method of manufacturing the same
JP3397663B2 (en) Circuit element manufacturing method
US6444371B1 (en) Prevention of die loss to chemical mechanical polishing
JP2001312045A (en) Method for forming mask
DE102020114001A1 (en) GAP STRUCTURING FOR METAL SOURCE / DRAIN PINS IN A SEMICONDUCTOR DEVICE
KR0165399B1 (en) Fine patterning method
JP2616091B2 (en) Method for manufacturing semiconductor device
US7220680B1 (en) Method for photolithography in semiconductor manufacturing
JPH11283906A (en) Manufacture of semiconductor integrated circuit device or planar material for integrated circuit manufacture
JP3203845B2 (en) Method of forming gate electrode
JP2899542B2 (en) Method of manufacturing transfer mask
Heuberger et al. Open silicon stencil masks for demagnifying ion projection
KR100275934B1 (en) A method for forming fine concuctive line of semiconductor device
JPS6066435A (en) Forming method of thin-film
JPS6214095B2 (en)
KR20020002785A (en) Method for planarization of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees