JP2906789B2 - Runaway monitoring circuit of multiple microcomputers - Google Patents

Runaway monitoring circuit of multiple microcomputers

Info

Publication number
JP2906789B2
JP2906789B2 JP3324347A JP32434791A JP2906789B2 JP 2906789 B2 JP2906789 B2 JP 2906789B2 JP 3324347 A JP3324347 A JP 3324347A JP 32434791 A JP32434791 A JP 32434791A JP 2906789 B2 JP2906789 B2 JP 2906789B2
Authority
JP
Japan
Prior art keywords
circuit
microcomputer
microcomputers
signal
monitoring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3324347A
Other languages
Japanese (ja)
Other versions
JPH05158742A (en
Inventor
勝彦 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP3324347A priority Critical patent/JP2906789B2/en
Publication of JPH05158742A publication Critical patent/JPH05158742A/en
Application granted granted Critical
Publication of JP2906789B2 publication Critical patent/JP2906789B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、自動車の走行状態を
制御する電子制御回路等に用いられる複数のマイクロコ
ンピュータの暴走監視回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a runaway monitoring circuit for a plurality of microcomputers used in an electronic control circuit for controlling a running state of an automobile.

【0002】[0002]

【従来の技術】自動車の走行状態を制御する電子制御回
路の1つとしてブレーキを制御するアンチロック制御回
路(以下ABS制御回路という)がある。かかるABS
制御回路等では、走行状態を表わす信号が入力される
と、これに基づいてブレーキ制御する電磁弁等への制御
信号を送り出し、ブレーキを効率よく制御する。
2. Description of the Related Art An antilock control circuit (hereinafter referred to as an ABS control circuit) for controlling a brake is one of the electronic control circuits for controlling the running state of an automobile. Such ABS
When a signal indicating the running state is input, the control circuit or the like sends a control signal to an electromagnetic valve or the like that performs brake control based on the signal, and controls the brake efficiently.

【0003】このようなABS制御回路では、入力信号
を処理して制御信号を送り出す回路は、一般に2以上の
複数のマイクロコンピュータにより構成され、車輪速セ
ンサからの車輪速情報を2値化回路でパルス信号に変換
した後、そのパルス信号を2系統に分けて入力処理し、
それぞれの系統でパルス信号の速度情報に基づいてマイ
クロコンピュータ内で種々の同一の演算を並行して行な
い、そのいずれかの系統による制御信号で液圧回路のア
クチュエータ(電磁弁)等を制御するように構成されて
いる。
In such an ABS control circuit, a circuit for processing an input signal and sending out a control signal is generally constituted by two or more microcomputers, and the wheel speed information from the wheel speed sensor is converted into a binarized circuit. After converting to a pulse signal, the pulse signal is divided into two systems for input processing,
In the respective systems, various identical calculations are performed in parallel in the microcomputer based on the speed information of the pulse signal, and the control signal from one of the systems controls the actuator (electromagnetic valve) of the hydraulic circuit and the like. Is configured.

【0004】複数のマイクロコンピュータによる制御方
式については、主となるマイクロコンピュータによる制
御信号に対して他のマイクロコンピュータによる制御信
号に対して他のマイクロコンピュータにより演算して生
成される制御信号を出力信号として比較し、一致してい
る限り主マイクロコンピュータの制御信号で制御し、不
一致のときはフェイルセーフリレーを作動させてアクチ
ュエータを非作動として主コンピュータの制御を他方の
コンピュータにより監視するもの、あるいは複数のマイ
クロコンピュータを全て対等なものとして扱い、それぞ
れのマイクロコンピュータの出力信号が不一致のときは
その不一致の持続時間の程度に応じてより安全な制御動
作側となるように論理制御し、所定以上不一致が続くと
フェイルセーフリレーを動作させてアクチュエータを非
作動とする方式など種々の方式のものがある。
In a control method using a plurality of microcomputers, a control signal generated by calculating a control signal from another microcomputer with a control signal from another microcomputer with respect to a control signal from a main microcomputer is output as an output signal. Control the main microcomputer control signal as long as they match, and if they do not match, activate the fail-safe relay to deactivate the actuator and monitor the control of the main computer with the other computer, or If the output signals of the microcomputers do not match, logic control is performed so as to be on the safer control operation side according to the duration of the mismatch, and if there is a mismatch of more than a predetermined value Followed by a failsafe There are various methods such as a method in which a non-operation of the actuator by operating the over.

【0005】かかるいずれの方式の制御回路であれ、そ
れぞれのマイクロコンピュータはその制御動作が正常で
あるかを検出するためその内部の基準信号からウォッチ
ドッグパルスを発しており、このパルス信号はウォッチ
ドッグタイマに加えられ、演算実行時に一定間隔でトリ
ガされている。この場合、従来は一般にウォッチドッグ
タイマをそれぞれのマイクロコンピュータに対応してそ
れぞれ独立に設け、各系統ごとのマイクロコンピュータ
の動作を監視するように構成している。
In any of these control circuits, each microcomputer issues a watchdog pulse from its internal reference signal in order to detect whether or not the control operation is normal. In addition to the timer, it is triggered at regular intervals during the execution of the calculation. In this case, conventionally, generally, a watchdog timer is provided independently for each microcomputer so as to monitor the operation of the microcomputer for each system.

【0006】いずれかのマイクロコンピュータが暴走し
たり、あるいは停止するという異常状態が起きると、そ
のマイクロコンピュータからのウォッチドッグパルスが
出力されなくなりウォッチドッグタイマはトリガされ
ず、これによってそのマイクロコンピュータの異常を検
出してアクチュエータの動作を停止させる。
[0006] When an abnormal state occurs in which one of the microcomputers goes out of control or stops, the watchdog pulse is not output from the microcomputer and the watchdog timer is not triggered. Is detected and the operation of the actuator is stopped.

【0007】[0007]

【発明が解決しようとする課題】しかし、かかる従来の
ウォッチドッグによるマイクロコンピュータの監視方法
では、ウォッチドッグタイマはマイクロコンピュータと
同数を必要とし部品点数が多い。
However, in such a conventional microcomputer monitoring method using a watchdog, the watchdog timer requires the same number as the microcomputer and has a large number of parts.

【0008】又、ウォッチドッグタイマはその出力を論
理和回路によりアクチュエータへ送り、いずれか1つの
マイクロコンピュータが異常であればアクチュエータの
機能を停止させるようにしている。従って、電源電圧が
一時的偶発的に異常低下したりした場合でもやはりアク
チュエータの機能は停止される。
The output of the watchdog timer is sent to the actuator by an OR circuit, and if any one microcomputer is abnormal, the function of the actuator is stopped. Therefore, even when the power supply voltage is temporarily and abnormally lowered, the function of the actuator is also stopped.

【0009】しかしながら、電源電圧等の異常は全ての
マイクロコンピュータに同時に共通に生じるものであ
り、一時的偶発的なものであるから、このような場合に
は直ちにアクチュエータの機能を停止させる必要はな
く、マイクロコンピュータの内部をリセットするだけで
十分である。
However, since an abnormality such as a power supply voltage occurs simultaneously in all microcomputers simultaneously and is a temporary accident, it is not necessary to immediately stop the function of the actuator in such a case. It is enough to reset the inside of the microcomputer.

【0010】この発明は、上述した従来の複数のマイク
ロコンピュータの異常を監視する技術の現状に留意し
て、複数のマイクロコンピュータのいずれか又はそのい
くつかが故障等により異常状態となる場合と全マイクロ
コンピュータが電源電圧の一時的偶発的に一瞬異常状態
となる場合を区別した監視回路を別々に設けてどのよう
な異常状態にも適切に対応できる暴走監視回路を提供す
ることを課題とする。
The present invention takes into consideration the above-mentioned state of the art of monitoring the abnormality of a plurality of microcomputers, and considers a case where one or some of the plurality of microcomputers becomes abnormal due to a failure or the like. It is an object of the present invention to provide a runaway monitoring circuit that separately provides a monitoring circuit that distinguishes a case where a microcomputer temporarily and abnormally becomes temporarily in an abnormal state of a power supply voltage, and that can appropriately cope with any abnormal state.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
この発明は、速度情報等を表わす入力信号を2値化し、
そのパルス信号を分岐して複数系で並列的に入力処理し
た後各系毎に設けたマイクロコンピュータで所定のプロ
グラムに従って演算しその演算結果に基づいて制御信号
を出力する電子制御回路に対して、それぞれのマイクロ
コンピュータ自身の動作の異常を監視する相互監視回路
を互いに他のマイクロコンピュータ内に設け自己が発す
るウォッチドッグ信号を他のマイクロコンピュータ内の
監視回路で相互監視し、それぞれの相互監視回路の出力
信号は論理和回路を介して制御対象の負荷遮断機構へ出
力すると共に、それぞれのマイクロコンピュータのウォ
ッチドッグ信号を論理積回路を介して系外に設けた暴走
監視回路へ送り、全てのマイクロコンピュータが異常の
場合にのみ暴走監視回路から全てのマイクロコンピュー
タへリセット信号を送るように構成して成る複数のマイ
クロコンピュータの暴走監視回路としたのである。
In order to solve the above-mentioned problems, the present invention binarizes an input signal representing speed information and the like,
After branching the pulse signal and performing parallel input processing by a plurality of systems, a microcomputer provided for each system calculates according to a predetermined program and outputs a control signal based on the calculation result. Mutual monitoring circuits for monitoring the abnormal operation of each microcomputer are provided in other microcomputers, and the watchdog signals generated by the microcomputers are mutually monitored by the monitoring circuits in the other microcomputers. The output signal is output to the load shedding mechanism to be controlled via the OR circuit, and the watchdog signal of each microcomputer is sent to the runaway monitoring circuit provided outside the system via the AND circuit, and all the microcomputers are output. Reset signal from runaway monitoring circuit to all microcomputers only when abnormal Than it was runaway monitoring circuit of the plurality of microcomputers comprising configured to send.

【0012】[0012]

【作用】この発明の暴走監視回路は上記の構成としたか
ら、複数のマイクロコンピュータのいずれか又はいくつ
かが故障等により異常状態となると正常なマイクロコン
ピュータ内の相互監視回路で異常状態を検出し、その出
力信号で制御対象のアクチュエータの機能を停止させ
る。
Since the runaway monitoring circuit of the present invention has the above-described configuration, if any or some of the plurality of microcomputers becomes abnormal due to a failure or the like, the mutual monitoring circuit in the normal microcomputer detects the abnormal state. The function of the actuator to be controlled is stopped by the output signal.

【0013】全てのマイクロコンピュータが一時的偶発
的に一瞬異常状態となったときは、異常状態が回復する
と暴走監視回路からのリセット信号が全マイクロコンピ
ュータへ出力され、全てのマイクロコンピュータはイニ
シャライズされて再スタートする。
When all microcomputers are temporarily and accidentally brought into an abnormal state for a moment, when the abnormal state is recovered, a reset signal from the runaway monitoring circuit is output to all microcomputers, and all microcomputers are initialized. Restart.

【0014】[0014]

【実施例】以下この発明の実施例について図面を参照し
て説明する。図1は車載用のABS制御回路を例として
これに実施例の暴走監視回路を設けた概略ブロック図を
示す。図示のABS制御回路は、特開昭63−2334
01号公報で開示された制御回路であり、従ってここで
は制御回路については簡単に説明をする。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic block diagram in which a runaway monitoring circuit according to the embodiment is provided as an example of an in-vehicle ABS control circuit. The ABS control circuit shown in FIG.
This is the control circuit disclosed in Japanese Patent Publication No. 01, and therefore the control circuit will be briefly described here.

【0015】このABS制御回路は、車輪速センサS1
〜S4 からの車輪速情報信号を電子制御回路10に送り
込み、二値化回路1でパルス信号に変換し、2系統に分
岐して2つのマイクロコンピュータに12、12’で種
々の演算を所定のプログラムに従って行ない、その演算
結果に基づく制御信号を出力決定論理回路13へ出力
し、この論理回路13で決定された出力信号を駆動回路
2へ与え、これによりブレーキ液圧回路中の電磁弁3を
駆動するというように構成されている。
The ABS control circuit includes a wheel speed sensor S 1
Feeding the wheel speed information signals from to S 4 to the electronic control circuit 10, and converted into a pulse signal by the binarization circuit 1, the predetermined various operations at 12 and 12 'is branched into two systems in two microcomputers And outputs a control signal based on the operation result to the output determination logic circuit 13 and supplies the output signal determined by the logic circuit 13 to the drive circuit 2, whereby the solenoid valve 3 in the brake hydraulic circuit is Is configured to be driven.

【0016】出力決定論理回路13は、AND論理素子
とOR論理素子との組合せから成り、その組合せは図示
以外にも種々のものがある。そしてこの回路では、例え
ばマイクロコンピュータの出力が、加圧、減圧指令のい
ずれかであるとき、両方のコンピュータの出力が同じで
あればそのまま出力し、異なるときはAND論理素子で
は加圧気味にOR論理素子では減圧気味に出力を決定す
る。
The output decision logic circuit 13 is composed of a combination of an AND logic element and an OR logic element, and there are various combinations other than those shown. In this circuit, for example, when the output of the microcomputer is one of a pressurization command and a decompression command, if the outputs of both computers are the same, they are output as they are. In the logic element, the output is determined to be slightly reduced.

【0017】電磁弁3は、フェイルセーフリレー4を介
して電源+Bが供給され、2つのマイクロコンピュータ
12、12’が正常である限り、IGN(イグニッショ
ン)投入により電源がONとなっている。
The power supply + B is supplied to the solenoid valve 3 via the fail-safe relay 4, and the power supply is turned on by turning on the IGN (ignition) as long as the two microcomputers 12 and 12 'are normal.

【0018】上記のようなABS制御回路の2つのマイ
クロコンピュータの暴走を監視する回路の実施例を同図
に示している。この監視回路は、それぞれのマイクロコ
ンピュータ12、12’自身の動作の異常を監視する相
互監視回路21、21’を互いに相手方のマイクロコン
ピュータ内に設け、自己が発するウォッチドッグ信号を
相互通信回路22を介して他のマイクロコンピュータ内
の相互監視回路21、21’で相互監視し、それぞれの
監視回路21、21’の出力信号はAND論理素子23
を介して駆動回路24へ出力する回路を備えている。相
互監視回路21、21’は、この例では互いに相手方の
マイクロコンピュータ12、12’内に設けているが
(プログラム内蔵)系外に設けてもよく、その構成は例
えばリトリガブル・ワンショットマルチバイブレータ又
はこれに相当する機能を有するウォッチドッグタイマと
することができる。この場合、タイマ幅はウォッチドッ
グパルスの発生周期幅よりも広い時間幅に設定され、マ
イクロコンピュータが正常である限りそのウォッチドッ
グパルスをトリガ信号として常時Hの信号を出力し、異
常時には出力がLとなる。
FIG. 2 shows an embodiment of a circuit for monitoring runaway of two microcomputers of the above ABS control circuit. In this monitoring circuit, mutual monitoring circuits 21 and 21 ′ for monitoring operation abnormalities of the microcomputers 12 and 12 ′ themselves are provided in the other microcomputers, and a watchdog signal generated by itself is transmitted to the mutual communication circuit 22. Mutual monitoring is performed by the mutual monitoring circuits 21 and 21 ′ in other microcomputers via the other microcomputers. The output signals of the respective monitoring circuits 21 and 21 ′
And a circuit for outputting to the drive circuit 24 via the. In this example, the mutual monitoring circuits 21 and 21 'are provided in the microcomputers 12 and 12' of each other, but may be provided outside the system (with a built-in program). A watchdog timer having a function corresponding to this can be provided. In this case, the timer width is set to a time width wider than the generation cycle width of the watchdog pulse, and as long as the microcomputer is normal, a signal of H is always output using the watchdog pulse as a trigger signal. Becomes

【0019】AND論理素子23は、相互監視回路2
1、21’による相互監視でマイクロコンピュータ1
2、12’がいずれも正常であれば、駆動回路24を介
してフェイルセーフリレー4を励磁してONとしてお
り、いずれかのマイクロコンピュータが暴走した場合
は、正常な方のマイクロコンピュータ内の監視回路で暴
走を検出してフェイルセーフリレー4を遮断する。
The AND logic element 23 is connected to the mutual monitoring circuit 2
Microcomputer 1 by mutual monitoring by 1, 21 '
If both 2 and 12 'are normal, the fail-safe relay 4 is excited and turned on via the drive circuit 24. If any microcomputer runs away, monitoring within the normal microcomputer is performed. Runaway is detected by the circuit and the fail-safe relay 4 is shut off.

【0020】さらに、この監視回路はそれぞれのマイク
ロコンピュータ12、12’のウォッチドッグ信号をO
R論理素子25を介して制御系外に設けた暴走監視回路
26へ送り、2つのマイクロコンピュータ12、12’
が共に異常の場合にのみ暴走監視回路26から両方のマ
イクロコンピュータ12、12’へリセット信号を送る
回路を備えている。暴走監視回路26も、前記監視回路
21、21’と同様なウォッチドッグタイマとすること
ができる。
Further, this monitoring circuit outputs a watchdog signal of each microcomputer 12, 12 'to an O.
The signal is sent to the runaway monitoring circuit 26 provided outside the control system via the R logic element 25, and the two microcomputers 12 and 12 '
Is provided with a circuit for sending a reset signal from the runaway monitoring circuit 26 to both the microcomputers 12 and 12 'only when both are abnormal. Runaway monitoring circuit 26 can also be a watchdog timer similar to monitoring circuits 21 and 21 '.

【0021】2つのマイクロコンピュータ12、12’
からのウォッチドッグ信号は、OR論理回路25を介し
てトリガ信号として入力されているから、いずれか一方
のマイクロコンピュータが正常である限りトリガ信号が
入力され、その場合は単に監視しているだけである。し
かし、両方のマイクロコンピュータが一時的に暴走した
ときは相互監視回路は作動しない。そして、両方のマイ
クロコンピュータからのウォッチドッグパルスが発生し
なくなるため、暴走監視回路26に対してトリガ信号が
入力されなくなる。このとき暴走監視回路26はリセッ
ト信号を両方のマイクロコンピュータ12、12’へ送
ってイニシャライズを行ってマイクロコンピュータ1
2、12’を復帰させ再スタートすることによりアクチ
ュエータの機能を停止させることなく正常動作を回復さ
せる。
Two microcomputers 12, 12 '
Is input as a trigger signal via the OR logic circuit 25, so that the trigger signal is input as long as one of the microcomputers is normal, in which case it is merely monitored. is there. However, when both microcomputers run away temporarily, the mutual monitoring circuit does not operate. Since no watchdog pulse is generated from both microcomputers, no trigger signal is input to runaway monitor circuit 26. At this time, the runaway monitoring circuit 26 sends a reset signal to both the microcomputers 12 and 12 'to perform initialization, and the microcomputer 1
By returning and restarting 2, 12 ', normal operation can be restored without stopping the function of the actuator.

【0022】なお、以上の説明では特開昭63−233
401号公報のABS制御回路を例として挙げたが、A
BS制御回路は以上の外にも種々の形式のものがあり、
そのいずれでもこの実施例の暴走監視回路を付設できる
ことは当業者であれば明らかであろう。
In the above description, JP-A-63-233 describes
The ABS control circuit disclosed in Japanese Patent Publication No. 401 is cited as an example.
There are various types of BS control circuits in addition to the above.
It will be apparent to those skilled in the art that any of them can be provided with the runaway monitoring circuit of this embodiment.

【0023】[0023]

【効果】以上詳細に説明したように、この発明の暴走監
視回路は複数のマイクロコンピュータのいずれか又はそ
のうちのいくつかが暴走すると正常なマイクロコンピュ
ータ内の相互監視回路で異常を検出してフェイルセーフ
リレーを遮断し、一時的偶発的に生じる瞬時の電源電圧
等の異常状態では暴走監視回路からのリセット信号でマ
イクロコンピュータを再スタートさせるようにしたか
ら、どのようなマイクロコンピュータの暴走状態も検出
してこれに最適な対応をすることができ、制御回路の信
頼性を向上させることができるという利点が得られる。
As described in detail above, the runaway monitoring circuit according to the present invention detects a failure in the normal monitoring circuit in a normal microcomputer when any one or some of the plurality of microcomputers goes out of control. The microcomputer is restarted by a reset signal from the runaway monitoring circuit in the case of an abnormal condition such as the instantaneous power supply voltage that occurs temporarily and accidentally, so that any runaway condition of the microcomputer is detected. In this case, an advantage can be obtained that an optimum response can be made to this and the reliability of the control circuit can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】一例として挙げたABS制御回路に実施例の暴
走監視回路を備えた全体概略ブロック図
FIG. 1 is an overall schematic block diagram including a runaway monitoring circuit according to an embodiment in an ABS control circuit described as an example;

【符号の説明】[Explanation of symbols]

4 フェイルセーフリレー 10 電子制御回路 12、12’マイクロコンピュータ 21、21’相互監視回路 22 相互通信回路 23 AND論理素子 25 OR論理素子 26 暴走監視回路 Reference Signs List 4 fail-safe relay 10 electronic control circuit 12, 12 'microcomputer 21, 21' mutual monitoring circuit 22 mutual communication circuit 23 AND logic element 25 OR logic element 26 runaway monitoring circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 速度情報等を表わす入力信号を2値化
し、そのパルス信号を分岐して複数系で並列的に入力処
理した後各系毎に設けたマイクロコンピュータで所定の
プログラムに従って演算しその演算結果に基づいて制御
信号を出力する電子制御回路に対して、それぞれのマイ
クロコンピュータ自身の動作の異常を監視する相互監視
回路を互いに他のマイクロコンピュータ内に設け自己が
発するウォッチドッグ信号を他のマイクロコンピュータ
内の監視回路で相互監視し、それぞれの相互監視回路の
出力信号は論理和回路を介して制御対象の負荷遮断機構
へ出力すると共に、それぞれのマイクロコンピュータの
ウォッチドッグ信号を論理積回路を介して系外に設けた
暴走監視回路へ送り、全てのマイクロコンピュータが異
常の場合にのみ暴走監視回路から全てのマイクロコンピ
ュータへリセット信号を送るように構成して成る複数の
マイクロコンピュータの暴走監視回路。
1. An input signal representing speed information or the like is binarized, the pulse signal is branched and input processing is performed in parallel by a plurality of systems, and then a microcomputer provided for each system performs an arithmetic operation according to a predetermined program. For an electronic control circuit that outputs a control signal based on the operation result, a mutual monitoring circuit that monitors abnormal operation of each microcomputer itself is provided in another microcomputer, and a watchdog signal generated by itself is output to another microcomputer. The monitoring circuits in the microcomputer monitor each other, and the output signals of each monitoring circuit are output to the load shedding mechanism to be controlled via the OR circuit, and the watchdog signal of each microcomputer is output to the AND circuit. Via the runaway monitoring circuit provided outside the system, and only when all microcomputers are abnormal, the runaway monitor A runaway monitoring circuit for a plurality of microcomputers configured to send a reset signal from the visual circuit to all microcomputers.
JP3324347A 1991-12-09 1991-12-09 Runaway monitoring circuit of multiple microcomputers Expired - Lifetime JP2906789B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3324347A JP2906789B2 (en) 1991-12-09 1991-12-09 Runaway monitoring circuit of multiple microcomputers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3324347A JP2906789B2 (en) 1991-12-09 1991-12-09 Runaway monitoring circuit of multiple microcomputers

Publications (2)

Publication Number Publication Date
JPH05158742A JPH05158742A (en) 1993-06-25
JP2906789B2 true JP2906789B2 (en) 1999-06-21

Family

ID=18164771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3324347A Expired - Lifetime JP2906789B2 (en) 1991-12-09 1991-12-09 Runaway monitoring circuit of multiple microcomputers

Country Status (1)

Country Link
JP (1) JP2906789B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000225935A (en) 1999-02-03 2000-08-15 Toyota Motor Corp Electrically controlled brake system
JP2007328679A (en) * 2006-06-09 2007-12-20 Omron Corp Runaway monitoring apparatus for multiplexed cpu
EP2899637B1 (en) * 2012-09-24 2017-04-26 Nissan Motor Co., Ltd. Electric vehicle control device

Also Published As

Publication number Publication date
JPH05158742A (en) 1993-06-25

Similar Documents

Publication Publication Date Title
JP3752022B2 (en) Electronic control unit with fault diagnosis function
JP3660105B2 (en) Vehicle control device
WO2011114493A1 (en) Microcomputer cross-monitoring system and microcomputer cross-monitoring method
KR101773315B1 (en) Electronic control device having power supply voltage monitoring function and vehicle steering control device equipped with same
US9221492B2 (en) Method for operating an electrical power steering mechanism
KR20210073705A (en) Vehicle control system according to failure of autonomous driving vehicle and method thereof
JPH064353A (en) Mutual monitor circuit for plural microcomputers
JPH06149604A (en) Multiplex system
US9519337B2 (en) Circuitry for controlling an output from an electronic control unit including two processors mutually monitoring each other
CN111162697A (en) Motor control device
JP2906789B2 (en) Runaway monitoring circuit of multiple microcomputers
JP7014140B2 (en) Electromagnetic brake control device and control device
JP2906790B2 (en) Runaway monitoring circuit of multiple microcomputers
JP6681304B2 (en) Vehicle control device and vehicle internal combustion engine control device
JP2002116921A (en) Auxiliary device for central processing unit
KR20220085880A (en) A Safety Brake system for unmaned and low-velocity autonomous vehicles
JPH06329042A (en) Rear wheel steering system
JP6942444B2 (en) Control device and control method of control device
KR20110071561A (en) Apparatus for detecting fail of a mcu of a vehicle
JP3906000B2 (en) Fail-safe mechanism
JPS61112534A (en) Control system of power supply
JP6702175B2 (en) Load drive
JPH01216057A (en) Car equipped with engine rotation control circuit
JP2784121B2 (en) Vehicle control device
JP2611549B2 (en) Elevator group control device