JP2887958B2 - Test instruction sequence generation method - Google Patents
Test instruction sequence generation methodInfo
- Publication number
- JP2887958B2 JP2887958B2 JP3174883A JP17488391A JP2887958B2 JP 2887958 B2 JP2887958 B2 JP 2887958B2 JP 3174883 A JP3174883 A JP 3174883A JP 17488391 A JP17488391 A JP 17488391A JP 2887958 B2 JP2887958 B2 JP 2887958B2
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- test instruction
- test
- unit
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、複数個の処理部、例え
ば、演算処理部、アクセス処理部、制御処理部等を持
ち、更に、各処理部が、複数個のモジュール、例えば、
上記演算処理部では、加減算部、乗算部、除算部、論理
演算部等のモジュールから構成される情報処理装置の
試験を行うために必要なテスト命令列の生成方法に関す
る。The present invention has a plurality of processing units, for example, an arithmetic processing unit , an access processing unit , a control processing unit, etc., and each processing unit has a plurality of modules, for example,
The arithmetic processing unit relates to a method of generating a test instruction sequence necessary for testing an information processing device including modules such as an addition / subtraction unit , a multiplication unit, a division unit , and a logical operation unit.
【０００２】情報処理装置の本体装置を構成する各処理
部をテストする技術は、最近のLSIの高密度化による各
処理部の機能強化に伴い、各処理部単位ではなく、本体
装置全体としてのテスト技術が要求される。2. Description of the Related Art A technique for testing each processing unit constituting a main unit of an information processing apparatus has been developed not only for each processing unit but for the entire main unit as a result of the recent enhancement of the function of each processing unit due to high density of LSI. Test technology is required.
【０００３】この為、該本体装置を構成する各処理部に
対して、その処理機能を個々にテストする方法では、該
情報処理装置全体の品質の確保が困難であり、各処理部
全体を含めた総合的なテストが必要となる。[0003] Therefore, it is difficult to ensure the quality of the entire information processing apparatus by a method of individually testing the processing function of each processing unit constituting the main unit. Comprehensive testing is required.
【０００４】従って、該情報処理装置が、複数個の処理
部から構成されている場合、各処理部をテストするため
のテスト命令が、各処理部毎に均等に配分されているこ
とが必要である。Therefore, when the information processing apparatus is composed of a plurality of processing units, it is necessary that test instructions for testing each processing unit are evenly distributed to each processing unit. is there.
【０００５】[0005]
【従来の技術】図４は、従来のテスト命令の生成方法を
説明する図である。従来のテスト命令の生成方法におい
ては、テスト命令の生成を、該テスト命令のビット数を
法とする乱数により行い、該生成された命令列により、
当該情報処理装置のテストを行っていた。2. Description of the Related Art FIG. 4 is a diagram for explaining a conventional test instruction generation method. In a conventional test instruction generation method, a test instruction is generated by a random number modulo the number of bits of the test instruction.
A test of the information processing device was performed.
【０００６】[0006]
【発明が解決しようとする課題】乱数でテスト命令を発
生させると、本体装置を構成している各処理部をテスト
する命令を、各処理部に均等に発生させることを保証す
ることができなくなり、該情報処理装置を総合的にテス
トすることが困難になるという問題があった。When a test instruction is generated by using a random number, it cannot be guaranteed that an instruction for testing each processing unit constituting the main unit is equally generated in each processing unit. However, there has been a problem that it is difficult to comprehensively test the information processing apparatus.
【０００７】即ち、乱数でテスト命令を発生させる為、
テスト命令の生成が、真に、ランダムとなることから、
例えば、ゲート数の多い部分に対するテスト命令の発生
が多くなる傾向となり、演算処理部に集中してテスト命
令が発生されることが起こると、アクセス処理部, 制御
処理部のテストが充分にできなくなるという問題があっ
た。That is, in order to generate a test instruction with random numbers,
Since the generation of test instructions is truly random,
For example, when test instructions are frequently generated for a portion having a large number of gates and test instructions are generated in a concentrated manner in the arithmetic processing unit, the access processing unit and the control processing unit cannot be sufficiently tested. There was a problem.
【０００８】本発明は上記従来の欠点に鑑み、複数個の
処理部（演算処理部、アクセス処理部、制御処理部等）
を備えた情報処理装置の試験を行うのに、本体装置を構
成している各処理部に対して、均等にテスト命令列を発
生することができるテスト命令列の生成方法を提供する
ことを目的とするものである。The present invention has been made in view of the above-mentioned conventional drawbacks, and has a plurality of processing units (such as an arithmetic processing unit , an access processing unit , and a control processing unit).
The object of the present invention is to provide a method for generating a test instruction sequence that can uniformly generate a test instruction sequence for each processing unit included in a main body device for testing an information processing apparatus having a computer. It is assumed that.
【０００９】[0009]
【課題を解決するための手段】図１は、本発明の原理説
明図である。上記の問題点は下記の如くに構成したテス
ト命令列の生成方法によって解決される。FIG. 1 is a diagram illustrating the principle of the present invention. The above problem is solved by a method for generating a test instruction sequence configured as described below.
【００１０】(1) 複数個の処理部 1,2,3から構成されて
いる情報処理装置を対象としたテスト命令群を、各処理
部 1,2,3に対応してグループ分けを行い、各処理部 1,
2,3の個数ｎに対応した定数を発生する定数発生処理部
により生成した定数（乱数）に基づいて、上記グルー
プ分けしたテスト命令群を選択して、テスト命令列
を生成し、実行するように構成する。(1) A test instruction group for an information processing apparatus composed of a plurality of processing units 1, 2, and 3 is grouped according to each of the processing units 1, 2, and 3. Each processing unit 1,
Based on a constant (random number) generated by a constant generation processing unit that generates a constant corresponding to the number n of a few, a group of test instructions is selected, and a test instruction sequence is generated and executed. To be configured.
【００１１】(2) 上記の情報処理装置において、各処理
部 1, 又は2,又は3 が複数個のモジュールから構成さ
れているとき、各処理部 1, 又は2,又は3 を対象とした
テスト命令群を、各処理部 1, 又は2,又は3 を構成して
いるモジュールに対応してグループ分けを行い、各モ
ジュールの個数ｍに対応した定数を発生する定数発生
処理部により生成した定数（乱数）に基づいて、上記
処理部 1, 又は2,又は3 毎にモジュール対応でグルー
プ分けしたテスト命令群を選択して、テスト命令列
を生成し、実行するように構成する。(2) In the information processing apparatus described above, when each processing unit 1, or 2, or 3 is composed of a plurality of modules, a test for each processing unit 1, or 2, or 3 is performed. The instruction group is divided into groups corresponding to the modules constituting each processing unit 1, or 2, or 3, and a constant generated by a constant generation processing unit that generates a constant corresponding to the number m of each module ( Based on the (random number), a test instruction group grouped according to the module for each of the processing units 1, or 2, or 3 is selected, and a test instruction sequence is generated and executed.
【００１２】[0012]
【作用】即ち、本発明においては、テスト対象の情報処
理装置が、例えば、処理部１〜処理部２、〜処理部ｎの
ｎ個の処理部から構成されているとすると、図１に示
したように、テスト命令群を、上記処理部１用テスト命
令グループと、処理部２用テスト命令グループ，〜，処
理部ｎ用テスト命令グループにグループ分けしておき、
定数ｎの定数発生処理部から生成される“１”〜
“ｎ”の乱数に基づいて、それぞれのグループ分けされ
たテスト命令群から、順番に、テスト命令を抽出し
て、テスト命令列を生成して、予め、定められた数の
テスト命令列ができると、該テスト命令列を実行する
ようにしたものである。In other words, in the present invention, assuming that the information processing apparatus to be tested is composed of, for example, n processing units of processing units 1 to 2 and processing unit n, as shown in FIG. As described above, the test instruction group is divided into the test instruction group for the processing unit 1, the test instruction group for the processing unit 2, ..., and the test instruction group for the processing unit n.
“1” to “1” generated from the constant generation processing unit for the constant n
Based on the random number of “n”, test instructions are sequentially extracted from each group of test instructions to generate a test instruction sequence, and a predetermined number of test instruction sequences are generated. And the test instruction sequence is executed.
【００１３】更に、各処理部１〜ｎのそれぞれが、例え
ば、ｍ個のモジュールから構成されている場合、該モ
ジュールをテストする命令群を、ｍ個のモジュール
に対応してグループ分けしておき、定数ｍの定数発生処
理部から生成される“１”〜“ｍ”の乱数に基づい
て、それぞれのグループ分けされたテスト命令群か
ら、順番に、テスト命令を抽出して、テスト命令列を
生成し実行するようにしたものである。Further, when each of the processing units 1 to n is composed of, for example, m modules, an instruction group for testing the modules is divided into groups corresponding to the m modules. , The test instructions are sequentially extracted from the group of test instructions based on the random numbers “1” to “m” generated from the constant generation processing unit for the constant m, and the test instruction sequence is It is generated and executed.
【００１４】従って、例えば、該ｎ，ｍグループにグル
ープ分けされたテスト命令群の中から、ｎ，又は、ｍ
の定数発生処理部で生成された乱数“１”〜“ｎ”，
又は、“１”〜“ｍ”に基づいて、各テスト命令グルー
プの中のテスト命令が、順番に取り出されることにな
るので、各処理部１〜ｎ，又は、各処理部ｉを構成して
いるモジュール１〜ｍに対してテスト命令が均一に発行
されることによなり、該情報処理装置を総合的にテスト
することができる効果がある。Therefore, for example, from the test instruction group grouped into the n and m groups, n or m
Random numbers “1” to “n” generated by the constant generation processing unit of
Alternatively, the test instructions in each test instruction group are fetched in order based on “1” to “m”, so that each processing unit 1 to n or each processing unit i is configured. Since the test instructions are issued uniformly to the existing modules 1 to m, there is an effect that the information processing apparatus can be comprehensively tested.
【００１５】[0015]
【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図１は、本発明の原理説明図であり、図２，
図３は本発明の一実施例を示した図であって、図２は構
成例を示し、図３はテスト命令の生成の処理フローを示
している。BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 is an explanatory view of the principle of the present invention.
FIG. 3 is a diagram showing an embodiment of the present invention, FIG. 2 shows a configuration example, and FIG. 3 shows a processing flow of test instruction generation.
【００１６】本発明においては、複数個の処理部、例え
ば、制御処理部 1,アクセス処理部2, 演算処理部 3から
構成されている情報処理装置を対象としたテスト命令群
を、各処理部 1,2,3に対応してグループ分けを行い、各
処理部の個数ｎ(=3)に対応した定数を発生する定数発生
処理部により生成した定数（乱数）に基づいて、上記
グループ分けしたテスト命令群を選択して、テスト命
令列を生成し、実行する手段, 或いは、各処理部 1,
又は2,又は3 が複数個のモジュール、例えば、上記演算
処理部 3が、加減算部, 乗算部, 除算部,論理演算部と
いった４個のモジュールから構成されているとき、各
処理部1, 又は2,又は3 、上記の例では、該演算処理部
3を対象としたテスト命令群を、各モジュールに対応
してグループ分けを行い、各モジュールの個数ｍ(=4)に
対応して生成した定数（乱数）に基づいて、上記モジュ
ール対応でグループ分けしたテスト命令群を選択し
て、テスト命令列を生成し、実行する手段が、本発明
を実施するのに必要な手段である。尚、全図を通して同
じ符号は同じ対象物を示している。According to the present invention, a test instruction group for an information processing apparatus composed of a plurality of processing units, for example, a control processing unit 1, an access processing unit 2, and an arithmetic processing unit 3, is sent to each processing unit. Grouping is performed according to 1, 2, and 3, and the above grouping is performed based on a constant (random number) generated by a constant generation processing unit that generates a constant corresponding to the number n (= 3) of each processing unit. Means for selecting a test instruction group and generating and executing a test instruction sequence, or each processing unit 1,
Or 2 or 3 is a plurality of modules, for example, when the arithmetic processing unit 3 is composed of four modules such as an addition / subtraction unit, a multiplication unit, a division unit, and a logical operation unit, each processing unit 1 or 2, or 3, in the above example, the arithmetic processing unit
The test instruction group targeting 3 is grouped according to each module, and based on the constants (random numbers) generated corresponding to the number m (= 4) of each module, the groups are grouped according to the above modules The means for selecting the set of test instructions and generating and executing the test instruction sequence is the means necessary for implementing the present invention. Note that the same reference numerals indicate the same object throughout the drawings.
【００１７】以下、図１を参照しながら、図２、図３に
よって本発明のテスト命令列の生成方法を説明する。先
ず、情報処理装置が、図２に示したように、例えば、制
御処理部 1と、アクセス処理部 2と、演算処理部 3とで
構成され、制御処理部 1は、命令処理部、割込み処理部
の各モジュールから構成されており、演算処理部 3
は、加減算部、乗算部、除算部、論理演算部の各モジュ
ールから構成されているものとする。Hereinafter, a method for generating a test instruction sequence according to the present invention will be described with reference to FIGS. 2 and 3 while referring to FIG. First, as shown in FIG. 2, the information processing apparatus includes, for example, a control processing unit 1, an access processing unit 2, and an arithmetic processing unit 3, and the control processing unit 1 includes an instruction processing unit , an interrupt processing It consists of each module of the
Is composed of modules of an addition / subtraction unit , a multiplication unit, a division unit , and a logical operation unit.
【００１８】この場合、該情報処理装置をテストするテ
スト命令群を、制御処理部用テスト命令群、例えば、
特権命令, 逐次化命令等で構成されるものと、アクセス
処理部用テスト命令群、例えば、読出, 格納命令等で
構成されるものと、演算処理用テスト命令群、例え
ば、加算, 減算, 乗除算命令, 論理演算命令等で構成さ
れるものとグループ分けしておく。In this case, a test instruction group for testing the information processing device is replaced with a test instruction group for the control processing unit, for example,
An instruction composed of privileged instructions, serialization instructions, etc., a test instruction group for an access processing unit, for example, a read / store instruction, and a test instruction group for arithmetic processing, for example, addition, subtraction, multiplication and division It is grouped with those composed of arithmetic instructions and logical operation instructions.
【００１９】そして、本実施例においては、該情報処理
装置が、前述のように、制御処理部1と、アクセス処理
部 2と、演算処理部 3とで構成されているので、ｎの定
数発生処理部では、「３」の定数を発生するように構
成する。｛図３の処理ステップ 100〜104 参照｝ 選択処理部 8では、上記「３」の定数発生処理部で発
生した定数（乱数）に基づいて、該定数が「１」である
と、上記制御処理部用テスト命令群からテスト命令を
取り出す。同様にして、該定数が「２」であると、上記
アクセス処理部用テスト命令群からテスト命令を取り
出す。又、該定数が「３」であると、上記演算処理部用
テスト命令群からテスト命令を取り出す。｛図３の処
理ステップ 105〜107 参照｝ 若し、上記の乱数の発生で定数が「１」〜「３」以外で
あると、処理ステップ104 に戻る。｛図３の処理ステッ
プ 108参照｝ 上記のようにして、選択されたテスト命令を、テスト実
行域 9に格納する。該テスト実行域 9に満杯 (例えば、
ｋ命令）になるまで、テスト命令列の取り出しが完了す
ると、該テスト実行域 9に格納されているテスト命令列
を順次実行する。｛処理ステップ 109〜111 参照｝ 上記のようにして、テスト命令列を複数組み作成し
て、該作成されてテスト命令列の実行を繰り返す。
｛図３の処理ステップ 112参照｝ 上記の実施例は、情報処理装置が、制御処理部 1と、ア
クセス処理部 2と、演算処理部 3とで構成されている例
で説明したが、一般に、ｎ個の処理部で構成されている
場合には、上記定数発生処理部は「ｎ」の定数を発生
するように構成する。In this embodiment, since the information processing apparatus is composed of the control processing unit 1, the access processing unit 2, and the arithmetic processing unit 3 as described above, the constant generation of n is performed. The processing unit is configured to generate a constant of “3”. << Refer to processing steps 100 to 104 in FIG. 3 >> The selection processing unit 8 determines that the constant is "1" based on the constant (random number) generated by the constant generation processing unit of "3". The test instruction is extracted from the group test instruction group. Similarly, when the constant is “2”, a test instruction is extracted from the test instruction group for the access processing unit. If the constant is "3", a test instruction is extracted from the test instruction group for the arithmetic processing unit. << Refer to processing steps 105 to 107 in FIG. 3 >> If the constants are other than "1" to "3" due to the generation of the random numbers, the process returns to processing step 104. {Refer to processing step 108 in FIG. 3} As described above, the selected test instruction is stored in test execution area 9. The test execution area 9 is full (for example,
When the extraction of the test instruction sequence is completed until the number of test instruction sequences reaches k, the test instruction sequence stored in the test execution area 9 is sequentially executed. {See Processing Steps 109 to 111} As described above, a plurality of sets of test instruction strings are created, and the created and executed test instruction strings are repeated.
<< Refer to processing step 112 in FIG. 3 >> In the above embodiment, the information processing apparatus has been described as an example including the control processing unit 1, the access processing unit 2, and the arithmetic processing unit 3, but in general, In the case where the processing unit includes n processing units, the constant generation processing unit is configured to generate a constant “n”.
【００２０】次に、上記各処理部、例えば、演算処理部
3が、前述のように、加減算部, 乗算部, 除算部, 論理
演算部の各モジュールから構成されている場合、演算
処理部 3用のテスト命令群を、上記加減算部, 乗算部,
除算部, 論理演算部の各モジュール用テスト命令群に
グループ分けしておいて、上記定数発生処理部で、
「４」の定数を発生するように構成することで、該演算
処理部 3内の各モジュールを均等にテストするテスト
命令列を生成することができる。Next, each of the above processing units, for example, an arithmetic processing unit
As described above, in the case where 3 is composed of modules of an addition / subtraction unit, a multiplication unit, a division unit, and a logical operation unit, the test instruction group for the operation processing unit 3 is divided into the above-described addition / subtraction unit, multiplication unit,
Dividing the test instruction group for each module of the division unit and the logical operation unit into groups, the above constant generation processing unit
By configuring so as to generate the constant of “4”, a test instruction sequence for evenly testing each module in the arithmetic processing unit 3 can be generated.
【００２１】同様に、制御処理部 1, アクセス処理部 2
についても、それぞれの処理部を構成しているモジュー
ルに対応して、それぞれの処理部用テスト命令群を、
各モジュール用テスト命令群にグループ分けしておい
て、それぞれのモジュールの数ｍに対応して、上記定
数発生処理部で「ｍ」の定数を発生するように構成す
ることで、各処理部内の各モジュールを均等にテスト
するテスト命令列を生成することができる。Similarly, control processing unit 1, access processing unit 2
Also, for each of the processing unit test instructions, corresponding to the modules constituting each processing unit,
The test instruction group for each module is divided into groups, and the constant generation processing unit generates a constant of “m” corresponding to the number m of each module. A test instruction sequence for testing each module equally can be generated.
【００２２】このように、本発明は、複数個の処理部、
例えば、制御処理部 1, アクセス処理部 2, 演算処理部
3から構成されている情報処理装置を対象としたテスト
命令群を、各処理部 1,2,3に対応してグループ分けを行
い、各処理部の個数ｎ(=3)に対応した定数を発生する定
数発生処理部により生成した定数（乱数）に基づい
て、上記グループ分けしたテスト命令群を選択して、
テスト命令列を生成し、実行する手段, 或いは、各処
理部 1, 又は2,又は3 が複数個のモジュール、例えば、
上記演算処理部 3が、加減算部, 乗算部, 除算部, 論理
演算部といった４個のモジュールから構成されている
とき、各処理部 1, 又は2,又は3 、上記の例では、該演
算処理部 3を対象としたテスト命令群を、各モジュール
に対応してグループ分けを行い、各モジュールの個数
ｍ(=4)に対応して生成した定数（乱数）に基づいて、上
記演算処理部対応でグループ分けしたテスト命令群を
選択して、テスト命令列を生成し、実行するようにし
たところに特徴がある。Thus, the present invention provides a plurality of processing units,
For example, control processing unit 1, access processing unit 2, arithmetic processing unit
The test instruction group for the information processing device composed of 3 is divided into groups corresponding to the processing units 1, 2, and 3, and a constant corresponding to the number n (= 3) of each processing unit is calculated. Based on the constant (random number) generated by the generated constant generation processing unit, the test instruction group divided into groups is selected,
A means for generating and executing a test instruction sequence, or each processing unit 1, or 2, or 3 includes a plurality of modules, for example,
When the arithmetic processing unit 3 is composed of four modules such as an addition / subtraction unit, a multiplication unit, a division unit, and a logical operation unit, each processing unit 1, or 2, or 3, The test instruction group for section 3 is divided into groups corresponding to each module, and based on a constant (random number) generated corresponding to the number m (= 4) of each module, A feature is that the test instruction group grouped by the above is selected to generate and execute a test instruction sequence.
【００２３】[0023]
【発明の効果】以上、詳細に説明したように、本発明の
テスト命令列の生成方法によれば、情報処理装置を構成
している各処理部に対するテストを均等に実施すること
ができ、情報処理装置を総合的にテストすることができ
るので、情報処理装置の信頼度の向上に寄与することが
大きいという効果が得られる。As described above in detail, according to the method for generating a test instruction sequence of the present invention, it is possible to uniformly execute a test for each processing unit constituting an information processing apparatus. Comprehensive testing of processing equipment
Runode, the effect is obtained that it is large to contribute to the improvement of the reliability of the information processing apparatus.
【図１】本発明の原理説明図FIG. 1 is a diagram illustrating the principle of the present invention.
【図２】本発明の一実施例を示した図（その１）FIG. 2 shows an embodiment of the present invention (part 1).
【図３】本発明の一実施例を示した図（その２）FIG. 3 shows an embodiment of the present invention (part 2).
【図４】従来のテスト命令の生成方法を説明する図FIG. 4 is a diagram illustrating a conventional test instruction generation method.
1 制御処理部 2 アクセス
処理部 3 演算処理部 8 選択処理
部 9 テスト実行域 グループ分けされたテスト命令群 ｎ／ｍの定数発生処理部 テスト命令列 モジュール1 Control processing unit 2 Access processing unit 3 Operation processing unit 8 Selection processing unit 9 Test execution area Test instruction group grouped n / m constant generation processing unit Test instruction sequence module
Claims (2)
理装置を試験するテスト命令列の生成方法であって、 個々の処理部に対する複数のテスト命令をグループ化
し、乱数を発生し、 発生された乱数に対応するグループから任意のテスト命
令を選択して、テスト命令列を生成することを特徴とす
るテスト命令列の生成方法。 1. An information processing system comprising a plurality of processing units.
A method for generating a test instruction sequence for testing a processing device, wherein a plurality of test instructions for individual processing units are grouped.
Generates a random number, and outputs any test instruction from the group corresponding to the generated random number.
And selecting a test instruction to generate a test instruction sequence.
How to generate test instruction strings.
処理部に対するテスト命令列の生成において、 前記処理部毎のグループを、当該処理部を構成する個々
のモジュールに対するテスト命令群からなるグループに
分割し、乱数を発生し、 発生された乱数に対応するモジュール単位のグループか
ら任意のテスト命令を選択して、テスト命令列を生成す
ることを特徴とする請求項１に記載のテスト命令列の生
成方法。 2. The apparatus according to claim 2, wherein said module comprises a plurality of modules.
In generating a test instruction sequence for a processing unit, a group for each processing unit is divided into individual groups constituting the processing unit.
Into a group of test instructions for each module
Divided, generated random numbers, and grouped in module units corresponding to the generated random numbers
Select any test instruction from the
2. The method according to claim 1, further comprising:
Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174883A JP2887958B2 (en) | 1991-07-16 | 1991-07-16 | Test instruction sequence generation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174883A JP2887958B2 (en) | 1991-07-16 | 1991-07-16 | Test instruction sequence generation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0520111A JPH0520111A (en) | 1993-01-29 |
| JP2887958B2 true JP2887958B2 (en) | 1999-05-10 |
Family
ID=15986335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174883A Expired - Fee Related JP2887958B2 (en) | 1991-07-16 | 1991-07-16 | Test instruction sequence generation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2887958B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258803B2 (en) * | 2010-01-26 | 2012-09-04 | Advantest Corporation | Test apparatus and test method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3771131A (en) * | 1972-04-17 | 1973-11-06 | Xerox Corp | Operating condition monitoring in digital computers |
| JPS62125440A (en) * | 1985-11-27 | 1987-06-06 | Hitachi Ltd | Test execution system |
-
1991
- 1991-07-16 JP JP3174883A patent/JP2887958B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0520111A (en) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190266217A1 (en) | Apparatus and method for matrix computation | |
| US10474432B2 (en) | Repeatable distributed pseudorandom number generation | |
| TWI569206B (en) | Results generation for state machine engines | |
| TWI488110B (en) | State machine engine and method for the same | |
| US6539542B1 (en) | System and method for automatically optimizing heterogenous multiprocessor software performance | |
| KR20140126194A (en) | Apparatus and method for generating test case for processor verification and, verification apparatus | |
| KR101715986B1 (en) | System and method for efficient resource management of a signal flow programmed digital signal processor code | |
| JP2019053541A (en) | Information processing apparatus, information processing method and program | |
| US7895492B2 (en) | Pseudorandom number generator, semiconductor integrated circuit, pseudorandom number generator control apparatus, pseudorandom number generator control method, and computer product | |
| JP2021157361A (en) | Optimization device and optimization method | |
| US20020032898A1 (en) | Computer implemented circuit synthesis system | |
| KR100958964B1 (en) | Evaluation unit for single instruction, multiple data execution engine flag registers | |
| JP2887958B2 (en) | Test instruction sequence generation method | |
| Sidiropoulos et al. | Jitpr: A framework for supporting fast application's implementation onto fpgas | |
| US6581029B1 (en) | Method and system for optimizing execution of a collection of related module sequences by eliminating redundant modules | |
| Yeh et al. | A circular pipeline processing based deterministic parallel test pattern generator | |
| JP3803283B2 (en) | Compression test plan generation, test sequence generation and testing for integrated circuit testing | |
| JP7335952B2 (en) | Generating vector predicate summaries | |
| US6816826B1 (en) | Fully exhibiting asynchronous behavior in a logic network simulation | |
| US8117507B2 (en) | Decompressing method and device for matrices | |
| JPWO2020031281A1 (en) | Information processing equipment, information processing methods, and programs | |
| US10503477B2 (en) | Galois field pipelined multiplier with polynomial and beta input passing scheme | |
| JP2781081B2 (en) | Logical operation method by parallel operation mechanism | |
| JPH09289252A (en) | Graphic processing method and apparatus | |
| JP2768077B2 (en) | Vector unit test method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |
|
| LAPS | Cancellation because of no payment of annual fees |