JP2884914B2 - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JP2884914B2 JP2884914B2 JP4138948A JP13894892A JP2884914B2 JP 2884914 B2 JP2884914 B2 JP 2884914B2 JP 4138948 A JP4138948 A JP 4138948A JP 13894892 A JP13894892 A JP 13894892A JP 2884914 B2 JP2884914 B2 JP 2884914B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature
- detection
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体集積回路に利用
され、特に、半導体集積回路にて消費される電力が多い
半導体集積回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit which is used in a semiconductor integrated circuit, and more particularly to a semiconductor integrated circuit which consumes a large amount of power in the semiconductor integrated circuit.
【0002】[0002]
【従来の技術】半導体集積回路(以下、LSIとい
う。)の消費可能な電力は、LSIの半導体基板として
のシリコン基板の温度が、ある一定温度(通常125°
C)を越えないように、LSIが保証する最大周囲温度
と、LSIパッケージの熱抵抗とにより次のように決定
される。なお、ここで半導体基板の温度は例えば内蔵さ
れたPN接合ダイオードの接合温度で規定される。(以
下、半導体基板の温度を単に接合温度という。) Po(max)=[Tj(max)−Ta(max)]
/Rth ここで Po(max):最大消費電力、Tj(ma
x):最大接合温度 Ta(max):最大周囲温度、Rth:パッケージの
熱抵抗 である。2. Description of the Related Art The power that can be consumed by a semiconductor integrated circuit (hereinafter referred to as an LSI) is such that the temperature of a silicon substrate as a semiconductor substrate of the LSI is a certain temperature (usually 125 ° C.).
The maximum ambient temperature guaranteed by the LSI and the thermal resistance of the LSI package are determined as follows so as not to exceed C). Here, the temperature of the semiconductor substrate is defined, for example, by the junction temperature of the built-in PN junction diode. (Hereinafter, the temperature of the semiconductor substrate is simply referred to as the junction temperature.) Po (max) = [Tj (max) -Ta (max)]
/ Rth where Po (max): maximum power consumption, Tj (ma
x): maximum junction temperature Ta (max): maximum ambient temperature, Rth: thermal resistance of the package.
【0003】パッケージの熱抵抗は、シリコン基板表面
からパッケージの表面までの熱抵抗とパッケージ表面か
ら大気およびLSIが搭載されるプリント基板等の周囲
にいたる箇所の熱抵抗とに分類することができる。そし
て、シリコン基板表面から、パッケージの表面までの熱
抵抗は、LSIのチップサイズが大きくなり、発熱面積
が広くなるほど小さくなる傾向があり、パッケージ表面
から周囲にいたる箇所の熱抵抗は、LSIが搭載される
プリント基板の材質および基板上の配線等により大きく
変化する傾向を持っている。The thermal resistance of a package can be classified into thermal resistance from the surface of the silicon substrate to the surface of the package, and thermal resistance from the surface of the package to the atmosphere and the periphery of a printed circuit board on which the LSI is mounted. The thermal resistance from the surface of the silicon substrate to the surface of the package tends to decrease as the chip size of the LSI increases and the heating area increases. It tends to vary greatly depending on the material of the printed circuit board and the wiring on the board.
【0004】ただ現状では、各々のLSIにおいて、そ
のLSIのチップサイズ、およびLSIが搭載されるプ
リント基板の材質、および基板上の配線等のすべての状
態ごとに熱抵抗を算出できないことより、通常一番厳し
いと考えられる条件にて、パッケージごとに熱抵抗を測
定し、この結果よりLSIの最大消費電力を決定してい
る。However, at present, thermal resistance cannot be calculated for each state of all LSIs, such as the chip size of the LSI, the material of the printed circuit board on which the LSI is mounted, and the wiring on the circuit board. Thermal resistance is measured for each package under the most severe conditions, and the maximum power consumption of the LSI is determined from the results.
【0005】また、ディジタル信号を扱うディジタルL
SIでは、入力信号によって、半導体集積回路の動作す
るトランジスタ数が大きく異なるが、すべての入力信号
に対して、動作するトランジスタ数を適正に算出するこ
とが困難なことより、この場合も、最悪条件すなわち、
動作するトランジスタが最大となる入力信号にて、消費
電力を見積もっていた。A digital signal L for handling digital signals
In the SI, the number of transistors operating in the semiconductor integrated circuit greatly differs depending on the input signal. However, it is difficult to properly calculate the number of operating transistors for all input signals. That is,
Power consumption is estimated based on an input signal at which the number of operating transistors is maximized.
【0006】図7は従来のLSIの一例を示すブロック
構成図である。FIG. 7 is a block diagram showing an example of a conventional LSI.
【0007】この従来のLSI20は、複数4個の回路
ブロック1を備えている。そして、接合温度を検出する
手段はなんら備えていない。This conventional LSI 20 has a plurality of four circuit blocks 1. No means for detecting the junction temperature is provided.
【0008】[0008]
【発明が解決しようとする課題】この従来のLSIにお
けるパッケージごとに熱抵抗を測定し、LSIの使用可
能な最大消費電力を決定するやり方では、実際LSIが
使用されるプリント基板実装時における熱抵抗を正確に
見積もることが困難であることより、通常一番厳しいと
考えられる条件にて熱抵抗を決定することになり、消費
電力が多いLSIの設計を行う場合、動作状態に適応し
た設計を行うことができれば本来集積可能な機能を、内
蔵できない等の課題があった。In a method of measuring the thermal resistance for each package in the conventional LSI and determining the maximum power consumption that can be used by the LSI, the thermal resistance at the time of mounting the printed circuit board on which the LSI is actually used is known. Is difficult to accurately estimate, the thermal resistance is usually determined under the condition considered to be the severest, and when designing an LSI that consumes a large amount of power, a design suitable for the operating state is performed. If this is possible, there is a problem that functions that can be integrated originally cannot be built in.
【0009】また、ディジタルLSIの最大消費電力
は、ディジタルLSIの最低動作電源電圧(以下、VDD
という。)および電源電流(以下、IDDという)と、M
OSトランジスタのしきい値電圧(以下、VT とい
う。)とについて、図8および図9に示すように、VT
の絶対値が小さくなるとIDDが増加しVDDが低下する傾
向があること、および、動作するトランジスタが多くな
ると、IDDが増加する傾向にあることを考慮し、すべて
の最悪条件にて決定していたため、動作条件に適応した
設計を行うことができれば、本来集積可能な機能を、内
蔵できない課題があった。The maximum power consumption of a digital LSI is determined by the minimum operating power supply voltage (hereinafter referred to as V DD) of the digital LSI.
That. ) And power supply current (hereinafter referred to as I DD )
Threshold voltage of the OS transistor for (hereinafter, referred to. V T) and, as shown in FIGS. 8 and 9, V T
In consideration of the fact that I DD tends to increase and V DD tends to decrease when the absolute value of I D decreases, and that I DD tends to increase when the number of operating transistors increases, all the worst conditions are determined. Therefore, there is a problem that if the design can be performed in accordance with the operating conditions, the functions that can be originally integrated cannot be incorporated.
【0010】本発明の目的は、前記の課題を解決するこ
とにより、動作状態に適応した熱設計を可能とし、最大
限の機能を内蔵可能としたLSIを提供するとこにあ
る。It is an object of the present invention to solve the above-mentioned problems and to provide an LSI which enables a thermal design adapted to an operation state and which can incorporate the maximum functions.
【0011】[0011]
【課題を解決するための手段】本発明は、半導体基板の
一主面上に形成された電子回路を備えた半導体集積回路
において、前記半導体基板の一主面上に形成され、前記
半導体基板の表面温度を検出するための温度検出部を備
えたことを特徴とする。According to the present invention, there is provided a semiconductor integrated circuit having an electronic circuit formed on one main surface of a semiconductor substrate. A temperature detector for detecting a surface temperature is provided.
【0012】また、本発明は、前記温度検出部は複数個
設けられ、外部より入力される検出モード切換信号によ
り、複数個の前記温度検出部からの検出データを切り換
え検出データ出力端子に出力する検出部切換回路を備え
たことを特徴とする。Further, according to the present invention, a plurality of the temperature detectors are provided, and the detection data from the plurality of the temperature detectors are switched to a detection data output terminal in response to a detection mode switching signal input from the outside. A detection unit switching circuit is provided.
【0013】また、本発明は、前記温度検出部は複数個
設けられ、最高温度になっている回路ブロックに隣接し
ている前記温度検出部からの検出データを選択する検出
データ比較回路と、前記検出データ比較回路の比較結果
により複数個の前記温度検出部からの検出データを切り
換え検出データ出力端子に出力する検出部切換回路とを
備えたことを特徴とする。Further, according to the present invention, a plurality of the temperature detecting sections are provided, and the temperature detecting section is adjacent to a circuit block having the highest temperature.
And detecting the data comparator circuit for selecting detection data from the temperature detecting section is a detection unit that outputs the detected data output terminal switching detection data from a plurality of the temperature detecting section by comparing the results of the detection data comparison circuit And a switching circuit.
【0014】また、本発明は、前記半導体集積回路はM
OSトランジスタから構成され、前記温度検出部は複数
個設けられ、最高温度になっている回路ブロックに隣接
している前記温度検出部からの検出データを選択する検
出データ比較回路と、前記MOSトランジスタのしきい
値電圧を検出するしきい値電圧検出部と、前記半導体集
積回路に含まれる複数個の回路ブロックに電源を供給す
る電源供給部と、前記検出データ比較回路からのデータ
と前記しきい値電圧検出部からのデータとにより、前記
電源供給部から前記回路ブロックへ供給する電源電圧を
制御する電圧制御回路とを備えたことを特徴とする。Further, according to the present invention, the semiconductor integrated circuit may have an M
An OS transistor, and a plurality of the temperature detectors are provided , adjacent to a circuit block having the highest temperature.
And detecting the data comparator circuit for selecting detection data from the temperature detection unit that, the threshold voltage detection unit that detects the threshold voltage of the MOS transistor, a plurality of circuits included in the semiconductor integrated circuit A power supply unit for supplying power to the block, and a voltage for controlling a power supply voltage supplied from the power supply unit to the circuit block based on data from the detection data comparison circuit and data from the threshold voltage detection unit. And a control circuit.
【0015】また、本発明は、前記電圧制御回路の制御
アルゴリズムがあらかじめ蓄積された制御データ記憶部
を備えたことを特徴とする。Further, the present invention is characterized in that a control data storage unit in which a control algorithm of the voltage control circuit is stored in advance is provided.
【0016】[0016]
【作用】本発明では、LSIの接合温度を測定する、例
えばPN接合ダイオードからなる温度検出部を備えてい
るので、実際のLSIについてその動作状態に合わせて
接合温度測定が可能となり、動作状態に適応した最適熱
設計を行うことができ、最大限の機能を内蔵させること
が可能となる。According to the present invention, since a temperature detecting section comprising a PN junction diode, for example, for measuring the junction temperature of an LSI is provided, the junction temperature of an actual LSI can be measured in accordance with the operation state. Adaptable optimal thermal design can be performed, and it is possible to incorporate maximum functions.
【0017】また、測定すべき回路ブロックが複数の場
合には、回路ブロックごとに温度検出部を設け、検出モ
ード切換信号または検出データ比較回路の比較結果によ
り検出部切換回路が検出データ出力端子に出力するの
で、より少ない出力端子数にて温度検出が可能となる。When there are a plurality of circuit blocks to be measured, a temperature detecting section is provided for each circuit block, and the detecting section switching circuit is connected to the detection data output terminal by a detection mode switching signal or a comparison result of the detection data comparing circuit. Since the output is performed, the temperature can be detected with a smaller number of output terminals.
【0018】さらに、MOSトランジスタから構成され
たディジタルLSIにおいて、温度検出データと、しき
い値電圧検出部による検出VT のデータとに基づいて供
給電源電圧を制御することにより、製造工程で生じるV
T のばらつきを補正し、かつLSIが実際に使用される
状態での消費電力が制御可能となる。Furthermore, in the digital LSI which is composed of MOS transistors, and the temperature detection data, by controlling the supply voltage on the basis of the data of the detected V T by the threshold voltage detection unit, V occurring in the manufacturing process
It is possible to correct the variation in T and control the power consumption in a state where the LSI is actually used.
【0019】[0019]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0020】図1は本発明の第一実施例を示すブロック
構成図、および図2はその一部詳細を示す図である。FIG. 1 is a block diagram showing a first embodiment of the present invention, and FIG. 2 is a diagram showing a part of the first embodiment in detail.
【0021】本第一実施例は、シリコン基板上に形成さ
れた複数4個の回路ブロック1を備えたLSI20aに
おいて、本発明の特徴とするところの、各回路ブロック
1ごとにシリコン基板の表面温度を検出するため各回路
ブロック1にそれぞれ隣接して設けられた複数4個の温
度検出部2と、検出モード切換信号入力端子5より入力
される検出モード切換信号により、各温度検出部2から
の検出データを切り換え検出データ出力端子4に出力す
る検出部切換回路3とを備えている。In the first embodiment, in an LSI 20a having a plurality of four circuit blocks 1 formed on a silicon substrate, the surface temperature of the silicon substrate for each circuit block 1 is a feature of the present invention. A plurality of four temperature detectors 2 provided adjacent to the respective circuit blocks 1 for detecting the signal and a detection mode switching signal input from a detection mode switching signal input terminal 5 are used to output the signals from the respective temperature detectors 2. A detection section switching circuit 3 for switching detection data to a detection data output terminal 4;
【0022】本第一実施例では、検出モード切換信号入
力端子5より入力される検出モード切換信号により、L
SI20aに含まれる複数4個の回路ブロック1に隣接
した温度検出部2から出力される検出データを切り換え
ることにより、各回路ブロック1ごとの接合温度を検出
できる。In the first embodiment, the detection mode switching signal input from the detection mode switching signal
By switching the detection data output from the temperature detector 2 adjacent to the plurality of four circuit blocks 1 included in the SI 20a, the junction temperature of each circuit block 1 can be detected.
【0023】この第一実施例をディジタルLSIに適用
し、LSIが実際に使用される状態、すなわちプリント
基板に実装し、入力信号を入れた状態にし、検出モード
切換信号にて制御することで、実際の使用状態での接合
温度を検出することが可能となる。このようにして得ら
れたデータは、適正なLSI設計を可能とする。The first embodiment is applied to a digital LSI, and the LSI is actually used, that is, mounted on a printed circuit board, input signals are input, and controlled by a detection mode switching signal. It is possible to detect the bonding temperature in an actual use state. The data obtained in this way enables an appropriate LSI design.
【0024】図2は、図1の回路の一部詳細を示す回路
図で、温度検出部関連を示す。温度検出部2にPN接合
型のダイオード13を用い、各々のダイオード13をM
OSトランジスタ12により切り換え、複数のダイオー
ド13のなかで、1個を検出データ出力端子4に接続す
るものである。FIG. 2 is a circuit diagram showing a part of the circuit shown in FIG. A PN junction type diode 13 is used for the temperature detector 2 and each diode 13 is set to M
The switching is performed by the OS transistor 12, and one of the plurality of diodes 13 is connected to the detection data output terminal 4.
【0025】この場合、検出データ出力端子4に一定電
流を供給し、検出データ出力端子4の電圧を測定するこ
とで、各回路ブロック1の接合温度を算出できる。な
お、図2において14はGND端子である。In this case, by supplying a constant current to the detection data output terminal 4 and measuring the voltage of the detection data output terminal 4, the junction temperature of each circuit block 1 can be calculated. In FIG. 2, reference numeral 14 denotes a GND terminal.
【0026】図3は本発明の第二実施例を示すブロック
構成図である。FIG. 3 is a block diagram showing a second embodiment of the present invention.
【0027】本第二実施例のLSI20bは、本発明の
特徴とするところの、複数4個の温度検出部2と、温度
検出部2の検出データを比較する検出データ比較回路6
と、検出データ比較回路6の比較結果より、4個ある温
度検出部2からの検出データを切り換え、検出データ出
力端子4に出力する検出部切換回路3とを備えている。The LSI 20b of the second embodiment is characterized by a plurality of four temperature detectors 2 and a detection data comparison circuit 6 for comparing the data detected by the temperature detectors 2, which is a feature of the present invention.
And a detection section switching circuit 3 for switching the four detection data from the temperature detection section 2 based on the comparison result of the detection data comparison circuit 6 and outputting the data to the detection data output terminal 4.
【0028】本第二実施例は、各回路ブロック1ごとの
接合温度を検出し、最高温度になっている回路ブロック
1に隣接している温度検出部2の検出データを検出デー
タ出力端子4に出力するものであり、外部より制御する
ことなく、LSIの最高接合温度を検出可能としたもの
である。In the second embodiment, the junction temperature of each circuit block 1 is detected, and the detection data of the temperature detector 2 adjacent to the circuit block 1 having the highest temperature is output to the detection data output terminal 4. The maximum output temperature of the LSI can be detected without external control.
【0029】図4は図3の回路の一部詳細を示す回路図
で、主として温度検出部関連を示す。各ダイオード13
に定電流源15により一定電流を加え、各ダイオード1
3の両端の電圧を電圧比較回路16にて比較すること
で、最高接合温度になっている箇所のダイオード13を
MOSトランジスタ12を「オン」にして検出データ出
力端子4に接続するものである。FIG. 4 is a circuit diagram showing a part of the details of the circuit shown in FIG. Each diode 13
A constant current is applied by a constant current source 15 to each diode 1
The voltage at both ends of the diode 3 is compared by a voltage comparison circuit 16 to connect the diode 13 at the highest junction temperature to the detection data output terminal 4 by turning on the MOS transistor 12.
【0030】図5は、本発明の第三実施例を示すブロッ
ク構成図で、MOSトランジスタから構成されたディジ
タルLSIを示す。本第三実施例は複数2個の回路ブロ
ック1aを備えたLSI20cにおいて、本発明の特徴
とするところの、各回路ブロック1aに隣接して設けら
れた複数2個の温度検出部2と、温度検出部2からの検
出データを比較し、最高接合温度になっている回路ブロ
ック1に隣接している温度検出部2の検出データを電圧
制御回路8へ出力する検出データ比較回路6と、MOS
トランジスタのしきい値電圧VT を検出し電圧制御回路
5へVT の検出データを出力するVT 検出部7と、各回
路ブロック1に電源を供給する電源供給部9と、検出デ
ータ比較回路6からのデータとVT 検出部7からのデー
タにより、電源供給部9の回路ブロック1へ供給する電
源電圧を制御する電圧制御回路8とを備えている。FIG. 5 is a block diagram showing a third embodiment of the present invention, showing a digital LSI composed of MOS transistors. In the third embodiment, in an LSI 20c having a plurality of two circuit blocks 1a, a plurality of two temperature detecting units 2 provided adjacent to each circuit block 1a, which is a feature of the present invention, are provided. A detection data comparison circuit 6 for comparing detection data from the detection unit 2 and outputting detection data of the temperature detection unit 2 adjacent to the circuit block 1 having the highest junction temperature to the voltage control circuit 8;
And V T detecting section 7 for outputting a detection data of the threshold voltage V T of the detected V T to the voltage control circuit 5 of the transistor, a power supply unit 9 for supplying power to each circuit block 1, the detection data comparison circuit And a voltage control circuit 8 for controlling a power supply voltage to be supplied to the circuit block 1 of the power supply unit 9 based on data from the VT detection unit 7 and data from the VT detection unit 7.
【0031】通常ディジタルLSIにおいては、ある一
定の動作を行っている場合、図9に示すように、CMO
SトランジスタのPチャネル型、Nチャネル型の各々の
VTの絶対値|VT |が小さくなると、電源電流IDDは
増加する傾向にあるが、ディジタルLSIが動作する最
低動作電圧VDDは、図8に示すように、低下する傾向待
っている。これらの傾向をもとに、電圧制御回路8に
は、MOSトランジスタのVT の絶対値が小さい場合に
は、回路ブロック1へ供給する電源電圧を低く設定し、
VT の絶対値が大きくなるにつれ電源電圧を高く設定す
る手段および、検出データ比較回路6からのデータによ
り、接合温度がある一定温度(通常125°C)を越え
ないように、電源電圧を下げる手段を持たせておく。こ
れらの手段により、製造工程で生じるMOSトランジス
タのVT のばらつきを補正し、かつLSIが実際に使用
される状態、すなわち、プリント基板に実装し、入力信
号を入れた状態での、消費電力が制御可能となるため、
最大限の信号処理機能をLSIに搭載できることとな
る。Normally, in a digital LSI, when a certain operation is performed, as shown in FIG.
P-channel S transistors, the absolute value of V T of each of the N-channel type | V T | If decreases, although the power supply current I DD tends to increase, the minimum operating voltage V DD to the digital LSI operates, As shown in FIG. 8, there is a tendency to decrease. Based on these trends, the voltage control circuit 8, when the absolute value of V T of the MOS transistor is small, set low power supply voltage supplied to the circuit block 1,
Means the absolute value of V T is set to a high power supply voltage as the increased and, by the data from the detection data comparison circuit 6, so as not to exceed a certain temperature that the bonding temperature (usually 125 ° C), lowers the power supply voltage Have a means. By these means, to correct the variation of V T of the MOS transistor caused in the manufacturing process, and the state in which LSI is actually used, i.e., mounted on a printed board, in a state that takes an input signal, the power consumption Because it can be controlled,
The maximum signal processing function can be mounted on the LSI.
【0032】図6は本発明の第四実施例を示すブロック
構成図で、MOSトランジスタから構成されたディジタ
ルLSIを示す。FIG. 6 is a block diagram showing a fourth embodiment of the present invention, which shows a digital LSI composed of MOS transistors.
【0033】本第四実施例のLSI20dは、図5の第
三実施例のLSI20cにおいて、本発明の特徴とする
ところの、MOSトランジスタのVT に対して、設定す
べき電源電圧の特性、および接合温度に対する電源電圧
の制御アルゴリズムをあらかじめ蓄積しておく制御記憶
部としてリードオンリーメモリ(以下、ROMとい
う。)11を備えたものである。[0033] The present LSI20d fourth embodiment, in LSI20c the third embodiment of FIG. 5, it is an aspect of the present invention, with respect to V T of the MOS transistor, the characteristics of the power supply voltage to be set, and A read-only memory (hereinafter, referred to as ROM) 11 is provided as a control storage unit that stores a control algorithm of a power supply voltage with respect to a junction temperature in advance.
【0034】この第四実施例では、各LSIごとに多少
異なる制御特性をROM11に内蔵することで、他のブ
ロックを共通化することが可能であり、LSI設計を容
易にする利点を有している。また場合によっては、実際
のLSIを設計し、試作を行った後に、実際のサンプル
にて測定した結果をもとに、各特性を算出し、ROMに
内蔵することができる利点を有している。In the fourth embodiment, the control characteristics slightly different for each LSI are built in the ROM 11, so that other blocks can be shared and the LSI design is facilitated. I have. Also, in some cases, after designing an actual LSI and performing trial production, it has the advantage that each characteristic can be calculated based on the result measured with an actual sample and built into the ROM. .
【0035】[0035]
【発明の効果】以上説明したように、本発明は、LSI
に温度検出部を備え、外部からの制御信号もしくは、L
SIに内蔵された判定回路により、検出データを検出デ
ータ出力端子に出力する手段を有しているので、LSI
が実際使用されている状態での接合温度を検出すること
が可能であり、最大限の機能をLSIに内蔵できる効果
がある。As described above, the present invention provides an LSI
Is provided with a temperature detecting section, and an external control signal or L
Since there is a means for outputting detection data to a detection data output terminal by a decision circuit built in the SI,
It is possible to detect the junction temperature in a state where the device is actually used, and there is an effect that the maximum function can be built in the LSI.
【0036】さらに、MOSトランジスタから構成され
たディジタルLSIに本発明を適用し、併せて、MOS
トランジスタのVT 検出回路を備え、最高接合温度およ
び、MOSトランジスタのVT から、適切な電源電圧を
設定する手段を有することで、ディジタルLSIにおい
て、製造工程で生じるMOSトランジスタのVT のばら
つきを補正し、かつLSIが実際に使用される状態での
消費電力が制御可能であり、最大限の機能を、LSIに
内蔵できる効果がある。Further, the present invention is applied to a digital LSI composed of MOS transistors,
Comprising a V T detection circuit of the transistor, the maximum junction temperature and the V T of the MOS transistors, to have a means for setting a proper voltage in a digital LSI, variations of V T of the MOS transistor caused in the manufacturing process It is possible to control the power consumption in a state where the correction is performed and the LSI is actually used, and there is an effect that the maximum functions can be built in the LSI.
【図1】本発明の第一実施例を示すブロック構成図。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図2】その一部詳細を示す回路図。FIG. 2 is a circuit diagram showing part of the details.
【図3】本発明の第二実施例を示すブロック構成図。FIG. 3 is a block diagram showing a second embodiment of the present invention.
【図4】その一部詳細を示す回路図。FIG. 4 is a circuit diagram showing some of the details.
【図5】本発明の第三実施例を示すブロック構成図。FIG. 5 is a block diagram showing a third embodiment of the present invention.
【図6】本発明の第四実施例を示すブロック構成図。FIG. 6 is a block diagram showing a fourth embodiment of the present invention.
【図7】従来例を示すブロック構成図。FIG. 7 is a block diagram showing a conventional example.
【図8】ディジタル集積回路の最低動作電圧特性図。FIG. 8 is a minimum operating voltage characteristic diagram of the digital integrated circuit.
【図9】電源源流対CMOSトランジスタのVT 特性
図。FIG. 9 is a VT characteristic diagram of a power supply source flow versus a CMOS transistor.
1、1a 回路ブロック 2 温度検出部 3 検出部切換回路 4 検出データ出力端子 5 検出モード切換信号入力端子 6 検出データ比較回路 7 VT 検出部 8 電圧制御回路 9 電源供給部 10 正電源端子 11 ROM 12 MOSトランジスタ 13 ダイオード 14 GND端子 15 定電流源 16 電圧比較回路 20、20a、20b、20c、20d 半導体集積回
路(LSI)DESCRIPTION OF SYMBOLS 1, 1a Circuit block 2 Temperature detection part 3 Detection part switching circuit 4 Detection data output terminal 5 Detection mode switching signal input terminal 6 Detection data comparison circuit 7 VT detection part 8 Voltage control circuit 9 Power supply part 10 Positive power supply terminal 11 ROM Reference Signs List 12 MOS transistor 13 Diode 14 GND terminal 15 Constant current source 16 Voltage comparison circuit 20, 20a, 20b, 20c, 20d Semiconductor integrated circuit (LSI)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−187254(JP,A) 特開 平1−290249(JP,A) 特開 昭54−107688(JP,A) 特開 平4−209566(JP,A) 特開 平5−121667(JP,A) 特開 平5−36775(JP,A) 特開 昭62−179140(JP,A) 特開 平2−23645(JP,A) 特開 平2−28363(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 27/04 G01K 13/00 H01L 21/822 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-187254 (JP, A) JP-A-1-290249 (JP, A) JP-A-54-107688 (JP, A) JP-A-4- 209566 (JP, A) JP-A-5-121667 (JP, A) JP-A-5-36775 (JP, A) JP-A-62-179140 (JP, A) JP-A-2-23645 (JP, A) JP-A-2-28363 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 27/04 G01K 13/00 H01L 21/822
Claims (4)
回路を備えた半導体集積回路において、 前記半導体基板の一主面上に形成され、前記半導体基板
の温度を検出するための温度検出部を備え、 前記温度検出部は複数個設けられ、 外部より入力される検出モード切換信号により、複数個
の前記温度検出部からの検出データを切り換え検出デー
タ出力端子に出力する検出部切換回路を備えた ことを特
徴とする半導体集積回路。1. A semiconductor integrated circuit having an electronic circuit formed on one main surface of a semiconductor substrate, wherein the temperature detection is formed on one main surface of the semiconductor substrate and detects a temperature of the semiconductor substrate. comprising a part, the temperature detection unit is provided with a plurality, the detection mode switching signal inputted from the outside, a plurality
The detection data from the temperature detector is switched
A semiconductor integrated circuit comprising : a detection unit switching circuit that outputs to a data output terminal .
回路を備えた半導体集積回路において、 前記半導体基板の一主面上に形成され、前記半導体基板
の温度を検出するための温度検出部を備え、 前記温度検出部は複数個設けられ、最高温度になっている回路ブロックに隣接している 前記
温度検出部からの検出データを選択する検出データ比較
回路と、 前記検出データ比較回路の比較結果により複数個の前記
温度検出部からの検出データを切り換え検出データ出力
端子に出力する検出部切換回路とを備えたことを特徴と
する半導体集積回路。2. An electron formed on one main surface of a semiconductor substrate.
A semiconductor integrated circuit provided with a circuit, wherein the semiconductor substrate is formed on one main surface of the semiconductor substrate;
A temperature detection unit for detecting a temperature of the data, wherein a plurality of the temperature detection units are provided, and a detection data comparison unit selects detection data from the temperature detection unit adjacent to a circuit block having the highest temperature. A semiconductor integrated circuit comprising: a circuit; and a detection unit switching circuit that switches detection data from a plurality of the temperature detection units based on a comparison result of the detection data comparison circuit and outputs the detection data to a detection data output terminal.
回路を備えた半導体集積回路において、 前記半導体基板の一主面上に形成され、前記半導体基板
の温度を検出するための温度検出部を備え、 前記半導体集積回路はMOSトランジスタから構成さ
れ、 前記温度検出部は複数個設けられ、最高温度になっている回路ブロックに隣接している 前記
温度検出部からの検出データを選択する検出データ比較
回路と、 前記MOSトランジスタのしきい値電圧を検出するしき
い値電圧検出部と、 前記半導体集積回路に含まれる複数個の回路ブロックに
電源を供給する電源供給部と、 前記検出データ比較回路からのデータと前記しきい値電
圧検出部からのデータとにより、前記電源供給部から前
記回路ブロックへ供給する電源電圧を制御する電圧制御
回路とを備えたことを特徴とする半導体集積回路。3. An electron formed on one main surface of a semiconductor substrate.
A semiconductor integrated circuit provided with a circuit, wherein the semiconductor substrate is formed on one main surface of the semiconductor substrate;
A temperature detection unit for detecting the temperature of the semiconductor integrated circuit , the semiconductor integrated circuit is constituted by MOS transistors, and a plurality of the temperature detection units are provided, and the temperature detection unit is adjacent to a circuit block having the highest temperature. A detection data comparison circuit for selecting detection data from a unit; a threshold voltage detection unit for detecting a threshold voltage of the MOS transistor; and supplying power to a plurality of circuit blocks included in the semiconductor integrated circuit A power supply unit, and a voltage control circuit that controls a power supply voltage supplied from the power supply unit to the circuit block based on data from the detection data comparison circuit and data from the threshold voltage detection unit. A semiconductor integrated circuit characterized by the above.
て、 前記電圧制御回路の制御アルゴリズムがあらかじめ蓄積
された制御データ記憶部を備えたことを特徴とする半導
体集積回路。4. The semiconductor integrated circuit according to claim 3 , further comprising a control data storage unit in which a control algorithm of said voltage control circuit is stored in advance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4138948A JP2884914B2 (en) | 1992-05-29 | 1992-05-29 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4138948A JP2884914B2 (en) | 1992-05-29 | 1992-05-29 | Semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05335490A JPH05335490A (en) | 1993-12-17 |
JP2884914B2 true JP2884914B2 (en) | 1999-04-19 |
Family
ID=15233903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4138948A Expired - Lifetime JP2884914B2 (en) | 1992-05-29 | 1992-05-29 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2884914B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809694B2 (en) * | 2002-09-26 | 2004-10-26 | Andrew Corporation | Adjustable beamwidth and azimuth scanning antenna with dipole elements |
US7044633B2 (en) | 2003-01-09 | 2006-05-16 | International Business Machines Corporation | Method to calibrate a chip with multiple temperature sensitive ring oscillators by calibrating only TSRO |
US7535020B2 (en) * | 2005-06-28 | 2009-05-19 | Kabushiki Kaisha Toshiba | Systems and methods for thermal sensing |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03187254A (en) * | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | Thermal protective circuit for integrated circuit |
-
1992
- 1992-05-29 JP JP4138948A patent/JP2884914B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05335490A (en) | 1993-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6157244A (en) | Power supply independent temperature sensor | |
US6006169A (en) | Method and apparatus for trimming an integrated circuit | |
US5461338A (en) | Semiconductor integrated circuit incorporated with substrate bias control circuit | |
US6774705B2 (en) | Semiconductor integrated circuit device in which operating frequency, supply voltage and substrate bias voltage are controllable to reduce power consumption | |
US5378936A (en) | Voltage level detecting circuit | |
US6631503B2 (en) | Temperature programmable timing delay system | |
US7187053B2 (en) | Thermal sensing method and system | |
JP2995204B2 (en) | High voltage level detection circuit of MOS technology | |
US4873458A (en) | Voltage level detecting circuit having a level converter | |
US6826730B2 (en) | System and method for controlling current in an integrated circuit | |
US20050201188A1 (en) | Method and apparatus for improving performance margin in logic paths | |
US20050068015A1 (en) | Regulated sleep transistor apparatus, method, and system | |
US6693448B1 (en) | Semiconductor integrated circuit | |
US6072349A (en) | Comparator | |
KR100272171B1 (en) | Data input/output system reducing power consumption and input/output method using the same | |
JP2885312B2 (en) | Technology and temperature compensated voltage detection circuit | |
US20110266877A1 (en) | Apparatus for supplying voltage free noise and method of operation the same | |
JP2884914B2 (en) | Semiconductor integrated circuit | |
US7173802B2 (en) | Temperature protection device for power devices | |
US6414521B1 (en) | Sense amplifier systems and methods | |
JP3130878B2 (en) | Temperature detection device and temperature detection method | |
JP5096459B2 (en) | Electronic circuit and method therefor | |
US7095263B2 (en) | Hysteresis circuit device | |
US6308312B1 (en) | System and method for controlling leakage current in an integrated circuit using current limiting devices | |
EP1424615A1 (en) | Semiconductor device for detecting and adjusting a threshold value variation |