JP2868224B2 - Load control device - Google Patents
Load control deviceInfo
- Publication number
- JP2868224B2 JP2868224B2 JP1075573A JP7557389A JP2868224B2 JP 2868224 B2 JP2868224 B2 JP 2868224B2 JP 1075573 A JP1075573 A JP 1075573A JP 7557389 A JP7557389 A JP 7557389A JP 2868224 B2 JP2868224 B2 JP 2868224B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switching element
- chopper
- dimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、商用電源を入力として低周波リップルの少
ない高周波電圧を出力する負荷制御装置に関するもので
ある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a load control device that outputs a high-frequency voltage with low low-frequency ripple using a commercial power supply as an input.
[従来の技術] 第9図は従来の負荷制御装置(特開昭60−134776号,
特開昭60−139175号参照)の回路図である。図中、上段
には主回路部を、下段には制御回路部を示しており、
〜の符号を付した部分はそれぞれ接続されている。こ
の負荷制御装置では、負荷に高周波電流を供給するイン
バータ回路の直流入力側にチョッパー回路を設け、入力
力率の改善及び入力電流高調波歪みの低減を実現してお
り、チョッパー回路とインバータ回路とでスイッチング
素子を兼用することにより、主回路部の構成を簡単化し
ている。[Prior Art] FIG. 9 shows a conventional load control device (Japanese Patent Application Laid-Open No. 60-134776,
FIG. 2 is a circuit diagram of JP-A-60-139175). In the figure, the upper part shows the main circuit part, and the lower part shows the control circuit part,
The parts denoted by the symbols are connected to each other. In this load control device, a chopper circuit is provided on the DC input side of an inverter circuit that supplies a high-frequency current to the load, thereby improving the input power factor and reducing the input current harmonic distortion. The configuration of the main circuit section is simplified by also using the switching element.
まず、主回路部の構成について説明する。商用交流電
源Vsは、コンデンサC1,C2とトランスT1よりなるフィル
タ回路を介して、ダイオードブリッジDBの交流入力端子
に接続されている。ダイオードブリッジDBの直流出力端
子間には、インダクタL1がパワーMOSFETよりなるスイッ
チング素子Q2を介して接続されている。スイッチング素
子Q2の両端には、ダイオードD1を介して平滑コンデンサ
C3が接続されており、これにより、昇圧チョッパー回路
が構成されている。すなわち、スイッチング素子Q2がオ
ンすると、ダイオードブリッジDBの直流出力端子からイ
ンダクタL1に電流が流れて、インダクタL1に電磁エネル
ギーが蓄積され、スイッチング素子Q2がオフすると、イ
ンダクタL1の電磁エネルギーによりインダクタL1の両端
に電流を流し続ける方向に起電力が発生し、この起電力
がダイオードブリッジDBの直流出力電圧と加算されて、
ダイオードD1を介して平滑コンデンサC3に充電される。
このため、平滑コンデンサC3にはダイオードブリッジDB
の直流出力電圧を昇圧した電圧が充電されるものであ
る。First, the configuration of the main circuit unit will be described. The commercial AC power supply Vs is connected to an AC input terminal of the diode bridge DB via a filter circuit including capacitors C 1 and C 2 and a transformer T 1 . Between the DC output terminals of the diode bridge DB, inductor L 1 is connected via a switching element Q 2 to which consisting power MOSFET. At both ends of the switching element Q 2, via the diode D 1 smoothing capacitor
C 3 is connected, thereby, the booster chopper circuit is constituted. That is, when the switching element Q 2 is turned on, a current flows from the DC output terminals of the diode bridge DB in the inductor L 1, the electromagnetic energy in the inductor L 1 is accumulated, the switching element Q 2 is turned off, the inductor L 1 solenoid electromotive force is generated in a direction to keep a current flows across the inductor L 1 by the energy, the electromotive force is added to the DC output voltage of the diode bridge DB,
It is charged in the smoothing capacitor C 3 through the diode D 1.
Therefore, the smoothing capacitor C 3 diode bridge DB
Is charged by boosting the DC output voltage.
次に、インバータ回路の構成について説明する。平滑
コンデンサC3の両端には、パワーMOSFETよりなるスイッ
チング素子Q1,Q2の直列回路が並列的に接続されてお
り、各スイッチング素子Q1,Q2にはそれぞれダイオード
D1,D2が逆並列接続されている。スイッチング素子Q2の
両端には、直流成分カット用のコンデンサC4、限流用の
インダクタL2を介して放電灯Laのフィラメントの電源側
端子が接続されている。放電灯Laのフィラメントの非電
源側端子間には、予熱電流通電用のコンデンサC5が並列
接続されており、このコンデンサC5はインダクタL2と直
列共振回路を構成する。コンデンサC4の容量は、コンデ
ンサC5の容量に比べて十分に大きく、共振には寄与しな
い。後述の制御回路部では、スイッチング素子Q1,Q2を
交互にオン、オフさせるようなドライブ信号を発生し、
端子,間及び端子,間にそれぞれ供給する。ス
イッチング素子Q1がオン、スイッチング素子Q2がオフす
ると、平滑コンデンサC3からスイッチング素子Q1、コン
デンサC4、インダクタL2を介して放電灯Laに電流が流
れ、コンデンサC4が充電される。次に、スイッチング素
子Q1がオフ、スイッチング素子Q2がオンすると、コンデ
ンサC4が電源となり、コンデンサC4からスイッチング素
子Q2、放電灯La、インダクタL2を介して電流が流れ、コ
ンデンサC4が放電される。なお、スイッチング素子Q1,
Q2が同時にオフするデッドオフタイムを設けることが一
般的であり、このとき、負荷回路の振動電流はダイオー
ドD1,D2を介して流れることになる。スイッチング素子
Q1,Q2のスイッチング周波数は、放電灯Laとインダクタ
L2及びコンデンサC5を含む負荷回路の共振周波数よりも
若干高く設定されることが一般的であり、これにより負
荷回路には遅れ位相の電流が流れて、スイッチング素子
Q1,Q2のスイッチングが安定に行われる。また、コンデ
ンサC5の両端には共振作用により高電圧が発生し、これ
が放電灯Laに印加されて、放電灯Laが点灯する。Next, the configuration of the inverter circuit will be described. A series circuit of switching elements Q 1 and Q 2 composed of power MOSFETs is connected in parallel to both ends of the smoothing capacitor C 3 , and a diode is connected to each of the switching elements Q 1 and Q 2.
D 1 and D 2 are connected in anti-parallel. At both ends of the switching element Q 2, the DC component capacitor C 4 for cutting the power supply side terminal of the filament of the discharge lamp La via the inductor L 2 of the current limiting is connected. Between the discharge lamp La of the non-power supply side terminal of the filament, the capacitor C 5 for preheating current supply are connected in parallel, the capacitor C 5 constitute the inductor L 2 and the series resonance circuit. Capacitance of the capacitor C 4 is sufficiently larger than the capacitance of the capacitor C 5, it does not contribute to the resonance. In a control circuit section described later, a drive signal for turning on and off the switching elements Q 1 and Q 2 alternately is generated,
Supply between terminals, between and between terminals. When the switching element Q 1 is turned on, the switching element Q 2 is turned off, the switching element Q 1 from the smoothing capacitor C 3, the capacitor C 4, a current flows through the discharge lamp La via the inductor L 2, a capacitor C 4 is charged . Next, when the switching element Q 1 is off, the switching element Q 2 is turned on, the capacitor C 4 is a power supply, a current flows from the capacitor C 4 via the switching element Q 2, the discharge lamp La, the inductor L 2, a capacitor C 4 is discharged. The switching elements Q 1 ,
Q 2 is generally providing the dead-off time to turn off at the same time, this time, oscillating current in the load circuit will flow through the diode D 1, D 2. Switching element
The switching frequency of Q 1 and Q 2 depends on the discharge lamp La and the inductor.
L 2 and be set slightly higher than the resonant frequency of the load circuit including the capacitor C 5 is common, thereby a current delay phase flows through the load circuit, the switching element
Switching of Q 1 and Q 2 is performed stably. The high voltage is generated by resonance action at both ends of the capacitor C 5, which is applied to the discharge lamp La, the discharge lamp La is lighted.
このように、上記回路においては、ダイオードD1とス
イッチング素子Q2をチョッパー回路とインバータ回路と
で兼用しているので、主回路部の構成が簡単となり、ま
た、チョッパー回路のドライブ信号をインバータ回路の
ドライブ信号と別個に作成する必要がないので、制御回
路部の構成も簡単となる。Thus, in the circuit, since the diode D 1 and the switching element Q 2 is also used with the chopper circuit and the inverter circuit, the configuration of the main circuit portion is simplified, also, the inverter circuit drive signal of the chopper circuit Since it is not necessary to create the drive signal separately from the drive signal, the configuration of the control circuit unit is also simplified.
以下、制御回路部の構成について説明する。この回路
は、発振回路IC1とドライバー回路IC2とからなる。ま
ず、発振回路IC1はスイッチングレギュレータ用の制御
用IC(日本電気株式会社製造μPC494C)よりなる。この
制御用ICは、周知のように、電源端子(12番ピン)とア
ース端子(7番ピン)の間に制御電源Vccを印加されて
使用され、コンデンサ端子(5番ピン)とアース端子間
に接続されるコンデンサC11と、抵抗端子(6番ピン)
とアース端子間に接続される抵抗R11との時定数に応じ
た周波数で発振する発振器を内蔵している。その第1の
発振出力は、第1のオープンコレクタ端子(8番ピン)
と第1のオープンエミッタ端子(9番ピン)の間が短絡
される状態と開放される状態が交番することにより得ら
れ、第2の発振出力は、第2のオープンコレクタ端子
(11番ピン)と第2のオープンエミッタ端子(10番ピ
ン)の間が短絡される状態と開放される状態が交番する
ことにより得られる。ここで、出力制御端子(13番ピ
ン)をアースレベルに落としたときには、1石用のシン
グル・エンド動作を行い、第1の発振出力は第2の発振
出力と一致するものであるが、出力制御端子を基準電圧
出力端子(14番ピン)に得られる基準電圧Vrefのレベル
に設定したときには、2石用のプッシュプル動作を行
い、第1の発振出力と第2の発振出力は所定のデッドオ
フタイムを経て、反対の状態を取る。このデッドオフタ
イムは、基準電圧Vrefのレベルを可変抵抗VR11により分
圧して、デッドオフタイム制御端子(4番ピン)に入力
することにより、設定できる。なお、非反転入力端子
(1番ピン,16番ピン)と反転入力端子(2番ピン,15番
ピン)は、パルス幅制御用のコンパレータの入力端子で
あり、パルス幅制御を行わない場合には、前者をアース
レベルにプルダウンし、後者を制御電源Vccのレベルに
プルアップしておくものである。また、フィードバック
端子(3番ピン)はパルス幅制御用の帰還入力端子であ
り、使用しない場合には開放しておくものである。Hereinafter, the configuration of the control circuit unit will be described. This circuit consists of the oscillation circuit IC 1 and the driver circuit IC 2 Prefecture. First, the oscillation circuit IC 1 is composed of a control IC for a switching regulator (μPC494C manufactured by NEC Corporation). As is well known, this control IC is used with a control power supply Vcc applied between a power supply terminal (pin 12) and a ground terminal (pin 7), and is used between a capacitor terminal (pin 5) and a ground terminal. The capacitor C 11 connected to and the resistor terminal (Pin 6)
Has a built-in oscillator that oscillates at a frequency corresponding to the time constant of the resistor R 11 connected between the ground terminal and. The first oscillation output is the first open collector terminal (8th pin)
And a first open emitter terminal (Pin 9) are obtained by alternating between a short-circuited state and an open state, and a second oscillation output is obtained by a second open collector terminal (Pin 11). It is obtained by alternating between a short-circuited state between the circuit and the second open emitter terminal (the 10th pin) and an open state. Here, when the output control terminal (the 13th pin) is dropped to the ground level, a single-ended operation for one stone is performed, and the first oscillation output coincides with the second oscillation output. When the control terminal is set to the level of the reference voltage Vref obtained from the reference voltage output terminal (the 14th pin), push-pull operation for two switches is performed, and the first oscillation output and the second oscillation output are set to a predetermined dead time. After the off-time, the opposite situation takes place. The dead-off time, and the level of the reference voltage Vref dividing by a variable resistor VR 11, by inputting the dead-off time control terminal (pin 4) can be set. The non-inverting input terminals (pins 1 and 16) and the inverting input terminals (pins 2 and 15) are input terminals of a comparator for pulse width control. Is to pull down the former to the ground level and pull up the latter to the level of the control power supply Vcc. The feedback terminal (3rd pin) is a feedback input terminal for pulse width control, and is left open when not used.
本実施例では、第1及び第2のオープンエミッタ端子
(9番ピン,10番ピン)がそれぞれ抵抗R13,R12を介し
てアースレベルにプルダウンされている。したがって、
第1のオープンエミッタ端子(9番ピン)は第1のオー
プンコレクタ端子(8番ピン)と導通していないときに
は“Low"レベルとなり、導通しているときには“High"
レベルとなる。同様に、第2のオープンエミッタ端子
(10番ピン)は第2のオープンコレクタ端子(11番ピ
ン)と導通していないときには“Low"レベルとなり、導
通しているときには“High"レベルとなる。このように
して、一方が“High"レベルであるときに他方が“Low"
レベルとなり、他方が“High"レベルであるときに一方
が“Low"レベルとなる第1及び第2の制御信号が得られ
る。また、第1及び第2の制御信号が共に“Low"レベル
となるデッドオフタイムは、可変抵抗VR11の分圧比によ
り制御される。In this embodiment, first and second open emitter terminal (9 pin, 10 pin) is pulled down to ground level via the resistors R 13, R 12. Therefore,
The first open emitter terminal (Pin 9) is at “Low” level when not conducting with the first open collector terminal (Pin 8), and is “High” when conducting.
Level. Similarly, the second open emitter terminal (Pin 10) is at the “Low” level when not conducting with the second open collector terminal (Pin 11), and is at the “High” level when conducting. In this way, when one is at “High” level, the other is at “Low” level.
Level, and when the other is at the "High" level, the first and second control signals are obtained, one of which is at the "Low" level. Also, the dead-off time of the first and second control signal are both "Low" level is controlled by the voltage dividing ratio of the variable resistor VR 11.
次に、ドライバー回路IC2は高速・高耐圧ブリッジド
ライバーIC(IR社製IR2110)よりなる。この回路例で
は、入力端子(10番ピン,12番ピン)にそれぞれ発振回
路IC1の出力端子(10番ピン,9番ピン)が接続され、上
述の第1及び第2の制御信号と同一波形で絶縁耐圧が50
0Vのドライブ信号が出力端子(7番ピン,1番ピン)から
出力される。なお、コンデンサC12、抵抗R14、ダイオー
ドD11よりなる回路は、ブートストラップ回路であり、
7番ピンから得られるドライブ信号の電源を供給してい
る。Next, the driver circuit IC 2 comprises a high-speed, high-voltage bridge driver IC (IR2110 manufactured by IR). In this circuit example, the output terminals (pins 10 and 9) of the oscillation circuit IC 1 are connected to the input terminals (pins 10 and 12), respectively, and are the same as the first and second control signals described above. Waveform withstand voltage of 50
A drive signal of 0 V is output from the output terminals (pins 7 and 1). The capacitor C 12, resistor R 14, consisting of diodes D 11 circuit is a bootstrap circuit,
The power of the drive signal obtained from the 7th pin is supplied.
第10図及び第11図は上記回路の動作波形図である。第
10図は高周波的な動作を示しており、第11図は低周波的
な動作を示している。図中、VQ2はスイッチング素子Q2
に両端電圧、IQ1,IQ2はスイッチング素子Q1,Q2に流れ
る電流、ID1,ID2はダイオードD1,D2に流れる電流、I
L1,IL2はインダクタL1,L2に流れる電流、VACは商用交
流電源Vsの瞬時電圧、IACは商用交流電源Vsからの入力
電流、VC3は平滑コンデンサC3の電圧、VLaは放電灯Laの
両端電圧である。なお、電流波形、電圧波形とも第9図
中の矢印の方向が正としている。FIG. 10 and FIG. 11 are operation waveform diagrams of the above circuit. No.
FIG. 10 shows a high-frequency operation, and FIG. 11 shows a low-frequency operation. In the figure, V Q2 is the switching element Q 2
, I Q1 and I Q2 are currents flowing through the switching elements Q 1 and Q 2 , I D1 and I D2 are currents flowing through the diodes D 1 and D 2 ,
L1, I L2 is the current flowing through the inductor L 1, L 2, V AC instantaneous voltage of the commercial AC power source Vs, I AC input current from the commercial AC power source Vs, V C3 the voltage of the smoothing capacitor C 3, V La Is the voltage across the discharge lamp La. Note that the direction of the arrow in FIG. 9 is positive for both the current waveform and the voltage waveform.
上記各図から明らかなように、商用交流電源Vsの瞬時
電圧VACが高いときには、チョッパー回路に流れる各電
流IL1,IQ2,ID1は大きくなり、上記瞬時電圧VACが低い
ときには、上記各電流IL1,IQ2,ID1は小さくなる。し
たがって、商用交流電源Vsからの入力電流IACは、ほぼ
正弦波状となり、入力力率が高くなり、入力電流高調波
歪みが低減される。一方、インバータ回路に流れる電流
IQ1,ID2,IL2の大きさは、平滑コンデンサC3の電圧VC3
に依存するので、商用交流電源Vsの瞬時電圧VACにはほ
とんど無関係となる。したがって、放電灯Laの両端電圧
VLaの包絡線は、平滑コンデンサC3の電圧VC3とほぼ一致
し、低リップルの高周波出力が得られるものである。As apparent from the above figures, when the instantaneous voltage V AC of the commercial AC power source Vs is high, the current I L1, I Q2 flowing through the chopper circuit, when I D1 increases, the above instantaneous voltage V AC is low, above Each of the currents I L1 , I Q2 , I D1 decreases. Therefore, the input current I AC from the commercial AC power supply Vs becomes substantially sinusoidal, the input power factor increases, and the input current harmonic distortion is reduced. On the other hand, the current flowing in the inverter circuit
The size of the I Q1, I D2, I L2, the voltage V C3 of the smoothing capacitor C 3
Because it depends on, it is almost independent of the instantaneous voltage V AC of the commercial AC power supply Vs. Therefore, the voltage between both ends of the discharge lamp La
Envelope of V La is substantially coincident with the voltage V C3 of the smoothing capacitor C 3, in which the high frequency output of the low ripple is obtained.
[発明が解決しようとする課題] 上述のチョッパー兼用型のインバータを用いた放電灯
点灯装置において、放電灯を調光点灯した場合には、以
下に説明するように、いずれの調光制御方式を用いても
何らかの問題を生じる。[Problems to be Solved by the Invention] In the above-described discharge lamp lighting device using the chopper-type inverter, when the discharge lamp is dimly lit, any of the dimming control methods is used as described below. Some problems arise even when used.
(a)デューティ制御方式 まず、デューティ制御方式では、インバータ回路を構
成するスイッチング素子Q1,Q2のオン・デューティ(1
周期に占めるオン時間の割合)を小さくして行き、放電
灯Laを調光するものである。ところが、この方式では、
インバータ回路と兼用しているチョッパー回路のスイッ
チング素子Q2のオン・デューティを小さくすることにな
るため、チョッパー回路の出力電圧VC3が減少してしま
う。したがって、チョッパー回路の昇圧比が低下し、平
滑コンデンサC3に電流が流れていない期間が増大するた
め、入力力率の改善や、入力電流高調波歪みの低減が不
十分となりやすく、これを防止するために制御回路やフ
ィルタ回路の構成が複雑になるという問題がある。(A) Duty control method First, in the duty control method, the on-duty (1) of the switching elements Q 1 and Q 2 constituting the inverter circuit is set.
(The ratio of the ON time to the cycle) is reduced to dimming the discharge lamp La. However, in this method,
To become possible to reduce the on-duty of the switching element Q 2 of the chopper circuit is also used as the inverter circuit, the output voltage V C3 chopper circuit is reduced. Therefore, decreases the step-up ratio of the chopper circuit, since the period in which no current flows through the smoothing capacitor C 3 is increased, improvement and the input power factor, tends to become insufficient reduction of the input current harmonic distortion, prevent this Therefore, there is a problem that the configuration of the control circuit and the filter circuit becomes complicated.
(b)相補パルス幅変調制御方式 この方式では、一方のスイッチング素子Q1(又はQ2)
のオン・デューティを小さくすると共に、他方のスイッ
チング素子Q2(又はQ1)のオン・デューティを相補的に
大きくして調光するものである。スイッチング素子Q2の
オン・デューティを小さくして調光する場合には、基本
的に前述のデューティ制御方式の場合と同様の問題が生
じる。また、スイッチング素子Q1のオン・デューティを
小さくして調光する場合には、調光するに従って負荷消
費電力が低下するのに対して、兼用しているチョッパー
回路のスイッチング素子Q2のオン・デューティは大きく
なるため、チョッパー回路の出力電圧VC3は上昇しよう
とする。その結果、放電灯Laを調光するに従い、平滑コ
ンデンサC3やスイッチング素子Q1,Q2などに高い電圧が
印加されることになるため、広い範囲で調光することが
困難となる。また、高耐圧の回路素子が必要となり、コ
ストアップを招くという問題もある。(B) Complementary pulse width modulation control method In this method, one switching element Q 1 (or Q 2 )
The on-duty of the other switching element Q 2 (or Q 1 ) is complementarily increased while the on-duty of the other switching element Q 2 (or Q 1 ) is complementarily increased. When reduced to dimming on-duty of the switching element Q 2 is a similar problem in the case of basically the aforementioned duty control scheme occurs. Further, in the case of small and dimming on-duty of the switching element Q 1 is, whereas the load power decreases as dimming, on the switching element Q 2 of the chopper circuit also serves, Since the duty becomes large, the output voltage V C3 of the chopper circuit tends to increase. As a result, in accordance with the discharge lamp La to the dimming, this means that high voltage such as a smoothing capacitor C 3 and the switching elements Q 1, Q 2 is applied, it is difficult to dim in a wide range. In addition, there is a problem that a circuit element having a high withstand voltage is required, which leads to an increase in cost.
(c)インピーダンス制御方式 この方式では、放電灯Laと直列にインピーダンス素子
を挿入することによりランプ電流を絞って調光するもの
である。この場合、チョッパー回路におけるスイッチン
グ動作は調光には関係なく、一定であるが、調光するに
従って負荷消費電力が低下するため、結果としてチョッ
パー回路の出力電圧VC3は上昇し、前述の相補パルス幅
制御方式においてスイッチング素子Q1のオン・デューテ
ィを小さくして調光する場合と同様に、広い範囲で調光
することが困難となり、高耐圧の回路素子が必要とな
り、コストアップを招くという問題がある。(C) Impedance control method In this method, dimming is performed by reducing the lamp current by inserting an impedance element in series with the discharge lamp La. In this case, the switching operation in the chopper circuit is constant irrespective of dimming, but the load power consumption decreases as the dimming is performed. As a result, the output voltage V C3 of the chopper circuit increases, and the above-described complementary pulse similar to the case of dimming by reducing the on-duty of the switching element Q 1 in the width control method, it is difficult to dimming over a wide range, the circuit elements of the high voltage is required, a problem that increases the cost There is.
(d)位相制御方式 この方式では、トライアック等を位相制御することに
より、入力電流の実効値を制御して調光するものであ
る。ところが、位相制御方式では、その性質上、入力電
流高調波歪みが必ず発生し、入力力率も低下するため、
チョッパー兼用型のインバータ点灯装置を用いる利点を
損なうという問題がある。(D) Phase control method In this method, dimming is performed by controlling the effective value of the input current by controlling the phase of a triac or the like. However, in the phase control method, input current harmonic distortion always occurs due to its nature, and the input power factor also decreases.
There is a problem that the advantage of using the chopper-combined inverter lighting device is lost.
(e)周波数制御方式 この方式では、スイッチング素子Q1,Q2のスイッチン
グ周波数を変化させて、放電灯Laを調光するものであ
る。一般的には、スイッチング周波数を高くすることに
より放電灯Laを調光するものであるが、この場合、調光
により負荷消費電力が低下するに従い、チョッパー回路
の出力電圧VC3も低下しようとする。しかしながら、周
波数変化による負荷消費電力の減少は、チョッパー回路
の出力電圧VC3の減少に比べて顕著であるため、結果と
して、チョッパー回路の出力電圧VC3は上昇しようとす
る。このため、広い調光範囲で放電灯Laを調光すること
が困難となり、高耐圧の回路素子が必要となるため、コ
ストアップを招くという問題がある。(E) Frequency control method In this method, the discharge lamp La is dimmed by changing the switching frequency of the switching elements Q 1 and Q 2 . In general, dimming of the discharge lamp La is performed by increasing the switching frequency. In this case, as the load power consumption decreases due to dimming, the output voltage V C3 of the chopper circuit also tends to decrease. . However, the decrease in load power consumption due to the frequency change is more remarkable than the decrease in the output voltage V C3 of the chopper circuit, and as a result, the output voltage V C3 of the chopper circuit tends to increase. For this reason, it becomes difficult to dimming the discharge lamp La in a wide dimming range, and a high breakdown voltage circuit element is required, resulting in a problem that the cost is increased.
(f)ランプ電流休止区間制御方式 この方式では、ランプ電流を低周期で間欠的に休止さ
せることにより放電灯Laを調光するものである。ところ
が、ランプ電流を間欠的に休止させるために、チョッパ
ー兼用型のインバータ装置の動作を間欠的に停止させた
場合には、入力電流が間欠的に休止することとなり、入
力電流に歪みが発生するという問題がある。また、チョ
ッパー兼用型のインバータ装置の動作を停止させずに、
ランプ電流の休止区間を設けた場合には、チョッパー回
路の出力電圧VC3が上昇しようとするため、広い範囲で
放電灯Laを調光することが困難となり、高耐圧の素子が
必要となるので、コストアップを招くという問題があ
る。(F) Lamp current pause section control method In this method, the discharge lamp La is dimmed by intermittently stopping the lamp current at a low cycle. However, when the operation of the chopper-type inverter device is intermittently stopped in order to intermittently stop the lamp current, the input current is intermittently stopped, and distortion occurs in the input current. There is a problem. Also, without stopping the operation of the chopper-shared inverter,
When a pause section of the lamp current is provided, the output voltage V C3 of the chopper circuit tends to increase, so that it becomes difficult to dim the discharge lamp La in a wide range, and an element with a high withstand voltage is required. However, there is a problem that the cost is increased.
(g)入力電圧振幅制御方式 この方式では、インバータ回路の入力電圧を変化させ
ることにより放電灯Laを調光するものである。第9図の
回路では、平滑コンデンサC3の電圧VC3を変化させるも
のであるが、それには、(i)動作周波数を変化させる
方式、(ii)スイッチング素子Q2のオン・デューティを
変化させる方式、(iii)インダクタL1の値を変化させ
る方式等が考えられるが、(i),(ii)の各方式は前
述の周波数制御方式やデューティ制御方式と本質的に同
じであり、(iii)のインダクタL1の値を変化させる方
式はコスト的に実現困難であるという問題がある。(G) Input voltage amplitude control method In this method, the discharge lamp La is dimmed by changing the input voltage of the inverter circuit. In the circuit of Figure 9, but in which changing the voltage V C3 of the smoothing capacitor C 3, it changes the (i) method to change the operating frequency, (ii) on-duty of the switching element Q 2 method, but (iii) method to change the value of the inductor L 1 and the like are considered, (i), a respective method is essentially a frequency control method and duty control method of the aforementioned same (ii), (iii method to change the value of the inductor L 1 of) there is a problem that it is economically difficult to achieve.
また、以上述べた問題は、その負荷が放電灯以外のも
のであっても、その負荷消費電力を減じた場合には同様
に生じる問題である。In addition, the above-mentioned problem is a problem that similarly occurs even when the load is other than the discharge lamp when the power consumption of the load is reduced.
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、負荷の消費電力を広い範囲に
亘って変化させても、その入力力率が高力率で、且つ入
力電流高調波歪みの少ない負荷制御装置を安価に提供す
ることにある。The present invention has been made in view of such a point,
The purpose is to provide a low-cost load control device having a high input power factor and low input current harmonic distortion even when the power consumption of the load is changed over a wide range. is there.
[課題を解決するための手段] 本発明者は、上述した各種の調光手段について、その
問題点を分析し、鋭意検討を重ねた結果、これらの調光
手段が次の3種類に大別されることを見出だした。[Means for Solving the Problems] The present inventor has analyzed the problems of the various types of dimming means described above, and as a result of diligent studies, these dimming means are roughly classified into the following three types. Was found to be.
(I)第1の調光手段は、調光するに従ってチョッパー
の昇圧比が上昇する調光方式であり、広い調光範囲を得
ることが困難で、高耐圧の素子が必要となり、コストア
ップを招くという問題がある。具体的には、インピーダ
ンス制御方式、スイッチング素子Q1のオン・デューティ
を小さくして調光する相補パルス幅制御方式、周波数制
御方式、インバータの動作を停止させないランプ電流休
止区間制御方式、チョッパーの動作周波数変化による入
力電圧振幅制御方式が挙げられる。(I) The first dimming means is a dimming method in which the step-up ratio of the chopper rises as dimming is performed, and it is difficult to obtain a wide dimming range, and a device with a high withstand voltage is required. There is a problem of inviting. Specifically, the impedance control mode, the complementary pulse width control method to reduce to dimming on-duty of the switching element Q 1, a frequency control method, the lamp current pause interval control scheme without the operation of the inverter is stopped, the operation of the chopper There is an input voltage amplitude control method based on a frequency change.
(II)第2の調光手段は、調光するに従ってチョッパー
の昇圧比が低下する調光方式であり、入力電流高調波歪
みが発生し、入力力率が低下するという問題がある。具
体的には、デューティ制御方式、スイッチング素子Q2の
オン・デューティを小さくして調光する相補パルス幅制
御方式、チョッパーのオン・デューティ制御による入力
電圧振幅制御方式、インバータの動作を停止させるラン
プ電流休止期間制御方式、スイッチング素子Q2のオン・
デューティを小さくして調光する入力電圧振幅制御方式
が挙げられる。(II) The second dimming means is a dimming method in which the step-up ratio of the chopper decreases as the dimming is performed, and there is a problem that input current harmonic distortion occurs and the input power factor decreases. Specifically, the lamp to stop duty control scheme, complementary pulse width control method to reduce to dimming on-duty of the switching element Q 2, the input voltage amplitude control scheme according to the on-duty control of the chopper, the operation of the inverter current rest period control method, the switching element Q 2 on
There is an input voltage amplitude control method for dimming by reducing the duty.
(III)第3の調光手段は、本質的に入力電流に高調波
歪みの発生する調光方式であり、具体的には、位相制御
方式が挙げられる。(III) The third light control means is a light control method in which harmonic distortion essentially occurs in the input current, and specifically, a phase control method can be mentioned.
このうち、第3の調光手段は入力電流に高調波歪みが
発生することを本質的に避けられない方式であるから、
採用することができない。そこで、調光するに従ってチ
ョッパーの昇圧比が上昇する第1の調光手段と、調光す
るに従ってチョッパーの昇圧比が低下する第2の調光手
段を併用すれば、広い調光範囲に亘って安定した調光制
御を実現できると考えられる。また、この原理は負荷が
放電灯でない場合にも一般的に適用されると考えられ
る。Of these, the third dimming means is a method which is essentially unavoidable in which harmonic distortion occurs in the input current.
Can not be adopted. Therefore, if the first dimming means in which the boosting ratio of the chopper increases as the dimming is performed and the second dimming means in which the boosting ratio of the chopper decreases as the dimming is used are combined, a wide dimming range can be obtained. It is considered that stable dimming control can be realized. Further, it is considered that this principle is generally applied even when the load is not a discharge lamp.
本発明はこのような知見に基づいてなされたものであ
り、その基本構成を第1図に示す。本発明の負荷制御装
置は、商用交流電源Vsと、平滑用コンデンサCを含むチ
ョッパー兼用型のインバータ装置3と、このインバータ
装置3によって給電される放電灯Laのような負荷と、負
荷消費電力の低減に従って前記平滑コンデンサCの電圧
Vcを上昇させる第1の負荷消費電力制御手段1と、負荷
消費電力の低減に従って前記平滑コンデンサCの電圧Vc
を低下させる第2の負荷消費電力制御手段2とを備えて
いる。そして、平滑コンデンサCの電圧Vcの変動範囲を
適正な範囲内に抑えるように、第1の負荷消費電力制御
手段1と第2の負荷消費電力制御手段2により負荷消費
電力を制御することを特徴とするものである。ここで、
コンデンサCの電圧Vcの適正な範囲とは、下限は入力力
率が高力率となり、且つ入力電流高調波歪みが充分少な
くなるような値であり、また、上限は使用する回路素子
(例えば平滑用コンデンサやスイッチング素子等)の耐
圧などによって決定される。The present invention has been made based on such knowledge, and its basic configuration is shown in FIG. The load control device of the present invention includes a commercial AC power supply Vs, a chopper-type inverter device 3 including a smoothing capacitor C, a load such as a discharge lamp La fed by the inverter device 3, and a load power consumption. The voltage of the smoothing capacitor C according to the reduction
First load power consumption control means 1 for increasing Vc, and a voltage Vc of the smoothing capacitor C in accordance with a reduction in load power consumption.
And a second load power control means 2 for reducing the power consumption. Then, the load power consumption is controlled by the first load power consumption control means 1 and the second load power consumption control means 2 so that the fluctuation range of the voltage Vc of the smoothing capacitor C is kept within an appropriate range. It is assumed that. here,
The proper range of the voltage Vc of the capacitor C is such that the lower limit is a value at which the input power factor becomes a high power factor and the input current harmonic distortion is sufficiently reduced, and the upper limit is a circuit element to be used (for example, smoothing). For example, a withstand voltage of a capacitor or a switching element.
[作用] 本発明にあっては、このように、負荷消費電力を低減
するに従ってチョッパーの昇圧比が上昇する第1の負荷
消費電力制御手段と、負荷消費電力を低減するに従って
チョッパーの昇圧比が低下する第2の負荷消費電力制御
手段とを併用したので、全体として見れば、負荷消費電
力を変化させてもチョッパーの昇圧比は余り変化しない
ことになる。このため、平滑コンデンサCの電圧Vcの低
下に起因する入力力率の低下や入力電流高調波歪みの増
大を招くことがなく、また、平滑コンデンサCの電圧Vc
の上昇に対して各回路素子の高耐圧化を図る必要も生じ
ない。[Operation] According to the present invention, as described above, the first load power consumption control means in which the boosting ratio of the chopper increases as the load power consumption decreases, and the boosting ratio of the chopper increases as the load power consumption decreases. Since the second load power consumption control means, which decreases, is used in combination, the boost ratio of the chopper does not change much even if the load power consumption is changed as a whole. Therefore, the input power factor does not decrease and the input current harmonic distortion does not increase due to the decrease in the voltage Vc of the smoothing capacitor C.
It is not necessary to increase the withstand voltage of each circuit element with respect to the rise of the voltage.
[実施例1] 第2図は本発明の第1実施例の回路図である。本実施
例の基本的な構成は、第9図に示す従来例とほぼ同じで
あるが、平滑コンデンサC3の電圧VC3を抵抗R16,R15よ
りなる分圧回路にて検出し、ダイオードD12を介して発
振回路IC1の抵抗端子(6番ピン)に帰還している点が
異なる。このように構成することにより、発振回路IC1
は抵抗R11と電圧VC3の値により決定される周波数で発振
動作を行うものであり、電圧VC3の値が低下するに従
い、発振周波数は徐々に高くなって行くものである。ま
た、本実施例では、発振制御端子(13番ピン)をアース
レベルに接続してシングル・エンド動作を選択している
ので、出力端子(9番ピン,10番ピン)からは同相の出
力信号が得られる。この出力信号を前述のドライバー回
路IC2(IR社製IR2110)の一方の入力端子(12番ピン)
に入力すると共に、反転回路G1にて論理反転した信号を
他方の入力端子(10番ピン)に入力している。発振回路
IC1から出力される信号のオン・デューティは可変抵抗V
R11によって基準電圧(14番ピンの出力電圧)を分割し
た電圧(4番ピンの入力電圧)によって決定される。し
たがって、ドライバー回路IC2の出力端子(1番ピン,7
番ピン)には、相補的にオン・デューティが変化する、
いわゆる相補パルス幅変調のドライブ信号が得られるも
のである。Embodiment 1 FIG. 2 is a circuit diagram of a first embodiment of the present invention. The basic configuration of this embodiment is almost the same as that of the conventional example shown in FIG. 9, except that the voltage V C3 of the smoothing capacitor C 3 is detected by a voltage dividing circuit composed of resistors R 16 and R 15 and a diode is provided. via the D 12 that is fed back to the resistor terminal of the oscillation circuit IC 1 (6 pin) is different. With this configuration, the oscillation circuit IC 1
Is to carry out an oscillation operation at a frequency determined by the value of resistor R 11 and the voltage V C3, in accordance with the value of the voltage V C3 decreases, the oscillation frequency is intended to gradually becomes higher. In this embodiment, the oscillation control terminal (pin 13) is connected to the ground level to select the single-ended operation. Therefore, the output terminals (pins 9 and 10) output in-phase output signals. Is obtained. This output signal is input to one of the input terminals (pin 12) of the driver circuit IC 2 (IR2110 manufactured by IR).
And inputs, to input logic inverted signal by inverting circuits G 1 to the other input terminal (10 pin) is a. Oscillation circuit
The on-duty of the signal output from IC 1 is a variable resistor V
It is determined by the voltage (input voltage Pin 4) obtained by dividing the reference voltage (output voltage of the pin 14) by R 11. Therefore, the output terminal of the driver circuit IC 2 (Pin 1, Pin 7
Pin No.) has complementary on-duty changes,
A drive signal of so-called complementary pulse width modulation can be obtained.
次に、主回路部の構成については第9図に示す従来例
とほぼ同じであるが、本実施例にあっては、微弱直流電
流を通電するための抵抗R1を付加している。これによ
り、例えば相対照度比1%程度の低光束でも放電灯Laを
安定に点灯できる。共振用のコンデンサC5は放電灯Laの
電源側に並列接続し、直流カット用のコンデンサC6を設
けて、抵抗R1からの微弱直流電流が共振回路に影響を与
えないように構成している。なお、第9図の従来例では
共振用のコンデンサC5がフィラメント通電用のインピー
ダンス要素を兼ねているが、本実施例では、フィラメン
トf1,f2に予熱電流を通電するための電源E1,E2を別に
設けている。Next, the configuration of the main circuit is substantially the same as the conventional example shown in FIG. 9, in the present embodiment, has a resistor R 1 for energizing a weak direct current. Thus, the discharge lamp La can be stably lit even with a low luminous flux having a relative illuminance ratio of about 1%, for example. Capacitor C 5 for resonance is connected in parallel to the power supply side of the discharge lamp La, is provided a capacitor C 6 of the DC blocking, weak direct current from resistor R 1 is configured so as not to affect the resonant circuit I have. In the conventional example of FIG. 9 is a capacitor C 5 for resonance also serves as the impedance element for the filament current. In this embodiment, the power supply for energizing the preheating current to the filament f 1, f 2 E 1 , it is provided separately from the E 2.
第3図は本実施例における制御回路部の動作波形図を
示している。全点灯時には、第3図(a),(b)に示
すように、スイッチング素子Q1,Q2のオン・デューティ
は略等しく、発振周波数は低いが、調光時には、同図
(c),(d)に示すように、スイッチング素子Q2のオ
ン・デューティが小さくなり、発振周波数は高くなる。
このように、本実施例にあっては、調光すると発振周波
数が高くなり、チョッパーの出力電圧VC3が上昇する第
1の調光手段と、調光するとスイッチング素子Q2のオン
・デューティが小さくなり、チョッパーの出力電圧VC3
が低下する第2の調光手段とを併用しているので、全体
として見れば、調光してもチョッパーの出力電圧VC3は
余り変化しない。したがって、入力力率が低下したり、
入力電流高調波歪みの増大を招くことがなく、回路素子
の耐圧を高くする必要もない。FIG. 3 shows an operation waveform diagram of the control circuit unit in this embodiment. At the time of full lighting, as shown in FIGS. 3A and 3B, the on-duty of the switching elements Q 1 and Q 2 is substantially equal and the oscillation frequency is low. (d), the on-duty of the switching element Q 2 is reduced, the oscillation frequency becomes higher.
Thus, in the present embodiment, adjustment and oscillation frequency becomes high light, a first light control means for the output voltage V C3 chopper increases, dimming to the on-duty of the switching element Q 2 is The chopper output voltage V C3
In addition, the output voltage V C3 of the chopper does not change much even if the light is adjusted as a whole, because the second light adjusting means for decreasing the light intensity is used together. Therefore, the input power factor decreases,
There is no need to increase the input current harmonic distortion and to increase the breakdown voltage of the circuit element.
第4図は本実施例における入力電流IAC及びチョッパ
ーの出力電圧VC3の波形を示している。同図(a),
(b)に示す全点灯時においても、同図(c),(d)
に示す調光時においても、入力電流IACは略正弦波状で
あり、チョッパーの出力電圧VC3も余り大きくは変化し
ない。FIG. 4 shows the waveforms of the input current I AC and the output voltage V C3 of the chopper in this embodiment. FIG.
Also at the time of full lighting shown in (b), FIGS.
Even at the time shown dimming, the input current I AC is substantially sinusoidal, does not change significantly much even if the output voltage V C3 chopper.
一例として、第2図の回路において、L1=2.4mH、L2
=3.9mH、C3=125μF、C4=0.68μF、C5=10000pF、C
6=8900pF、R1=100kΩ、商用交流電源VsがAC100V60Hz
である場合の実験結果を第5図に示す。同図に示すよう
に、調光するに従い、スイッチング素子Q2のオン・デュ
ーティは小さくなり、発振周波数は高くなって行く。こ
のとき、チョッパーの出力電圧VC3は160V〜350Vの範囲
で変化したが、入力電流の高調波歪み成分は許容し得る
範囲であった。As an example, in the circuit of FIG. 2, L 1 = 2.4 mH, L 2
= 3.9mH, C 3 = 125μF, C 4 = 0.68μF, C 5 = 10000pF, C
6 = 8900pF, R 1 = 100kΩ , the commercial AC power source Vs is AC100V60Hz
FIG. 5 shows the experimental results in the case of. As shown in the figure, in accordance with dimming, ON duty of the switching element Q 2 is decreased, the oscillation frequency becomes higher. At this time, the output voltage V C3 chopper is varied from 160V~350V, harmonic distortion of the input current is ranged acceptable.
[実施例2] 第6図は本発明の第2実施例の回路図である。本実施
例の基本的な構成は、第9図に示す従来例とほぼ同じで
あるが、主回路部において、放電灯Laと直列にインピー
ダンス素子Zを挿入し、このインピーダンス素子Zと並
列に調光スイッチSW1を接続している。また、制御回路
部において、可変抵抗VR11と直列に抵抗R10を挿入し、
この抵抗R10と並列に調光スイッチSW11を接続してい
る。調光スイッチSW1とSW11とは連動しており、全点灯
時には共にオン、調光点灯時には共にオフとなる。Embodiment 2 FIG. 6 is a circuit diagram of a second embodiment of the present invention. The basic configuration of this embodiment is almost the same as that of the conventional example shown in FIG. 9, except that an impedance element Z is inserted in series with the discharge lamp La in the main circuit portion, and the impedance is adjusted in parallel with the impedance element Z. connecting the light switch SW 1. Moreover, by inserting the control circuit unit, a variable resistor VR 11 in series with resistor R 10,
Connecting the dimmer switch SW 11 in parallel with the resistor R 10. It is linked to the dimmer switch SW 1 and the SW 11, are both turned on at the time of full lighting, both turned off at the time of dimming lighting.
第7図は本実施例の動作波形図である。同図(a),
(b)に示すように、全点灯時においては、スイッチン
グ素子Q1,Q2のオン・デューティが大きく、調光時にお
いては、スイッチング素子Q1,Q2のオン・デューティは
小さくなる。これによって、いわゆるデューティ制御に
よる段調光が可能となる。このデューティ制御では、調
光すると、チョッパーの出力電圧VC3が低下する。一
方、全点灯時に調光スイッチSW1がオンとなり、調光時
に調光スイッチSW1がオフとなることにより、調光時に
のみ放電灯Laと直列にインピーダンス素子Zが挿入され
ることとなる。これによって、いわゆるインピーダンス
制御による段調光が可能となる。このインピーダンス制
御では、調光すると、チョッパーの出力電圧VC3が上昇
する。このため、本実施例においても、調光時と全点灯
時とでチョッパーの出力電圧VC3が大きく変動すること
はなく、入力力率が低下したり、入力電流高調波歪みの
増大を招くことがなく、回路素子の耐圧を高する必要も
ない。FIG. 7 is an operation waveform diagram of the present embodiment. FIG.
As shown in (b), the on-duty of the switching elements Q 1 and Q 2 is large during full lighting, and the on-duty of the switching elements Q 1 and Q 2 is small during dimming. As a result, step light control by so-called duty control becomes possible. This duty control, the dimming, the output voltage V C3 chopper is reduced. Meanwhile, dimmer switch SW 1 at the time of full lighting is turned on, dimming during dimmer switch SW 1 is by turned off, the discharge lamp La in series with the impedance element Z only when dimming is to be inserted. As a result, step light control by so-called impedance control becomes possible. This impedance control, the dimming, the output voltage V C3 chopper is increased. Therefore, also in the present embodiment, the output voltage V C3 of the chopper does not fluctuate greatly between dimming and full lighting, and the input power factor is reduced and the input current harmonic distortion is increased. There is no need to increase the breakdown voltage of the circuit element.
[実施例3] 第8図は本発明の第3実施例の回路図である。本実施
例においては、制御回路部の構成は第2図に示した第1
実施例と全く同じであるが、主回路部のチョッパー回路
が昇圧型のチョッパーではなく、昇降圧型のチョッパー
である点が第1実施例とは異なっている。すなわち、ダ
イオードブリッジDBの直流出力端には、スイッチング素
子Q1と負荷回路を介してインダクタL1が接続されてお
り、インダクタL1の両端にはダイオードD3を介して平滑
コンデンサC3が接続されている。スイッチング素子Q1が
オンされた時にダイオードブリッジDBの正出力端からス
イッチング素子Q1、負荷回路(コンデンサC4、インダク
タL2、放電灯La及びコンデンサC5)、インダクタL1を介
してダイオードブリッジDBの負出力端に至る経路で電流
が流れてインダクタL1に電磁エネルギーが蓄積され、ス
イッチング素子Q1がオフされた時に前記電磁エネルギー
がダイオードD3を介して平滑コンデンサC3に放出され、
平滑コンデンサC3が充電される。つまり、本実施例にあ
っては、スイッチング素子Q1がインバータ回路とチョッ
パー回路とで兼用されている。平滑コンデンサC3の出力
電圧VC3は、ダイオードD4を介してインバータ回路の直
流入力端、つまりスイッチング素子Q1,Q2の直列回路に
印加されている。このダイオードD4はダイオードブリッ
ジDBの出力が平滑コンデンサC3に直接流れ込むことを防
止するために設けられている。なお、コンデンサC8は高
周波バイパス用であり、平滑コンデンサC3に比べて十分
に容量は小さく設定されている。Third Embodiment FIG. 8 is a circuit diagram of a third embodiment of the present invention. In the present embodiment, the configuration of the control circuit is the same as that of the first embodiment shown in FIG.
This is exactly the same as the first embodiment, but is different from the first embodiment in that the chopper circuit of the main circuit is not a step-up type chopper but a step-up / step-down type chopper. That is, the DC output ends of the diode bridge DB, a switching element Q 1 and the inductor L 1 is connected through a load circuit, at both ends of the inductor L 1 has a smoothing capacitor C 3 connected through a diode D 3 Have been. The switching element Q 1 from the positive output terminal of the diode bridge DB when the switching element Q 1 is turned on, the load circuit (capacitor C 4, inductor L 2, the discharge lamp La and capacitor C 5), the diode bridge through the inductor L 1 electromagnetic energy in the inductor L 1 is accumulated current flows in a path leading to the negative output terminal of DB, the electromagnetic energy is released to the smoothing capacitor C 3 via the diode D 3 when the switching element Q 1 is turned off,
Smoothing capacitor C 3 is charged. That is, in the present embodiment, the switching element Q 1 is being shared by an inverter circuit and a chopper circuit. The output voltage V C3 of the smoothing capacitor C 3 is applied to the DC input terminal of the inverter circuit via the diode D 4, that is, the series circuit of the switching elements Q 1 and Q 2 . The diode D 4 is provided in order to prevent the output of the diode bridge DB flows directly to the smoothing capacitor C 3. The capacitor C 8 is a high frequency bypass sufficiently capacity than the smoothing capacitor C 3 is set to be small.
本実施例にあっては、制御回路部の構成は第1実施例
と全く同一であるから、可変抵抗VR11によりスイッチン
グ素子Q1,Q2のオン・デューティが相補的に変化する相
補パルス幅変調制御と、平滑コンデンサC3の電圧VC3に
より発振回路IC1の発振周波数が変化する周波数制御と
が行われる。したがって、第1実施例の場合と同様に、
広い範囲に亘って調光制御しても平滑コンデンサC3の電
圧VC3が大きく変動することはない。In the present embodiment, since the configuration of the control circuit unit is exactly the same as the first embodiment, the complementary pulse width on duty of the switching elements Q 1, Q 2 are changed complementarily by the variable resistor VR 11 and modulation control, a frequency control the oscillation frequency of the oscillation circuit IC 1 is changed is performed by the voltage V C3 of the smoothing capacitor C 3. Therefore, as in the case of the first embodiment,
Even when dimming control is performed over a wide range, the voltage V C3 of the smoothing capacitor C 3 does not greatly change.
以上の実施例では、直列共振型のインバータ回路を例
示したが、ハーフブリッジ式インバータ回路やフルブリ
ッジ式インバータ回路、一石式インバータ回路、プッシ
ュプル式インバータ回路等であっても良いことは言うま
でもない。In the above embodiments, a series resonance type inverter circuit has been described as an example. However, it is needless to say that a half-bridge type inverter circuit, a full-bridge type inverter circuit, a single-type inverter circuit, a push-pull type inverter circuit, or the like may be used.
[発明の効果] 本発明にあっては、上述のように、商用交流電源を入
力とし、チョッパー兼用型のインバータ装置にて負荷に
低周波リップル成分の少ない高周波電力を供給する負荷
制御装置において、負荷消費電力を低減するに従ってチ
ョッパーの昇圧比が上昇する第1の負荷消費電力制御手
段と、負荷消費電力を低減するに従ってチョッパーの昇
圧比が低下する第2の負荷消費電力制御手段とを併用し
たので、全体として見れば、負荷消費電力を変化させて
もチョッパーの昇圧比は余り変化しないことになり、し
たがって、平滑コンデンサの電圧低下に起因する入力力
率の低下や入力電流高調波歪みの増大を招くことがな
く、また、平滑コンデンサの電圧上昇に対して各回路素
子の高耐圧化を図る必要もなく、負荷消費電力を広い範
囲に亘って制御することができるという効果がある。[Effects of the Invention] According to the present invention, as described above, in a load control device that receives a commercial AC power supply and supplies high-frequency power with low low-frequency ripple components to a load using a chopper-type inverter device, A first load power consumption control means in which the step-up ratio of the chopper increases as the load power consumption decreases, and a second load power consumption control means in which the step-up ratio of the chopper decreases as the load power consumption decreases. Therefore, as a whole, even if the load power consumption is changed, the step-up ratio of the chopper does not change much, and therefore, the input power factor decreases and the input current harmonic distortion increases due to the voltage drop of the smoothing capacitor. And it is not necessary to increase the withstand voltage of each circuit element with respect to the voltage rise of the smoothing capacitor, and the load power consumption can be reduced over a wide range. There is an effect that can be controlled.
第1図は本発明の基本構成を示すブロック回路図、第2
図は本発明の第1実施例の回路図、第3図及び第4図は
同上の動作波形図、第5図は同上の動作説明図、第6図
は本発明の第2実施例の回路図、第7図は同上の動作波
形図、第8図は本発明の第3実施例の回路図、第9図は
従来例の回路図、第10図及び第11図は同上の動作波形図
である。 1は第1の負荷消費電力制御手段、2は第2の負荷消費
電力制御手段、3はチョッパー兼用型のインバータ装置
である。FIG. 1 is a block circuit diagram showing a basic configuration of the present invention, and FIG.
FIG. 3 is a circuit diagram of the first embodiment of the present invention, FIGS. 3 and 4 are operation waveform diagrams of the same, FIG. 5 is an explanatory diagram of the operation of the same, and FIG. 6 is a circuit of the second embodiment of the present invention. FIG. 7, FIG. 7 is an operation waveform diagram of the above, FIG. 8 is a circuit diagram of a third embodiment of the present invention, FIG. 9 is a circuit diagram of a conventional example, and FIG. 10 and FIG. It is. 1 is a first load power consumption control means, 2 is a second load power consumption control means, and 3 is a chopper-type inverter device.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05B 41/24 - 41/29 H05B 41/38 - 41/42 H02M 7/48 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 6 , DB name) H05B 41/24-41/29 H05B 41/38-41/42 H02M 7/48
Claims (1)
回路と、スイッチング素子と、このスイッチング素子の
オン・オフ動作に基づいて直流入力を高周波出力に変換
する高周波変換回路と、この高周波変換回路の直流入力
側に接続された平滑コンデンサと、前記整流回路の出力
端と前記スイッチング素子との間に介在し、スイッチン
グ素子のオン期間中にエネルギーを蓄積すると共に、ス
イッチング素子のオフ時に前記エネルギーを前記平滑コ
ンデンサに放出するインダクタンス要素とを有するチョ
ッパー兼用型のインバータ装置と、前記インバータ装置
の高周波出力により駆動される負荷と、負荷消費電力を
減じると前記高周波変換回路の発振周波数が高くなり前
記平滑コンデンサの電圧が上昇するような第1の負荷消
費電力制御手段と、負荷消費電力を減じると前記高周波
変換回路のチョッパー兼用側のスイッチング素子のオン
・デューティが小さくなりチョッパー出力電圧である前
記平滑コンデンサの電圧が低下するような第2の負荷消
費電力制御手段とを具備することを特徴とする負荷制御
装置。An AC power supply, a rectifier circuit for rectifying the AC power supply, a switching element, a high-frequency conversion circuit for converting a DC input to a high-frequency output based on an on / off operation of the switching element, and a high-frequency conversion circuit A smoothing capacitor connected to the DC input side of the circuit, interposed between the output terminal of the rectifier circuit and the switching element, stores energy during the ON period of the switching element, and stores the energy when the switching element is OFF. And a load driven by a high-frequency output of the inverter device, and when the load power consumption is reduced, the oscillation frequency of the high-frequency conversion circuit increases to reduce the load power consumption. First load power consumption control means for increasing the voltage of the smoothing capacitor; A second load power control means for reducing the on-duty of the switching element on the chopper side of the high-frequency conversion circuit and reducing the voltage of the smoothing capacitor which is the chopper output voltage when the load power consumption is reduced. A load control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1075573A JP2868224B2 (en) | 1989-03-28 | 1989-03-28 | Load control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1075573A JP2868224B2 (en) | 1989-03-28 | 1989-03-28 | Load control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02253594A JPH02253594A (en) | 1990-10-12 |
JP2868224B2 true JP2868224B2 (en) | 1999-03-10 |
Family
ID=13580067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1075573A Expired - Fee Related JP2868224B2 (en) | 1989-03-28 | 1989-03-28 | Load control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2868224B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310239A (en) * | 2005-04-26 | 2006-11-09 | Tozai Denko Co Ltd | Discharge lamp lighting apparatus for light control |
-
1989
- 1989-03-28 JP JP1075573A patent/JP2868224B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02253594A (en) | 1990-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434477A (en) | Circuit for powering a fluorescent lamp having a transistor common to both inverter and the boost converter and method for operating such a circuit | |
CA2607554C (en) | Electronic ballast having a flyback cat-ear power supply | |
US7528554B2 (en) | Electronic ballast having a boost converter with an improved range of output power | |
US6172466B1 (en) | Phase-controlled dimmable ballast | |
JP3945681B2 (en) | Lighting device | |
JPH1167471A (en) | Lighting system | |
JPH08336235A (en) | Power factor correction circuit | |
US20100213850A1 (en) | Fluorescent dimming ballast | |
JP3324270B2 (en) | Discharge lamp lighting device | |
KR20000017945A (en) | Free Wattage Electronic Ballast for Fluoresent Lamp | |
JP2868224B2 (en) | Load control device | |
JP2004527896A (en) | High efficiency high power factor electronic ballast | |
JP2690045B2 (en) | Power supply | |
JP2001502844A (en) | ballast | |
US6215253B1 (en) | Inductorless ballast | |
JPH09251896A (en) | Electric discharge lamp lighting device and illumination device | |
JP3405096B2 (en) | Power supply | |
JP2744008B2 (en) | Power converter | |
JP3493943B2 (en) | Power supply | |
JP3806995B2 (en) | Inverter device | |
JP2801954B2 (en) | Discharge lamp lighting device | |
JP3427142B2 (en) | Power supply | |
JP2818599B2 (en) | Discharge lamp lighting device | |
JPH1127953A (en) | Power supply, discharge lamp operating device and illumination device | |
JPH11220889A (en) | Power supply device, discharge lamp lighting device and luminaire |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |