JP2868215B2 - Burst signal communication device - Google Patents
Burst signal communication deviceInfo
- Publication number
- JP2868215B2 JP2868215B2 JP63213554A JP21355488A JP2868215B2 JP 2868215 B2 JP2868215 B2 JP 2868215B2 JP 63213554 A JP63213554 A JP 63213554A JP 21355488 A JP21355488 A JP 21355488A JP 2868215 B2 JP2868215 B2 JP 2868215B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reception
- demodulator
- data
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル通信装置に関し，特にバースト信
号が可変長である場合に対応して，チャネルの利用効率
を向上させるための技術に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital communication apparatus, and more particularly to a technique for improving channel utilization efficiency in response to a variable burst signal.
システムのトポロジカルな構造の如何に係わらず，多
数の局が同一の搬送波を共有し，時分割にデータ信号を
交換するディジタル通信システム（例えば，衛星通信シ
ステム）では，伝送効率の向上が最大の課題のひとつと
なる。従来は，この課題の解決策としてスロットアロハ
方式を採用していた。この方式を実現するためのバース
ト信号通信装置は，例えば第３図に示す如くとなる。Regardless of the topological structure of the system, in a digital communication system (for example, a satellite communication system) in which many stations share the same carrier and exchange data signals in a time-sharing manner, the greatest challenge is to improve transmission efficiency. It becomes one of. Conventionally, a slot aloha method has been adopted as a solution to this problem. A burst signal communication device for realizing this method is, for example, as shown in FIG.
第３図を参照して，本装置は受信信号を復調させるた
めの復調器F1,受信信号を一時的に蓄えるための受信レ
ジスタF2,送信側と受信側の同期を確立させるための同
期語を検出する同期語検出回路F3,受信信号のアドレス
部と自局のアドレスを保持したアドレスレジスタF5の内
容とを比較して，自局に送られてきた信号のみを受信す
るためのアドレスフィルタF4を備えている。Referring to FIG. 3, the present apparatus includes a demodulator F1 for demodulating a reception signal, a reception register F2 for temporarily storing the reception signal, and a synchronization word for establishing synchronization between the transmission side and the reception side. A synchronous word detecting circuit F3 for detecting, an address filter F4 for receiving only the signal sent to the own station by comparing the address portion of the received signal with the contents of the address register F5 holding the address of the own station. Have.
上述した従来のディジタル通信装置は，伝送効率の面
では改善できる。しかし，本来必要とされる以外の信
号，いわゆるヘッダ部が受信信号を占める割合が大きい
ため，チャネルの利用効率が悪いという欠点がある。つ
まり，タイムシェアリングシステムにおける短パケット
データ信号の場合はともかくとして，バッチ処理におけ
るデータ信号の如く，数パケットにも及ぶ場合，各パケ
ット毎にヘッダ部を付加する必要がある。このことはチ
ャネルの利用効率の面からは非常に無駄なことである。The conventional digital communication device described above can be improved in terms of transmission efficiency. However, there is a disadvantage that channel utilization efficiency is poor because a signal other than originally required, that is, a so-called header portion occupies a large proportion of the received signal. In other words, aside from the short packet data signal in the time sharing system, if the data signal extends to several packets like the data signal in the batch processing, it is necessary to add a header to each packet. This is very wasteful in terms of channel utilization efficiency.
本発明は，このような問題点を鑑みてなされたもの
で，その課題は，従来のスロットアロハ方式を採用しつ
つ，ヘッダ部をできる限り付加しないでチャネルの利用
効率を高めることにある。The present invention has been made in view of such a problem, and an object of the present invention is to improve the channel utilization efficiency without adding a header portion as much as possible while adopting the conventional slot ALOHA system.
本発明は，多数の局が同一の搬送波を共有し，時分割
にデータ信号を交換するディジタル通信システムにおい
て，特にバッチ処理におけるデータ信号の如く，数パケ
ットにも及ぶデータ信号を扱う場合，何スロット分使用
するかという信号をヘッダ部に付加し，更に受信装置に
この信号を検出できる装置を設ける方式である。The present invention relates to a digital communication system in which a large number of stations share the same carrier wave and exchanges data signals in a time-division manner. This is a method in which a signal indicating whether the signal is to be used is added to a header portion, and a device capable of detecting the signal is provided in a receiving device.
具体的には、本発明のバースト信号通信装置は、 時分割多重通信方式にてバースト変調された受信信号
を復号するバースト信号通信装置において、 前記受信信号を復調する復調器と、 前記復調器の出力を一時的に蓄積する受信レジスタ
と、 前記復調器の出力から受信信号中の同期語を検出する
ための同期語検出回路と、 前記受信レジスタの出力から自局当てのデータ信号の
みを受信するためのアドレスフィルタと、 前記アドレスフィルタの出力において、受信信号とし
て、数パケットに及ぶ長パケットデータである場合に
は、先頭スロットにのみヘッダ部が付加され、後続スロ
ットにはデータのみが送信されてバースト間にもデータ
が含まれる信号を受信し、受信信号中の受信すべきデー
タ信号が以後何スロット連続しているかを示すヘッダ部
を検知し、かつ前記復調器および受信レジスタに対し
て、前記ヘッダ部で検出されたスロットの長さに応じた
バースト信号の受信動作を制御する信号を出力する受信
信号可変制御回路を有し、 該受信信号可変制御回路からの制御により可変長バー
スト信号の受信を可能としたことを特徴とする。Specifically, the burst signal communication device of the present invention is a burst signal communication device that decodes a burst-modulated received signal in a time-division multiplex communication system, a demodulator that demodulates the received signal, A reception register for temporarily accumulating an output, a synchronization word detection circuit for detecting a synchronization word in a reception signal from an output of the demodulator, and receiving only a data signal for the own station from an output of the reception register. In the output of the address filter, if the received signal is long packet data of several packets, a header portion is added only to the first slot, and only data is transmitted to the subsequent slot. A signal containing data is also received between bursts, and a signal indicating the number of consecutive slots of the data signal to be received in the received signal. A reception signal variable control circuit for detecting a decoder section and outputting to the demodulator and the reception register a signal for controlling a burst signal reception operation in accordance with the length of the slot detected in the header section. A variable length burst signal can be received under the control of the reception signal variable control circuit.
以下，本発明によるディジタル通信装置の一実施例を
図面を参照して説明する。Hereinafter, an embodiment of a digital communication apparatus according to the present invention will be described with reference to the drawings.
第１図は，本発明におけるディジタル通信装置の一実
施例を示す。尚，第３図に示す従来の装置と同一構成部
分には同一符号を付し，説明は省略する。FIG. 1 shows an embodiment of a digital communication apparatus according to the present invention. Note that the same components as those of the conventional device shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted.
本発明によるディジタル通信装置は第２図に示すよう
なデータ信号を受信する。第２図において、データ信号
が数パケットにも及ぶ長パケットデータの場合には、先
頭スロットにのみヘッダ部が付加され、後続スロットに
はデータのみが送信されバースト間にもデータが送信さ
れる。The digital communication device according to the present invention receives a data signal as shown in FIG. In FIG. 2, when the data signal is long packet data of several packets, a header portion is added only to the first slot, only data is transmitted to the subsequent slot, and data is transmitted between bursts.
復調器F1において復調されたデータ信号S1は同期語検
出回路F3に至り，同期語を検出できた場合に限り，信号
S2によって受信バッファF2からアドレスフィルタF4へ伝
送される。ここでは，アドレスレジスタF5の内容とデー
タ信号S1のアドレス部とが一致していれば，言い換えれ
ば，データ信号S1が自局当てのものであるならば，受信
信号可変制御回路F6へ伝送される。ここで，データ信号
S1が何スロットかに連続していると検知された場合，復
調器F1と受信バッファF2に対してバースト信号の受信動
作を制御するための信号S3,S4を出力することで，最終
的にはデータ信号S5を得ることになる。The data signal S1 demodulated by the demodulator F1 reaches the synchronizing word detection circuit F3, and only when the synchronizing word can be detected,
The data is transmitted from the reception buffer F2 to the address filter F4 by S2. Here, if the contents of the address register F5 and the address part of the data signal S1 match, in other words, if the data signal S1 is intended for the own station, it is transmitted to the reception signal variable control circuit F6. . Where the data signal
When it is detected that S1 is continuous in a number of slots, by outputting signals S3 and S4 for controlling the burst signal reception operation to the demodulator F1 and the reception buffer F2, finally, The data signal S5 is obtained.
以上説明したように本発明は，ディジタル通信装置に
受信信号可変制御回路を具備することにより，バッチ処
理における数パケットにも及ぶデータ信号を扱う場合，
短パケットデータの場合と同様に，データ信号の前に一
箇所だけヘッダ部分を付加すれば良いことからチャネル
の利用効率が大きくなる。従って，必然的に伝送効率が
大きくなる。As described above, according to the present invention, when a digital communication device is provided with a variable reception signal control circuit, when a data signal of several packets in batch processing is handled,
As in the case of the short packet data, only one header portion needs to be added before the data signal, so that the channel utilization efficiency increases. Therefore, the transmission efficiency inevitably increases.
第１図は，本発明のバースト信号通信装置の一実施例の
ブロック構成図であり，第２図は，本発明のデータ信号
の構成図であり，第３図は，従来のバースト信号通信装
置の一例のブロック構成図である。 F1:復調器,F2:受信バッファ,F3:同期語検出回路,F4:ア
ドレスフィルタ,F5:アドレスレジスタ,F6:受信信号可変
制御回路。FIG. 1 is a block diagram showing an embodiment of a burst signal communication device according to the present invention, FIG. 2 is a diagram showing the structure of a data signal according to the present invention, and FIG. FIG. 3 is a block diagram illustrating an example of the configuration. F1: demodulator, F2: reception buffer, F3: synchronous word detection circuit, F4: address filter, F5: address register, F6: reception signal variable control circuit.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−100046（ＪＰ，Ａ) 特開 昭60−204143（ＪＰ，Ａ) 特開 昭62−278831（ＪＰ，Ａ) 特開 昭62−7228（ＪＰ，Ａ) 特開 昭51−61208（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-61-100046 (JP, A) JP-A-60-204143 (JP, A) JP-A-62-278831 (JP, A) 7228 (JP, A) JP-A-51-61208 (JP, A)
Claims (1)
た受信信号を復号するバースト信号通信装置において、 前記受信信号を復調する復調器と、 前記復調器の出力を一時的に蓄積する受信レジスタと、 前記復調器の出力から受信信号中の同期語を検出するた
めの同期語検出回路と、 前記受信レジスタの出力から自局当てのデータ信号のみ
を受信するためのアドレスフィルタと、 前記アドレスフィルタの出力において、受信信号とし
て、数パケットに及ぶ長パケットデータである場合に
は、先頭スロットにのみヘッダ部が付加され、後続スロ
ットにはデータのみが送信されてバースト間にもデータ
が含まれる信号を受信し、受信信号中の受信すべきデー
タ信号が以後何スロット連続しているかを示すヘッダ部
を検知し、かつ前記復調器および受信レジスタに対し
て、前記ヘッダ部で検出されたスロットの長さに応じた
バースト信号の受信動作を制御する信号を出力する受信
信号可変制御回路を有し、 該受信信号可変制御回路からの制御により可変長バース
ト信号の受信を可能としたことを特徴とするバースト信
号通信装置。1. A burst signal communication device for decoding a reception signal burst-modulated by a time division multiplex communication system, a demodulator for demodulating the reception signal, and a reception register for temporarily storing an output of the demodulator. A synchronization word detection circuit for detecting a synchronization word in a reception signal from an output of the demodulator; an address filter for receiving only a data signal for the own station from an output of the reception register; If the received signal is long packet data of several packets as a received signal, a header portion is added only to the first slot, only the data is transmitted to the subsequent slot, and a signal containing data even between bursts , A header portion indicating how many consecutive slots of the data signal to be received in the received signal is detected, and the demodulator and the demodulator are detected. A reception signal variable control circuit that outputs a signal for controlling a burst signal reception operation in accordance with the length of the slot detected in the header portion to the reception register and the reception signal variable control circuit. A burst signal communication device wherein variable length burst signals can be received by control.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213554A JP2868215B2 (en) | 1988-08-30 | 1988-08-30 | Burst signal communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213554A JP2868215B2 (en) | 1988-08-30 | 1988-08-30 | Burst signal communication device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0263228A JPH0263228A (en) | 1990-03-02 |
| JP2868215B2 true JP2868215B2 (en) | 1999-03-10 |
Family
ID=16641128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63213554A Expired - Fee Related JP2868215B2 (en) | 1988-08-30 | 1988-08-30 | Burst signal communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868215B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204143A (en) * | 1984-03-29 | 1985-10-15 | Toshiba Corp | Serial data transmission system |
| JPS61100046A (en) * | 1984-10-22 | 1986-05-19 | Mitsubishi Electric Corp | Loop transmission method |
-
1988
- 1988-08-30 JP JP63213554A patent/JP2868215B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0263228A (en) | 1990-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1193692A (en) | Collision avoiding system and protocol for a two path multiple access digital communications system | |
| WO1998052313A1 (en) | Receiver and receiving circuit | |
| US5329550A (en) | Signal processing circuit for the European digital cellular radio system | |
| EP0893905A3 (en) | Image communication apparatus, method, and system, and image communication processing program contained in computer-readable medium | |
| JP2868215B2 (en) | Burst signal communication device | |
| JP3172937B2 (en) | Frame synchronization method between mobile stations | |
| JP2518208B2 (en) | Mobile communication system | |
| JP2004343407A (en) | Wireless lan system and its communication control method | |
| CA2321531A1 (en) | Method and system for transferring data | |
| JP3379902B2 (en) | Group communication method | |
| JP2871699B2 (en) | Burst signal communication device | |
| JP2716115B2 (en) | Mobile radio communication device | |
| JP2525103B2 (en) | FM multiplex broadcast receiver | |
| JPH0230217B2 (en) | ||
| US5555242A (en) | Substation apparatus for satellite communications | |
| JP2504457B2 (en) | Random access communication method | |
| JP3093669B2 (en) | TDMA communication system | |
| JP2848093B2 (en) | Voice transmission system for mobile satellite communications | |
| JP4354765B2 (en) | Timing synchronization method | |
| JP2842246B2 (en) | Satellite communication line allocation method | |
| JP3574337B2 (en) | Synchronous multiplex transmission equipment | |
| JPH0823319A (en) | Synchronization control system | |
| JP2002271249A (en) | Radio connecting equipment and method | |
| JPH06303189A (en) | Competitive control system of control information | |
| JPH0229042A (en) | Synchronization converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |