JP2851085B2 - Terminal power off detection method - Google Patents
Terminal power off detection methodInfo
- Publication number
- JP2851085B2 JP2851085B2 JP1305397A JP30539789A JP2851085B2 JP 2851085 B2 JP2851085 B2 JP 2851085B2 JP 1305397 A JP1305397 A JP 1305397A JP 30539789 A JP30539789 A JP 30539789A JP 2851085 B2 JP2851085 B2 JP 2851085B2
- Authority
- JP
- Japan
- Prior art keywords
- modem
- terminal
- signal
- mdms
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第５図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図、第４図） 発明の効果 〔概要〕 端末電源断検出方法に関し、 端末の電源断を検出可能とすることにより、端末側の
障害発生時に、端末の障害とモデムの障害とを切り分け
できるようにして、MDMSのシステム監視能力を向上でき
るようにすることを目的とし、 それぞれモデムを介してホスト側へ接続した複数の端
末を有し、ホスト側にモデムネットワークマネジメント
システムを設けたシステムにおける端末電源断検出方法
において、各モデム内で、該モデムに入力する信号のオ
ン、オフの中間レベルの電圧を検出し、検出した電圧に
より、前記各モデム自身が接続される端末の電源がオン
かオフかを判断し、判断結果を、モデムネットワークマ
ネジメントシステムにおけるネットワーク監視情報の１
つとして供給するように構成する。[Contents] Outline Industrial application field Conventional technology (FIG. 5) Problems to be solved by the invention Means for solving the problem (FIG. 1) Action Embodiment (FIG. 2) FIG. 4) Effects of the Invention [Overview] Regarding a terminal power-off detection method, a terminal power-off can be detected so that a terminal failure and a modem failure can be separated when a terminal-side failure occurs. In order to improve the system monitoring capability of the MDMS, the terminal power cutoff in a system that has a plurality of terminals connected to the host side via a modem and has a modem network management system on the host side In the detection method, each modem detects a voltage at an intermediate level between ON and OFF of a signal input to the modem, and the detected voltage connects the modems themselves. Determine youngest power is on or off, the result of the judgment, the first network monitoring information in a modem network management system
It is configured to be supplied as one.
本発明は端末電源断検出方法に関し、更に詳しくいえ
ば、ホスト側に集合モデムを備え、この集合モデムに対
して、複数の端末をそれぞれモデムを介して接続すると
共に、上記集合モデムにMDMS（モデムネットワークマネ
ジメントシステム）を接続したシステムに用いられ、特
にMDMSにおける監視機能の向上を図った端末電源断検出
方法に関する。The present invention relates to a terminal power-off detection method. More specifically, a host includes a collective modem, a plurality of terminals are connected to the collective modem via the modems, and an MDMS (modem) is connected to the collective modem. The present invention relates to a terminal power-off detection method that is used in a system to which a network management system is connected, and in particular, improves a monitoring function in MDMS.
第５図は従来のシステム構成図であり、図中１はホス
ト、２は集合モデム、３はMDMS（モデムネットワークマ
ネジメントシステム）、４−１〜４−ｎはモデム（端末
側のモデム）、５−１〜５−ｎは端末を示す。FIG. 5 is a conventional system configuration diagram. In the figure, 1 is a host, 2 is a collective modem, 3 is an MDMS (modem network management system), 4-1 to 4-n are modems (terminal-side modems), 5 -1 to 5-n indicate terminals.
このシステムは、ホスト側に集合モデム２を設け、該
集合モデム２にMDMS3を接続すると共に、それぞれの端
末側にモデム４−１〜４〜ｎを接続している。In this system, a collective modem 2 is provided on a host side, an MDMS 3 is connected to the collective modem 2, and modems 4-1 to 4-n are connected to respective terminals.
このようなMDMSを構築する専用回線モデムは、回線の
状態等の各種モニタ機構を有している。A dedicated line modem for constructing such an MDMS has various monitoring mechanisms such as a line state.
また、上記モデム４−１〜４−ｎと端末５−１〜５−
ｎ間のインターフェイス（RS232C）は、CCITT勧告V.24
に規定されており、その電気的特性としてV.28がある。
その内容は次のとおりである。Further, the modems 4-1 to 4-n and the terminals 5-1 to 5-n
interface (RS232C) according to CCITT Recommendation V.24
And its electrical characteristics include V.28.
The contents are as follows.
（１） DTE（端末）からモデムへの信号（専用回線モ
デムにおいて主要なもの） SD（送信信号）、RS（送信要求信号）、ER（端末レデ
ィ信号）、ST1（送信タイミング信号） （２） 信号の入力電圧レベル オンレベル:V＞＋3V オフレベル:V＜−3V 入力レベル範囲:5〜15V（絶対値）…（端末の出力電
圧を規定） 上記の信号SD、RS、ER、ST1は端末５−１〜５−ｎか
らモデム４−１〜４−ｎへ送られる信号であり、これら
の信号は3vより大きいか、または−3Vより小さいかのど
ちらかの電圧となっている。(1) Signal from DTE (terminal) to modem (primary in dedicated line modem) SD (transmission signal), RS (transmission request signal), ER (terminal ready signal), ST1 (transmission timing signal) (2) Signal input voltage level On level: V> + 3V Off level: V <−3V Input level range: 5 to 15V (absolute value) (specifies terminal output voltage) The above signals SD, RS, ER, and ST1 are terminals These signals are sent from 5-1 to 5-n to the modems 4-1 to 4-n, and these signals have a voltage of either greater than 3v or less than -3V.
そして、これらの信号を用いて、端末５−１〜５−ｎ
とホスト１との間で通信が行われるが、その状態は、MD
MS3により監視している。Then, using these signals, terminals 5-1 to 5-n
Communication between the host and host 1 is performed.
Monitoring by MS3.
上記のような従来のものにおいては次のような欠点が
あった。The prior art as described above has the following disadvantages.
即ち、各端末とホストとの間の通信の状態は、MDMSに
より監視しているが、端末側で障害が発生した場合、MD
MSにおいては、端末の障害なのか、モデムの障害なのか
の切り分けができなかった。In other words, the state of communication between each terminal and the host is monitored by MDMS, but if a failure occurs on the terminal side, MD
In MS, it was not possible to distinguish between a terminal failure and a modem failure.
本発明は、このような従来の欠点を解消し、端末の電
源断を検出可能とすることにより、端末側の障害発生時
に、端末の障害とモデムの障害とを切り分けできるよう
にして、MDMSのシステム監視能力を向上できるようにす
ることを目的とする。The present invention solves such a conventional drawback and makes it possible to detect a power failure of a terminal, so that when a failure occurs on the terminal side, the failure of the terminal and the failure of the modem can be separated, and the MDMS The purpose is to improve system monitoring capability.
第１図は本発明の原理図であり、図中第５図と同符号
は同一のものを示す。また、12は端末電源検出回路、21
は比較部、22は論理ゲート部、21−１〜21−４はコンパ
レータを示す。FIG. 1 is a diagram showing the principle of the present invention, in which the same reference numerals as in FIG. 5 denote the same parts. 12 is a terminal power supply detection circuit, 21
Indicates a comparison unit, 22 indicates a logic gate unit, and 21-1 to 21-4 indicate comparators.
本発明は、モデム（データモデム）４と端末装置５と
のインターフェイス（RC232C）において、モデム４へ入
力する信号であるSD（送信信号）、RS（送信要求信
号）、ER（端末レディ信号）、ST1（送信タイミング信
号）等の各信号の入力電圧を監視するために、モデム４
内に、端末電源検出回路12を設けたものである。According to the present invention, in the interface (RC232C) between the modem (data modem) 4 and the terminal device 5, signals (SD (transmission signal), RS (transmission request signal), ER (terminal ready signal), To monitor the input voltage of each signal such as ST1 (transmission timing signal), the modem 4
Inside, a terminal power supply detection circuit 12 is provided.
そして、上記端末電源検出回路12により、モデム自身
が接続される端末５の電源オンもしくはオフを判断し、
MDMSにおけるネットワーク監視情報の１つとして前記電
源の情報を供給するものである。Then, the terminal power detection circuit 12 determines whether the power of the terminal 5 to which the modem itself is connected is on or off,
The power supply information is supplied as one of the network monitoring information in the MDMS.
上記モデム４内の端末電源検出回路12は、比較部21と
論理ゲート部22で構成し、比較部21には、各入力信号S
D、RS、ER、ST1毎にコンパレータ21−１〜21−４を設け
る。The terminal power detection circuit 12 in the modem 4 includes a comparison unit 21 and a logic gate unit 22.
Comparators 21-1 to 21-4 are provided for each of D, RS, ER, and ST1.
このコンパレータ21−１〜21−４では、各入力信号の
オン、オフの中間レベルの電圧（−3V〜＋3V）を検出
し、それぞれ検出結果を論理ゲート部22へ送って端末の
電源断を判定する。The comparators 21-1 to 21-4 detect intermediate-level voltages (-3 V to +3 V) between ON and OFF of each input signal, and send the detection results to the logic gate unit 22 to determine whether the power of the terminal is turned off. I do.
本発明は上記のように、端末側のモデムに入力するS
D、RS、ER、ST1等の信号を、それぞれ端末電源検出回路
12内の比較部21へ入力し、この比較部21を構成するコン
パレータ21−１〜21−４で各信号のオン、オフの中間レ
ベルの電圧を検出する。As described above, according to the present invention, S
D, RS, ER, ST1, etc.
The signals are input to a comparison unit 21 in the comparator 12, and comparators 21-1 to 21-4 constituting the comparison unit 21 detect intermediate-level voltages of ON and OFF of each signal.
この検出結果を論理ゲート部22へ送り、端末の電源断
を検出し、MDMSにおけるネットワーク監視情報の１つと
して供給する。The detection result is sent to the logic gate unit 22 to detect the power-off of the terminal, and to supply it as one of the network monitoring information in the MDMS.
これにより、端末の障害発生時に、MDMSにおいて、端
末の障害なのか、モデムの障害なのかの切り分けが可能
となる。Thus, when a failure occurs in the terminal, it is possible to determine whether the failure is due to the terminal or the modem in the MDMS.
以下、本発明の実施例を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第２図は、本発明の１実施例におけるモデムのブロッ
ク図であり、図中、第１図と同符号は同一のものを示
す。また、10はドライバ、レシーバ、11はOPTS部（操作
及びテスト部）、13はモデムコア部、14は変調部（MO
D）、15は復調部（DEM）を示す。FIG. 2 is a block diagram of a modem according to one embodiment of the present invention, in which the same reference numerals as those in FIG. 1 denote the same parts. 10 is a driver and receiver, 11 is an OPTS unit (operation and test unit), 13 is a modem core unit, and 14 is a modulation unit (MO
D) and 15 indicate demodulation units (DEM).
この例では、端末とのインターフェイスはRS232Cを用
い、モデム４へ入力した信号、SD、RS、ER、ST1は、端
末電源検出回路12へ送られて端末の電源断を検出する。In this example, the interface with the terminal uses RS232C, and the signals input to the modem 4, SD, RS, ER, and ST1, are sent to the terminal power detection circuit 12 to detect the terminal power-off.
端末電源検出回路12の出力はOPTS11を介してホスト側
に設置されたMDMSへ送出される。The output of the terminal power supply detection circuit 12 is sent to the MDMS installed on the host via the OPTS 11.
第３図は、上記実施例の端末電源検出回路の１例を示
した図であり、図中第１図と同符号は同一のものを示
す。また、20は入力保護部、20−１〜20−４は保護回
路、22−１〜22−４は論理ゲート、23はANDゲートを示
す。FIG. 3 is a diagram showing an example of the terminal power detection circuit of the above embodiment, and the same reference numerals in FIG. 3 denote the same components as in FIG. Reference numeral 20 denotes an input protection unit, reference numerals 20-1 to 20-4 denote protection circuits, reference numerals 22-1 to 22-4 denote logic gates, and reference numeral 23 denotes an AND gate.
入力保護部20の各保護回路20−１〜20−４は、それぞ
れ抵抗ＲとダイオードD1、D2で構成され、比較部21の各
コンパレータ21−１〜21−４は、それぞれ、＋3Vの検出
をするコンパレータと、−3Vの検出をするコンパレータ
で構成する。Each protection circuit 20-1 to 20-4 of the input protection portion 20 is constituted by resistors R and the diodes D 1, D 2, each of the comparators 21-1 to 21-4 of the comparator 21, respectively, a + 3V It consists of a comparator that detects and a comparator that detects -3V.
また、論理ゲート部22は、それぞれの入力信号に対応
して論理ゲート22−１〜22−４が設けられると共に、前
記各論理ゲート22−１〜22−４の出力の論理積をとるAN
Dゲート23で構成される。The logic gate unit 22 is provided with logic gates 22-1 to 22-4 corresponding to the respective input signals, and performs an AND operation on the outputs of the logic gates 22-1 to 22-4.
It is composed of a D gate 23.
入力信号SD、RS、ER、ST1は、それぞれオンレベルの
電圧ＶがＶ＞＋３で、オフレベルの電圧ＶがＶ＜−3Vと
なっている。In the input signals SD, RS, ER, and ST1, the on-level voltage V is V> +3 and the off-level voltage V is V <−3V.
今、入力信号SDが入力したとすると、この信号SDは、
入力保護部20の保護回路20−１に入力した後、比較部21
のコンパレータ21−１へ入力する。Now, if an input signal SD is input, this signal SD
After input to the protection circuit 20-1 of the input protection unit 20, the comparison unit 21
To the comparator 21-1.
前記コンパレータ21−１では、信号SDがオンレベルで
あればＶ＞＋３であるから、＋3V検出コンパレータの出
力はローレベルの「０」、−3V検出コンパレータの出力
は「０」となる。In the comparator 21-1, if the signal SD is at the ON level, V> +3, so that the output of the + 3V detection comparator is low level “0” and the output of the −3V detection comparator is “0”.
また、信号SDがオフレベルであればＶ＜−3Vであるか
ら＋3V検出コンパレータの出力はハイレベルの「１」、
−3V検出コンパレータの出力は「１」となる。If the signal SD is at the off level, V <−3 V, so that the output of the +3 V detection comparator is high level “1”,
The output of the -3V detection comparator becomes "1".
従って、論理ゲート部22の論理ゲート22−１では、SD
がオンレベルの時、ANDゲートの入力が「０」と「１」
（インバータ1NVで反転）となり、その出力は「０」と
なる。Therefore, in the logic gate 22-1 of the logic gate unit 22, SD
Is on level, AND gate inputs are “0” and “1”
(Inverted by the inverter 1NV), and the output becomes “0”.
また、SDがオフレベルであれば、論理ゲート22−１の
ANDゲート入力は「１」と「０」でその出力は「０」と
なる。If SD is at the off level, the logic gate 22-1
The AND gate inputs are "1" and "0", and the output is "0".
このように、入力信号SDが正常に出されていてオンか
オフレベルにあれば、論理ゲート22−１の出力は「０」
である。As described above, if the input signal SD is normally output and is at the on or off level, the output of the logic gate 22-1 is "0".
It is.
ところが、端末の電源が断になり、SDが中間レベルの
電圧（−3V〜＋3V）になると、コンパレータ21−１にお
ける＋3V検出コンパレータ21−１の出力は「１」、−3V
検出コンパレータの出力は「０」となる。従って、論理
ゲート22−１のANDゲートは、入力が「１」と「１」で
その出力は「１」となる。However, when the power of the terminal is turned off and SD becomes an intermediate level voltage (−3 V to +3 V), the output of the +3 V detection comparator 21-1 in the comparator 21-1 is “1”, −3 V
The output of the detection comparator becomes “0”. Therefore, the input of the AND gate of the logic gate 22-1 is "1" and "1", and the output is "1".
即ち、信号SDが、正常に出されていれば論理ゲート22
−１の出力は「０」であるが、端末の電源が断になる
と、出力は「１」になる。That is, if the signal SD is output normally, the logic gate 22
The output of -1 is "0", but when the terminal is turned off, the output becomes "1".
以上、入力信号SDについて説明したが、他の信号RS、
ER、ST1についても同様に動作する。そして、論理ゲー
ト部22のANDゲート23へは、各信号に対応した論理ゲー
ト22−１〜22−４の出力が入力するから、このANDゲー
トの出力は、正常時が「０」で、端末の電源断時が
「１」となる。The input signal SD has been described above.
The same applies to ER and ST1. Since the outputs of the logic gates 22-1 to 22-4 corresponding to the respective signals are input to the AND gate 23 of the logic gate unit 22, the output of this AND gate is "0" in the normal state, Is "1" when the power is turned off.
この信号を、ホスト側に設置されているMDMSへ送出し
てやれば、MDMSにおいて端末の電源断を監視することが
可能となる。If this signal is sent to the MDMS installed on the host side, it is possible to monitor the power cutoff of the terminal in the MDMS.
第４図は、第３図に示した端末電源検出回路の一部具
体例を示した図であり、図中第３図と同符号は同一のも
のを示す。また、OP1、OP2はオペアンプを示す。FIG. 4 is a diagram showing a specific example of a part of the terminal power detection circuit shown in FIG. 3, and the same reference numerals in FIG. 4 denote the same components as in FIG. OP 1 and OP 2 indicate operational amplifiers.
この例では、＋3V検出コンパレータにはオペアンプOP
1を用い、−3V検出コンパレータにはオペアンプOP2を用
いる。これら２つのオペアンプOP1、OP2の反転入力端子
には、同時に入力信号を加え、非反転入力端子には＋3
V、−3Vの基準電圧を印加する。In this example, the + 3V detection comparator has an operational amplifier OP
With 1, using an operational amplifier OP 2 in -3V detection comparator. Input signals are simultaneously applied to the inverting input terminals of these two operational amplifiers OP 1 and OP 2 , and +3 is applied to the non-inverting input terminals.
Apply a reference voltage of V, -3V.
この回路の動作は、第３図の回路と同じであり、端末
の電源断により論理ゲートの出力が「１」となる。The operation of this circuit is the same as that of the circuit of FIG. 3, and the output of the logic gate becomes "1" when the power supply of the terminal is cut off.
以上、実施例について説明したが、本発明は、上記の
例に限らず次のようにしても実施可能である。Although the embodiment has been described above, the present invention is not limited to the above example, and can be implemented as follows.
（１） 端末電源検出回路は、端末の電源断の検出だけ
でなく、端末の異常状態でも同様にして認識可能であ
る。(1) The terminal power detection circuit can recognize not only the terminal power-off but also the abnormal state of the terminal in the same manner.
（２） 入力信号の検出は、＋3V及び−3Vを基準にして
いるが、他の電圧レベルでも同様にして実施可能であ
る。(2) The detection of the input signal is based on + 3V and -3V, but can be performed in the same manner at other voltage levels.
（３） 比較部や論理ゲート部は、上記の構成でなくて
もよい。例えば、一般に使用されているオペアンプを用
いたウインドコンパレータを用いてもよい。(3) The comparison unit and the logic gate unit need not have the above configuration. For example, a window comparator using a generally used operational amplifier may be used.
以上説明したように、本発明によれば次のような効果
がある。As described above, the present invention has the following effects.
（１） 端末側のモデム内において、モデムへ入力する
信号のオン、オフの中間レベルを検出することにより、
端末の電源断を検出できる。(1) In the terminal-side modem, by detecting an intermediate level between ON and OFF of a signal input to the modem,
It can detect the power interruption of the terminal.
（２） 上記の端末の電源断を示す信号を、ホスト側に
設けたMDMSへ送ることにより、障害発生時に、MDMSにお
いて、端末の障害とモデムの障害との切り分けができ
る。(2) By transmitting the signal indicating the power-off of the terminal to the MDMS provided on the host side, when a failure occurs, the MDMS can distinguish between a terminal failure and a modem failure.
（３） 従って、MDMSにおける監視機能の向上、及び障
害発生時の的確な判断が得られ、より強力なMDMSを提供
できる。(3) Accordingly, the monitoring function of the MDMS can be improved, and an accurate judgment can be made when a failure occurs, and a more powerful MDMS can be provided.
第１図は本発明に係る端末電源断検出方法の原理図、 第２図は本発明の１実施例におけるモデムのブロック
図、 第３図は上記実施例における端末電源検出回路を示した
図、 第４図は第３図の端末電源検出回路の一部具体例を示し
た図、 第５図は従来のシステム構成図である。 ４……モデム、５……端末 12……端末電源検出回路、21……比較部 22……論理ゲート部、SD……送信信号 RS……送信要求信号、ER……端末レディ信号 ST1……送信タイミング信号FIG. 1 is a diagram showing the principle of a terminal power-off detection method according to the present invention, FIG. 2 is a block diagram of a modem in one embodiment of the present invention, FIG. FIG. 4 is a diagram showing a specific example of a part of the terminal power detection circuit of FIG. 3, and FIG. 5 is a diagram of a conventional system. 4 Modem, 5 Terminal 12 Terminal power detection circuit, 21 Comparison unit 22 Logical gate unit, SD Transmission signal RS Transmission request signal, ER Terminal ready signal ST1 Transmission timing signal
Claims (1)
接続した複数の端末（５）を有し、 前記ホスト側にモデムネットワークマネジメントシステ
ム（MDMS）を設けたシステムにおける端末電源断検出方
法において、 上記各モデム（４）内で、該モデム（４）に入力する信
号（SD、RS、ER、ST1等）のオン、オフの中間レベルの
電圧を検出し、 前記検出した電圧により、前記各モデム（４）自身が接
続される端末（４）の電源がオンかオフかを判断し、 前記判断結果を、上記モデムネットワークマネジメント
システム（MDMS）におけるネットワーク監視情報の１つ
として供給することを特徴とする端末電源断検出方法。1. A terminal power-off detection method in a system having a plurality of terminals (5) connected to a host side via a modem (4), respectively, wherein a modem network management system (MDMS) is provided on the host side. In each of the modems (4), an intermediate level voltage between ON and OFF of a signal (SD, RS, ER, ST1, etc.) input to the modem (4) is detected. The modem (4) determines whether the terminal (4) to which the modem (4) itself is connected is turned on or off, and supplies the determination result as one of network monitoring information in the modem network management system (MDMS). Terminal power interruption detection method to be used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305397A JP2851085B2 (en) | 1989-11-24 | 1989-11-24 | Terminal power off detection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305397A JP2851085B2 (en) | 1989-11-24 | 1989-11-24 | Terminal power off detection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165642A JPH03165642A (en) | 1991-07-17 |
| JP2851085B2 true JP2851085B2 (en) | 1999-01-27 |
Family
ID=17944631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1305397A Expired - Lifetime JP2851085B2 (en) | 1989-11-24 | 1989-11-24 | Terminal power off detection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2851085B2 (en) |
-
1989
- 1989-11-24 JP JP1305397A patent/JP2851085B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03165642A (en) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0565110B2 (en) | ||
| US20040158781A1 (en) | Method for determining line faults in a bus system and bus system | |
| US5194758A (en) | Automatic switching circuit | |
| JP2851085B2 (en) | Terminal power off detection method | |
| KR100473695B1 (en) | System for transmitting data, especially in a motor vehicle, and method for transmitting data | |
| JPH10294750A (en) | Multiplex communication equipment | |
| JP3036991B2 (en) | Balanced transmission line disconnection detection circuit | |
| JPS60117843A (en) | Signal output system of data transmission system | |
| JPS5833330A (en) | Checking system for cable transmission line | |
| JP3581283B2 (en) | Communication device | |
| JP2002051088A (en) | Transmitting/receiving unit for two-wire bus | |
| JP2000040986A (en) | Abnormality detector for communication network | |
| JPH01164150A (en) | Data transmission equipment | |
| JPH03143036A (en) | Bus open short-circuit detecting method for transmission system | |
| JPH04355541A (en) | Modulator-demodulator | |
| JPS61251248A (en) | Test of built-in modem and its monitoring system | |
| JPS61267428A (en) | Information communication system | |
| JPS61198823A (en) | System for detecting unconnection of input signal line | |
| JPS61289750A (en) | Data communication equipment | |
| JPS59191943A (en) | Detecting system for cable unconnected state | |
| JPH0746290A (en) | State detection circuit | |
| JPH023342B2 (en) | ||
| JPS61140257A (en) | Data communication mode automatic selection system | |
| JPH07202915A (en) | Transmission line monitoring system | |
| JPH08162938A (en) | Bus driver circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040901 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |