JP2848106B2 - Reset circuit - Google Patents
Reset circuitInfo
- Publication number
- JP2848106B2 JP2848106B2 JP4103637A JP10363792A JP2848106B2 JP 2848106 B2 JP2848106 B2 JP 2848106B2 JP 4103637 A JP4103637 A JP 4103637A JP 10363792 A JP10363792 A JP 10363792A JP 2848106 B2 JP2848106 B2 JP 2848106B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage source
- circuit
- output
- low
- source system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明はリセット回路に関し、特
に２電源を有する集積回路のリセット回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reset circuit, and more particularly to a reset circuit for an integrated circuit having two power supplies.
【０００２】[0002]
【従来の技術】従来のリセット回路の一例をドライバ回
路を用いて説明する。図４のように入力端Ｔ0 に入力さ
れた低電圧源（以後ＶCCと記す）系の入力信号Ｓ0 は、
レベルシフト回路Ａ２により高電圧源（以後ＶDDと記
す）系の信号にレベル変換され、そのドレインが出力端
子１に接続されたＮチャネルトランジスタＱ６に入力さ
れる。リセット回路としてはＶCC系のゲートで構成され
た低電圧源系低電圧源用パワー・オン・リセット回路Ｌ
ＰＯＲを有し、ＶCCのレベル低下時にはリセット信号を
出力する。リセット信号はドライバ回路の入力端Ｔ0 に
入力され、通常の入力信号同様レベルシフト回路Ａ２に
よりレベル変換されてＶDD系の出力トランジスタである
ＮチャネルトランジスタＱ６を初期化する。2. Description of the Related Art An example of a conventional reset circuit will be described using a driver circuit. Input signal S 0 of the low voltage source that is input to the input terminal T 0 (hereinafter referred to as V CC) system as shown in Figure 4,
The level is shifted to a high voltage source (hereinafter referred to as V DD ) system signal by the level shift circuit A 2, and the drain thereof is input to the N-channel transistor Q 6 connected to the output terminal 1. As a reset circuit, a power-on reset circuit L for a low-voltage source low-voltage source composed of a V CC system gate
It has a POR and outputs a reset signal when the level of V CC drops. Reset signal is inputted to the input terminal T 0 of the driver circuit, initializes the N-channel transistor Q6 which is the output transistor of V DD system is level converted by the normal input signal similar level shift circuit A2.
【０００３】このように入力端Ｔ0 にリセット信号を入
力すれば高電圧源の出力も初期化されるので一般に低電
圧源系のみ初期化している。このようなドライバ回路
は、ＬＥＤドライバ回路等に用いられるが、電源電圧が
低下し、リセット信号が出力される時は、通常出力端子
１に外部接続されたＬＥＤが点灯しないよう、Ｎチャネ
ルトランジスタＱ６はオフ状態に初期化される。一般に
ＶDD＝12Ｖ，ＶCC＝５Ｖで使用される。[0003] initializing only generally low voltage source based since this by entering the reset signal to the input terminal T 0 output of the high voltage source is also initialized to. Such a driver circuit is used for an LED driver circuit or the like. When a power supply voltage is reduced and a reset signal is output, an N-channel transistor Q6 is normally provided so that an LED externally connected to the output terminal 1 is not turned on. Are initialized to the off state. Generally, it is used at V DD = 12V and V CC = 5V.
【０００４】詳しく説明すると、入力端Ｔ0 に入力され
た入力信号Ｓ0 より、ＶCC系のインバータ２，３により
反転，非反転信号を作り、各々レベルシフト回路Ａ２の
入力端Ｔ４，Ｔ３に入力される。入力端Ｔ３をゲートと
するＮチャネルトランジスタＱ３とＰチャネルトランジ
スタＱ１及び入力端Ｔ４をゲートとするＮチャネルトラ
ンジスタＱ４とＰチャネルトランジスタＱ２がＶDD−Ｇ
ＮＤ間に各々直列に接続される。そして、Ｐチャネルト
ランジスタＱ１のゲートにはＮチャネルトランジスタＱ
４のドレインが、ＰチャネルトランジスタＱ２のゲート
にはＮチャネルトランジスタＱ３のドレインが接続され
ている。ＮチャネルトランジスタＱ４のドレインである
出力端Ｔ５はＶDD系のインバータ４を経て、出力端子１
がドレイン接続されたＮチャネルトランジスタＱ６のゲ
ートに接続されている。[0004] will be described in detail, the input signal S 0 which is input to the input terminal T 0, inverted by V CC system of the inverter 2 and 3, to make a non-inverted signal, respectively to the input terminals T4, T3 of the level shift circuit A2 Is entered. The N-channel transistor Q3 and the P-channel transistor Q1 having the input terminal T3 as a gate and the N-channel transistor Q4 and the P-channel transistor Q2 having the input terminal T4 as a gate are formed of V DD -G
Each is connected in series between ND. An N-channel transistor Q is connected to the gate of the P-channel transistor Q1.
The drain of the N-channel transistor Q3 is connected to the drain of the N-channel transistor Q3. The output terminal T5, which is the drain of the N-channel transistor Q4, passes through the VDD- type inverter 4 and the output terminal 1
Is connected to the gate of the drain-connected N-channel transistor Q6.
【０００５】リセット時には入力端Ｔ0 にハイレベル
（ＶCC）が入力され、レベルシフト回路ＡのＮチャネル
トランジスタＱ３，ＰチャネルトランジスタＱ２がオン
し出力端Ｔ５にはハイレベル（ＶDD）信号が出力され
る。インバータ４にて反転されたＮチャネルトランジス
タＱ６のゲートにはロウレベルが入力されて、Ｑ６はオ
フする。At the time of reset, a high level (V cc ) is input to the input terminal T 0 , the N-channel transistor Q3 and the P-channel transistor Q2 of the level shift circuit A are turned on, and a high level (V DD ) signal is output to the output terminal T5. Is output. A low level is input to the gate of the N-channel transistor Q6 inverted by the inverter 4, and the transistor Q6 is turned off.
【０００６】[0006]
【発明が解決しようとする課題】このような従来のリセ
ット回路を用いたドライバ回路では、低電圧源が低い
（通常３Ｖ程度）とリセットがかかるが、さらに低下し
低電圧源系のゲート回路が動作しない状態になると、低
電圧源系にかけられたリセット信号はレベルシフト回路
を経た高電圧源系のゲート回路に正しく伝搬しない。こ
のとき高電圧源が高いままで、高電圧源系のゲート回路
が動作可能な状態であれば、高電圧源系で初期状態が保
持されなくなり、誤動作するという問題点があった。本
発明の目的は、低電圧源の電圧低下によっても高電圧源
系の回路の状態を保持してその誤動作を防止するリセッ
ト回路を提供することにある。In a driver circuit using such a conventional reset circuit, a reset is applied when the low-voltage source is low (usually about 3 V). In a state where it does not operate, the reset signal applied to the low voltage source system does not correctly propagate to the gate circuit of the high voltage source system via the level shift circuit. At this time, if the high-voltage source remains high and the gate circuit of the high-voltage source system is operable, the initial state is not maintained in the high-voltage source system, causing a problem of malfunction. SUMMARY OF THE INVENTION An object of the present invention is to provide a reset circuit which maintains the state of a circuit of a high voltage source system even when the voltage of a low voltage source drops and prevents its malfunction.
【０００７】[0007]
【課題を解決するための手段】本発明は、低電圧源を有
する低電圧源系と、高電圧源を有する高電圧源系と、前
記低電圧源系の出力をレベルシフトして前記高電圧源系
に入力するレベルシフト回路と、前記高電圧源系に内装
されて前記レベルシフト回路の出力により駆動する出力
トランジスタとを備える集積回路において、前記高電圧
源系内に構成されて前記低電圧源の電圧低下又は上昇を
検出して前記低電圧源系の回路を初期化する高電圧源系
低電圧源用パワー・オン・リセット回路と、前記パワー
・オン・リセット回路が前記低電圧源の低下又は上昇を
検出した時に前記パワー・オン・リセット回路の出力を
受けて前記出力トランジスタを所定の動作状態に保持す
る高電圧源系状態保持回路を備える。The present invention has a low voltage source.
A low-voltage source system, a high-voltage source system with a high-voltage source,
The level of the output of the low voltage source system is shifted to
And a level shift circuit for input to the high voltage source system
Output driven by the output of the level shift circuit
An integrated circuit comprising a transistor, a high voltage source based low voltage source for initializing the circuit of the configured within the high-voltage source system detects the voltage drop or rise in the low-voltage source the low voltage source based and power-on reset circuit, the power-on reset circuit is the decrease or increase of the low-voltage source
When the output of the power-on reset circuit is detected,
Receiving the output transistor in a predetermined operating state.
A high voltage source system state holding circuit.
【０００８】[0008]
【作用】低電圧源の電圧が低下したときに高電圧源系低
電圧源用パワー・オン・リセット回路が動作し、低電圧
源系の回路を初期化すると共に、高電圧源系状態保持回
路により出力トランジスタを所定の動作状態に保持す
る。このため、低電圧源系の回路の出力の状態によって
は出力トランジスタの動作状態が不安定になるような場
合でも、出力トランジスタを所定の状態に安定に保持
し、所定の出力を確保することが可能となる。 [Action] Power-on reset circuit for a high voltage source based low voltage source when the voltage of the low voltage source is decreased is operated, the low-voltage
Initialize the power supply circuit and hold the output transistor in a predetermined operation state by the high voltage power supply state holding circuit .
You. Therefore, depending on the output state of the low-voltage source circuit,
Indicates that the operating state of the output transistor becomes unstable.
Output transistor stably maintained in a specified state
Thus, a predetermined output can be secured.
【０００９】[0009]
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図であり、図４に示
した従来回路と同一部分には同一符号を付してある。こ
の例では、図４の回路に対し、高電圧源トランジスタで
構成されてＶCCのレベル低下を検出する高電圧源系低電
圧用パワー・オン・リセット回路ＨＰＯＲと、高電圧源
系状態保持回路としてその出力信号を受けるＮチャネル
トランジスタＱ５をＮチャネルトランジスタＱ３と並列
に付加されたレベルシフト回路Ａ１とが相違している。Next, the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of one embodiment of the present invention, and the same parts as those of the conventional circuit shown in FIG. In this example, a high-voltage source low-voltage power-on reset circuit HPOR, which is composed of a high-voltage source transistor and detects a decrease in the level of V CC , and a high-voltage source system state holding circuit are different from the circuit of FIG. And a level shift circuit A1 in which an N-channel transistor Q5 receiving the output signal is added in parallel with the N-channel transistor Q3.
【００１０】低電圧源のレベル低下時には高電圧源系低
電圧源用パワー・オン・リセット回路ＨＰＯＲよりハイ
レベルの信号がＮチャネルトランジスタＱ５のゲートに
供給されるため、このＮチャネルトランジスタＱ５はオ
ンし、ＮチャネルトランジスタＱ３のドレインはロウレ
ベルに固定される。このときＰチャネルトランジスタＱ
２はオンし、レベルシフト回路Ａ１の出力Ｔ5 はハイレ
ベルとなる。更に、ＮチャネルトランジスタＱ６はオフ
し出力端子１はハイ・インピーダンス状態となる。即
ち、低電圧源が低く、インバータ２，３が動作不定状態
となってもレベルシフト回路の状態を保持することで高
電圧源系の出力は初期化できる。When the level of the low-voltage source drops, a high-level signal is supplied to the gate of the N-channel transistor Q5 from the high-voltage-source low-voltage-source power-on reset circuit HPOR, so that the N-channel transistor Q5 is turned on. Then, the drain of N-channel transistor Q3 is fixed at a low level. At this time, the P-channel transistor Q
2 is turned on, the output T 5 of the level shift circuit A1 is at a high level. Further, the N-channel transistor Q6 turns off, and the output terminal 1 enters a high impedance state. That is, the output of the high voltage source system can be initialized by maintaining the state of the level shift circuit even when the low voltage source is low and the inverters 2 and 3 are in an operation undefined state.
【００１１】前記した高電圧源系低電圧用パワー・オン
・リセット回路ＨＰＯＲは図２に示すようにコンパレー
タ６を用いて容易に実現できる。このとき、コンパレー
タの＋側に入力される基準電圧は３Ｖ前後である。The above-mentioned high voltage source system low voltage power-on reset circuit HPOR can be easily realized by using a comparator 6 as shown in FIG. At this time, the reference voltage input to the + side of the comparator is around 3V.
【００１２】図３は本発明の第２の実施例の回路図であ
る。高電圧源系状態保持回路として出力用のＮチャネル
トランジスタＱ５のプリバッファであるインバータ４を
ＮＯＲゲートに置き換え、一方の入力に高電圧源系低電
圧源用パワー・オン・リセット回路ＨＰＯＲの出力信号
を入力させている。この構成によれば、前記第１の実施
例ではレベルシフト回路の状態を保持したが、この第２
の実施例では出力トランジスタのプリバッファの初期化
により出力端子の状態が保持され第１の実施例と同様の
効果が得られる。FIG. 3 is a circuit diagram of a second embodiment of the present invention. The inverter 4 which is a pre-buffer for the output N-channel transistor Q5 is replaced with a NOR gate as a high voltage source system state holding circuit, and one input has an output signal of the high voltage source low voltage source power-on reset circuit HPOR. Is entered. According to this configuration, the state of the level shift circuit is maintained in the first embodiment,
In this embodiment, the state of the output terminal is maintained by initializing the pre-buffer of the output transistor, and the same effect as in the first embodiment can be obtained.
【００１３】[0013]
【発明の効果】以上説明したように本発明は、低電圧源
を有する低電圧源系と、高電圧源を有する高電圧源系
と、前記低電圧源系の出力をレベルシフトして前記高電
圧源系に入力するレベルシフト回路と、前記高電圧源系
に内装されて前記レベルシフト回路の出力により駆動す
る出力トランジスタとを備え、さらに、前記高電圧源系
内に構成されて前記低電圧源の電圧低下又は上昇を検出
して前記低電圧源系の回路を初期化する高電圧源系低電
圧源用パワー・オン・リセット回路と、前記パワー・オ
ン・リセット回路が前記低電圧源の低下又は上昇を検出
した時に前記パワー・オン・リセット回路の出力を受け
て前記出力トランジスタを所定の動作状態に保持する高
電圧源系状態保持回路を備えているので、低電圧源のレ
ベルが低下し、低電圧源系から高電圧源系へ変換するレ
ベルシフト回路の入力信号が不定状態となっても、低電
圧源用のパワー・オン・リセット回路の出力を受けて高
電圧源系状態保持回路が出力トランジスタを所定の動作
状態に保持するので、レベルシフト回路以降の高電圧源
系の回路については状態が保たれ、出力を安定に保持
し、ＩＣとして誤動作することがないという効果を有す
る。又、低電圧源ロジック部にも、このパワー・オン・
リセット回路により初期設定が可能となる。As described above, the present invention provides a low-voltage power supply.
Voltage source system having a high voltage source and high voltage source system having a high voltage source
And the level of the output of the low voltage
A level shift circuit for inputting to a pressure source system, and the high voltage source system
And driven by the output of the level shift circuit.
An output transistor, and further comprising the high voltage source system.
Configured to detect the voltage drop or rise of the low voltage source
To initialize the circuit of the low voltage source system.
A power-on reset circuit for the pressure source;
Reset circuit detects drop or rise of the low voltage source
Receives the output of the power-on reset circuit when
A high-voltage source system state holding circuit for holding the output transistor in a predetermined operation state, the level of the low-voltage source is reduced, and the level shift circuit for converting from the low-voltage source system to the high-voltage source system is provided. even if the input signal becomes an indefinite state, high in response to the output of the power-on reset circuit for low voltage source
Voltage source state holding circuit operates output transistor in prescribed operation
Since the state is maintained, the state of the high voltage source circuits after the level shift circuit is maintained, and the output is maintained stably
However, there is an effect that the IC does not malfunction. In addition, this power-on
The reset circuit enables the initial setting.
【図１】本発明の第１実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.
【図２】パワー・オン・リセット回路の一例の回路図で
ある。FIG. 2 is a circuit diagram of an example of a power-on reset circuit.
【図３】本発明の第２実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.
【図４】従来のリセット回路の回路図である。FIG. 4 is a circuit diagram of a conventional reset circuit.
１ 出力端子 ２，３，４ インバータ ５ ＮＯＲゲート（高電圧源系状態保持回路） Ａ１，Ａ２ レベルシフト回路 Ｑ６ Ｎチャネルトランジスタ（高電圧源系状態保持回
路） ＨＰＯＲ 高電圧源系低電圧源用パワー・オン・リセッ
ト回路DESCRIPTION OF SYMBOLS 1 Output terminal 2, 3, 4 Inverter 5 NOR gate (High voltage source system state holding circuit) A1, A2 Level shift circuit Q6 N channel transistor (High voltage source system state holding circuit) HPOR Power for high voltage source system low voltage source .On reset circuit
Claims (1)
源を有する高電圧源系と、前記低電圧源系の出力をレベ
ルシフトして前記高電圧源系に入力するレベルシフト回
路と、前記高電圧源系に内装されて前記レベルシフト回
路の出力により駆動する出力トランジスタとを備える集
積回路において、前記高電圧源系内に構成されて前記低
電圧源の電圧低下又は上昇を検出して前記低電圧源系の
回路を初期化する高電圧源系低電圧源用パワー・オン・
リセット回路と、前記パワー・オン・リセット回路が前
記低電圧源の低下又は上昇を検出した時に前記パワー・
オン・リセット回路の出力を受けて前記出力トランジス
タを所定の動作状態に保持する高電圧源系状態保持回路
を備えることを特徴とするリセット回路。1. A low voltage source system having a low voltage source , a high voltage source system having a high voltage source, and an output of the low voltage source system are leveled.
Level shift circuit for inputting to the high voltage source system
And the level shift circuit installed in the high voltage source system.
In collecting <br/> product circuit and an output transistor driving the output of the road, the high configured in voltage source system the low voltage source is detected and the low voltage supply circuit of the voltage drop or rise in High-voltage power supply system that initializes
A reset circuit and the power-on reset circuit when the power-on reset circuit detects a drop or a rise of the low-voltage source.
The output transistor receives the output of the on-reset circuit.
A reset circuit comprising a high-voltage-source-related state holding circuit for holding the data in a predetermined operation state .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103637A JP2848106B2 (en) | 1992-03-30 | 1992-03-30 | Reset circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103637A JP2848106B2 (en) | 1992-03-30 | 1992-03-30 | Reset circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283997A JPH05283997A (en) | 1993-10-29 |
| JP2848106B2 true JP2848106B2 (en) | 1999-01-20 |
Family
ID=14359287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4103637A Expired - Fee Related JP2848106B2 (en) | 1992-03-30 | 1992-03-30 | Reset circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848106B2 (en) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3429213B2 (en) | 1999-02-26 | 2003-07-22 | シャープ株式会社 | Integrated circuit |
| US6215342B1 (en) * | 1999-07-14 | 2001-04-10 | Fairchild Semiconductor Corporation | Power-on reset circuit for dual-supply system |
| JP3888464B2 (en) * | 2004-05-10 | 2007-03-07 | 日本テキサス・インスツルメンツ株式会社 | Semiconductor integrated circuit |
| JP4502190B2 (en) * | 2004-06-08 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | Level shifter, level conversion circuit, and semiconductor integrated circuit |
| JP4939895B2 (en) * | 2006-10-16 | 2012-05-30 | フリースケール セミコンダクター インコーポレイテッド | Level shifter circuit |
| JP2007221812A (en) * | 2007-03-19 | 2007-08-30 | Fujitsu Ltd | Semiconductor integrated circuit, and internal power source voltage generating method of semiconductor integrated circuit |
| JP5191196B2 (en) * | 2007-09-27 | 2013-04-24 | ラピスセミコンダクタ株式会社 | Level shifter circuit |
| JP5217763B2 (en) * | 2008-07-03 | 2013-06-19 | 株式会社リコー | Initialization signal output circuit |
| JP2012502574A (en) * | 2008-09-11 | 2012-01-26 | エヌエックスピー ビー ヴィ | Level shifter |
| JP5111336B2 (en) * | 2008-11-06 | 2013-01-09 | 三菱電機株式会社 | Semiconductor circuit |
| JP5634236B2 (en) | 2010-11-30 | 2014-12-03 | スパンション エルエルシー | Level shift circuit and semiconductor device |
| JP6036272B2 (en) * | 2012-12-21 | 2016-11-30 | 株式会社リコー | Level shift circuit, power-on reset circuit, and semiconductor integrated circuit |
| JP6298683B2 (en) * | 2014-03-28 | 2018-03-20 | ラピスセミコンダクタ株式会社 | Semiconductor circuit, semiconductor device, and potential supply circuit |
-
1992
- 1992-03-30 JP JP4103637A patent/JP2848106B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283997A (en) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7248115B2 (en) | Differential amplifier operable in wide range | |
| JP2848106B2 (en) | Reset circuit | |
| US7564288B2 (en) | Semiconductor integrated circuit | |
| US6683445B2 (en) | Internal power voltage generator | |
| KR100362762B1 (en) | Level converter and semiconductor device | |
| JP2007274422A (en) | Drive circuit | |
| US6677798B2 (en) | High speed voltage level shifter | |
| US6819159B1 (en) | Level shifter circuit | |
| US5793226A (en) | Data output buffer for multiple power supplies | |
| KR101265218B1 (en) | Input/output device with fixed value at sleep mode, or at supply initial voltage to system | |
| JP3089552B2 (en) | Level shifter | |
| JP3099189B2 (en) | Semiconductor circuit for generating high output voltage | |
| JP3315286B2 (en) | Pulse voltage doubler circuit | |
| US6806757B2 (en) | Level shift circuit | |
| JPH0685648A (en) | Output circuit | |
| US4583013A (en) | Oscillator signal detect circuit | |
| EP1360765B1 (en) | Buffers with reduced voltage input/output signals | |
| KR930009150B1 (en) | Semiconductor circuit device | |
| US6150844A (en) | High voltage tolerance output stage | |
| JP2001044819A (en) | High-voltage output inverter | |
| JP3896957B2 (en) | Level shift circuit | |
| JPH06103736B2 (en) | Semiconductor device | |
| JPH05284024A (en) | Semiconductor integrated circuit | |
| JP4421791B2 (en) | Level shift circuit | |
| JP2956322B2 (en) | Input circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |