JP2820316B2 - Header conversion device and exchange using the same - Google Patents
Header conversion device and exchange using the sameInfo
- Publication number
- JP2820316B2 JP2820316B2 JP32330690A JP32330690A JP2820316B2 JP 2820316 B2 JP2820316 B2 JP 2820316B2 JP 32330690 A JP32330690 A JP 32330690A JP 32330690 A JP32330690 A JP 32330690A JP 2820316 B2 JP2820316 B2 JP 2820316B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- service
- header
- header conversion
- vpi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は交換機、とくにたとえばATM（Asynchronous
Transfer Mode）交換機におけるセルヘッダ変換装置に
関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial application field) The present invention relates to an exchange, particularly, for example, ATM (Asynchronous).
Transfer Mode) relates to a cell header conversion device in an exchange.
（従来の技術） 第３図には従来のATM交換機における一般的なヘッダ
変換装置が示されている。従来のヘッダ変換装置は、セ
ル遅延回路、VCIラッチ回路、ヘッダ変換タルメモリ、
セレクタ（SEL）およびSEL切替制御回路より構成され、
ヘッダ変換タルメモリが制御プロセッサにより制御され
ている。(Prior Art) FIG. 3 shows a general header conversion device in a conventional ATM exchange. Conventional header conversion devices include cell delay circuits, VCI latch circuits, header conversion
It consists of a selector (SEL) and a SEL switching control circuit,
The header conversion memory is controlled by the control processor.
従来のヘッダ交換装置では、セルが入力されるとセル
遅延回路によりヘッダ変換に必要な時間だけセルが遅延
させられる。また、VCIラッチ回路にてセル内の発VCI情
報がラッチされ、この情報をヘッダ変換タルメモリのア
ドレスとして与えることにより、あらかじめ制御プロセ
ッサより設定された着VCI及びスイッチの出端子番号が
読み出される。そして、SEL及びSEL切替制御回路によ
り、着VCIは発VCIのエリアへ、出端子番号は先頭に付加
してヘッダ変換を行なうものであった。In a conventional header switching device, when a cell is input, the cell is delayed by a cell delay circuit by a time required for header conversion. The VCI latch circuit latches the generated VCI information in the cell, and gives this information as an address of the header conversion memory, thereby reading out the destination VCI and the output terminal number of the switch set in advance by the control processor. The SEL and the SEL switching control circuit perform header conversion by adding the destination VCI to the area of the source VCI and the output terminal number to the head.
（発明が解決しようとする課題） しかしながらこのような従来技術では、交換機のサー
ビスとしてはVCサービスの提供に限定されるという問題
点があった。(Problems to be Solved by the Invention) However, such a conventional technique has a problem that the service of the exchange is limited to the provision of the VC service.
仮に従来技術で、VCサービスに加えて他のサービス
（たとえばVPサービス）も行おうとする場合、VCIだけ
でなくVPIも付け替える必要がある。この作業のために
は、想定されるVCIとVPIの組み合わせをすべて事前にヘ
ッダ変換メモリに定義しておく必要があるが、これは現
実的ではない。仮にこのような定義が可能だとしても、
そのためには莫大なメモリ容量が必要となる。If, in the prior art, another service (for example, a VP service) is to be performed in addition to the VC service, not only the VCI but also the VPI must be replaced. For this work, it is necessary to define all possible combinations of VCI and VPI in the header conversion memory in advance, but this is not practical. Even if such a definition is possible,
For that purpose, a huge memory capacity is required.
本発明は、このような従来技術の問題点を解消するた
めに、VP/VCサービス識別タルメモリを追加し、ヘッダ
変換タルメモリのVP部を拡張し、ヘッダ入れ替え制御を
VPサービス/VCサービスに応じて行うことにより、一つ
のATMスイッチで、かつヘッダ変換に必要なメモリ容量
を可能な限り削減したヘッダ変換装置、および、この装
置を用いた交換機を提供することを目的とする。In order to solve the problems of the conventional technology, the present invention adds a VP / VC service identification memory, expands the VP section of the header conversion memory, and performs header replacement control.
The purpose of the present invention is to provide a header conversion device that uses a single ATM switch and reduces the memory capacity required for header conversion as much as possible, and an exchange using this device, by performing the VP service / VC service. And
（課題を解決するための手段） 本発明は、入力された情報のヘッダを所定の規則に従
って変換するヘッダ変換装置である。この装置は、ヘッ
ダに含まれている所定の情報により、VPサービス/VCサ
ービスのいずれのサービスであるかを識別するサービス
識別手段と、このサービス識別手段の識別結果に基づい
て、書き換えるべきヘッダのエリアを選択する第１の選
択手段とを有する。この装置はさらに、書き換えるべき
ヘッダのエリア毎にヘッダ書き換え情報を蓄積しておく
記憶手段を有する。そして第１の選択手段で選択された
エリアを、記憶手段にたくわえられているデータに書き
換えるための第２の選択手段を有する。(Means for Solving the Problems) The present invention is a header conversion device that converts a header of input information according to a predetermined rule. This device includes a service identification unit that identifies which service is a VP service or a VC service, based on predetermined information included in the header, and a header that is to be rewritten based on the identification result of the service identification unit. First selecting means for selecting an area. The apparatus further includes a storage unit for storing header rewriting information for each header area to be rewritten. Then, there is provided second selection means for rewriting the area selected by the first selection means to data stored in the storage means.
（作 用） 本発明によれば、第１段階としてサービス識別手段
が、入力された情報のヘッダのVPIをラッチし、このVPI
に対応したサービスを識別する。この識別結果に基づ
き、第１の選択手段が書き換えの必要なヘッダのエリア
を決定し、そのエリアの情報を抽出する。そして第２段
階として、第２の選択手段が、抽出されたヘッダ情報を
書き換える。(Operation) According to the present invention, as a first step, the service identification means latches the VPI of the header of the input information, and
Identify the service corresponding to. Based on the identification result, the first selecting means determines an area of the header that needs to be rewritten, and extracts information of the area. Then, as a second stage, the second selecting means rewrites the extracted header information.
（実施例） 次に添付図面を参照して本発明によるヘッダ変換装置
およびこの装置を用いた交換機の実施例を詳細に説明す
る。(Embodiment) Next, with reference to the accompanying drawings, an embodiment of a header conversion device according to the present invention and an exchange using this device will be described in detail.
第１図には、本発明のヘッダ変換装置をATM交換機に
適用したときの実施例を示す機能ブロック図が示されて
いる。セル入力端子１は、入力セル100を入力する入力
端子であり、セル遅延回路２の入力及びVPI/VCIラッチ
回路３の入力に接続されている。FIG. 1 is a functional block diagram showing an embodiment when the header conversion device of the present invention is applied to an ATM exchange. The cell input terminal 1 is an input terminal for inputting the input cell 100, and is connected to the input of the cell delay circuit 2 and the input of the VPI / VCI latch circuit 3.
VPI/VCIラッチ回路３は、入力セル100内の発VPI情報
および発VCI情報をラッチするラッチ回路である。ラッ
チ回路３の出力は、VP/VCサービス識別タルメモリ４の
入力及びSEL Iの入力に接続されている。The VPI / VCI latch circuit 3 is a latch circuit that latches outgoing VPI information and outgoing VCI information in the input cell 100. The output of the latch circuit 3 is connected to the input of the VP / VC service identification memory 4 and the input of SELI.
VP/VCサービス識別タルメモリ４は、予め制御プロセ
ッサ10によりVPI毎にVP/VCサービス情報が設定されてい
る記憶部である。VP/VCサービス識別タルメモリ４は、V
PI/VCIラッチ回路３によりラッチされた発VPI情報をア
ドレスとしてVP/VCサービス情報を読み出し、これをVP/
VCサービス情報15としてSEL Iの入力切替制御端子及びS
EL II切替制御回路８に出力する。The VP / VC service identification total memory 4 is a storage unit in which VP / VC service information is set in advance by the control processor 10 for each VPI. VP / VC service identification total memory 4 is V
The VP / VC service information is read using the source VPI information latched by the PI / VCI latch circuit 3 as an address, and this is read as VP /
SEL I input switching control terminal and S as VC service information 15
Output to EL II switching control circuit 8.
SEL Iは、VP/VCサービス情報15により発VPI情報16ま
たは発VPI情報および発VCI情報の両方を含むVPI＋VCI情
報17のいずれかを選択する選択回路である。SEL Iは、
ヘッダ変換タルメモリ６に接続され、このメモリ６に選
択した情報をアドレス18として与える。SELI is a selection circuit that selects either the outgoing VPI information 16 or VPI + VCI information 17 including both outgoing VPI information and outgoing VCI information based on the VP / VC service information 15. SEL I
The information is connected to the header conversion memory 6, and the selected information is given to the memory 6 as an address 18.
ヘッダ変換タルメモリ６は、VPI毎またはVPIおよびVC
I毎に着VPI、着VCI、出端子番号の情報が予め制御プロ
セッサ10により設定されている記憶部である。ヘッダ変
換タルメモリ６は、情報16または情報17を入力すると、
これをアドレスとして所定の情報を読みだして出力12、
出力13および出力14を介してSEL IIに送る。The header conversion memory 6 is provided for each VPI or for each VPI and VC.
This is a storage unit in which information on the destination VPI, destination VCI, and output terminal number is set in advance by the control processor 10 for each I. When the information 16 or 17 is input, the header conversion memory 6
This is used as an address to read out predetermined information and output 12,
Send to SEL II via outputs 13 and 14.
セル遅延回路２は、入力セル100を所定の時間、すな
わちヘッダ変換に必要な時間だけ遅延させて出力11より
SEL IIに送る回路である。The cell delay circuit 2 delays the input cell 100 by a predetermined time, that is, the time required for header conversion, and
This is the circuit sent to SEL II.
SEL II切替制御回路８は、VP/VCサービス識別タルメ
モリ４より送られてくるVP/VCサービス情報15を元に、S
EL IIの制御を行う制御回路である。SEL II切替制御回
路８の出力はSEL IIの入力切替制御端子に接続されてい
る。Based on the VP / VC service information 15 sent from the VP / VC service identification memory 4, the SEL II switching control circuit 8
This is a control circuit that controls EL II. The output of the SEL II switching control circuit 8 is connected to the input switching control terminal of the SEL II.
SEL IIは、遅延した入力セル情報11、着VCI12、着VPI
13、出端子番号14を入力し、SEL II切替制御回路８の制
御によりヘッダの変換をおこなう回路である。第２図に
はSEL IIの切替制御情報が示されている。すなわちSEL
II切替制御回路８は、VPサービスの場合、出端子番号出
力時間には出端子番号14を、VPI出力時間には着VPI情報
13を、VCI出力時間には遅延した入力セル情報11をそれ
ぞれ選択し、それ以外の時間には遅延した入力セル情報
11を選択するようSEL IIを制御する。また切替制御回路
８は、VCサービスの場合、出端子番号出力時間には出端
子番号14を、VPI出力時間には着VPI情報13を、VCI出力
時間には着VCI情報12をそれぞれ選択し、それ以外の時
間には遅延した入力セル情報を選択するようSEL IIを制
御する。SEL II provides delayed input cell information 11, destination VCI 12, destination VPI
13 is a circuit for inputting the output terminal number 14 and converting the header under the control of the SEL II switching control circuit 8. FIG. 2 shows SEL II switching control information. Ie SEL
In the case of the VP service, the II switching control circuit 8 outputs the output terminal number 14 at the output terminal number output time and the destination VPI information at the VPI output time.
13 is selected for the VCI output time, and the delayed input cell information is selected for other times.
Control SEL II to select 11. In addition, in the case of the VC service, the switching control circuit 8 selects the outgoing terminal number 14 at the outgoing terminal number output time, the incoming VPI information 13 at the VPI output time, and the incoming VCI information 12 at the VCI output time, respectively. At other times, SEL II is controlled to select delayed input cell information.
先ずVP/VCサービス識別タルメモリ４は、呼設定時に
制御プロセッサ10によりVP対応にVPサービスまたはVCサ
ービスが設定される。またヘッダ変換タルメモリ６は、
呼設定時に制御プロセッサ10によりVPサービスの場合VP
I対応に、VCIサービスの場合VPIおよびVCI対応に必要情
報が設定される。First, the VP service or the VC service is set in the VP / VC service identification memory 4 by the control processor 10 corresponding to the VP at the time of call setting. The header conversion memory 6 is
VP for VP service by control processor 10 at call setup
In the case of the VCI service, necessary information is set for the VPI and VCI support for the I support.
次に本実施例における動作を説明する。セル入力端子
１よりセル100が入力されると、セル100はセル遅延回路
２に入力され、ヘッダ変換に必要な時間だけ遅延され
る。また、VPI/VCIラッチ回路３にてセル100内の発VPI
情報および発VCI情報がラッチされる。ラッチされた発V
PI情報は、VP/VCサービス識別タルメモリ４にアドレス
として与えられる。このアドレス情報により、VP/VCサ
ービス識別タルメモリ４から予めVPI毎に設定されてい
るVP/VCサービス情報が読み出される。そして、このVP/
VCサービス情報15は、SEL IおよびSEL IIの切替え情報
として、SEL IおよびSEL II切替制御回路８に送られ
る。Next, the operation in this embodiment will be described. When the cell 100 is input from the cell input terminal 1, the cell 100 is input to the cell delay circuit 2 and is delayed by a time required for header conversion. The VPI / VCI latch circuit 3 generates the VPI generated in the cell 100.
Information and originating VCI information are latched. Latched V
The PI information is provided to the VP / VC service identification memory 4 as an address. Based on this address information, VP / VC service information preset for each VPI is read from the VP / VC service identification memory 4. And this VP /
The VC service information 15 is sent to the SEL I and SEL II switching control circuit 8 as SEL I and SEL II switching information.
SEL Iは、この切替情報15がVPサービスを示している
場合には発VPI情報16を選択し、ヘッダ変換タルメモリ
６に送出する。SEL Iはまた、この切替情報15がVCサー
ビスを指している場合には発VPI＋発VCI情報17を選択
し、ヘッダ変換タルメモリ６に送出する。SEL Iより選
択され送出された発VPI情報16または発VPI＋発VCI情報1
7は、ヘッダ変換タルメモリ６のアドレス17として与え
られる。これにより、予め制御プロセッサ10によりVPI
毎またはVPIおよびVCI毎に設定された着VPI、着VCI、出
端子番号の情報がヘッダ変換タルメモリ６より読み出さ
れ、セル遅延回路２により遅延させられた入力セル100
と共にSEL IIに送られる。When the switching information 15 indicates the VP service, the SEL I selects the source VPI information 16 and sends it to the header conversion dial memory 6. If the switching information 15 indicates the VC service, the SEL I selects the source VPI + source VCI information 17 and sends it to the header conversion memory 6. Outgoing VPI information 16 or outgoing VPI + outgoing VCI information 1 selected and sent from SEL I
7 is given as an address 17 of the header conversion memory 6. As a result, the VPI
The information of the destination VPI, destination VCI, and output terminal number set for each or each VPI and VCI is read from the header conversion memory 6, and the input cell 100 delayed by the cell delay circuit 2.
With SEL II.
第２図に示すように、SEL IIに入力された着VPI13、
着VCI12、出端子番号14および遅延した入力セル情報11
は、VPサービスの場合、出端子番号出力時間には出端子
番号情報14が、VPI出力時間には着VPI情報13が、VCI出
力時間には遅延した入力セル情報がそれぞれ選択され、
それ以外の時間は遅延した入力セル情報11が選択される
よう制御される。そして、SEL IIにより選択された情報
を出力セル200としてセル出力端子９に送出することに
よりVPサービスの場合のヘッダ変換が行なわれる。また
VCサービスの場合には、端子番号出力時間には出端子番
号情報14が、VPI出力時間には着VPI情報13が、VCI出力
時間には着VCI情報12がそれぞれ選択され、それ以外の
時間は遅延した入力セル情報11が選択されるよう制御さ
れる。そして、SEL IIよりその選択された情報が前記と
同様に送出されることによりVCサービスの場合のヘッダ
変換が行なわれる。As shown in FIG. 2, the destination VPI13 input to SEL II,
Destination VCI 12, output terminal number 14, and delayed input cell information 11
In the case of the VP service, the output terminal number information 14 is selected at the output terminal number output time, the destination VPI information 13 is selected at the VPI output time, and the delayed input cell information is selected at the VCI output time.
At other times, control is performed such that delayed input cell information 11 is selected. Then, by transmitting the information selected by SEL II as the output cell 200 to the cell output terminal 9, header conversion in the case of the VP service is performed. Also
In the case of the VC service, the outgoing terminal number information 14 is selected for the terminal number output time, the destination VPI information 13 is selected for the VPI output time, and the destination VCI information 12 is selected for the VCI output time. It is controlled so that the delayed input cell information 11 is selected. Then, the selected information is transmitted from the SEL II in the same manner as described above, so that the header conversion for the VC service is performed.
このように、ヘッダ変換装置を構成することにより、
VPサービスおよびVCサービスに対応できる拡張性の高い
ATM交換機を構成することができる。Thus, by configuring the header conversion device,
Highly scalable for VP and VC services
An ATM switch can be configured.
なお本実施例の場合には、出端子番号をセルの先頭に
付加する場合を示しているが、本発明は特にこのように
限定されるものではなく、セルとは別に送られる場合で
あっても良い。また、出端子番号の不要な場合について
も同様に本発明を適用可能である。In the case of the present embodiment, the case where the outgoing terminal number is added to the head of the cell is shown. However, the present invention is not particularly limited to this case, and the terminal is sent separately from the cell. Is also good. Further, the present invention can be similarly applied to a case where the output terminal number is unnecessary.
（発明の効果） このように本発明によれば、VCサービスのみならずVP
サービスをも行う場合に、膨大な変換テーブルを設けず
ともヘッダ変換を行うことができる。このようにヘッダ
変換回路において、VP/VC両サービスに対応可能とな
る。従って、ATM変換機において１つのATMスイッチにて
両サービスの提供が可能となり、コスト低減およびサー
ビス向上の効果が期待できる。(Effect of the Invention) As described above, according to the present invention, not only the VC service but also the VP
When a service is also performed, header conversion can be performed without providing a huge conversion table. In this way, the header conversion circuit can support both VP / VC services. Therefore, both services can be provided by one ATM switch in the ATM converter, and the effects of cost reduction and service improvement can be expected.
第１図は本発明によるヘッダ変換装置の実施例を示す機
能ブロック図、 第２図は、SEL IIにおける入力選択切替情報を説明する
説明図、 第３図は、従来技術におけるヘッダ変換装置のブロック
図である。 主要部分の符号の説明 ２……セル遅延回路 ３……VPI/VCIラッチ回路 ４……VP/VCサービス識別タルメモリ ６……ヘッダ変換タルメモリ ８……SEL II切替制御回路 10……制御プロセッサ I,II……SELFIG. 1 is a functional block diagram showing an embodiment of a header conversion device according to the present invention, FIG. 2 is an explanatory diagram illustrating input selection switching information in SEL II, and FIG. 3 is a block diagram of a conventional header conversion device. FIG. Description of Signs of Main Part 2 Cell Delay Circuit 3 VPI / VCI Latch Circuit 4 VP / VC Service Identification Tal Memory 6 Header Conversion Tal Memory 8 SEL II Switching Control Circuit 10 Control Processor I, II …… SEL
───────────────────────────────────────────────────── フロントページの続き (72)発明者 萩尾 正己 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 平３−252240（ＪＰ，Ａ) 特開 平４−23646（ＪＰ，Ａ) 特開 平２−206259（ＪＰ，Ａ) 特開 平３−88532（ＪＰ，Ａ) 特開 昭63−169850（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Masaki Hagio 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. (56) References JP-A-3-252240 (JP, A) JP JP-A-4-23646 (JP, A) JP-A-2-206259 (JP, A) JP-A-3-88532 (JP, A) JP-A-63-169850 (JP, A)
Claims (2)
って変換するヘッダ変換装置において、 前記ヘッダに含まれている所定の情報により、VPサービ
ス/VCサービスのいずれのサービスであるかを識別する
サービス識別手段と、 前記サービス識別手段の識別結果に基づいて、書き換え
るべきヘッダのエリアを選択する第１の選択手段と、 書き換えるべきヘッダのエリア毎にヘッダ書き換え情報
を蓄積しておく記憶手段と、 前記第１の選択手段により選択されたエリアを、前記サ
ービス識別手段で得た識別情報に基づいて、前記記憶手
段より送られてきたヘッダ情報に書き換える第２の選択
手段とを有することを特徴とするヘッダ変換装置。1. A header conversion apparatus for converting a header of input information according to a predetermined rule, wherein the header conversion apparatus identifies which service is a VP service or a VC service based on predetermined information included in the header. Service identification means, first selection means for selecting an area of a header to be rewritten based on an identification result of the service identification means, storage means for storing header rewrite information for each area of a header to be rewritten, And a second selection unit for rewriting the area selected by the first selection unit with header information sent from the storage unit based on the identification information obtained by the service identification unit. Header conversion device.
おいて、 請求項１のヘッダ変換装置を含み、この装置によりVCサ
ービスおよびVPサービスを可能としたことを特徴とする
交換機。2. An exchange for controlling the exchange of input information, comprising: the header conversion device according to claim 1, wherein said device enables a VC service and a VP service.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32330690A JP2820316B2 (en) | 1990-11-28 | 1990-11-28 | Header conversion device and exchange using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32330690A JP2820316B2 (en) | 1990-11-28 | 1990-11-28 | Header conversion device and exchange using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196846A JPH04196846A (en) | 1992-07-16 |
| JP2820316B2 true JP2820316B2 (en) | 1998-11-05 |
Family
ID=18153313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32330690A Expired - Fee Related JP2820316B2 (en) | 1990-11-28 | 1990-11-28 | Header conversion device and exchange using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820316B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3123462B2 (en) | 1997-05-21 | 2001-01-09 | 日本電気株式会社 | Connection number conversion device and method, and recording medium storing program for executing the method |
-
1990
- 1990-11-28 JP JP32330690A patent/JP2820316B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04196846A (en) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3001953B2 (en) | Virtual identifier conversion device | |
| JP2555906B2 (en) | ATM cell VCI conversion method | |
| US5287530A (en) | Multicast server apparatus | |
| US4190744A (en) | Circuit arrangement and process for producing conference connections between three conference parties in a PCM time multiplex switching system | |
| US6289014B1 (en) | Multiline-correspondent cell header conversion apparatus and method | |
| JP2820316B2 (en) | Header conversion device and exchange using the same | |
| US5748632A (en) | ATM switching apparatus | |
| EP0500238B1 (en) | Header translation unit for an ATM switching system | |
| JP3072443B2 (en) | Header conversion method in ATM exchange | |
| JP3103298B2 (en) | ATM switch address generation circuit | |
| US6522652B1 (en) | ATM exchange | |
| KR0167901B1 (en) | Asynchronous transfer mode switch | |
| JP2962916B2 (en) | ATM switch | |
| JPH04196847A (en) | Header converting system | |
| JPH0779230A (en) | Atm switch node device and network starting method | |
| JPH0380736A (en) | Speech path control system | |
| JP2585864B2 (en) | Distribution connection method | |
| JPH02224547A (en) | Atm/stm hybrid switch constitution system | |
| KR100197419B1 (en) | Time switch having intra-junctor function | |
| KR100235601B1 (en) | Address generating circuit of atm switching apparatus | |
| JPH02137542A (en) | Distribution connection system in atm exchange | |
| JP2962667B2 (en) | Asynchronous transfer mode switching system | |
| JPH07115421A (en) | Atm exchange | |
| JPH10200539A (en) | Atm network structure information setting device, atm network structure information setting method and recording medium | |
| JPH066846A (en) | Camouflage control method for private branch exchange and device therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |