JP2803171B2 - Signal output circuit of charge transfer element - Google Patents

Signal output circuit of charge transfer element

Info

Publication number
JP2803171B2
JP2803171B2 JP1152625A JP15262589A JP2803171B2 JP 2803171 B2 JP2803171 B2 JP 2803171B2 JP 1152625 A JP1152625 A JP 1152625A JP 15262589 A JP15262589 A JP 15262589A JP 2803171 B2 JP2803171 B2 JP 2803171B2
Authority
JP
Japan
Prior art keywords
signal output
output circuit
charge transfer
bipolar transistor
ccd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1152625A
Other languages
Japanese (ja)
Other versions
JPH0318038A (en
Inventor
郁男 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1152625A priority Critical patent/JP2803171B2/en
Publication of JPH0318038A publication Critical patent/JPH0318038A/en
Application granted granted Critical
Publication of JP2803171B2 publication Critical patent/JP2803171B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速で動作する電荷転送素子に適した信号出
力回路に関する。
Description: TECHNICAL FIELD The present invention relates to a signal output circuit suitable for a charge transfer element operating at high speed.

〔従来の技術〕[Conventional technology]

近年、電荷結合素子(以後CCDと記す)等の電荷転送
素子を用いた固体撮像装置は、解像度向上のために多画
素化される傾向にある。これに伴い一画素当たりの信号
読み出しも高速で行わねばならない。たとえば、NTSCテ
レビジョン標準方式に対応して、水平方向に約800画
素、垂直方向に約500画素をはいちしたCCD二次元固体撮
像装置の一画素当たり読み出し速度は比較的遅い14MHz
であるが、ハイビジョン方式に対応して、水平方向に約
2000画素、垂直方向に約1000画素を配置したCCD二次元
固体撮像装置の一画素当たり読み出し速度は74MHzもの
高速となる。
In recent years, a solid-state imaging device using a charge transfer device such as a charge-coupled device (hereinafter referred to as a CCD) has a tendency to increase the number of pixels in order to improve resolution. Accordingly, signal reading per pixel must be performed at high speed. For example, in response to the NTSC television standard, the readout speed per pixel of a CCD two-dimensional solid-state imaging device that is about 800 pixels horizontally and about 500 pixels vertically is relatively low, 14 MHz.
However, in response to the HDTV system,
The readout speed per pixel of a CCD two-dimensional solid-state imaging device having 2000 pixels and approximately 1000 pixels arranged vertically is as high as 74 MHz.

CCDの高速動作を制限する要因としては、シフトレジ
スタでの転送効率の劣化、シフトレジスタから電荷検出
用浮遊拡散領域への信号電荷の転送遅れ、オンチップ出
力増幅器の帯域不足等が考えられるが、本発明ではオン
チップの出力増幅器の帯域不足を補う信号出力回路の改
善について扱う。第2図はオンチップ出力増幅器の帯域
不足を補うために従来から採用されている信号出力回路
の模式図であり、CCDシフトレジスタの出力部周辺とそ
れに付随した信号出力回路が描かれている。CCD二次元
固体撮像装置の場合、公知のように、図示したCCDシフ
トレジスタの上部にフォトダイオード群とCCD垂直シフ
トレジスタ群等で構成される撮像部が結合されるが、本
発明に直接係わらないため、ここでは示さない。同図に
おいて、1は転送パルスφが印加されるCCDシフトレ
ジスタの最終電荷転送電極である。また最終電荷転送電
極1に隣接して、直流電圧VOGが印加される出力ゲート
電極2と、浮遊拡散領域3と、リセットパルスφが印
加されるリセットゲート電極4と、直流電圧VRDが印加
されるリセットドレイン5とが直列接続されている。浮
遊拡散領域3での電位変化はMOSトランジスタで構成さ
れた2段ソースフォロア回路からなるオンチップ出力増
幅器6を介して電圧信号に変換される。本従来例の特徴
は、オンチップ出力増幅器6の負荷容量の増大による周
波数帯域の劣化を防止するために、CCDシフトレジスタ
と同一パッケージ7上にバイポーラトランジスタ8をマ
ウントしている点にある。この場合、オンチップ出力増
幅器6からの出力信号をボンディングパッド9と10を介
してバイポーラトランジスタ8のベースに最短距離で入
力させることにより、配線の漂遊容量に起因した負荷容
量の増大を最小限に押さえている。ここで、ボンディン
グパッド9とボンディングパッド10の間、バイポーラト
ランジスタ8のエミッタに対応したボンディングパッド
11とパッケージ7のボンディングパッド12の間およびバ
イポーラトランジスタ8のコレクタに対応したボンディ
ングパッド13とパッケージ7のボンディングパッド14の
間は通常のボンディングワイヤにより接続されている。
さらに、ボンディングパッド12からの出力端子には電流
源15が接続され、かつボンディングパッド14が接地され
ることによって、バイポーラトランジスタ8と電流源15
とでエミッタフォロア回路が構成され、ボンディングパ
ッド12からはインピーダンス変換された電圧信号が出力
される。
Factors that limit the high-speed operation of the CCD are considered to be deterioration in transfer efficiency in the shift register, delay in transfer of signal charges from the shift register to the floating diffusion region for charge detection, and insufficient band of the on-chip output amplifier. The present invention deals with an improvement in a signal output circuit that compensates for a band shortage of an on-chip output amplifier. FIG. 2 is a schematic diagram of a signal output circuit conventionally used to compensate for a band shortage of an on-chip output amplifier, and illustrates a periphery of an output portion of a CCD shift register and a signal output circuit associated therewith. In the case of a CCD two-dimensional solid-state imaging device, as is well known, an imaging unit including a photodiode group and a CCD vertical shift register group is coupled to the upper part of the illustrated CCD shift register, but is not directly related to the present invention. Therefore, it is not shown here. In the figure, 1 is the final charge transfer electrode of the CCD shift register transfer pulse phi H is applied. Also adjacent to the final charge transfer electrode 1, and the output gate electrode 2 to which a DC voltage V OG is applied, the floating diffusion region 3, and the reset gate electrode 4 in which the reset pulse phi R is applied, the DC voltage V RD is The reset drain 5 to be applied is connected in series. The potential change in the floating diffusion region 3 is converted into a voltage signal via an on-chip output amplifier 6 composed of a two-stage source follower circuit composed of MOS transistors. The feature of this conventional example is that the bipolar transistor 8 is mounted on the same package 7 as the CCD shift register in order to prevent the frequency band from deteriorating due to the increase in the load capacitance of the on-chip output amplifier 6. In this case, an output signal from the on-chip output amplifier 6 is input to the base of the bipolar transistor 8 via the bonding pads 9 and 10 at the shortest distance, thereby minimizing an increase in load capacitance due to stray capacitance of the wiring. Holding down. Here, a bonding pad corresponding to the emitter of the bipolar transistor 8 is provided between the bonding pad 9 and the bonding pad 10.
A normal bonding wire connects between the bonding pad 11 of the package 7 and the bonding pad 13 corresponding to the collector of the bipolar transistor 8 and the bonding pad 12 of the package 7.
Further, a current source 15 is connected to an output terminal from the bonding pad 12 and the bonding pad 14 is grounded, so that the bipolar transistor 8 and the current source 15 are connected.
Thus, an emitter follower circuit is formed, and the bonding pad 12 outputs an impedance-converted voltage signal.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら上述したCCDの信号出力回路には、バイ
ポーラトランジスタ8として十分に利得帯域幅積の大き
なデバイスを使用した場合、発振が起こり易かったり、
あるいは高周波側の周波数特性が異常に上昇してCCDの
高域雑音が目立ち易くなる欠点があった。これらの現象
はバイポーラトランジスタ8のエミッタとベースの間に
正帰還ループが形成されることに起因している。一般の
ディスクリート回路ではトランジスタのベースに数十Ω
の抵抗を直列接続することにより、上述した現象を未然
に防いでいる。しかし前記CCDの信号出力回路では、ボ
ンディングパッド9と10の間を抵抗成分を持ったボンデ
ィングワイヤで接続する以外にバイポーラトランジスタ
8のベースに抵抗を直列接続する有力な手立てが無かっ
たため、広帯域化の大きな障害となっていた。
However, in the above-described CCD signal output circuit, when a device having a sufficiently large gain bandwidth product is used as the bipolar transistor 8, oscillation easily occurs,
Alternatively, there is a disadvantage that the high-frequency side frequency characteristics abnormally rise and the high-frequency noise of the CCD becomes conspicuous. These phenomena are caused by the formation of a positive feedback loop between the emitter and the base of the bipolar transistor 8. In general discrete circuits, several tens of ohms
The above phenomenon is prevented beforehand by connecting the resistors in series. However, in the CCD signal output circuit, there is no effective means of connecting a resistor in series to the base of the bipolar transistor 8 other than connecting the bonding pads 9 and 10 with a bonding wire having a resistance component. It was a major obstacle.

本発明は上述した従来の欠点を削除したもので、その
目的とするところは高速で動作する電荷転送素子に適し
た信号出力回路を提供することにある。
The present invention eliminates the above-mentioned disadvantages of the related art, and has as its object to provide a signal output circuit suitable for a charge transfer element that operates at high speed.

〔課題を解決するための手段〕[Means for solving the problem]

本発明は、MOSトランジスタからなる出力増幅器及び
前記出力増幅器の出力端がベースに接続されたバイポー
ラトランジスタを含んでなる電荷転送素子の信号出力回
路において、前記バイポーラトランジスタが前記出力増
幅器の形成された半導体基板と異なる半導体基板上に形
成され、かつ前記出力増幅器の出力端と前記バイポーラ
トランジスタのベースとの間に前記増幅器と同一半導体
基板上に形成された抵抗素子が挿入されているというも
のである。
The present invention relates to a signal output circuit of a charge transfer element including an output amplifier formed of a MOS transistor and a bipolar transistor having an output terminal connected to a base, wherein the bipolar transistor is a semiconductor formed with the output amplifier. The amplifier is formed on a semiconductor substrate different from the substrate, and a resistance element formed on the same semiconductor substrate as the amplifier is inserted between the output terminal of the output amplifier and the base of the bipolar transistor.

〔作用〕[Action]

トランジスタのベースに抵抗素子を直列接続し、その
抵抗値を適切な値、通常は数十Ωに選ぶことによって、
バイポーラトランジスタのエミッタとベースの間に正帰
還ループが形成され難くなる。
By connecting a resistance element in series to the base of the transistor and selecting its resistance value to an appropriate value, usually several tens Ω,
It is difficult to form a positive feedback loop between the emitter and the base of the bipolar transistor.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を参照して説明す
る。第1図は本発明の一実施例のCCDシフトレジスタの
出力部周辺とそれに付随した信号出力回路を示す模式図
である。なお、同図において第2図と同一番号は同一構
成要素を示し、かつ各構成要素の構造と動作は第2図に
示した従来例と同様であるのでここでは説明を省略す
る。本実施例と従来例の相違は、オンチップ出力増幅器
6の出力端にCCDと同一半導体基板上に形成された抵抗
素子16が直列接続されている点にある。すなわち、オン
チップ出力増幅器6の出力端と抵抗素子16の一端とはア
ルミニウム層等の電極配線で接続されている。また抵抗
素子16の他端も電極配線によりボンディングパット9に
接続されている。よって、ボンディングパット9と10と
を通常のボンディングワイヤで接続することにより、バ
イポーラトランジスタ8のベースに抵抗素子16が直列接
続されたことになる。ここで抵抗素子16の抵抗値を適切
な値、通常は数十Ωに選ぶことによって、バイポーラト
ランジスタ8のエミッタとベースの間に正帰還ループが
形成され難くなり、バイポーラトランジスタ8を含んだ
信号出力回路での発振現象や、周波数特性の高周波側で
の異常上昇に起因した広域雑音の増加を防ぐことが出来
る。また、オンチップ出力増幅器6の出力端から抵抗素
子16を介してバイポーラトランジスタ8のベースまでの
配線長は、抵抗値が前述の程度なので短かくでき、かつ
バイポーラトランジスタ8として利得帯域幅積の十分に
大きなデバイスが選択できるため、信号出力回路全体を
十分に広域化することが可能である。又、バイポーラト
ランジスタ8のマウントは銀ペースト等の通常のマウン
ト材で可能であり、かつボンディングパット9と10、11
と12および13と14の間の配線も通常のボンディングワイ
ヤで可能なため、組立工数が軽減され、かつ信頼性にも
優れているのは従来例と同じである。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic diagram showing the periphery of an output section of a CCD shift register and a signal output circuit associated therewith according to an embodiment of the present invention. 2, the same reference numerals as in FIG. 2 denote the same components, and the structure and operation of each component are the same as those in the conventional example shown in FIG. The difference between the present embodiment and the conventional example is that a resistor 16 formed on the same semiconductor substrate as the CCD is connected in series to the output terminal of the on-chip output amplifier 6. That is, the output terminal of the on-chip output amplifier 6 and one end of the resistance element 16 are connected by an electrode wiring such as an aluminum layer. The other end of the resistance element 16 is also connected to the bonding pad 9 by an electrode wiring. Therefore, by connecting the bonding pads 9 and 10 with normal bonding wires, the resistance element 16 is connected in series to the base of the bipolar transistor 8. Here, by selecting the resistance value of the resistance element 16 to an appropriate value, usually several tens of ohms, it becomes difficult to form a positive feedback loop between the emitter and the base of the bipolar transistor 8, and the signal output including the bipolar transistor 8 It is possible to prevent an increase in wide-area noise caused by an oscillation phenomenon in the circuit and an abnormal rise on the high frequency side of the frequency characteristic. Further, the wiring length from the output terminal of the on-chip output amplifier 6 to the base of the bipolar transistor 8 via the resistance element 16 can be reduced because the resistance value is as described above, and the bipolar transistor 8 has a sufficient gain bandwidth product. Since a large device can be selected, the entire signal output circuit can be sufficiently widened. The mounting of the bipolar transistor 8 can be made of a normal mounting material such as silver paste, and the bonding pads 9, 10, 11.
The wiring between the wirings 12 and 13 and 13 and 14 can be made by ordinary bonding wires, so that the number of assembling steps is reduced and the reliability is excellent as in the conventional example.

次に、抵抗素子16としては様々考えられるが、シリコ
ン基板の導電型とは反対の導電型の不純物を拡散するこ
とによって形成される拡散抵抗、あるいはポリシリコン
膜などの膜抵抗等を使用することが出来る。なお、膜抵
抗の方が寄生容量が小さくできるので幾分有利である。
Next, although various types of resistance elements 16 are conceivable, a diffusion resistance formed by diffusing impurities of a conductivity type opposite to the conductivity type of the silicon substrate, or a film resistance such as a polysilicon film may be used. Can be done. Note that the film resistance is somewhat advantageous since the parasitic capacitance can be reduced.

〔発明の効果〕〔The invention's effect〕

以上述べたように、本発明によれば、電荷転送素子の
オンチップ出力増幅器の出力端にオンチップ化された抵
抗素子を接続することにより、この電荷転送素子と同一
パッケージ上にマウントされたバイポーラトランジスタ
をも含めた信号出力回路の発振現象や高域雑音の増加を
未然に防止でき、かつ同一パッケージ上にマウントする
トランジスタとして利得帯域幅積の大きなデバイスが選
択可能なため、広帯域化が容易となる。なお本実施例で
は、電荷転送素子と同一パッケージ上にバッファ用のト
ランジスタがマウントされた場合を例に説明したが、こ
のトランジスタがマウントされていない場合にも有効で
ある。すなわち、抵抗素子の抵抗値をこの抵抗素子の出
力端に接続されるケーブル等の特性インピーダンスと同
じ値に設定することにより、インピーダンス整合の取れ
た駆動が可能となる。
As described above, according to the present invention, by connecting an on-chip resistive element to the output terminal of the on-chip output amplifier of the charge transfer element, the bipolar device mounted on the same package as the charge transfer element is connected. Oscillation phenomena and high-frequency noise in signal output circuits, including transistors, can be prevented, and devices with large gain-bandwidth products can be selected as transistors mounted on the same package. Become. In this embodiment, the case where the buffer transistor is mounted on the same package as the charge transfer element has been described as an example. However, the present invention is also effective when this transistor is not mounted. That is, by setting the resistance value of the resistive element to the same value as the characteristic impedance of the cable or the like connected to the output terminal of the resistive element, it is possible to drive with impedance matching.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例であるCCDシフトレジスタ出
力部と信号出力回路を示す模式図、第2図は従来のCCD
シフトレジスタ出力部と信号出力回路を示す模式図であ
る。 1……CCDシフトレジスタの最終電荷転送電極、2……
出力ゲート電極、3……浮遊拡散領域、4……リセット
ゲート電極、5……リセットドレイン、6……オンチッ
プ出力増幅器、7……CCDシフトレジスタのパッケー
ジ、8……パッケージ7上にマウントされたバイポーラ
トランジスタ、9〜14……ボンディングパッド、16……
CCDシフトレジスタおよびオンチップ出力増幅器6と同
一基板上に形成された抵抗成分。
FIG. 1 is a schematic diagram showing a CCD shift register output section and a signal output circuit according to an embodiment of the present invention, and FIG. 2 is a conventional CCD shift register.
FIG. 3 is a schematic diagram illustrating a shift register output unit and a signal output circuit. 1 ... The last charge transfer electrode of the CCD shift register, 2 ...
Output gate electrode, 3 ... Floating diffusion region, 4 ... Reset gate electrode, 5 ... Reset drain, 6 ... On-chip output amplifier, 7 ... CCD shift register package, 8 ... Mounted on package 7 Bipolar transistors, 9-14 …… bonding pads, 16 ……
A resistance component formed on the same substrate as the CCD shift register and the on-chip output amplifier 6.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】MOSトランジスタから成る出力増幅器及び
前記出力増幅器の出力端がベースに接続されたバイポー
ラトランジスタを含んでなる電荷転送素子の信号出力回
路において、前記バイポーラトランジスタが前記出力増
幅器の形成された半導体基板と異なる半導体基板上に形
成され、かつ前記出力増幅器の出力端と前記バイポーラ
トランジスタのベースとの間に前記出力増幅器の半導体
基板上に形成された抵抗素子が挿入されていることを特
徴とする電荷転送素子の信号出力回路。
1. A signal output circuit for a charge transfer device comprising: an output amplifier comprising a MOS transistor; and a bipolar transistor having an output terminal connected to a base, wherein the bipolar transistor is formed of the output amplifier. A resistor formed on a semiconductor substrate different from the semiconductor substrate, and a resistance element formed on the semiconductor substrate of the output amplifier is inserted between an output terminal of the output amplifier and a base of the bipolar transistor. Signal output circuit of the charge transfer element.
【請求項2】抵抗素子が拡散抵抗である請求項(1)記
載の電荷転送素子の信号出力回路。
2. The signal output circuit according to claim 1, wherein the resistance element is a diffusion resistance.
【請求項3】抵抗素子が膜抵抗である請求項(1)記載
の電荷転送素子の信号出力回路。
3. The signal output circuit according to claim 1, wherein the resistance element is a film resistance.
JP1152625A 1989-06-14 1989-06-14 Signal output circuit of charge transfer element Expired - Fee Related JP2803171B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1152625A JP2803171B2 (en) 1989-06-14 1989-06-14 Signal output circuit of charge transfer element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1152625A JP2803171B2 (en) 1989-06-14 1989-06-14 Signal output circuit of charge transfer element

Publications (2)

Publication Number Publication Date
JPH0318038A JPH0318038A (en) 1991-01-25
JP2803171B2 true JP2803171B2 (en) 1998-09-24

Family

ID=15544472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1152625A Expired - Fee Related JP2803171B2 (en) 1989-06-14 1989-06-14 Signal output circuit of charge transfer element

Country Status (1)

Country Link
JP (1) JP2803171B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282880A (en) * 1988-09-20 1990-03-23 Canon Inc Photoelectric converter
JPH02264467A (en) * 1989-04-05 1990-10-29 Mitsubishi Electric Corp Drive device of ccd linear image sensor

Also Published As

Publication number Publication date
JPH0318038A (en) 1991-01-25

Similar Documents

Publication Publication Date Title
US6759641B1 (en) Imager with adjustable resolution
JP2833522B2 (en) Semiconductor device
US6049470A (en) Package with reticulated bond shelf
JP3320335B2 (en) Photoelectric conversion device and contact image sensor
US5280511A (en) Output circuit for a CCD with cascode depletion MOSFET loads and a feedback capacitor
JP3284816B2 (en) Solid-state imaging device
JP2903812B2 (en) Solid-state imaging device
JP2803171B2 (en) Signal output circuit of charge transfer element
EP0479534A1 (en) Photoelectric conversion device
JPH061829B2 (en) Two-dimensional CCD image sensor
JP3355781B2 (en) Solid-state imaging device
US20020024066A1 (en) Solid-state image pickup device
JP3978198B2 (en) Imaging device
JP2897825B2 (en) Solid-state imaging device
JP3200899B2 (en) Solid-state imaging device
US20040113180A1 (en) Solid-state imaging device
JP2714001B2 (en) Solid-state imaging device
JPH0793415B2 (en) Solid area image sensor
JPH0442545A (en) Signal output circuit of electric charge transferring element
JP2573683B2 (en) Output circuit of charge transfer device
JP3420144B2 (en) Image sensor and manufacturing method thereof
JP2828124B2 (en) Charge transfer device
JP3130540B2 (en) Signal detection circuit
JP2569523B2 (en) Solid-state imaging device
JPH0786568A (en) Charge transfer device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070717

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees