JP2802949B2 - セレクタ回路 - Google Patents
セレクタ回路Info
- Publication number
- JP2802949B2 JP2802949B2 JP29960789A JP29960789A JP2802949B2 JP 2802949 B2 JP2802949 B2 JP 2802949B2 JP 29960789 A JP29960789 A JP 29960789A JP 29960789 A JP29960789 A JP 29960789A JP 2802949 B2 JP2802949 B2 JP 2802949B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- fet
- signal
- input
- emitter follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチプレクサのような多数の入力信号の
中からある信号を選択して出力するセレクタ回路に関す
る。
中からある信号を選択して出力するセレクタ回路に関す
る。
第３図は従来のこの種セレクタ回路の一例を示す。
図において１は入力端子Ａ、２は入力端子Ｂ、３は出
力端子、４は電圧コントロール部、Q1,Q2は入力エミッ
タホロワ、Q3,Q4はセレクトスイッチ用の差動トランジ
スタ,D1,D2はレベルアップ用のダイオード、I1,I2は定
電流回路である。
力端子、４は電圧コントロール部、Q1,Q2は入力エミッ
タホロワ、Q3,Q4はセレクトスイッチ用の差動トランジ
スタ,D1,D2はレベルアップ用のダイオード、I1,I2は定
電流回路である。
この回路は２つの信号入力で１つの信号出力タイプの
例で、電圧コントロール部４によって差動トランジスタ
Q3のベース電圧を調整しQ3をオン状態に切替えると、Q3
に電流が流れ、入力エミッタホロワQ1がオン状態にな
り、入力端子Ａに対する信号がダイオードD1でレベルア
ップ（VBE）されて出力端子３に出力される。
例で、電圧コントロール部４によって差動トランジスタ
Q3のベース電圧を調整しQ3をオン状態に切替えると、Q3
に電流が流れ、入力エミッタホロワQ1がオン状態にな
り、入力端子Ａに対する信号がダイオードD1でレベルア
ップ（VBE）されて出力端子３に出力される。
一方、Q2,Q4,D2はオフ状態のままに保たれて、入力端
子Ｂに対する信号は出力に現われない。
子Ｂに対する信号は出力に現われない。
上記のような従来のセレクタ回路では、エミッタホロ
ワの周波数ピーキング特性から、出力容量性負荷により
発振を起こし易いという問題点があった。
ワの周波数ピーキング特性から、出力容量性負荷により
発振を起こし易いという問題点があった。
本発明は上記の問題点を解消するためになされたもの
で、セレクタ回路の周波数特性のピーキングをダンピン
グし、かつ、クロストーク（相互干渉）を低減すること
を目的とする。
で、セレクタ回路の周波数特性のピーキングをダンピン
グし、かつ、クロストーク（相互干渉）を低減すること
を目的とする。
本発明のセレクタ回路は、各入力エミッタホロワの出
力側にそれぞれ直列にFETを挿入し、セレクトした入力
エミッタホロワの出力側に直列に挿入したFETのゲート
にセレクタコントロール電圧を印加し該FETをオン状態
に切替えられるように各FETのゲートに対してゲート電
圧制御回路を設けたものである。
力側にそれぞれ直列にFETを挿入し、セレクトした入力
エミッタホロワの出力側に直列に挿入したFETのゲート
にセレクタコントロール電圧を印加し該FETをオン状態
に切替えられるように各FETのゲートに対してゲート電
圧制御回路を設けたものである。
このように構成することにより、セレクトした入力エ
ミッタホロワの出力側に直列に挿入したFETのドレイン
・ソース間がオン抵抗成分のみとなり、信号を通過さ
せ、このオン抵抗がエミッタホロワ出力インピーダンス
のＱダンプの役割を果たす。
ミッタホロワの出力側に直列に挿入したFETのドレイン
・ソース間がオン抵抗成分のみとなり、信号を通過さ
せ、このオン抵抗がエミッタホロワ出力インピーダンス
のＱダンプの役割を果たす。
一方、セレクトしない入力エミッタホロワの出力側に
直列に挿入したFETのドレイン・ソース間は高インピー
ダンスに保たれ、入出力間が切断状態となるように働
く。
直列に挿入したFETのドレイン・ソース間は高インピー
ダンスに保たれ、入出力間が切断状態となるように働
く。
第１図は本発明の基本回路構成を示し、1,2,3,4,Q1,Q
2,Q3,Q4,D1,D2,I1,I2は第３図の同一符号と同一または
相当するものを示し、Q5,Q6はそれぞれ入力エミッタホ
ロワQ1,Q2の出力側に直列に挿入したFET,Q7,Q8はそれぞ
れセレクトスイッチ用の差動トランジスタQ3,Q4に並列
に接続したスイッチ用の差動トランジスタである。
2,Q3,Q4,D1,D2,I1,I2は第３図の同一符号と同一または
相当するものを示し、Q5,Q6はそれぞれ入力エミッタホ
ロワQ1,Q2の出力側に直列に挿入したFET,Q7,Q8はそれぞ
れセレクトスイッチ用の差動トランジスタQ3,Q4に並列
に接続したスイッチ用の差動トランジスタである。
第２図は本発明の一実施例を示す。Q9は出力NPNトラ
ンジスタ、Q10は入力PNPトランジスタ、R1,R2はそれぞ
れ第１図のQ5,Q6のドレイン・ソース間の抵抗に相当す
るピンチ抵抗、R3,R4,R5,R6,R7は抵抗、V1,V2は定電圧
源、v1,v2は信号源、v3はコントロール信号である。
ンジスタ、Q10は入力PNPトランジスタ、R1,R2はそれぞ
れ第１図のQ5,Q6のドレイン・ソース間の抵抗に相当す
るピンチ抵抗、R3,R4,R5,R6,R7は抵抗、V1,V2は定電圧
源、v1,v2は信号源、v3はコントロール信号である。
コントロール信号v3をLowにすると、Q3,Q7がオン状
態、Q4,Q8がオフ状態になり、Q1,R1,D1が能動状態、Q2,
R2,D2がカットオフ状態となり、出力端子３には信号源v
1に対する信号のみが現われる。
態、Q4,Q8がオフ状態になり、Q1,R1,D1が能動状態、Q2,
R2,D2がカットオフ状態となり、出力端子３には信号源v
1に対する信号のみが現われる。
逆に、コントロール信号v3をHighにすると、Q3,Q7が
オフ状態、Q4,Q8がオン状態になり、Q2,R2,D2が能動状
態、Q1,R1,D1がカットオフ状態となり、出力端子３には
信号源v2に対する信号のみが現われる。
オフ状態、Q4,Q8がオン状態になり、Q2,R2,D2が能動状
態、Q1,R1,D1がカットオフ状態となり、出力端子３には
信号源v2に対する信号のみが現われる。
エミッタホロワの出力インピーダンスはゼロ点を持つ
周波数特性となる。これを緩和するには直列に抵抗を挿
入すればよいが、本発明では、FET Q5,Q6のオン抵抗成
分（200Ω程度）がその役割り果たす。
周波数特性となる。これを緩和するには直列に抵抗を挿
入すればよいが、本発明では、FET Q5,Q6のオン抵抗成
分（200Ω程度）がその役割り果たす。
FET Q5,Q6がカットオフの状態のときは、ドレイン・
ソース間インピーダンスは数ＭΩとなる。したがって、
相互の信号間の影響はほぼアイソレートされる。
ソース間インピーダンスは数ＭΩとなる。したがって、
相互の信号間の影響はほぼアイソレートされる。
上記においては、２つの信号入力で１つの信号出力タ
イプを例に説明したが、多信号入力で１つの信号出力タ
イプのものについても同じことが言える。
イプを例に説明したが、多信号入力で１つの信号出力タ
イプのものについても同じことが言える。
本発明は、バイポーラICでの実現も容易であり、この
場合、FETはＪ・FETにすればよい、 なお、適用例として、ビデオSWのような高周波スイッ
チICがある。
場合、FETはＪ・FETにすればよい、 なお、適用例として、ビデオSWのような高周波スイッ
チICがある。
以上説明したように、本発明によれば、エミッタホロ
ワの周波数特性のピーキングがダンピングし、発振を起
こしにくくなるとともに、クロストークが低減し、信号
間のアイソレーションが上るという効果がある。
ワの周波数特性のピーキングがダンピングし、発振を起
こしにくくなるとともに、クロストークが低減し、信号
間のアイソレーションが上るという効果がある。
第１図は本発明の基本回路構成を示す回路図、第２図は
本発明の一実施例を示す回路図、第３図は従来のこの種
セレクタ回路の一例を示す回路図である。 １……入力端子Ａ、２……入力端子Ｂ、３……出力端
子、４……電圧コントロール部、D1,D2……ダイオー
ド、Q1,Q2……入力エミッタホロワ、Q5,Q6……FET、Q3,
Q4,Q7,Q8……差動トランジスタ、Q9……出力NPNトラン
ジスタ、Q10……入力PNPトランジスタ、R1,R2……ピン
チ抵抗、R3,R4,R5,R6,R7……抵抗、V1,V2……定電圧
源、v1,v2……信号源、v3……コントロール信号 なお図中同一符号は同一または相当するものを示す。
本発明の一実施例を示す回路図、第３図は従来のこの種
セレクタ回路の一例を示す回路図である。 １……入力端子Ａ、２……入力端子Ｂ、３……出力端
子、４……電圧コントロール部、D1,D2……ダイオー
ド、Q1,Q2……入力エミッタホロワ、Q5,Q6……FET、Q3,
Q4,Q7,Q8……差動トランジスタ、Q9……出力NPNトラン
ジスタ、Q10……入力PNPトランジスタ、R1,R2……ピン
チ抵抗、R3,R4,R5,R6,R7……抵抗、V1,V2……定電圧
源、v1,v2……信号源、v3……コントロール信号 なお図中同一符号は同一または相当するものを示す。
Claims (1)
- 【請求項１】複数の入力エミッタホロワからセレクトス
イッチ用差動トランジスタにより１個の入力エミッタホ
ロワをセレクトし、該入力エミッタホロワの出力をレベ
ルアップ用ダイオードを経て出力する構成のセレクタ回
路において、 各入力エミッタホロワの出力側にそれぞれ直列にFETを
挿入し、セレクトした入力エミッタホロワの出力側に直
列に挿入したFETのゲートにセレクタコントロール電圧
を印加し該FETをオン状態に切替えられるように各FETの
ゲートに対してゲート電圧制御回路を設けたことを特徴
とするセレクタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29960789A JP2802949B2 (ja) | 1989-11-20 | 1989-11-20 | セレクタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29960789A JP2802949B2 (ja) | 1989-11-20 | 1989-11-20 | セレクタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03160816A JPH03160816A (ja) | 1991-07-10 |
| JP2802949B2 true JP2802949B2 (ja) | 1998-09-24 |
Family
ID=17874823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29960789A Expired - Fee Related JP2802949B2 (ja) | 1989-11-20 | 1989-11-20 | セレクタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802949B2 (ja) |
-
1989
- 1989-11-20 JP JP29960789A patent/JP2802949B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03160816A (ja) | 1991-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1273063A (en) | Adjustable impedance driver network | |
| US5327098A (en) | Programmable gain amplifier circuitry and method for biasing JFET gain switches thereof | |
| KR920020707A (ko) | 반도체 집적회로 | |
| US5210450A (en) | Active selectable digital delay circuit | |
| EP0683564B1 (en) | Current switching circuit | |
| US5278458A (en) | Threshold/voltage detection circuit | |
| US4361816A (en) | Current mirror amplifiers with programmable gain | |
| US4949054A (en) | Temperature stable oscillator | |
| KR920013885A (ko) | 트랙-홀드 연산증폭기 | |
| KR930005364A (ko) | 멀티플렉서 회로 | |
| US4220877A (en) | Temperature compensated switching circuit | |
| US3789244A (en) | Fet analog multiplex switch | |
| JP2802949B2 (ja) | セレクタ回路 | |
| US4463318A (en) | Power amplifier circuit employing field-effect power transistors | |
| US5107145A (en) | High speed current mode logic circuit with constant logic level current | |
| US4527128A (en) | Bistate linear amplifier circuit | |
| US3175100A (en) | Transistorized high-speed reversing double-pole-double-throw switching circuit | |
| US6140859A (en) | Analog switch comprising connected bipolar junction transistors | |
| JPH06343036A (ja) | マルチプレクサ回路 | |
| JPS6387809A (ja) | 演算増幅器 | |
| JP3319416B2 (ja) | スイッチ機能付高周波増幅装置 | |
| CA2170666A1 (en) | Complementary multiplexer with low disabled-output capacitance, and method | |
| KR900015440A (ko) | 차동 증폭기 | |
| SU1716600A1 (ru) | Логический элемент на переключении тока | |
| JP4868666B2 (ja) | バイポーラ集積回路における時定数切換え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |