JP2802271B2 - Facsimile machine - Google Patents
Facsimile machineInfo
- Publication number
- JP2802271B2 JP2802271B2 JP9237991A JP23799197A JP2802271B2 JP 2802271 B2 JP2802271 B2 JP 2802271B2 JP 9237991 A JP9237991 A JP 9237991A JP 23799197 A JP23799197 A JP 23799197A JP 2802271 B2 JP2802271 B2 JP 2802271B2
- Authority
- JP
- Japan
- Prior art keywords
- modem
- data
- hdlc
- control
- facsimile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimiles In General (AREA)
- Facsimile Transmission Control (AREA)
- Communication Control (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ファクシミリ装
置、特に送受信データをHDLC処理を効率的に行なう
モデム部を備えたファクシミリ装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a facsimile apparatus, and more particularly to a facsimile apparatus having a modem for efficiently performing HDLC processing on transmission / reception data.
【0002】[0002]
【従来の技術】近年、ファクシミリ等の通信システムに
おいて、回線の品質等の原因による通信データエラーを
検出するために、通信データHDLC(ハイレベル・デ
ータ・リンク・コントロール)のファーマットにして通
信する方法が多くとられている。HDLCのフレーミン
グ或いはデフレーミングを行なうために、従来は、モデ
ム制御装置内にHDLCフレーミング、デフレーミング
処理部を設けていた。このようなモデム装置の一従来例
を第6図に示す。このモデム装置は、モデム制御回線1
と、このモデム制御回路1に接続され、送信データに対
してHDLCフレーミング、受信データに対してHDL
Cデフレーミングを行なうHDLC回路2とを有するモ
デム制御装置3、及びモデム制御装置と回線との間に配
置され、データの入出力を行なうI/O回路5と、CP
Uから構成されデジタル信号の制御を行なう制御用デジ
タル・シグナル・プロセッサ6と、回線4との間でアナ
ログ通信を行なうアナログ回路7とを有するモデム8と
から成る。そして、モデム制御装置3は、モデム2に対
して制御線1A、1B、データ線2A、2Bを通して制
御信号の送受とデータの授受を行なう。また、モデム制
御装置3内では制御回路1とHDLC回路2が信号線3
A、3Bで接続され、データの授受を行なう。2. Description of the Related Art In recent years, in a communication system such as a facsimile, communication is performed in the format of communication data HDLC (high-level data link control) in order to detect a communication data error due to a line quality or the like. There are many methods. In order to perform HDLC framing or deframing, conventionally, an HDLC framing / deframing processing unit is provided in a modem control device. FIG. 6 shows a conventional example of such a modem device. This modem device has a modem control line 1
And HDLC framing for transmission data and HDL for reception data.
A modem controller 3 having an HDLC circuit 2 for performing C deframing; an I / O circuit 5 arranged between the modem controller and the line for inputting / outputting data;
And a modem 8 having a control digital signal processor 6 for controlling digital signals and an analog circuit 7 for performing analog communication with the line 4. Then, the modem control device 3 sends and receives control signals and data to and from the modem 2 through the control lines 1A and 1B and the data lines 2A and 2B. In the modem controller 3, the control circuit 1 and the HDLC circuit 2
A and 3B are connected to exchange data.
【0003】例えばデータ送信時、モデム制御装置3内
の制御回路1は、制御線1A、1Bを使ってモデム8を
受信状態にする。次に制御回路1は信号線3A、3Bに
より、モデム制御装置1内部のHDLC回路2を制御す
ると共に送信データを書き込む。HDLC回路2によっ
てHDLCフレーミングされたデータは信号線2Aを通
してモデム8に送られる。モデム8はそのデータを変調
し、回線4に送出する。また、受信時は、回線4から入
力した信号をモデム8で復調し、復調されたデータは、
信号線2Bを通してモデム制御装置3内部のHDLC回
路2に入力される。そして、制御回路1は、信号線3B
を介して、デフレーミングされたデータを受けとる。For example, at the time of data transmission, the control circuit 1 in the modem control device 3 puts the modem 8 into a receiving state using the control lines 1A and 1B. Next, the control circuit 1 controls the HDLC circuit 2 inside the modem control device 1 through the signal lines 3A and 3B and writes transmission data. The data subjected to HDLC framing by the HDLC circuit 2 is sent to the modem 8 through the signal line 2A. The modem 8 modulates the data and sends out the data to the line 4. At the time of reception, a signal input from the line 4 is demodulated by the modem 8, and the demodulated data is
The signal is input to the HDLC circuit 2 inside the modem control device 3 through the signal line 2B. Then, the control circuit 1 controls the signal line 3B
Through which the deframed data is received.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、前記の
ような従来のファクシミリ装置にあっては、HDLC回
路2がモデム制御装置3内に組込まれているため、この
モデム制御装置3は、本来の役割であるモデム8の制御
に加えてHDLC回路2の制御をしなければならず、ハ
ードウェア及びソフトウェアの負担が大きかった。However, in the above-described conventional facsimile apparatus, since the HDLC circuit 2 is incorporated in the modem control device 3, the modem control device 3 has its original role. In this case, the HDLC circuit 2 must be controlled in addition to the control of the modem 8, which is a heavy burden on hardware and software.
【0005】[0005]
【課題を解決するための手段】本発明は前記課題を解決
するために、ファクシミリ装置全体を制御するファクシ
ミリ制御部と、送信するデータをHDLCフレーミング
処理し、このデータを変調する、または受信したデータ
を復調し、このデータをHDLCデフレーミング処理す
るモデム部とを備え、前記モデム部はモデム内部で処理
している処理経過を前記ファクシミリ制御部に通知する
という構成を備えたものである。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a facsimile control unit for controlling an entire facsimile apparatus, an HDLC framing process for data to be transmitted, and modulating or transmitting the data. And a modem unit for HDLC deframing processing of the data, and the modem unit notifies the facsimile control unit of the progress of processing in the modem.
【0006】そして、この構成によりモデム部では、H
DLCフレーミング処理、HDLCデフレーミング処理
などの処理を行ない、この処理経過をファクシミリ制御
部に通知することで、ファクシミリ制御部はファクシミ
リの制御を行ないつつ、モデム部の処理を認識すること
ができるため、ファクシミリ制御部がHDLCフレーミ
ング処理、またはHDLCデフレーミング処理のための
制御を行なわなくとも、その処理を認識することがで
き、ファクシミリ制御部のハードウェア、ソフトウェア
上の負担が軽減され、円滑で効率的なデータ送受信を行
なうことができる。[0006] With this configuration, in the modem section, H
By performing processing such as DLC framing processing and HDLC deframing processing, and notifying the progress of this processing to the facsimile control unit, the facsimile control unit can control the facsimile and recognize the processing of the modem unit. Even if the facsimile control unit does not perform the control for the HDLC framing process or the HDLC deframing process, the process can be recognized, and the load on the hardware and software of the facsimile control unit is reduced, and smooth and efficient Data transmission and reception can be performed.
【0007】[0007]
【発明の実施の形態】図1は本発明によるファクシミリ
装置におけるモデム部周辺の一実施例を示すブロック図
である。この実施例に係るファクシミリ装置は、ファク
シミリ装置等の読取制御、符号復号化制御などの総括的
な制御を行なう制御回路9を有するモデム制御装置10
と、このモデム制御装置10によって制御され送受信デ
ータの変調及び復調を行なうモデム11とから成る。モ
デム11は、モデム制御装置とのインタフェースを行な
うI/O回路12と、デジタル信号処理を行なう制御D
SP13と、回線14に接続されるアナログ回路15と
を備えている。更に制御DSP13は、I/O回路12
に信号線16によって接続されたHDLCフレーミング
部17と、HDLCフレーミングされた後のデータを格
納するメモリ18と、送信データを変調する変調部19
と、受信データを復調する復調部20と、復調されたデ
ータを格納するメモリ21と、受信データに対してHD
LCデフレーミングを施し信号線22を通してI/O回
路に出力するHDLCデフレーミング部23と、バス2
4を介して各機能部に接続されこれらの機能部を制御す
る制御部25とを備えている。この制御DSP13の内
部において、変調部19及び復調部20とアナログ回路
15との間はバス26及び信号線27によって接続され
ており、また信号線16からはメモリバス28へ向けて
信号線29が延びる一方、メモリバス30から信号線2
2へは分岐信号線31が延びている。なおモデム制御装
置10とモデム11との間の信号の授受は制御信号線3
2、データ信号線33によって行われる。HDLCフレ
ーミング部17は、I/O回路12を通してモデム制御
装置10から送られて来たデータに対して、HDLCフ
ォーマットのフラグパターンとフレーム内の誤り判定用
FCSを付加する機能を持つ。また、HDLCデフレー
ミング部23は、回線14を通して相手端末装置から入
力されたデータからHDLCフォーマットのフラグパタ
ーンを検出し、またFCSによる誤りチェックを行なっ
てその結果をモデム制御装置10に通知する機能を持
つ。このHDLCフォーマットのフラグパターン検出結
果等をモデム制御装置に通知するため、制御回路9とI
/O回路12との間には信号線32、33の他にフラグ
検知信号線34が設けられている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing one embodiment of the periphery of a modem unit in a facsimile apparatus according to the present invention. A facsimile apparatus according to this embodiment is a modem control apparatus 10 having a control circuit 9 for performing general control such as reading control and code decoding control of a facsimile apparatus and the like.
And a modem 11 controlled by the modem control device 10 to modulate and demodulate transmission / reception data. The modem 11 includes an I / O circuit 12 for interfacing with a modem control device and a control D for performing digital signal processing.
An SP 13 and an analog circuit 15 connected to the line 14 are provided. Further, the control DSP 13 controls the I / O circuit 12
, An HDLC framing unit 17 connected by a signal line 16, a memory 18 for storing data after HDLC framing, and a modulation unit 19 for modulating transmission data.
And a demodulation unit 20 for demodulating received data, a memory 21 for storing demodulated data, and an HD for receiving data.
An HDLC deframing unit 23 for performing LC deframing and outputting to an I / O circuit through a signal line 22;
And a control unit 25 connected to each functional unit via the control unit 4 for controlling these functional units. In the control DSP 13, the modulation unit 19 and the demodulation unit 20 are connected to the analog circuit 15 by a bus 26 and a signal line 27, and a signal line 29 is connected from the signal line 16 to the memory bus 28. While extending from the memory bus 30 to the signal line 2
2, a branch signal line 31 extends. The transmission and reception of signals between the modem control device 10 and the modem 11 are performed on the control signal line 3.
2. Performed by the data signal line 33. The HDLC framing unit 17 has a function of adding an HDLC format flag pattern and an error determination FCS in a frame to data transmitted from the modem control device 10 through the I / O circuit 12. The HDLC deframing unit 23 has a function of detecting a flag pattern in the HDLC format from data input from the partner terminal device through the line 14, performing an error check by the FCS, and notifying the modem control device 10 of the result. Have. In order to notify the modem control device of the detection result of the HDLC format flag pattern and the like, the control circuit 9 and I
A flag detection signal line 34 is provided between the / O circuit 12 and the signal lines 32 and 33.
【0008】かかる構成を有するファクシミリ装置につ
いて、その動作を以下に述べる。先ずデータ送信モード
における動作を図2及び図3に基づいて説明する。この
モードでは、モード制御装置10は制御線32を介して
モデム11にHDLCフラグ送信コマンドを送り、同時
にHDLCフォーマットのフラグパターンである”7
E”(ヘキサ)をデータ信号線33を通してモデム11
に送る。モデム11は、処理ステップ(以下、単にステ
ップという)ST1において前記HDLCフラグ送信コ
マンドとHDLCフラグを受けとる。次いでモデム11
は、ステップST2において、データ信号線33を介し
て送られて来た数だけのフラグを回線14上に送出する
と共に、ステップST3に移行してデータ送信コマンド
があったか否かをチェックする。この間に、モデム制御
装置10は制御線32を介してHDLCデータ送信コマ
ンドをモデム11に送り、データ信号線33を介して送
信データD1、D2、…Dnを送る。モデム11はHD
LCデータ送信コマンドを受取ると、ステップST4に
おいて送信データD1、D2…Dnに”0”インサーシ
ョンを行ないながら回線14に出力し、データ送信を行
なう。また一方、モデム11は、前記送信データの出力
と同時に、FCS(フレームチェックシーケンス)の計
算を行ない、ステップST5においてフラグ送信コマン
ドが有りか否かをチェックする。そして、フラグ送信コ
マンドが無い間はデータ送信をし続ける一方、フラグ送
信コマンドが有ればステップST6に移行してFCSを
2バイト分送出し、その後HDLCフラグを回線14上
に送出する(ST2)。そしてステップST2〜ST6
の動作を繰返すことによってデータの送信を行なう。The operation of the facsimile apparatus having such a configuration will be described below. First, the operation in the data transmission mode will be described with reference to FIGS. In this mode, the mode control device 10 sends an HDLC flag transmission command to the modem 11 via the control line 32, and at the same time, the HDLC format flag pattern "7"
E "(hex) through the data signal line 33 to the modem 11
Send to The modem 11 receives the HDLC flag transmission command and the HDLC flag in a processing step (hereinafter simply referred to as a step) ST1. Then modem 11
In step ST2, the number of flags transmitted via the data signal line 33 is transmitted on the line 14, and the process proceeds to step ST3 to check whether there is a data transmission command. During this time, the modem controller 10 sends an HDLC data transmission command to the modem 11 via the control line 32, and sends transmission data D1, D2,... Dn via the data signal line 33. Modem 11 is HD
When the LC data transmission command is received, in step ST4, the transmission data D1, D2... Dn are output to the line 14 while performing a "0" insertion, and the data is transmitted. On the other hand, simultaneously with the output of the transmission data, the modem 11 calculates an FCS (frame check sequence), and checks in step ST5 whether or not there is a flag transmission command. Then, while there is no flag transmission command, data transmission is continued, while if there is a flag transmission command, the process proceeds to step ST6 to transmit 2 bytes of FCS, and then transmits the HDLC flag to the line 14 (ST2). . And steps ST2 to ST6
The data transmission is performed by repeating the above operation.
【0009】次にデータ受信モードにおける動作を図4
及び図5に基づいて説明する。このモードでは、モデム
制御装置は制御線32を介してモデム11にHDLC受
信モードのコマンドを送る。これによりモデム11はH
DLC受信モードになり、回線14上の信号を復調し、
ステップST11においてHDLCフラグパターン(”
7E”)を検出待ちの状態になる。そして、この処理ス
テップでモデム11が、復調データがHDLCフラグパ
ターンを検知すると、ステップST12においてフラグ
検知信号線34をオンし、モデム制御装置10にフラグ
検知を知らせる。次いでモデム11は、ステップST1
3においてHDLCフラグパターンの受信待ちの状態に
なり、このHDLCフラグパターンを受信すると、3バ
イト分のデータ(D1、D2、D3)を連続して検知し
た後、ステップST14でフラグ検知信号線34をオフ
し、その後ステップST15に移行してデータ信号線3
3を介してモデム制御装置10に受信データを送る。そ
の後モデム11は、受信データを出力しながらステップ
16で終了フラグ検知待ちの状態になり、この処理ステ
ップで終了フラグを検知するとステップST17におい
てフラグ検知信号をオンする。受信データのうち、最終
の2バイト分はFCSであるからモデム制御装置10に
は送らず、ステップST18においてモデム内部でFC
Sのチェックをし、その結果をコード化して1バイトの
コードとしてデータ信号線33を介してモデム制御装置
10に送る。モデム制御装置10は結果を受けて、この
結果に応じた処理を行なう。例えば、FCSがエラーを
示すようなら、再度そのフレームのデータを再送するよ
う制御する。以上の動作でHDLCフレーミングされた
1フレームの受信動作が終り、引き続き次のフレーム受
信を行なうべくステップST13〜ST18の処理動作
に入る。Next, the operation in the data receiving mode is shown in FIG.
A description will be given based on FIG. In this mode, the modem controller sends an HDLC reception mode command to the modem 11 via the control line 32. As a result, the modem 11
It goes into the DLC reception mode, demodulates the signal on the line 14,
In step ST11, the HDLC flag pattern ("
7E "). In this processing step, when the modem 11 detects the HDLC flag pattern in the demodulated data, the modem 11 turns on the flag detection signal line 34 in step ST12, and the modem controller 10 detects the flag. Then, the modem 11 proceeds to step ST1.
In step 3, the device waits for an HDLC flag pattern to be received. When the HDLC flag pattern is received, three bytes of data (D1, D2, D3) are continuously detected, and the flag detection signal line 34 is connected in step ST14. Off, and then proceeds to step ST15, where the data signal line 3
The received data is transmitted to the modem control device 10 via the communication device 3. After that, the modem 11 enters a state of waiting for detection of an end flag in step 16 while outputting the received data. When the end flag is detected in this processing step, the flag detection signal is turned on in step ST17. Of the received data, the last two bytes are FCSs and are not sent to the modem control device 10.
S is checked, and the result is coded and sent to the modem controller 10 via the data signal line 33 as a 1-byte code. Upon receiving the result, the modem control device 10 performs a process according to the result. For example, if the FCS indicates an error, control is performed to retransmit the data of the frame again. With the above operation, the receiving operation of one frame subjected to HDLC framing is completed, and the processing operation of steps ST13 to ST18 is started to continuously receive the next frame.
【0010】[0010]
【発明の効果】以上説明したように、本発明のファクシ
ミリ装置では、モデム部が、HDLCフレーミング処
理、HDLCデフレーミング処理などの処理を行ない、
この処理経過をファクシミリ制御部に通知することで、
ファクシミリ制御部はファクシミリの制御を行ないつ
つ、モデム部の処理を認識することができるため、ファ
クシミリ制御部がHDLCフレーミング処理、またはH
DLCデフレーミング処理のための制御を行なわなくと
も、その処理を認識することができ、ファクシミリ制御
部のハードウェア、ソフトウェアの負担が軽減され、円
滑で効率的なデータ送受信を行なうことができる。As described above, in the facsimile apparatus of the present invention, the modem unit performs processing such as HDLC framing processing and HDLC deframing processing.
By notifying the processing progress to the facsimile control unit,
Since the facsimile control unit can recognize the processing of the modem unit while controlling the facsimile, the facsimile control unit performs the HDLC framing processing or the H
Even if control for the DLC deframing process is not performed, the process can be recognized, the load on the hardware and software of the facsimile control unit can be reduced, and smooth and efficient data transmission and reception can be performed.
【図1】本発明によるファクシミリ装置の一実施例を示
すブロック図FIG. 1 is a block diagram showing an embodiment of a facsimile apparatus according to the present invention.
【図2】前記実施例の送信モードにおけるタイムシーケ
ンス図FIG. 2 is a time sequence diagram in a transmission mode of the embodiment.
【図3】前記実施例の送信モードにおけるモデムの動作
を示すフローチャートFIG. 3 is a flowchart showing the operation of the modem in the transmission mode of the embodiment.
【図4】前記実施例の受信モードにおけるタイムシーケ
ンス図FIG. 4 is a time sequence diagram in a reception mode of the embodiment.
【図5】前記実施例の受信モードにおけるモデムの動作
を示すフローチャートFIG. 5 is a flowchart showing the operation of the modem in the reception mode of the embodiment.
【図6】従来のファクシミリ装置の例を示すブロック図FIG. 6 is a block diagram showing an example of a conventional facsimile machine.
10 モデム制御装置 11 モデム 13 制御DSP 14 回線 17 HDLCフレーミング部 19 変調部 20 復調部 23 HDLCデフレーミング部 Reference Signs List 10 modem control device 11 modem 13 control DSP 14 line 17 HDLC framing unit 19 modulation unit 20 demodulation unit 23 HDLC deframing unit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04L 29/08 H04L 29/10 H04N 1/00 H04N 1/32──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H04L 29/08 H04L 29/10 H04N 1/00 H04N 1/32
Claims (2)
シミリ制御部と、送信するデータをHDLCフレーミン
グ処理し、この処理されたデータを変調するモデム部と
を備え、前記モデム部はHDLCフレーミング処理の処
理経過を前記ファクシミリ制御部に通知することを特徴
とするファクシミリ装置。1. A facsimile control unit for controlling an entire facsimile apparatus, and a modem unit for performing HDLC framing processing on data to be transmitted and modulating the processed data, wherein the modem unit monitors the progress of the HDLC framing processing. A facsimile apparatus for notifying the facsimile control unit.
シミリ制御部と、受信したデータを復調し、この処理さ
れたデータをHDLCデフレーミング処理するモデム部
とを備え、前記モデム部はHDLCデフレーミング処理
の処理経過を前記ファクシミリ制御部に通知することを
特徴とするファクシミリ装置。2. A facsimile control unit for controlling the entire facsimile apparatus, and a modem unit for demodulating received data and HDLC deframing the processed data, wherein the modem unit performs HDLC deframing processing. A facsimile apparatus for notifying the progress to the facsimile control unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9237991A JP2802271B2 (en) | 1997-09-03 | 1997-09-03 | Facsimile machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9237991A JP2802271B2 (en) | 1997-09-03 | 1997-09-03 | Facsimile machine |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8231552A Division JP2730676B2 (en) | 1996-09-02 | 1996-09-02 | Facsimile machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1093743A JPH1093743A (en) | 1998-04-10 |
JP2802271B2 true JP2802271B2 (en) | 1998-09-24 |
Family
ID=17023508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9237991A Expired - Lifetime JP2802271B2 (en) | 1997-09-03 | 1997-09-03 | Facsimile machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2802271B2 (en) |
-
1997
- 1997-09-03 JP JP9237991A patent/JP2802271B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1093743A (en) | 1998-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5587810A (en) | Communication apparatus for disabling messages specifying non-standard communication features | |
JPH06334602A (en) | Mobile communication system | |
JP2802271B2 (en) | Facsimile machine | |
JP2624297B2 (en) | Modem device | |
JP3311105B2 (en) | Beacon communication control device | |
JP2730676B2 (en) | Facsimile machine | |
JP3005412B2 (en) | Facsimile machine | |
JP2666770B2 (en) | Automatic retransmission method | |
JPS6360591B2 (en) | ||
JP3345263B2 (en) | Communication control device | |
JP3116427B2 (en) | Modulation / demodulation device and automatic equalization method thereof | |
JPH01243639A (en) | Modem device | |
JP3429520B2 (en) | Receive data processing device | |
JP3000946B2 (en) | Facsimile signal transmission / reception circuit | |
JP3206037B2 (en) | Synchronous line controller and communication control system | |
KR910000705B1 (en) | Error send again method | |
JPS59117628A (en) | Program changing system | |
JPH0537594A (en) | Data communication equipment | |
JPS5887943A (en) | Loop transmission controlling system | |
JPS6154298B2 (en) | ||
JPH09154024A (en) | Color image data transmitting system | |
JPH05207255A (en) | Facsimile equipment | |
JPH03196743A (en) | Modulator-demodulator | |
JPS60128776A (en) | Facsimile equipment | |
JPS62265861A (en) | Facsimile broadcast communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070710 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |