JP2798965B2 - Matrix display device - Google Patents

Matrix display device

Info

Publication number
JP2798965B2
JP2798965B2 JP9210589A JP9210589A JP2798965B2 JP 2798965 B2 JP2798965 B2 JP 2798965B2 JP 9210589 A JP9210589 A JP 9210589A JP 9210589 A JP9210589 A JP 9210589A JP 2798965 B2 JP2798965 B2 JP 2798965B2
Authority
JP
Japan
Prior art keywords
film
mim
electrode
display device
hard carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9210589A
Other languages
Japanese (ja)
Other versions
JPH02271324A (en
Inventor
均 近藤
裕治 木村
英一 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP9210589A priority Critical patent/JP2798965B2/en
Priority to US07/505,222 priority patent/US5101288A/en
Publication of JPH02271324A publication Critical patent/JPH02271324A/en
Application granted granted Critical
Publication of JP2798965B2 publication Critical patent/JP2798965B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明はマトリクス表示装置に関し、詳しくは、液晶
ディスプレイ、その他のフラットパネルディスプレイ等
に応用可能なアクティブマトリクス表示装置に関する。
Description: TECHNICAL FIELD The present invention relates to a matrix display device, and more particularly to an active matrix display device applicable to a liquid crystal display, other flat panel displays, and the like.

〔従来の技術〕[Conventional technology]

アクティブマトクス表示装置における金属−絶縁体−
金属素子(以降「MIM素子」ということがある)として
は、典型例として特開昭62−62333号公報に見られるよ
うに、下部電極としてTa、絶縁膜としてTa2O5(陽極酸
化膜)、上部電極としてCr又はCr/ITOを用いた構成とな
っており、極性の対称性を得るために、300〜500℃程度
の熱処理を行うことにより得られている。また、他の例
としては下部電極としてITO、絶縁膜としてSiNx(プラ
ズマCVD法による製膜)、上部電極としてCrを用いたも
のが、特開昭61−260219号公報に提案されている。
Metals-insulators in active matrix display devices
As a typical example of a metal element (hereinafter sometimes referred to as “MIM element”), as shown in JP-A-62-62333, Ta is used as a lower electrode, and Ta 2 O 5 (anodized film) is used as an insulating film. The upper electrode is made of Cr or Cr / ITO, and is obtained by performing heat treatment at about 300 to 500 ° C. in order to obtain polarity symmetry. As another example, Japanese Patent Application Laid-Open No. 61-260219 proposes a device using ITO as a lower electrode, SiNx (film formation by a plasma CVD method) as an insulating film, and Cr as an upper electrode.

更にまた、このようなMIM素子を用い、各画素に2個
のMIM素子を介して2本の走査線に接続された構成のマ
トリクス表示装置が特開昭63−187279号公報で提案され
ている。
Further, a matrix display device using such a MIM element and connecting each pixel to two scanning lines via two MIM elements has been proposed in JP-A-63-187279. .

しかしながら、これら従来のMIM素子は次に示すよう
な問題点を有し、従って、このMIM素子を用いたマトリ
クス表示装置は断線や短絡等が往々に生じ、表示欠陥の
出やすいものであった。
However, these conventional MIM elements have the following problems. Therefore, in a matrix display device using this MIM element, disconnection, short-circuit, and the like often occur, and display defects easily occur.

すなわち、従来のMIM素子における絶縁膜としては陽
極酸化膜を用いるものにあっては(1)絶縁膜が下部金
属の陽極酸化膜に限られるため、その物性値の制御、ひ
いてはMIM素子特性の制御を任意に行うことは不可能で
あること、(2)300〜500℃程度の熱処理が必要である
ため、用いる基板材質が耐熱性の高いものに限定される
こと、(3)は比誘電率が高いため、液晶表示装置のス
イッチング素子として用いる場合、(一般にMIM容量/
液晶容量<1/10という制約があるとされていることか
ら)素子面積を小さくする必要があり、高度な微細加工
が要求されること、等の欠点を有している。また、絶縁
膜としてSiNxを用いたMIM素子においては、上記(1)
及び(3)の欠点は解消されるものの、成膜温度が300
℃程度と高いため、上記(2)と同様の問題点が残され
ているとともに、ダスト等によるピンホールが発生しや
すく歩留りが低下するという問題点を有している。
That is, in the case of using a anodic oxide film as the insulating film in the conventional MIM element, (1) since the insulating film is limited to the anodic oxide film of the lower metal, the control of the physical property value and, consequently, the control of the characteristics of the MIM element. (2) Since heat treatment at about 300 to 500 ° C. is required, the material of the substrate to be used is limited to those having high heat resistance, and (3) the relative permittivity. Therefore, when used as a switching element of a liquid crystal display device, (in general, the MIM capacitor /
It is necessary to reduce the element area (since it is said that there is a restriction that the liquid crystal capacity is less than 1/10), and there are drawbacks such as the need for advanced fine processing. In the case of a MIM device using SiNx as an insulating film, the above (1)
Although the drawbacks of (3) and (3) are eliminated, the deposition temperature is 300
Since the temperature is as high as about ° C., the same problem as the above (2) remains, and there is a problem that pinholes are easily generated by dust and the like, and the yield is reduced.

〔目的〕〔Purpose〕

本発明は上記したような従来技術の有する問題点を解
決し、断線や短絡等による表示欠陥の生じ難い構成を有
するマトリクス表示装置を提供するものである。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems of the prior art, and provides a matrix display device having a configuration in which display defects due to disconnection, short circuit, and the like are unlikely to occur.

〔構成〕〔Constitution〕

本発明のマトリクス表示装置は、この装置を構成する
少なくとも一方の基板上に設けられた複数個の画素電極
の各々がMIM素子を介してその画素電極に隣接する2本
の走査電極に接続され、かつ、該MIM素子が第1の導体
及び第2の導体間に硬質炭素膜を介在して配置させてい
ることを特徴としている。
In the matrix display device of the present invention, each of a plurality of pixel electrodes provided on at least one substrate constituting the device is connected to two scanning electrodes adjacent to the pixel electrode via a MIM element, In addition, the MIM element is characterized in that a hard carbon film is interposed between the first conductor and the second conductor.

このように、本発明の第1の特徴は、まず、本発明で
使用するMIM素子の第1の導体と第2の導体との間に形
成される絶縁膜の材料にあり、この絶縁膜は炭素原子及
び水素原子を主要な組織形成元素として非晶質及び微結
晶質の少なくとも一方を含む硬質炭素膜(i−C膜、ダ
イヤモンド状炭素膜、アモルファスダイヤモンド膜、ダ
イヤモンド薄膜とも呼ばれる。)からなっている。硬質
炭素膜の一つの特徴は気相成長膜であるがために、後述
するように、その諸物性が制膜条件によって広範囲に制
御できることである。従って、絶縁膜といってもその抵
抗値は半絶縁体〜絶縁体領域までをカバーしており、こ
の意味では本発明のMIM素子を例えば特開昭61−275811
号公報でいうところのMSI素子(Metal−Semi−Insulato
r)や、SIS素子(半導体−絶縁体−半導体であって、こ
こでの「半導体」は不純物を高濃度にドープしたもので
ある)としても位置付けられるものである。
As described above, the first feature of the present invention resides in the material of the insulating film formed between the first conductor and the second conductor of the MIM element used in the present invention. It is composed of a hard carbon film (i-C film, diamond-like carbon film, amorphous diamond film, amorphous diamond film, etc.) containing at least one of amorphous and microcrystalline with carbon atoms and hydrogen atoms as main structure forming elements. ing. One of the features of the hard carbon film is that it is a vapor-grown film, so that its physical properties can be controlled over a wide range by controlling the film-forming conditions, as described later. Therefore, even if it is referred to as an insulating film, its resistance value covers the region from the semi-insulator to the insulator, and in this sense, the MIM element of the present invention is disclosed in, for example, JP-A-61-275811.
Of the MSI element (Metal-Semi-Insulato)
r) and SIS devices (semiconductor-insulator-semiconductor, where “semiconductor” is a highly doped impurity).

本発明における硬質炭素膜について詳細に説明する。
硬質炭素膜を形成するためには有機化合物ガス、等に炭
化水素ガスが用いられる。これら原料における相状態は
常温常圧において必ずしも気相である必要はなく、加熱
或は減圧等により溶融、蒸着、昇華等を経て気化し得る
ものであれば、液相でも固相でも使用可能である。
The hard carbon film according to the present invention will be described in detail.
In order to form a hard carbon film, a hydrocarbon gas is used as an organic compound gas or the like. The phase state of these raw materials does not necessarily need to be a gas phase at normal temperature and normal pressure, and any liquid or solid phase can be used as long as it can be vaporized through melting, vapor deposition, sublimation, etc. by heating or decompression. is there.

原料ガスとしての炭化水素ガスについては、例えばCH
4,C2H8,C4H10等のパラフィン系炭化水素、C2H4等のオレ
フィン系炭化水素、アセチレン系炭素水素、ジオレフィ
ン系炭化水素、さらには芳香族炭化水素などすべての炭
化水素を少なくも含むガスが使用可能である。
For hydrocarbon gas as a source gas, for example, CH
4, C 2 H 8, C 4 paraffinic hydrocarbons H 10, etc., olefinic hydrocarbons such as C 2 H 4, acetylenic carbon hydrogen, diolefinic hydrocarbons, more of all such aromatic hydrocarbons hydrocarbons Gases containing at least hydrogen can be used.

さらに、炭化水素以外でも、例えばアルコール類、ケ
トン類、エーテル類、エステル類などであって少なくと
も炭素元素を含む化合物であれば使用可能である。
Further, other than hydrocarbons, compounds such as alcohols, ketones, ethers, esters and the like containing at least a carbon element can be used.

本発明における原料ガスからの硬質炭素膜の形成方法
としては、成膜活性種が直流、低周波、高周波或はマイ
クロ波等を用いてプラズマ法により生成されるプラズマ
状態を経て形成される方法が好ましいが、より大面積
化、均一性向上、低温制膜などの目的で低圧下で堆積を
行なうには、磁界効果を利用する方法がさらに好まし
い。また、高温における熱分解によっても活性種を形成
できる。
As a method for forming a hard carbon film from a raw material gas in the present invention, a method in which a film forming active species is formed through a plasma state generated by a plasma method using a direct current, a low frequency, a high frequency, a microwave, or the like. Although preferable, a method utilizing a magnetic field effect is more preferable for performing deposition under a low pressure for the purpose of increasing the area, improving the uniformity, and controlling the temperature at a low temperature. Active species can also be formed by thermal decomposition at high temperatures.

その他にも、イオン化蒸着法或いはイオンビーム蒸着
法等により生成されるイオン状態を経て形成されてもよ
いし、真空蒸着法或いはスパッタリング法等により生成
される中性粒子から形成されてもよいし、さらには、こ
れらの組み合わせにより形成されてもよい。
In addition, it may be formed through an ion state generated by an ionization evaporation method or an ion beam evaporation method, or may be formed from neutral particles generated by a vacuum evaporation method, a sputtering method, or the like, Further, it may be formed by a combination of these.

こうして作製されるう硬質炭素膜の堆積条件の一例は
プラズマCVD法の場合、概ね次の通りである。
An example of the conditions for depositing the hard carbon film thus produced in the case of the plasma CVD method is generally as follows.

RF出力:0.1〜50W/cm2 圧 力:10-3〜10Torr 堆積温度:室温〜950℃で行なうことができるが、好
ましくは室温〜300℃。
RF output: 0.1 to 50 W / cm 2 Pressure: 10 -3 to 10 Torr Deposition temperature: room temperature to 950 ° C., preferably room temperature to 300 ° C.

このプラズマ状態により原料ガスがラジカルとイオン
とに分解され反応することによって、基板上に炭素原子
Cと水素原子Hとからなるアモルファス(非晶質)及び
微結晶質(結晶の大きさは数10Å〜数μm)の少くとも
一方を含む硬質炭素膜が堆積する。硬質炭素膜の諸特性
を表−1に示す。
The raw material gas is decomposed into radicals and ions by the plasma state and reacts with each other, so that amorphous (amorphous) and microcrystalline (crystal size of several tens of degrees) composed of carbon atoms C and hydrogen atoms H are formed on the substrate. (Several .mu.m). Table 1 shows the properties of the hard carbon film.

注)測定法; 比抵抗(ρ):コプレナー型セルによるI−V特性よ
り求める。
Note) Measuring method; Specific resistance (ρ): Determined from the IV characteristics of a coplanar cell.

光学的バンドギャップ(Egopt):分光特性から吸収
係数(α)を求め、(αhν)1/2=B(hν−Egopt)
の関係より決定する。
Optical band gap (Egopt): The absorption coefficient (α) is determined from the spectral characteristics, and (αhν) 1/2 = B (hν−Egopt)
Is determined from the relationship.

膜中水素量(CH):赤外吸収スペクトルから2900cm-1
付近のピークを積分し、吸収断面積Aをかけて求める。
すなわち、CH=A・∫α(w)/w.dw SP3/SP2比:赤外吸収スペクトルを、SP3,SP2にそれぞ
れ帰属されるガウス関数に分解し、その面積比より求め
る。
Hydrogen content in film (C H ): 2900 cm -1 from infrared absorption spectrum
The peaks in the vicinity are integrated and multiplied by the absorption cross section A to obtain the peak.
That is, C H = A · ∫α (w) /w.dw SP 3 / SP 2 ratio: The infrared absorption spectrum is decomposed into Gaussian functions assigned to SP 3 and SP 2 , respectively, and is obtained from the area ratio. .

ビッカース硬度(H):マイクロビッカース計によ
る。
Vickers hardness (H): According to a micro Vickers meter.

屈 折 率(n):エリプソメータによる。 Refractive index (n): Based on ellipsometer.

欠 陥 密 度 :ESRによる。 Defect density: Depends on ESR.

こうして形成される硬質炭素膜は、IR吸収法及びラマ
ン分光法による分析の結果、夫々、第1図及び第2図に
示すように炭素原子がSP3の混成軌道とSP2の混成軌道と
を形成した原子間結合が混在していることが明らかにな
っている。SP3結合とSP2結合との比率は、IRスペクトル
をピーク分離することで概ね推定できる。IRスペクトル
には、2800〜3150cm-1に多くのモードのスペクトルが重
なって測定されるが、それぞれの波数に対応するピーク
の帰属は明らかになっており、第3図に示されたごとき
ガウス分布によってピーク分離を行ない、夫々のピーク
面積を算出し、その比率を求めればSP3/SP2比を知るこ
とができる。
As a result of analysis by IR absorption method and Raman spectroscopy, the hard carbon film thus formed shows that the carbon atom has a hybrid orbital of SP 3 and a hybrid orbital of SP 2 as shown in FIGS. 1 and 2, respectively. It is clear that the formed interatomic bonds are mixed. The ratio between SP 3 and SP 2 bonds can be roughly estimated by separating peaks in the IR spectrum. In the IR spectrum, spectra of many modes are overlapped and measured at 2800 to 3150 cm -1. The assignment of peaks corresponding to each wave number is clear, and the Gaussian distribution as shown in FIG. By performing peak separation, the peak areas of the respective peaks are calculated, and if the ratio is determined, the SP 3 / SP 2 ratio can be known.

また、X線及び電子回折分析によれば、アモルファス
状態(a−C:H)及び/又は数10Å〜数μm程度の微結
晶粒を含むアモルファス状態にあることが判かる。
According to X-ray and electron diffraction analyses, it can be seen that the film is in an amorphous state (a-C: H) and / or an amorphous state including fine crystal grains of several tens of degrees to several μm.

一般に量産に適しているプラズマCVD法の場合には、R
F出力が小さいほど膜の比抵抗値および硬度が増加し、
低圧力なほど活性種の寿命が増加するために基板温度の
低温化、大面積での均一化が図られ、かつ比抵抗、硬度
が増加する傾向にある。更に、低圧力ではプラズマ密度
が減少するため、磁場閉じ込め効果を利用する方法は、
比抵抗の増加には特に効果的である。
Generally, in the case of the plasma CVD method suitable for mass production, R
The smaller the F output, the higher the specific resistance and hardness of the film,
The lower the pressure, the longer the life of the active species is. Therefore, the substrate temperature is reduced, the uniformity over a large area is achieved, and the specific resistance and hardness tend to increase. Furthermore, since the plasma density decreases at low pressure, the method using the magnetic field confinement effect is as follows.
It is particularly effective for increasing the specific resistance.

さらに、この方法は常温〜300℃、更には、常温〜150
℃程度の比較的低い温度条件でも同様に良質の硬質炭素
膜を形成できるという特長を有しているため、MIM素子
製造プロセスの低温化には最適である。従って、使用す
る基板材料の選択自由度が広がり、基板温度をコントロ
ールし易いために大面積に均一な膜が得られるという特
徴をもっている。また、硬質炭素膜の構造及び物性は、
表−1に示したように、広範囲に制御可能であるため、
デバイス特性を自由に設計できる利点もある。
In addition, this method is performed at room temperature to 300 ° C., and further at room temperature to 150 ° C.
Since it has the feature that a high-quality hard carbon film can be similarly formed even at a relatively low temperature condition of about ° C, it is most suitable for lowering the temperature of the MIM element manufacturing process. Therefore, there is a feature that a degree of freedom in selecting a substrate material to be used is widened and a uniform film can be obtained over a large area because the substrate temperature can be easily controlled. The structure and physical properties of the hard carbon film are as follows:
As shown in Table 1, since it can be controlled in a wide range,
There is also an advantage that device characteristics can be freely designed.

さらには、膜の誘電率も3〜5くらいで、従来MIM素
子に使用されていたTa2O5,Al2O3,SiNxなどと比較して小
さいため、同じ電気容量をもった素子を作る場合、素子
サイズが大きくてすむので、それほど微細加工を必要と
せず、歩留まりが向上する。通常、MIM素子容量と液晶
容量とは等価回路的に直列接続されるため、MIM素子に
充分な電圧が印加されるためにはCMIM:CLCD=1:10程度
にする必要があるとされている。また、膜の硬度が高い
ため、液晶材料封入時のラビング工程による損傷が少な
く、この点からも歩留りが向上する。
Furthermore, since the dielectric constant of the film is about 3-5, which is smaller than Ta 2 O 5 , Al 2 O 3 , SiNx, etc. used in conventional MIM elements, an element with the same electric capacity is made. In this case, since the element size is large, fine processing is not so required, and the yield is improved. Normally, the MIM element capacitance and the liquid crystal capacitance are connected in series in an equivalent circuit, so that it is necessary to set C MIM : C LCD = 1: 10 in order to apply a sufficient voltage to the MIM element. ing. Further, since the hardness of the film is high, damage due to the rubbing step at the time of enclosing the liquid crystal material is small, and the yield is also improved from this point.

このように、硬質炭素膜を絶縁層に用いたMIM素子は
従来技術の有する欠点を除去するものであるが、液晶表
示装置の大面積化あるいは高容量比が進むと、走査電極
の断線や素子の短絡等のより欠陥を皆無にすることは非
常に困難なものとなる。
As described above, the MIM element using the hard carbon film as the insulating layer eliminates the drawbacks of the conventional technology, but as the area of the liquid crystal display device increases or the capacity ratio increases, the disconnection of the scanning electrode and the element increase. It is very difficult to eliminate any defects such as short circuits.

本発明の第2の特徴は、各画素電極をMIM素子を介し
て二本の走査電極線に接続することにより、表示欠陥が
起り難くしたことである。具体的には、素子部および走
査電極線における断線に対しては正常な走査電極線を通
って液晶層に電荷が注入できることにより、欠陥とはな
らない。素子部の短絡に起因する画素欠陥については、
その欠陥画素に対応する表示電極に付随する二個のMIM
素子のうちの短絡している素子をレーザー光照射などの
方法を用いて取り除き、正常な素子のみで駆動させるこ
とにより、画素欠陥を修正することができる。
A second feature of the present invention is that display defects are less likely to occur by connecting each pixel electrode to two scanning electrode lines via a MIM element. Specifically, a disconnection in the element portion and the scan electrode line does not cause a defect because charges can be injected into the liquid crystal layer through a normal scan electrode line. Regarding pixel defects caused by short circuit of the element part,
Two MIMs associated with the display electrode corresponding to the defective pixel
Pixel defects can be corrected by removing short-circuited elements from the elements by using a method such as laser irradiation and driving only normal elements.

第4図は本発明の液晶表示装置をなす一方の基板(図
示せず)に設けられた電極構成図の一例を示している。
第4図において、1は走査電極、2はMIM素子、3は画
素電極である。
FIG. 4 shows an example of an electrode configuration diagram provided on one substrate (not shown) constituting the liquid crystal display device of the present invention.
In FIG. 4, 1 is a scanning electrode, 2 is a MIM element, and 3 is a pixel electrode.

第5図は第4図の基板(図示されていない)を用いた
液晶表示装置を組み立てた時の任意の一画素の等価回路
であって、(a)はこの画素に接続されている2個のMI
M素子及びそれを介して接続されている2本の走査電極
の両方ともに短絡や断線等の不良がない場合である。一
方、(b)は例えば1個のMIM素子が短絡していたため
に、レーザー光を照射して取り除いた場合である。第5
図(a)(b)において、4は液晶の抵抗、5は液晶の
容量、6及び8はMIM素子の抵抗、7及び9はMIM素子の
容量、10は駆動回路である。
FIG. 5 shows an equivalent circuit of an arbitrary pixel when a liquid crystal display device using the substrate (not shown) of FIG. 4 is assembled, and (a) shows two circuits connected to this pixel. MI
This is a case where there is no defect such as short circuit or disconnection in both the M element and the two scanning electrodes connected through the M element. On the other hand, FIG. 2B shows a case where one MIM element is short-circuited and is removed by irradiating a laser beam. Fifth
4A and 4B, reference numeral 4 denotes the resistance of the liquid crystal, 5 denotes the capacitance of the liquid crystal, 6 and 8 denote the resistance of the MIM element, 7 and 9 denote the capacitance of the MIM element, and 10 denotes the drive circuit.

駆動回路により駆動電圧Vonが印加された時、MIM素子
に印加される電圧Vは で表わされる。
When the drive voltage Von is applied by the drive circuit, the voltage V applied to the MIM element is Is represented by

ここでCLCDは液晶の容量、CMIMはMIM素子の合成容量
である。
Here, C LCD is the capacitance of the liquid crystal, and C MIM is the combined capacitance of the MIM elements.

第5図(a)の場合、MIM素子の面積は(b)の2倍
になるが、容量が2倍となるため、同じ駆動電圧Vonに
対して電圧Vは小さくなり、MIM素子を流れる電流の合
成値は著しく異なることはない。
In the case of FIG. 5 (a), the area of the MIM element is twice as large as that of FIG. 5 (b), but the capacitance is doubled, so that the voltage V becomes smaller for the same drive voltage Von, and the current flowing through the MIM element Do not differ significantly.

また、前述のごとく、MIM素子に充分な電圧が印加さ
れるためには、CMIM≪CLCDである必要があり、既述のと
おり、通常CMIM:CLCD=1:10程度に設計される。容量は
面積に比例するので、一画素に2個並列に設けられた時
には前記制約を満たすためには1個のみ設けられている
場合の1/2の面積にしなければならないが、先に触れた
とおり、硬質炭素膜の比誘電率は3〜5程度と比較的小
さいので、もともとそれほど素子サイズを小さくする必
要がなく、この点でも有利である。
Further, as described above, in order for a sufficient voltage to be applied to the MIM element, it is necessary that C MIM必要 C LCD , and as described above, it is usually designed that C MIM : C LCD = 1: 10. You. Since the capacitance is proportional to the area, when two pixels are provided in parallel in one pixel, the area must be reduced to half of that in the case where only one is provided in order to satisfy the above-mentioned constraint. As described above, the relative permittivity of the hard carbon film is relatively small, about 3 to 5, so that it is not necessary to reduce the element size so much, and this is also advantageous.

第6図は本発明の電極構成図の別の一例である。第4
図と異なっているのは、画素電極の凹部にMIM素子を設
けた点で、より開口率が大きくなる。なお、MIM素子は
画素の左右に対称に配される必要はなく、いかなる場所
に設けられてもよい。
FIG. 6 is another example of the electrode configuration diagram of the present invention. 4th
The difference from the figure is that the aperture ratio is further increased in that the MIM element is provided in the concave portion of the pixel electrode. Note that the MIM elements do not need to be arranged symmetrically to the left and right of the pixel, and may be provided at any place.

本発明のMIM素子部を走査電極及び画素電極の一部を
含めて拡大すると第7図のように表われる。このような
MIM素子を作るには例えばガラス、プラスチック板、プ
ラスチックフィルム等の透明基板(図示せず)上に画素
電極11としてITO,ZnO:Al,In2O3,SnO2等の透明導電性薄
膜をスパッタリング、蒸着等の方法により数百〜数千Å
程度の厚さに成膜し、所定のパターンにエッチングす
る。次に、下部電極12としてAl,Ta,Ti,Cr,Ni,Cu,Au,Ag,
W,Mo,Pt等の導電性薄膜をスパッタリング、蒸着等の方
法により数百〜数千Å程度の厚さに成膜し、所定パター
ンにエッチングする。次いで、絶縁13として硬質炭素膜
をプラズマCVD法あるいはイオンビーム法などによって1
00〜8000Å、好ましくは200〜6000Å、さらに好ましく
は300〜4000Åの厚さに成膜したのち、所定のパターン
にエッチングする。エッチングの方法としてはドライエ
ッチング法が好ましく使用される。硬質炭素膜の膜圧が
これより小さい場合、ピンホールによる欠陥が急激に増
加する(欠陥率が1%を越える)、膜厚の均一性が確保
できない等の問題があり、逆に、これより大きい場合は
ストレスによる剥離が生じやすい、駆動電圧が高くなり
すぎる等の問題があり、いずれも好ましくない。
FIG. 7 is an enlarged view of the MIM element portion of the present invention including a part of the scanning electrode and the pixel electrode. like this
To make a MIM element, for example, a transparent conductive thin film such as ITO, ZnO: Al, In 2 O 3 , SnO 2 is sputtered as a pixel electrode 11 on a transparent substrate (not shown) such as glass, plastic plate, plastic film, etc. Hundreds to thousands depending on the method of vapor deposition, etc.
A film is formed to a thickness of about the same, and is etched into a predetermined pattern. Next, as the lower electrode 12, Al, Ta, Ti, Cr, Ni, Cu, Au, Ag,
A conductive thin film of W, Mo, Pt or the like is formed into a thickness of several hundreds to several thousand degrees by a method such as sputtering or vapor deposition, and is etched into a predetermined pattern. Next, a hard carbon film is formed as an insulator 13 by a plasma CVD method or an ion beam method.
After forming the film to a thickness of 00 to 8000 °, preferably 200 to 6000 °, more preferably 300 to 4000 °, the film is etched into a predetermined pattern. As an etching method, a dry etching method is preferably used. If the film pressure of the hard carbon film is smaller than this, there are problems such as a sharp increase in defects due to pinholes (the defect rate exceeds 1%), and it is not possible to ensure uniformity of the film thickness. If it is large, there are problems such as easy peeling due to stress and excessively high driving voltage.

なお、硬質炭素膜には、炭素及び水素原子以外に周期
律表第III族、同第IV族、同第V族元素、アルカリ金属
元素、アルカリ土類金属元素、窒素原子、酸素原子、カ
ルコゲン系元素又はハロゲン原子を構成元素の1つとし
て含んでもよい。
In addition, the hard carbon film includes, in addition to carbon and hydrogen atoms, Group III, IV, and V elements of the periodic table, alkali metal elements, alkaline earth metal elements, nitrogen atoms, oxygen atoms, and chalcogen-based materials. An element or a halogen atom may be included as one of the constituent elements.

この不純物ドープにより、素子の安定性及びデバイス
設計の自由度は一層増大する。これら不純物の量は全構
成厚子に対し、通常、周期律表第III族元素については5
atomic%以下、同じく第IV族元素については35atomic%
以下、同じく第V族元素については5atomic%以下、ア
ルカリ金属元素については5atomic%以下、アルカリ土
類金属元素については5atomic%以下、窒素原子につい
ては5atomic%以下、酸素原子については5atomic%以
下、アルコゲン系元素については35atomic%以下、ま
た、ハロゲン原子については35atomic%以下である。こ
れら元素又は原子の量は元素分析の常法例えばオージェ
分析によって測定することができる。また、この量は原
料ガスに含まれる他の化合物の量や成膜条件等で調節可
能である。
This impurity doping further increases the stability of the device and the degree of freedom in device design. The amount of these impurities is usually 5% for Group III
atomic% or less, and 35 atomic% for Group IV elements
Hereinafter, the same applies to Group V elements of 5 atomic% or less, alkali metal elements of 5 atomic% or less, alkaline earth metal elements of 5 atomic% or less, nitrogen atoms of 5 atomic% or less, oxygen atoms of 5 atomic% or less, and alcohols. It is 35 atomic% or less for system elements, and 35 atomic% or less for halogen atoms. The amounts of these elements or atoms can be measured by a conventional method of elemental analysis, for example, Auger analysis. Further, this amount can be adjusted by the amount of another compound contained in the source gas, the film forming conditions, and the like.

最後に、上部電極14としてPt,Al,Cr,Ti,Ni,Cu,Au,Ag,
W,Mo,Ta等の導電性薄膜をスパッタリング、蒸着等の方
法により数百〜数千Åの厚さに成膜し、所定のパターン
にエッチングする。
Finally, Pt, Al, Cr, Ti, Ni, Cu, Au, Ag,
A conductive thin film of W, Mo, Ta or the like is formed to a thickness of several hundreds to several thousand Å by a method such as sputtering or vapor deposition, and is etched into a predetermined pattern.

MIM素子の構成はこれに限られるものではなく、MIM素
子の作成後、最上層に透明電極を設けたもの、透明電極
が上部又は下部電圧を兼ねた構成のもの、下部電極の側
面にMIM素子を形成したもの等、種々の構成が可能であ
る。
The configuration of the MIM element is not limited to this.After the MIM element is created, a transparent electrode is provided on the uppermost layer, a transparent electrode also serves as an upper or lower voltage, and a MIM element is provided on a side surface of the lower electrode. Various configurations are possible, such as those formed with.

次に実施例を示す。 Next, examples will be described.

実施例1 一方の透明基板としてのパイレックスガラス基板上
に、ITOをスパッタリング法により約1000Å厚に堆積後
パターン化して画素電極を形成した。次に、能動素子と
してMIM素子を次のように儲けた。まず、基板の画素電
極上にAlを蒸着法により約1000Å厚に堆積後、パターン
化して下部電極を形成した。その上に、絶縁膜として硬
質炭素膜をプラズマCVD法により約800Å厚に堆積後、ド
ライエッチングによりパターン化した。この時の成膜条
件は以下の通りである。
Example 1 On a Pyrex glass substrate as one transparent substrate, ITO was deposited to a thickness of about 1000 mm by a sputtering method and then patterned to form a pixel electrode. Next, MIM elements were made as active elements as follows. First, Al was deposited on a pixel electrode of a substrate to a thickness of about 1000 mm by a vapor deposition method, and then patterned to form a lower electrode. A hard carbon film as an insulating film was deposited thereon to a thickness of about 800 mm by a plasma CVD method, and then patterned by dry etching. The film forming conditions at this time are as follows.

圧 力:0.035Torr CH4 流量:20SCCM RFパワー:0.2W/cm2 更に、各硬質炭素絶縁膜上にNiを蒸着法により約1000
Å厚に堆積後、パターン化して上部電極を形成した。
Pressure: 0.035 Torr CH 4 Flow rate: 20 SCCM RF power: 0.2 W / cm 2 Further, Ni is deposited on each hard carbon insulating film by evaporation method to about 1000
After being deposited thick, it was patterned to form an upper electrode.

他方の透明基板(対向基板)としてのパイレックス基
板上に、ITOをスパッタリング法により約1000Å厚に堆
積後、ストライプ状にパターン化して共通画素電極を形
成した。
On a Pyrex substrate as the other transparent substrate (counter substrate), ITO was deposited to a thickness of about 1000 mm by a sputtering method, and then patterned in a stripe shape to form a common pixel electrode.

次に、両基板の上に配向膜としてポリイミド膜を形成
しラビング処理を行なった。
Next, a polyimide film was formed as an alignment film on both substrates, and a rubbing treatment was performed.

続いて、これらの基板を各画素電極側を内側にして対
向させ、約5μm径のギャップ材を介して貼合せ、更に
こうして形成されたセル内に市販の液晶材料を封入する
ことにより第8図に示すような液晶表示装置を作った。
第8図中、15は透明基板、16は画素電極、16′は共通画
素電極、17はMIM素子、18は共通電極(走査電極)又は
共通配線、19は配向膜、20はギャップ材、21は液晶材料
である。
Subsequently, these substrates are opposed to each other with the pixel electrode side facing inward, bonded through a gap material having a diameter of about 5 μm, and a commercially available liquid crystal material is sealed in the cell thus formed. A liquid crystal display as shown in FIG.
8, 15 is a transparent substrate, 16 is a pixel electrode, 16 'is a common pixel electrode, 17 is a MIM element, 18 is a common electrode (scanning electrode) or common wiring, 19 is an alignment film, 20 is a gap material, 21 is a gap material, Is a liquid crystal material.

実施例2 ガラス板上に蒸着法により約1000Å厚のAl薄膜を形成
し、次いで、エッチングによりパターニングして下部金
属電極とし、その上に約600Å厚の硬質炭素膜を被覆し
た後、ドライエッチングによってパターニングして絶縁
膜とし、更に、各硬質炭素膜上にE.B.蒸着法により約10
00Å厚のITO膜を被覆し、エッチングによりパターニン
グして上部透明画素電極を形成することにより第9図に
示したタイプのMIM素子を作った。第9図中、15は透明
基板、22は金属電極、11は透明電極、13は硬質炭素絶縁
膜である。ここでの硬質炭素膜13ほ成膜条件は以下の通
りである。
Example 2 An Al thin film having a thickness of about 1000 mm was formed on a glass plate by a vapor deposition method, and then patterned by etching to form a lower metal electrode. A hard carbon film having a thickness of about 600 mm was coated thereon, followed by dry etching. Patterned into an insulating film, and furthermore, about 10
An MIM device of the type shown in FIG. 9 was made by coating an ITO film having a thickness of 00 mm and patterning by etching to form an upper transparent pixel electrode. In FIG. 9, 15 is a transparent substrate, 22 is a metal electrode, 11 is a transparent electrode, and 13 is a hard carbon insulating film. The conditions for forming the hard carbon film 13 here are as follows.

圧 力:0.05Torr CH4 流量:10SCCM RFパワー:0.1W/cm2 次に、対向基板としてのプラスチックフィルム上に、
スパッタリング法によりITOを約500Å厚に堆積した後、
ストライプ状にパターン化して共通画素電極を形成し
た。引続き、その上に実施例1と同様にポリイミド膜を
設け、ラビング処理した。
Pressure: 0.05 Torr CH 4 Flow rate: 10 SCCM RF power: 0.1 W / cm 2 Next, on a plastic film as a counter substrate,
After depositing about 500mm thick ITO by sputtering method,
A common pixel electrode was formed by patterning in a stripe shape. Subsequently, a polyimide film was provided thereon in the same manner as in Example 1 and rubbed.

これら2枚の基板を実施例1と同様にギャップ材を介
して貼合せた後、市販の液晶材料を封入することにより
液晶表示装置を作った。
After bonding these two substrates through a gap material in the same manner as in Example 1, a commercially available liquid crystal material was sealed to produce a liquid crystal display device.

〔効果〕〔effect〕

以上説明したように、本発明に用いられるMIM素子に
おける硬質炭素膜は 1) プラズマCVD法等に気相合成法で作製されるた
め、成膜条件によって物性が広範に制御でき、従って、
デバイス設計上の自由度が大きい。
As described above, the hard carbon film in the MIM element used in the present invention is 1) manufactured by a gas phase synthesis method such as a plasma CVD method, so that the physical properties can be controlled widely by the film formation conditions, and therefore,
Large degree of freedom in device design.

2) 硬質でしかも厚膜にできるため、機械的損傷を受
け難く、また厚膜化によるピンホールの減少も期待でき
る。
2) Since it is hard and can be formed into a thick film, it is hard to be damaged mechanically, and a reduction in pinholes due to the thick film can be expected.

3) 室温付近の低温においても良質な膜を形成できる
ので、基板材質に制約がない。
3) Since a high-quality film can be formed even at a low temperature around room temperature, there is no restriction on the material of the substrate.

4) 膜厚、膜質の均一性に優れているため、薄膜デバ
イス用として適している。
4) It is suitable for thin film devices because of its excellent uniformity of film thickness and film quality.

5) 誘電率が低いので、高度の微細加工技術を必要と
せず、従って素子の大面積化に有利である、 等の特長を有し、このため特に信頼性の高い液晶表示用
スイッチング素子として好適である。
5) Low dielectric constant does not require advanced microfabrication technology, and is therefore advantageous for increasing the area of the device. For example, it is suitable as a highly reliable switching device for liquid crystal display. It is.

さらに、本発明のマトリクス表示装置は各画素電極を
二つのMIM素子を介して二本の走査電極線と接続させた
ことにより、素子部において断線および走査電極の断線
による欠陥は基本的に起らないようになっている。ま
た、素子部での短絡による欠陥に対しては、修正により
正常画素にすることができる。このことにより、製造の
歩留りを向上させることが可能である。
Further, in the matrix display device of the present invention, each pixel electrode is connected to two scan electrode lines via two MIM elements, so that a defect in the element portion due to disconnection and disconnection of the scan electrode basically occurs. Not to be. In addition, a defect caused by a short circuit in the element portion can be made a normal pixel by correction. This makes it possible to improve the production yield.

【図面の簡単な説明】[Brief description of the drawings]

第1図及び第2図は本発明で用いるMIM素子における硬
質炭素膜のIR吸収スペクトル及びラマン分光スペクトル
をそれぞれ示すものである。 第3図は第1図及び第2図におけるSP3結合とSP2結合の
ピーク分離したガウス分布図である。 第4図は本発明を液晶表示装置に適用した場合の電極構
成図の一例を示す。 第5図は第4図の基板(図示していない)を用いて形成
した液晶表示装置の任意の一画素の等価回路図である。 第6図は本発明の電極構成図の別の一例を示す。 第7図は本発明のMIM素子部を走査電極及び画素電極の
一部を含めて示した拡大図である。 第8図は本発明によるマトリクス表示装置を適用した液
晶表示装置の部分切除斜視図である。 第9図は本発明で用いるMIM素子の別の断面説明図であ
る。 1……走査電極、2……MIM素子 3……画素電極、12……下部電極 11,16……画素電極、13……絶縁層 14……上部電極、15……透明基板 17……MIM素子、18……共通電極 21……液晶材料
1 and 2 show an IR absorption spectrum and a Raman spectrum of a hard carbon film in a MIM device used in the present invention, respectively. FIG. 3 is a Gaussian distribution diagram in which the peaks of SP 3 binding and SP 2 binding in FIGS. 1 and 2 are separated. FIG. 4 shows an example of an electrode configuration diagram when the present invention is applied to a liquid crystal display device. FIG. 5 is an equivalent circuit diagram of an arbitrary pixel of a liquid crystal display device formed using the substrate (not shown) of FIG. FIG. 6 shows another example of the electrode configuration diagram of the present invention. FIG. 7 is an enlarged view showing the MIM element section of the present invention including a part of the scanning electrode and the pixel electrode. FIG. 8 is a partially cutaway perspective view of a liquid crystal display device to which the matrix display device according to the present invention is applied. FIG. 9 is another sectional explanatory view of the MIM element used in the present invention. DESCRIPTION OF SYMBOLS 1 ... Scan electrode 2 ... MIM element 3 ... Pixel electrode, 12 ... Lower electrode 11, 16 ... Pixel electrode, 13 ... Insulating layer 14 ... Upper electrode, 15 ... Transparent substrate 17 ... MIM Element, 18 Common electrode 21 Liquid crystal material

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−187279(JP,A) 特開 昭64−40929(JP,A) 特開 昭64−7577(JP,A) 特開 平1−217326(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/136 G02F 1/1343 G09F 9/30 H01L 49/02──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-187279 (JP, A) JP-A 64-40929 (JP, A) JP-A 64-7577 (JP, A) JP-A-1- 217326 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G02F 1/136 G02F 1/1343 G09F 9/30 H01L 49/02

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】薄膜二端子素子を用いたマトリクス表示装
置において、表示装置を構成する少なくとも一方の基板
上に設けられた複数個の画素電極の各々が薄膜二端子素
子を介してその画素電極に隣接する2本の走査電極に接
続され、かつ、該薄膜二端子素子が第1の導体及び第2
の導体間に硬質炭素膜を介在して配置させていることを
特徴とするマトリクス表示装置。
In a matrix display device using a thin-film two-terminal element, each of a plurality of pixel electrodes provided on at least one substrate constituting the display device is connected to the pixel electrode via the thin-film two-terminal element. The thin-film two-terminal element is connected to two adjacent scanning electrodes, and the thin-film two-terminal element is connected to the first conductor and the second conductor.
Wherein a hard carbon film is interposed between said conductors.
JP9210589A 1989-04-06 1989-04-12 Matrix display device Expired - Fee Related JP2798965B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9210589A JP2798965B2 (en) 1989-04-12 1989-04-12 Matrix display device
US07/505,222 US5101288A (en) 1989-04-06 1990-04-05 LCD having obliquely split or interdigitated pixels connected to MIM elements having a diamond-like insulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9210589A JP2798965B2 (en) 1989-04-12 1989-04-12 Matrix display device

Publications (2)

Publication Number Publication Date
JPH02271324A JPH02271324A (en) 1990-11-06
JP2798965B2 true JP2798965B2 (en) 1998-09-17

Family

ID=14045160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9210589A Expired - Fee Related JP2798965B2 (en) 1989-04-06 1989-04-12 Matrix display device

Country Status (1)

Country Link
JP (1) JP2798965B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187279A (en) * 1987-01-29 1988-08-02 松下電器産業株式会社 Matrix display device
JPS6440929A (en) * 1987-08-07 1989-02-13 Nec Corp Thin film two-terminal element type active matrix liquid crystal display device

Also Published As

Publication number Publication date
JPH02271324A (en) 1990-11-06

Similar Documents

Publication Publication Date Title
JP2757207B2 (en) Liquid crystal display
JP2799875B2 (en) Liquid crystal display
JP2798965B2 (en) Matrix display device
JP2798963B2 (en) Liquid crystal display
JP2798962B2 (en) Liquid crystal display
JP2864480B2 (en) Active matrix type liquid crystal display
JP3155332B2 (en) Switching element
JP2879747B2 (en) MIM element
JP2816172B2 (en) MIM element
JP3009520B2 (en) Plastic substrate for thin film laminated device and thin film laminated device using the same
JP2854316B2 (en) Liquid crystal display
JP3206695B2 (en) Thin-film two-terminal element with transparent electrode and liquid crystal display device using the same
JPH0756194A (en) Active matrix substrate and liquid crystal display device
JP2876138B2 (en) Thin-film two-terminal element
JP2986933B2 (en) Thin film stacking device
JP2589331B2 (en) Liquid crystal display
JPH07199229A (en) Mim element, active matrix substrate and liquid crystal display device
JP2544420B2 (en) Liquid crystal display
JP2798964B2 (en) Liquid crystal display
JP3049085B2 (en) Thin-film two-terminal element and liquid crystal display device using the same
JPH03163531A (en) Active matrix substrate
JPH06337441A (en) Thin film two-terminal element
JPH0887035A (en) Active matrix substrate and liquid crystal display device using the active matrix substrate
JPH08248386A (en) Active matrix substrate
JPH06102538A (en) Active matrix substrate

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees