JP2776115B2 - Thin film capacitor and method of manufacturing the same - Google Patents

Thin film capacitor and method of manufacturing the same

Info

Publication number
JP2776115B2
JP2776115B2 JP4201192A JP4201192A JP2776115B2 JP 2776115 B2 JP2776115 B2 JP 2776115B2 JP 4201192 A JP4201192 A JP 4201192A JP 4201192 A JP4201192 A JP 4201192A JP 2776115 B2 JP2776115 B2 JP 2776115B2
Authority
JP
Japan
Prior art keywords
layer
lower electrode
laminated
thin film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4201192A
Other languages
Japanese (ja)
Other versions
JPH05218299A (en
Inventor
弘 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4201192A priority Critical patent/JP2776115B2/en
Publication of JPH05218299A publication Critical patent/JPH05218299A/en
Application granted granted Critical
Publication of JP2776115B2 publication Critical patent/JP2776115B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は小型電子回路(以下LS
Iとする)に用いる薄膜コンデンサの構造に関し、特に
下部電極の構造に関する。
BACKGROUND OF THE INVENTION The present invention relates to a small electronic circuit (hereinafter referred to as LS).
I), and more particularly to the structure of the lower electrode.

【0002】[0002]

【従来の技術】集積回路技術の発達にともなって電子回
路がますます小型化しており、各種電子回路に必須の回
路素子であるコンデンサの小型化も一段と重要になって
きている。しかし、能動素子の小型化に比べると、薄膜
コンデンサの小型化は遅れており、高集積化を阻む大き
な要因となっている。そこで、コンデンサを小型化する
手法として従来用いられているようなSiO2やSi3
4よりも大きな誘電率を持つBaTiO3,SrTi
3,PbZrO3,PbTiO3あるいはその固溶体か
らなる強誘電体を用いてコンデンサを開発することが重
要となってきている。
2. Description of the Related Art With the development of integrated circuit technology, electronic circuits have become increasingly smaller, and the miniaturization of capacitors, which are essential circuit elements for various electronic circuits, has become even more important. However, miniaturization of thin film capacitors is slower than miniaturization of active elements, which is a major factor preventing high integration. Therefore, SiO 2 or Si 3 N, which is conventionally used as a technique for reducing the size of a capacitor, is used.
BaTiO 3 , SrTi having a dielectric constant larger than 4
It has become important to develop capacitors using ferroelectrics made of O 3 , PbZrO 3 , PbTiO 3 or solid solutions thereof.

【0003】従来、このような誘電体を用いた薄膜キャ
パシタは、シリコン電極上に直接スパッタ法により誘電
体膜,上部電極を順に形成した構造(特願平1−217
918号)、またはシリコン電極上にタンタル,チタン
などの少なくとも1種類の高融点金属からなる第1層及
び白金,パラジュウムの少なくとも1種類の材料からな
る第2層から構成される導電層上に誘電体膜,上部電極
を順次形成した構造(特願平1−238484号)が用
いられている。
Conventionally, a thin film capacitor using such a dielectric has a structure in which a dielectric film and an upper electrode are sequentially formed on a silicon electrode by direct sputtering (Japanese Patent Application No. 1-217).
No. 918), or a dielectric layer on a conductive layer composed of a first layer made of at least one kind of refractory metal such as tantalum and titanium on a silicon electrode and a second layer made of at least one kind of material of platinum and palladium. A structure in which a body film and an upper electrode are sequentially formed (Japanese Patent Application No. 1-248484) is used.

【0004】また、例えば1969年のアイ・ビー・エ
ム・ジャーナル・オブ・リサーチ・アンド・デベロップ
メント,第68巻,686〜695頁(IBM Jou
rnal of Research and deve
lopment,68,P686〜695)に記載され
ているように、サファイア等の絶縁基板上に下部電極と
してPtまたはPdを堆積し、誘電体膜,上部電極を順
次堆積する構造が知られている。
Further, for example, IBM Journal of Research and Development, 1969, Vol. 68, pp. 686-695 (IBM Jou
rnal of Research and deve
As described in US Pat. No. 6,086,849, Pt or Pd is deposited on an insulating substrate such as sapphire as a lower electrode, and a dielectric film and an upper electrode are sequentially deposited.

【0005】しかし、シリコン上に直接誘電体膜を堆積
し、シリコンを下部電極としてコンデンサを作製する場
合には、誘電体膜とシリコンとの間に低誘電率層ができ
てしまい、高い容量密度を得ることができない。また、
PtやPdを下部電極として用いようとしても、LSI
に提供するためには、シリコンの拡散が下部電極で起こ
り、結果としてシリコンの上に直接誘電体膜を堆積した
のと同じように低誘電率層ができてしまう。
However, when a dielectric film is directly deposited on silicon and a capacitor is manufactured using silicon as a lower electrode, a low dielectric constant layer is formed between the dielectric film and silicon, resulting in a high capacitance density. Can not get. Also,
Even if Pt or Pd is used as the lower electrode, LSI
In order to provide a low dielectric constant, silicon diffusion occurs at the bottom electrode, resulting in a low dielectric constant layer as if a dielectric film was deposited directly on the silicon.

【0006】以上のようなことから、LSIに適用する
ことを目的とした、強誘電体を用いた薄膜コンデンサに
は特願平1−238484号にあるような下部電極とし
て金属の2層構造を用いたものによる試みが広く行われ
るようになってきている。
For the above reasons, a thin-film capacitor using a ferroelectric, which is intended to be applied to an LSI, has a two-layer metal structure as a lower electrode as disclosed in Japanese Patent Application No. 1-248484. Attempts with the ones used have become widespread.

【0007】[0007]

【発明が解決しようとする課題】上述した構造のキャパ
シタをLSIに適用するためには、下部電極を適当な面
積で、かつ他の下部電極とが導通しないように加工しな
ければならない。そのためには導電層である下部電極を
1層,2層ともエッチングして取り除かなければならな
い。
In order to apply a capacitor having the above structure to an LSI, the lower electrode must be processed to have an appropriate area and not to be electrically connected to other lower electrodes. For that purpose, the lower electrode, which is a conductive layer, must be removed by etching both one layer and two layers.

【0008】しかし、下部電極をエッチングすることに
より生じた段差上に誘電体膜を堆積する際、ステップカ
バレージよく堆積できないと、膜厚の薄いところや、誘
電体膜の付いていないところでは下部電極と上部電極が
導通したり、あるいは低い電圧で破壊してしまい、コン
デンサとして充分動作させることができなくなってしま
う。以上のように、LSI用強誘電体膜を用いたコンデ
ンサを作製するためには下部電極と基板との段差をでき
るだけ小さくすることが重要である。
However, when depositing a dielectric film on a step formed by etching the lower electrode, if the deposition cannot be performed with good step coverage, the lower electrode may be formed at a thin film thickness or at a place where no dielectric film is provided. And the upper electrode conducts or is broken at a low voltage, and cannot operate sufficiently as a capacitor. As described above, in order to manufacture a capacitor using a ferroelectric film for LSI, it is important to minimize the step between the lower electrode and the substrate.

【0009】本発明の目的は、下部電極と基板との段差
をなくして誘電体膜を、よりステップカバレージよく堆
積しうる薄膜コンデンサ及びその製造方法を提供するこ
とにある。
An object of the present invention is to provide a thin film capacitor capable of depositing a dielectric film with better step coverage by eliminating a step between a lower electrode and a substrate, and a method of manufacturing the same.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明による薄膜コンデンサにおいては、シリコン
基板上に絶縁層が形成され、絶縁層内にシリコン基板と
の導通をとるコンタクトホールが開口され、コンタクト
ホール内にタングステンあるいはポリシリコンが埋め込
まれ、下部電極,誘電体膜及び上部電極を絶縁層上に順
次積層した構造の薄膜キャパシタであって、誘電体は、
BaTiO3,SrTiO3,PbTiO3,PbZrO3
から選ばれた一つ、あるいはこれらの固溶体からなり、
誘電体を直接成膜する下部電極は、絶縁膜上に形成され
る第1層と、その上の一部分に積層された白金からなる
第2層とから構成され、上部に第2層が積層されていな
い第1層の部分は、Ta25であり、上部に第2層が積
層されている第1層の部分は、O/Taが2.0以下の
酸素が化学量論組成から不足している導電性のタンタル
酸化物である。
In order to achieve the above object, in a thin film capacitor according to the present invention, an insulating layer is formed on a silicon substrate, and a contact hole for establishing conduction with the silicon substrate is opened in the insulating layer. A thin film capacitor having a structure in which tungsten or polysilicon is buried in a contact hole, and a lower electrode, a dielectric film, and an upper electrode are sequentially laminated on an insulating layer.
BaTiO 3 , SrTiO 3 , PbTiO 3 , PbZrO 3
Consisting of one or a solid solution of these,
The lower electrode on which a dielectric is directly formed has a first layer formed on an insulating film and a second layer made of platinum laminated on a part of the first layer, and a second layer is laminated on the upper layer. The portion of the first layer that is not present is Ta 2 O 5 , and the portion of the first layer on which the second layer is stacked is insufficient oxygen having an O / Ta of 2.0 or less from the stoichiometric composition. Conductive tantalum oxide.

【0011】薄膜コンデンサの製造方法においては、シ
リコン基板上に絶縁層を形成し、絶縁層内にシリコン基
板との導通をとるコンタクトホールを開口して、該コン
タクトホール内にタングステンあるいはポリシリコンを
埋め込み、絶縁層上に順次下部電極,誘電体膜及び上部
電極を積層する薄膜コンデンサの製造方法であって、下
部電極は、絶縁膜上に直接形成する第1層と、その上の
一部分に白金からなる第2層を積層して形成するもので
あり、上部に第2層が積層されない第1層の部分は、T
25であり、上部に第2層が積層される第1層の部分
は、O/Taが2.0以下の酸素が化学量論組成から不
足している導電性のタンタル酸化物であり、下部電極の
第1層のTa25及び導電性のタンタル酸化物は、基板
温度500℃以上1000℃以下、酸素雰囲気中でアニ
ールすることにより作製するものである。
In a method of manufacturing a thin film capacitor, an insulating layer is formed on a silicon substrate, a contact hole for establishing conduction with the silicon substrate is opened in the insulating layer, and tungsten or polysilicon is buried in the contact hole. A method of manufacturing a thin film capacitor in which a lower electrode, a dielectric film and an upper electrode are sequentially laminated on an insulating layer, wherein the lower electrode comprises a first layer directly formed on the insulating film, and a part of the first layer formed from platinum. Are formed by laminating a second layer, and the portion of the first layer on which the second layer is not laminated is T
a 2 O 5 , and the first layer portion on which the second layer is laminated is a conductive tantalum oxide having an O / Ta of 2.0 or less and a stoichiometric oxygen deficiency. In addition, Ta 2 O 5 and the conductive tantalum oxide of the first layer of the lower electrode are produced by annealing at a substrate temperature of 500 ° C. or more and 1000 ° C. or less in an oxygen atmosphere.

【0012】また、シリコン基板上に絶縁層を形成し、
絶縁層内にシリコン基板との導通をとるコンタクトホー
ルを開口して、該コンタクトホール内にタングステンあ
るいはポリシリコンを埋め込み、絶縁層上に順次下部電
極,誘電体膜及び上部電極を積層する薄膜コンデンサの
製造方法であって、下部電極は、絶縁膜上に直接形成す
る第1層と、その上の一部分に白金からなる第2層を積
層して形成するものであり、上部に第2層が積層されな
い第1層の部分は、Ta25であり、上部に第2層が積
層される第1層の部分は、O/Taが2.0以下の酸素
が化学量論組成から不足している導電性のタンタル酸化
物であり、下部電極の第1層のTa25及び導電性のタ
ンタル酸化物は、酸素のイオン注入により作製するもの
である。
An insulating layer is formed on a silicon substrate,
A contact hole for establishing conduction with a silicon substrate is opened in an insulating layer, tungsten or polysilicon is buried in the contact hole, and a lower electrode, a dielectric film and an upper electrode are sequentially laminated on the insulating layer. In a manufacturing method, a lower electrode is formed by laminating a first layer directly formed on an insulating film and a second layer made of platinum on a part of the first layer, and a second layer is formed on the upper layer. The portion of the first layer which is not formed is Ta 2 O 5 , and the portion of the first layer on which the second layer is laminated is oxygen / O / Ta of 2.0 or less due to lack of oxygen from the stoichiometric composition. Is a conductive tantalum oxide, and Ta 2 O 5 of the first layer of the lower electrode and the conductive tantalum oxide are produced by ion implantation of oxygen.

【0013】[0013]

【作用】下部電極の第1層にタンタルの酸化物を用い、
第2層が上部に形成されていない部分を絶縁物のTa2
5,第2層の形成されている部分を導電性のタンタル
の酸化物で構成することにより、第2層の膜厚分の段差
をなくすことができる。このことにより、誘電体膜をよ
りステップカバレージよく堆積できるようになる。さら
にイオン注入によりTa25を作製して導電性の酸化タ
ンタルの幅を精度よくコントロールすることができ、ア
ニールにより、Ta25を作製ものよりも下部電極を微
細化できる効果がある。
The tantalum oxide is used for the first layer of the lower electrode,
The part where the second layer is not formed on the upper part is made of insulating Ta 2
When the portion where O 5 and the second layer are formed is made of conductive tantalum oxide, a step corresponding to the thickness of the second layer can be eliminated. This allows the dielectric film to be deposited with better step coverage. Furthermore, Ta 2 O 5 can be produced by ion implantation to control the width of the conductive tantalum oxide with high accuracy, and annealing has the effect of making the lower electrode finer than that of the Ta 2 O 5 produced.

【0014】[0014]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0015】(実施例1)図1は、絶縁膜としてSiO
2、コンタクトホールを埋め込む材料としてタングステ
ン、誘電体膜としてBaTiO3を用いた薄膜コンデン
サの構造の一実施例である。
(Embodiment 1) FIG.
2. This is an embodiment of the structure of a thin film capacitor using tungsten as a material for filling a contact hole and BaTiO 3 as a dielectric film.

【0016】図において、シリコン基板1上にSiO2
からなる絶縁層2を積層する。絶縁層2には、シリコン
基板1との導通をとるためにコンタクトホール3が開け
られており、コンタクトホール3内は、タングステン4
により埋め込まれている。コンタクトホール3上には、
導電性のタンタル酸化物5、他の部分には、絶縁物のT
256よりなる第1層、導電層のタンタル酸化物5上
には白金(Pt)7よりなる第2層が形成されている。
下部電極上には、誘電体のBaTiO38、その上に
は、上部電極のAl9の膜が積層されて薄膜コンデンサ
を構成している。
In the figure, SiO 2 is formed on a silicon substrate 1.
The insulating layer 2 made of is laminated. In the insulating layer 2, a contact hole 3 is formed in order to establish conduction with the silicon substrate 1.
Embedded by On the contact hole 3,
Conductive tantalum oxide 5, else T
a first layer consisting of a 2 O 5 6, on the tantalum oxide 5 conductive layer and the second layer made of platinum (Pt) 7 is formed.
A dielectric film of BaTiO 3 8 is laminated on the lower electrode, and a film of Al 9 is laminated on the dielectric material to constitute a thin film capacitor.

【0017】以下、薄膜コンデンサの製造方法を説明す
る。シリコン基板1上にSiO2を水蒸気酸化により基
板温度900℃で形成した。膜厚は、5000Åとし
た。コンタクトホール3はプラズマエッチング法により
形成した。反応ガスとして塩素ガス,圧力0.5mTo
rr,200Wで行った。タングステン4は、CVD法
によりコンタクトホール3に埋め込んだ。
Hereinafter, a method for manufacturing a thin film capacitor will be described. SiO 2 was formed on a silicon substrate 1 at a substrate temperature of 900 ° C. by steam oxidation. The film thickness was 5000 °. The contact hole 3 was formed by a plasma etching method. Chlorine gas as reaction gas, pressure 0.5mTo
rr, 200W. Tungsten 4 was buried in the contact hole 3 by a CVD method.

【0018】原料ガスとしては、塩化タングステンを用
い、成膜温度500℃で行った。次に直流マグネトロン
スパッタ法により50nmのタンタル膜を形成した。成
膜は、金属タンタルのターゲットを用い、Arガス雰囲
気,4×10-3Torr,基板温度50℃で行った。成
膜したタンタル膜が大気に触れないように装置内で連続
して白金7を50nmを堆積した。
Tungsten chloride was used as a source gas, and the film formation temperature was 500 ° C. Next, a 50 nm tantalum film was formed by DC magnetron sputtering. The film was formed using a metal tantalum target in an Ar gas atmosphere, 4 × 10 −3 Torr, and a substrate temperature of 50 ° C. Platinum 7 was deposited in a thickness of 50 nm continuously in the apparatus so that the formed tantalum film did not come into contact with the atmosphere.

【0019】成膜条件は、タンタルの成膜と同条件で行
った。白金7を成膜する際のターゲットとしては金属白
金を用いた。次に白金層を電極面積が10μm□になる
ように加工した。白金のエッチングは、ECRドライエ
ッチングにより行った。エッチングには、塩素に10%
の酸素を添加したガスを用い、全圧0.5μmTor
r,200W,基板温度−25℃で行った。
The film forming conditions were the same as those for forming tantalum. Metallic platinum was used as a target when depositing platinum 7. Next, the platinum layer was processed so that the electrode area became 10 μm □. Platinum etching was performed by ECR dry etching. 10% in chlorine for etching
Using oxygen-added gas at a total pressure of 0.5 μm Torr
r, 200 W, and a substrate temperature of −25 ° C.

【0020】上記のように加工した下部電極を酸素雰囲
気中で2時間,基板温度500℃でアニールを行った。
アニールを行うことにより、直接酸素に触れるタンタル
の表面が酸化され、絶縁性のTa256に、上部に白金
7のある部分は酸化される度合いが小さく、酸素が化学
量論組成から不足している導電性のタンタルの酸化物5
(O/Ta=1.5)になる。続いて加工した下部電極
上に、BaTiO38の膜を500Å堆積した。堆積
は、Ar−O2混合ガス中、1×10-2Torr,基板
温度600℃の成膜条件で高周波マグネトロンスパッタ
法により行った。ターゲットには化学量論組成の粉末タ
ーゲットを用いた。上部電極には、5000ÅのAl9
をDCスパッタ法により堆積した。ターゲットには金属
Alを用い、Arガス雰囲気,4×10-3Torr,基
板温度50℃で行った。
The lower electrode processed as described above was annealed at a substrate temperature of 500 ° C. for 2 hours in an oxygen atmosphere.
By annealing, the surface of the tantalum directly touch the oxygen oxidation, insufficient Ta 2 O 5 6 insulating, low degree of part of the platinum 7 on top is oxidized, the oxygen stoichiometry Conductive tantalum oxide 5
(O / Ta = 1.5). Subsequently, a BaTiO 3 8 film was deposited at 500 ° on the processed lower electrode. The deposition was performed by a high frequency magnetron sputtering method in an Ar—O 2 mixed gas under the conditions of 1 × 10 −2 Torr and a substrate temperature of 600 ° C. A powder target having a stoichiometric composition was used as the target. 5000Å Al9 for the upper electrode
Was deposited by DC sputtering. The target was made of metal Al, in an Ar gas atmosphere, at 4 × 10 −3 Torr, and at a substrate temperature of 50 ° C.

【0021】次に本発明による構造とタンタル層までエ
ッチングした構造の下部電極の面積1μmm2のコンデ
ンサ各々1000個について破壊電圧の分布を調べた結
果を図2に示す。タンタルまでエッチングしたもの(図
2(a))では、約半数がショートしてしまっている。
また破壊電圧のばらつきも大きい。このようにショート
したり、破壊電圧のばらつきが大きいのは、第1層まで
エッチングしてしまうために下部電極と基板との間の段
差が大きくなり、この段差に誘電体膜がステップカバレ
ージよく堆積できなくなったためである。
Next, FIG. 2 shows the results of examining the breakdown voltage distribution for each of the 1000 capacitors having a lower electrode area of 1 μm 2 of the structure according to the present invention and the structure in which the tantalum layer was etched. In the case where tantalum is etched (FIG. 2A), about half of them are short-circuited.
Also, there is a large variation in breakdown voltage. Such short-circuit and large variation in breakdown voltage are caused by etching to the first layer, so that a step between the lower electrode and the substrate becomes large, and a dielectric film is deposited on the step with good step coverage. It is no longer possible.

【0022】膜の付かなかったところではショートし、
例え薄く付いていても膜厚が均一でないために、コンデ
ンサとして働くが破壊電圧にばらつきを生じることにな
る。一方、本発明の構造の下部電極を用いたコンデンサ
は、図2(b)のように耐圧の分布がほとんどなく、シ
ョートしているものもない。
Where no film is attached, a short circuit occurs.
Even if it is thin, it works as a capacitor because the film thickness is not uniform, but causes a variation in breakdown voltage. On the other hand, the capacitor using the lower electrode having the structure of the present invention has almost no breakdown voltage distribution as shown in FIG.

【0023】導電性のタンタル酸化物5のO/Taと、
コンデンサの容量密度との関係を調べた。その結果を図
3に示す。図3において、O/Taの値が2.0よりも
大きくなると、容量が大きく減少してしまう。これは、
タンタルの酸化物の抵抗がO/Taが大きくなるにつれ
てだんだん大きくなり導電層から絶縁層に変化し、2.
0以上では絶縁物となりタンタル酸化物が低誘電率層と
して働くためである。このことから酸化タンタルのO/
Taは2.0以下にすることが必要である。
O / Ta of the conductive tantalum oxide 5;
The relationship with the capacitance density of the capacitor was examined. The result is shown in FIG. In FIG. 3, when the value of O / Ta is larger than 2.0, the capacity is greatly reduced. this is,
1. The resistance of the tantalum oxide gradually increases as O / Ta increases, and changes from a conductive layer to an insulating layer.
If it is 0 or more, it becomes an insulator and the tantalum oxide functions as a low dielectric constant layer. From this, O /
Ta needs to be 2.0 or less.

【0024】図4に下部電極作製の際のアニール温度を
変化させた場合の容量変化を調べた結果を示す。コンデ
ンサは、3インチの基板上に作製した。基板温度が50
0℃以下では容量膜の誘電率から期待される容量より大
変大きな値が得られている。一方1000℃以上で作製
したものは誘電率が低下している。500℃以下では上
部に第2層の白金のない部分が充分酸化されないために
絶縁物とならず、他のコンデンサとの絶縁が取れなくな
ったためである。
FIG. 4 shows the results of examining the change in capacitance when the annealing temperature was changed during the fabrication of the lower electrode. The capacitors were fabricated on a 3 inch substrate. Substrate temperature is 50
At 0 ° C. or lower, a value much larger than the capacitance expected from the dielectric constant of the capacitance film is obtained. On the other hand, those manufactured at 1000 ° C. or higher have lower dielectric constants. If the temperature is 500 ° C. or less, the upper portion of the second layer, which does not have platinum, is not sufficiently oxidized, so that it does not become an insulator and insulation from other capacitors cannot be obtained.

【0025】結果として見かけ上、大きな電極面積を持
ったコンデンサになってしまうので容量が大きくなる。
一方1000℃以上で容量が低下するのは、白金の下部
のタンタルも1000℃以上で充分酸化されるため絶縁
物となり、低誘電率層として働くため容量が低下してし
まうのである。以上のことから、アニールする際の基板
温度は500℃以上1000℃以下である必要がある。
As a result, apparently, the capacitor has a large electrode area, so that the capacitance is increased.
On the other hand, the reason why the capacity decreases at 1000 ° C. or more is that the tantalum under the platinum is sufficiently oxidized at 1000 ° C. or more and becomes an insulator, and acts as a low dielectric constant layer, so that the capacity decreases. From the above, the substrate temperature at the time of annealing needs to be 500 ° C. or more and 1000 ° C. or less.

【0026】またコンタクトホールには、ポリシリコン
を、誘電体膜として(Ba,Sr)TiO3,SrTi
3,PbZrO3,PbTiO3あるいはその固溶体か
らなる強誘電体膜を用いた場合にも同様の結果が得られ
ている。
The contact hole is made of polysilicon and (Ba, Sr) TiO 3 , SrTi as a dielectric film.
Similar results are obtained when a ferroelectric film made of O 3 , PbZrO 3 , PbTiO 3 or a solid solution thereof is used.

【0027】(実施例2)実施例1の薄膜コンデンサに
おいて、下部電極第1層のTa25をイオン注入により
作製を行った。実施例1にあるようにコンタクトホール
3の開いている絶縁膜上にタンタル,白金を堆積する。
電極として必要な面積をマスクし、第1層のタンタル層
に酸素を40〜100KeV,ドーズ量1015〜1018
cm-2でイオン注入する。イオン注入した基板を窒素雰
囲気中で400℃,2時間の熱処理を行い、実施例1に
あるように白金のエッチング,誘電体膜,上部電極の堆
積を行った。この結果、得られたコンデンサについて、
図2に示した結果と同様の結果が得られた。
Example 2 In the thin film capacitor of Example 1, Ta 2 O 5 of the first layer of the lower electrode was produced by ion implantation. As in the first embodiment, tantalum and platinum are deposited on the insulating film where the contact hole 3 is open.
Masking the area required as an electrode, the first tantalum layer is supplied with oxygen of 40 to 100 KeV and a dose of 10 15 to 10 18
Implant ions at cm -2 . The ion-implanted substrate was subjected to a heat treatment at 400 ° C. for 2 hours in a nitrogen atmosphere, and platinum etching, a dielectric film, and an upper electrode were deposited as in Example 1. As a result, for the obtained capacitor,
The same result as the result shown in FIG. 2 was obtained.

【0028】[0028]

【発明の効果】以上説明したように、本発明によれば、
下部電極の段差が小さくなることにより、ステップカバ
レージ不良による、下部電極と上部電極のショートが防
止され、再現性良く薄膜コンデンサを作製することので
きる効果がある。
As described above, according to the present invention,
Since the step of the lower electrode is reduced, short circuit between the lower electrode and the upper electrode due to poor step coverage is prevented, and there is an effect that a thin film capacitor can be manufactured with good reproducibility.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明における実施例1の薄膜コンデンサの断
側面図である。
FIG. 1 is a cross-sectional side view of a thin film capacitor according to a first embodiment of the present invention.

【図2】破壊電圧の分布を示すもので、(a)は第1層
のタンタルまでエッチングした場合、(b)は、第2層
の白金のみエッチングし、アニールを行ったものを示す
図である。
FIGS. 2A and 2B show distributions of breakdown voltage. FIG. 2A shows a case where tantalum of a first layer is etched, and FIG. 2b shows a case where only platinum of a second layer is etched and annealed. is there.

【図3】導電層のタンタル酸化物のO/Taを変化させ
た場合の誘電率の変化を示す図である。
FIG. 3 is a diagram showing a change in a dielectric constant when O / Ta of a tantalum oxide of a conductive layer is changed.

【図4】アニールを行う温度を変化させた時のコンデン
サの容量の変化を示す図である。
FIG. 4 is a diagram showing a change in capacitance of a capacitor when a temperature at which annealing is performed is changed.

【符号の説明】[Explanation of symbols]

1 シリコン 2 SiO2 3 コンタクトホール 4 タングステン 5 タンタル酸化物 6 Ta25 7 Pt 8 BaTiO3 9 Al1 silicon 2 SiO 2 3 contact hole 4 Tungsten 5 tantalum oxide 6 Ta 2 O 5 7 Pt 8 BaTiO 3 9 Al

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン基板上に絶縁層が形成され、絶
縁層内にシリコン基板との導通をとるコンタクトホール
が開口され、コンタクトホール内にタングステンあるい
はポリシリコンが埋め込まれ、下部電極,誘電体膜及び
上部電極を絶縁層上に順次積層した構造の薄膜キャパシ
タであって、 誘電体は、BaTiO3,SrTiO3,PbTiO3
PbZrO3から選ばれた一つ、あるいはこれらの固溶
体からなり、 誘電体を直接成膜する下部電極は、絶縁膜上に形成され
る第1層と、その上の一部分に積層された白金からなる
第2層とから構成され、 上部に第2層が積層されていない第1層の部分は、Ta
25であり、上部に第2層が積層されている第1層の部
分は、O/Taが2.0以下の酸素が化学量論組成から
不足している導電性のタンタル酸化物であることを特徴
とする薄膜コンデンサ。
1. An insulating layer is formed on a silicon substrate, a contact hole for establishing conduction with the silicon substrate is opened in the insulating layer, tungsten or polysilicon is buried in the contact hole, and a lower electrode and a dielectric film are formed. And a thin film capacitor having a structure in which an upper electrode and an upper electrode are sequentially laminated on an insulating layer, wherein the dielectric is BaTiO 3 , SrTiO 3 , PbTiO 3 ,
The lower electrode, which is made of one selected from PbZrO 3 or a solid solution thereof, and on which a dielectric is directly formed, comprises a first layer formed on an insulating film and platinum laminated on a part of the first layer. The first layer portion, which is composed of the second layer and the second layer is not laminated on the
The portion of the first layer which is 2 O 5 and the second layer is laminated on the upper portion is a conductive tantalum oxide having an O / Ta of 2.0 or less and a stoichiometric oxygen deficiency. A thin film capacitor characterized by the following.
【請求項2】 シリコン基板上に絶縁層を形成し、絶縁
層内にシリコン基板との導通をとるコンタクトホールを
開口して、該コンタクトホール内にタングステンあるい
はポリシリコンを埋め込み、絶縁層上に順次下部電極,
誘電体膜及び上部電極を積層する薄膜コンデンサの製造
方法であって、 下部電極は、絶縁膜上に直接形成する第1層と、その上
の一部分に白金からなる第2層を積層して形成するもの
であり、 上部に第2層が積層されない第1層の部分は、Ta25
であり、上部に第2層が積層される第1層の部分は、O
/Taが2.0以下の酸素が化学量論組成から不足して
いる導電性のタンタル酸化物であり、 下部電極の第1層のTa25及び導電性のタンタル酸化
物は、基板温度500℃以上1000℃以下、酸素雰囲
気中でアニールすることにより作製するものであること
を特徴とする薄膜コンデンサの製造方法。
2. An insulating layer is formed on a silicon substrate, a contact hole is formed in the insulating layer to establish conduction with the silicon substrate, and tungsten or polysilicon is buried in the contact hole and is sequentially formed on the insulating layer. Lower electrode,
A method of manufacturing a thin film capacitor comprising a dielectric film and an upper electrode laminated, wherein the lower electrode is formed by laminating a first layer directly formed on an insulating film and a second layer made of platinum on a part of the first layer. The portion of the first layer on which the second layer is not laminated is Ta 2 O 5
And the portion of the first layer on which the second layer is laminated is O
/ Ta is a conductive tantalum oxide having an oxygen deficiency of 2.0 or less from the stoichiometric composition. Ta 2 O 5 of the first layer of the lower electrode and the conductive tantalum oxide have a substrate temperature of A method for producing a thin film capacitor, characterized by being produced by annealing in an oxygen atmosphere at 500 ° C. or more and 1000 ° C. or less.
【請求項3】 シリコン基板上に絶縁層を形成し、絶縁
層内にシリコン基板との導通をとるコンタクトホールを
開口して、該コンタクトホール内にタングステンあるい
はポリシリコンを埋め込み、絶縁層上に順次下部電極,
誘電体膜及び上部電極を積層する薄膜コンデンサの製造
方法であって、 下部電極は、絶縁膜上に直接形成する第1層と、その上
の一部分に白金からなる第2層を積層して形成するもの
であり、 上部に第2層が積層されない第1層の部分は、Ta25
であり、上部に第2層が積層される第1層の部分は、O
/Taが2.0以下の酸素が化学量論組成から不足して
いる導電性のタンタル酸化物であり、 下部電極の第1層のTa25及び導電性のタンタル酸化
物は、酸素のイオン注入により作製するものであること
を特徴とする薄膜コンデンサの製造方法。
3. An insulating layer is formed on a silicon substrate, a contact hole is formed in the insulating layer to establish electrical connection with the silicon substrate, and tungsten or polysilicon is buried in the contact hole, and the insulating layer is sequentially formed on the insulating layer. Lower electrode,
A method of manufacturing a thin film capacitor comprising a dielectric film and an upper electrode laminated, wherein the lower electrode is formed by laminating a first layer directly formed on an insulating film and a second layer made of platinum on a part of the first layer. The portion of the first layer on which the second layer is not laminated is Ta 2 O 5
And the portion of the first layer on which the second layer is laminated is O
/ Ta is a conductive tantalum oxide having an oxygen deficiency of 2.0 or less from the stoichiometric composition, and Ta 2 O 5 of the first layer of the lower electrode and the conductive tantalum oxide are A method for producing a thin film capacitor, characterized by being produced by ion implantation.
JP4201192A 1992-01-31 1992-01-31 Thin film capacitor and method of manufacturing the same Expired - Fee Related JP2776115B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4201192A JP2776115B2 (en) 1992-01-31 1992-01-31 Thin film capacitor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4201192A JP2776115B2 (en) 1992-01-31 1992-01-31 Thin film capacitor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH05218299A JPH05218299A (en) 1993-08-27
JP2776115B2 true JP2776115B2 (en) 1998-07-16

Family

ID=12624244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4201192A Expired - Fee Related JP2776115B2 (en) 1992-01-31 1992-01-31 Thin film capacitor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2776115B2 (en)

Also Published As

Publication number Publication date
JPH05218299A (en) 1993-08-27

Similar Documents

Publication Publication Date Title
EP0720213B1 (en) Capacitor for integrated circuit and its fabrication method
US5573979A (en) Sloped storage node for a 3-D dram cell structure
KR100493040B1 (en) Capacitor of a semiconductor device and manufacturing method whereof
KR100371891B1 (en) Microelectronic Structures and Methods of Forming the Same
US5122923A (en) Thin-film capacitors and process for manufacturing the same
KR100333161B1 (en) Semiconductor memory and improved manufacturing method with improved insulation between electrodes
US4959745A (en) Capacitor and method for producing the same
US5619393A (en) High-dielectric-constant material electrodes comprising thin ruthenium dioxide layers
US6096592A (en) Methods of forming integrated circuit capacitors having plasma treated regions therein
US5714402A (en) Method for fabricating a capacitor of a semiconductor device and the structure of the same
JP2788835B2 (en) Thin film capacitor and method of manufacturing the same
KR20000007538A (en) Semiconductor memory device and fabricating method thereof
JP4925494B2 (en) Capacitor manufacturing method for semiconductor device having high dielectric constant dielectric film
JPH0687493B2 (en) Thin film capacitors
JP2000022105A (en) Manufacture of semiconductor device
JPH0687490B2 (en) Thin film capacitor and manufacturing method thereof
US6838353B1 (en) Devices having improved capacitance and methods of their fabrication
JP2776115B2 (en) Thin film capacitor and method of manufacturing the same
KR100289389B1 (en) Capacitor fabrication method of semiconductor device
JP4261021B2 (en) Semiconductor device and manufacturing method thereof
KR100474589B1 (en) Capacitor Manufacturing Method
US6238932B1 (en) Method for fabricating reliable multilayer bottom electrode for ferroelectric capacitors
JPH11121711A (en) Manufacture of capacitor, manufacture of semiconductor device capacitor and semiconductor device capacitor
KR100400290B1 (en) Method for manufacturing capacitor of semiconductor device
KR100444300B1 (en) Capacitor of semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20090501

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100501

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20110501

LAPS Cancellation because of no payment of annual fees