JP2773551B2 - Piezoelectric element charge control circuit - Google Patents

Piezoelectric element charge control circuit

Info

Publication number
JP2773551B2
JP2773551B2 JP4177125A JP17712592A JP2773551B2 JP 2773551 B2 JP2773551 B2 JP 2773551B2 JP 4177125 A JP4177125 A JP 4177125A JP 17712592 A JP17712592 A JP 17712592A JP 2773551 B2 JP2773551 B2 JP 2773551B2
Authority
JP
Japan
Prior art keywords
circuit
piezoelectric element
sample
value
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4177125A
Other languages
Japanese (ja)
Other versions
JPH05202790A (en
Inventor
宏直 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP4177125A priority Critical patent/JP2773551B2/en
Publication of JPH05202790A publication Critical patent/JPH05202790A/en
Application granted granted Critical
Publication of JP2773551B2 publication Critical patent/JP2773551B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02MSUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M51/00Fuel-injection apparatus characterised by being operated electrically
    • F02M51/06Injectors peculiar thereto with means directly operating the valve needle
    • F02M51/0603Injectors peculiar thereto with means directly operating the valve needle using piezoelectric or magnetostrictive operating means

Landscapes

  • Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は圧電素子充電電荷量制御
回路に係り、特に圧電素子の実際の充電電荷量と目標電
荷量との誤差を積分する誤差積分回路を備えた圧電素子
充電電荷量制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge control circuit for a piezoelectric element, and more particularly to a charge control circuit for a piezoelectric element having an error integration circuit for integrating an error between an actual charge and a target charge of the piezoelectric element. It relates to a control circuit.

【0002】[0002]

【従来の技術】内燃機関の燃料噴射弁の加圧アクチュエ
ータなどに用いられる圧電素子は、温度変化、経年変化
等によって同じレベルの駆動信号に対する伸縮量が変化
しても、所要の空燃比が得られるように補正する必要が
ある。そこで、従来より圧電素子の伸縮量と充電電荷量
とが対応関係にあることに鑑み、圧電素子の駆動電流を
積分し、その積分値に基づいて圧電素子の伸縮量を間接
的に検出し、その検出結果に基づいて駆動電圧をフィー
ドバック制御させるようにした圧電素子の制御回路が知
られている(特開昭60−43146号公報)。
2. Description of the Related Art A piezoelectric element used for a pressurizing actuator of a fuel injection valve of an internal combustion engine can obtain a required air-fuel ratio even when the amount of expansion and contraction with respect to a drive signal of the same level changes due to temperature change, aging and the like. Needs to be corrected for Therefore, in consideration of the fact that the amount of expansion and contraction of the piezoelectric element and the amount of charge have conventionally corresponded, the drive current of the piezoelectric element is integrated, and the amount of expansion and contraction of the piezoelectric element is indirectly detected based on the integrated value. There is known a piezoelectric element control circuit in which a drive voltage is feedback-controlled based on the detection result (JP-A-60-43146).

【0003】ところで、一般的にはフィードバック系モ
デルは図17に示す如く、入力電圧Vi を減算器1を通
して伝達関数G(s)の回路2に供給し、更にこの回路
2の出力電圧Vu を伝達関数H(s)の帰還回路3を通
して得た電圧VFBを減算器1にフィードバック入力する
構成で表わされる。
[0003] In general, the feedback system model as shown in FIG. 17, is supplied to the circuit 2 of the transfer function G (s) of the input voltage V i through the subtracter 1, and the output voltage V u of the circuit 2 Of the transfer function H (s) through the feedback circuit 3, and the voltage V FB obtained by feedback is input to the subtracter 1.

【0004】このフィードバック系モデル全体の伝達関
数はG(s)/{1+G(s)・H(s)}で表わされ
るから、図17の回路は図18に書き改めることができ
る。この時、H(s)=K1 ,G(s)=∞とするとこ
の系の伝達関数は1/K1 で近似され、安定する。ただ
し、実際にはG(s)=∞とはならず誤差が発生するた
め、G(s)=1/sとして積分項を設ける。このこと
より遅れは発生するが誤差をなくすことができる。
Since the transfer function of the entire feedback system model is expressed by G (s) / {1 + G (s) .H (s)}, the circuit of FIG. 17 can be rewritten as FIG. At this time, if H (s) = K 1 and G (s) = ∞, the transfer function of this system is approximated by 1 / K 1 and becomes stable. However, in practice, G (s) = ∞ and an error occurs, so an integral term is provided as G (s) = 1 / s. As a result, a delay occurs, but an error can be eliminated.

【0005】そこで、上記の点に鑑み、具体的には図1
9に示す如く、演算増幅器5、その反転入力端子に接続
された抵抗6及び演算増幅器5の出力端子と反転入力端
子間に接続されたコンデンサ7からなる積分回路を用い
てフィードバックを行なう。前記した従来回路における
圧電素子の駆動電流の積分値は、上記の積分回路により
得られる。
[0005] In view of the above, specifically, FIG.
As shown in FIG. 9, feedback is performed using an integrating circuit including an operational amplifier 5, a resistor 6 connected to the inverting input terminal thereof, and a capacitor 7 connected between the output terminal and the inverting input terminal of the operational amplifier 5. The integrated value of the drive current of the piezoelectric element in the above-described conventional circuit is obtained by the above-described integration circuit.

【0006】[0006]

【発明が解決しようとする課題】しかるに、前記した従
来の制御回路では、図19に示した積分回路を用いてい
るが、この積分回路は時間に対する積分回路であるた
め、入力電圧Vi が一定周期である場合にのみ所要の積
分電圧を得ることができる。しかし、前記した内燃機関
の燃料噴射弁の加圧アクチュエータなどに用いられる圧
電素子の充電電荷量を制御する場合には、入力電圧Vi
は点火タイミングなどに応じて非同期的に入力されるた
めに、所要の積分電圧を得ることができず、正確な充電
電荷量制御ができない。
[0007] However, in the conventional control circuit described above, although using an integrating circuit shown in FIG. 19, the integration circuit for an integrator circuit with respect to time, the input voltage V i is constant The required integral voltage can be obtained only in the case of the period. However, when controlling the charge amount of the piezoelectric element used for the pressurizing actuator of the fuel injection valve of the internal combustion engine, the input voltage V i
Is input asynchronously according to the ignition timing and the like, so that a required integrated voltage cannot be obtained, and accurate charge charge amount control cannot be performed.

【0007】本発明は上記の点に鑑みてなされたもの
で、継続接続した2つのサンプルホールド回路を帰還路
に有することにより、上記の課題を解決した圧電素子充
電電荷量制御回路を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has as its object to provide a piezoelectric element charge control circuit which solves the above-mentioned problem by providing two continuously connected sample and hold circuits in a feedback path. With the goal.

【0008】[0008]

【課題を解決するための手段】上記目的を達成する本発
明の原理構成図を図1に示す。図1(A)は請求項1記
載の発明の原理構成図で、加算回路11、ゲイン1の増
幅器12、第1のサンプルホールド回路13及び第2の
サンプルホールド回路14からなる誤差積分回路を備え
た圧電素子充電電荷量制御回路を示す。加算回路11は
圧電素子への充電電荷量と目標電荷量との誤差Iに第2
のサンプルホールド回路14の出力信号Bを加算す
る。増幅器12は加算回路11の出力信号を増幅して誤
差積分回路の出力信号Oとする。第1のサンプルホール
ド回路13は誤差積分回路の出力信号Oを前記圧電素子
の充電電荷量のサンプルタイミングと同期した第1のタ
イミングパルスT1 でサンプリング後ホールドする。第
2のサンプルホールド回路14は第1のサンプルホール
ド回路13のホールド期間の出力信号Aを第1のタイミ
ングパルスT 1 と同期した第2のタイミングパルスT2
でサンプル後ホールドする。
[MEANS FOR SOLVING THE PROBLEMS]
FIG. 1 shows a configuration diagram of the principle of the light. FIG.
FIG. 2 is a diagram illustrating the principle of the invention described above, wherein the addition circuit 11 and the gain 1 are increased.
Width unit 12, first sample and hold circuit 13, and second
An error integration circuit including a sample hold circuit 14 is provided.
2 shows a control circuit for controlling a charge amount of a piezoelectric element. The adder circuit 11
The error I between the charge amount charged to the piezoelectric element and the target charge amount
The output signal B of the sample hold circuit 14
You. The amplifier 12 amplifies the output signal of the adder circuit 11 and
It is assumed that the output signal of the difference integration circuit is O. 1st sample hall
Circuit 13 outputs the output signal O of the error integrating circuit to the piezoelectric element.
The first timer synchronized with the sampling timing of the charge amount of
Imming pulse T1Hold after sampling. No.
The second sample and hold circuit 14 is a first sample hole.
The output signal A during the hold period of the
Pulse T 1Second timing pulse T synchronized withTwo
Hold after sample.

【0009】図1(B)は請求項2記載の発明の原理構
成図を示す。同図中、図1(A)と同一構成部分には同
一符号を付し、その説明を省略する。図1(B)に示す
誤差積分回路は切換手段15を有する点に特徴がある。
切換手段15は誤差積分回路の作動開始時に、第1のサ
ンプルホールド回路13に所定レベルの信号Eを初期値
として入力し、その後増幅器12の出力信号Dを第1の
サンプルホールド回路13に切換入力する。
FIG. 1B is a block diagram showing the principle of the present invention. In the figure, the same components as those in FIG. 1A are denoted by the same reference numerals, and the description thereof will be omitted. The feature of the error integrating circuit shown in FIG.
The switching means 15 inputs a signal E of a predetermined level as an initial value to the first sample and hold circuit 13 at the start of operation of the error integration circuit, and then switches and outputs the output signal D of the amplifier 12 to the first sample and hold circuit 13. I do.

【0010】[0010]

【作用】誤差検出回路の入力誤差I(n)が一定周期で
なく非周期的に入力される場合、その出力誤差積分値S
(n)は次式で表わされる。
When the input error I (n) of the error detection circuit is input not periodically but aperiodically, its output error integrated value S
(N) is represented by the following equation.

【0011】[0011]

【数1】 (Equation 1)

【0012】上式よりわかるように、誤差積分値S
(n)は入力誤差I(n)に前回までの誤差積分値S
(n-1)を加算することで得られる。
As can be seen from the above equation, the error integrated value S
(N) is the input error I (n) and the error integrated value S up to the previous time.
It is obtained by adding (n-1).

【0013】そこで本発明は図1(A),(B)に示す
如く、加算回路11において入力誤差Iに前回までの誤
差積分値Bを加算する構成としたものである。図1
(A)の回路においては、図2に示す如く入力誤差Iが
I(n-1) のときは増幅器12で増幅されて取り出される
出力信号OがS(n-1) である。この出力信号S(n-1) は
第1のサンプルホールド回路13に入力され、図2で示
す第1のタイミングパルスT1 のローレベル期間サンプ
リングされた後、T1 のハイレベル期間ホールドされ
る。従って、第1のサンプルホールド回路13の出力信
号Aは図2に示す如くタイミングパルスT1 のハイレベ
ル期間S(n-1)に確定する。
Therefore, in the present invention, as shown in FIGS. 1A and 1B, the adder circuit 11 adds the error integrated value B up to the previous time to the input error I. FIG.
In the circuit (A), when the input error I is I (n-1) as shown in FIG. 2, the output signal O amplified and taken out by the amplifier 12 is S (n-1). The output signal S (n-1) is input to the first sample-and-hold circuit 13, after being low-level period sampling of the first timing pulses T 1 shown in FIG. 2, is a high-level period and hold the T 1 . Therefore, the output signal A of the first sample-and-hold circuit 13 is defined at the timing pulses T 1 of the high-level period S (n-1) as shown in FIG.

【0014】第2のサンプルホールド回路14は図2に
示す如く第1のタイミングパルスT 1 に同期した第2の
タイミングパルスT2 のローレベル期間、上記の信号A
(=S(n-1))をサンプリングし、T2 のハイレベル期
間サンプリング値をホールドすることにより、図2にB
で示す信号を出力する。これにより、第2のサンプルホ
ールド回路14から取り出された信号B(=S(n-1))
はこの時点の入力誤差I(=I(n))と加算回路11
において加算された後、増幅器12へ入力される。
The second sample and hold circuit 14 is shown in FIG.
As shown, the first timing pulse T 1The second synchronized with
Timing pulse TTwoSignal A during the low level period of
(= S (n-1)) and TTwoHigh level period
By holding the inter-sample value, B
The signal indicated by is output. As a result, the second sample
Signal B (= S (n-1)) extracted from the hold circuit 14
Represents the input error I (= I (n)) at this time and the addition circuit 11
, And then input to the amplifier 12.

【0015】上記のタイミングパルスT1 及びT2 は圧
電素子の充電電荷量のサンプリングタイミングと同期し
ており、非周期的に発生する入力誤差Iに同期して発生
されるため、サンプリングタイミングと同期して積分動
作が行なわれることとなる。図1(B)に示す本発明回
路では、図3にSWで示すように誤差積分回路の作動開
始時の時刻t1 からt2 までの間、所定レベルの信号E
を初期値として切換手段15が選択出力するため、誤差
検出回路の出力信号Oは図3に示す如く時刻t1 からt
2 までの間初期値Eが出力される。
The above-mentioned timing pulses T 1 and T 2 are synchronized with the sampling timing of the charge amount of the piezoelectric element, and are generated in synchronization with the aperiodic input error I. Then, the integration operation is performed. In the circuit of the present invention shown in FIG. 1 (B), as indicated by SW in FIG. 3, a signal E of a predetermined level is provided from time t 1 to t 2 at the start of operation of the error integration circuit.
T a for the switching means 15 selectively outputs as the initial value, the output signal O of the error detecting circuit from time t 1 as shown in FIG. 3
The initial value E is output up to 2.

【0016】第1のサンプルホールド回路13は図3に
示すように上記の初期値Eを第1のタイミングパルスT
1 でサンプル及びホールドして信号Aを出力し、第2の
サンプルホールド回路14はこの信号A(=E)を第2
のタイミングパルスT2 でサンプル及びホールドして信
号Bを出力する。切換手段15は上記時刻t2 になると
図3にSWで示すように、増幅器12の出力信号Dを第
1のサンプルホールド回路13へ入力するように切換わ
る。
As shown in FIG. 3, the first sample and hold circuit 13 sets the initial value E to a first timing pulse T
1 to sample and hold outputs a signal A, the second sample and hold circuit 14 this signal A (= E) a second
Sample and hold timing pulse T 2 of the and outputs a signal B. At time t 2 , the switching means 15 switches so as to input the output signal D of the amplifier 12 to the first sample and hold circuit 13 as indicated by SW in FIG.

【0017】これにより、切換手段15からは図3にO
で示す如く、時刻t2 からその後タイミングパルスT2
が2回入力されるまでは初期値Eに入力誤差I1 を加算
した値が取り出され、以後はタイミングパルスT2 が入
力される毎に入力誤差と前回の出力信号との加算信号が
取り出される。本発明では積分回路の作動開始から直ち
に或る初期値Eが取り出されるので、応答が速い。
As a result, the switching means 15 outputs O in FIG.
As indicated by, and then from the time t 2 timing pulse T 2
It is but until it is entered twice retrieved value obtained by adding the input error I 1 to the initial value E, thereafter taken out sum signal of the input error and the previous output signal each time the timing pulse T 2 is input . In the present invention, since a certain initial value E is taken out immediately after the operation of the integrating circuit is started, the response is fast.

【0018】[0018]

【実施例】図4は本発明の要部の一実施例の回路図を示
す。同図中、端子21,22,23,24及び25は夫
々初期設定信号、タイミング信号、圧電素子の充電電流
値、目標電荷量を示す電荷指定値及び前記した所定レベ
ルの信号Eに相当する初期値が夫々入力される。前記端
子21に入力される初期設定信号は、後述する如く圧電
素子が内燃機関の燃料噴射弁の加圧アクチュエータとし
て使用されているときは、内燃機関のイグニッションス
イッチのオンにより発生されるリセット信号である。ま
た前記端子22に入力されるタイミング信号は例えば燃
料噴射信号である。本実施例は初期設定タイミング発生
回路26、誤差積分及び電流積分タイミング発生回路2
7、電流積分回路28、電荷ホールド回路29、誤差算
出回路30、誤差積分回路31、ゲート回路32,3
3、スイッチ回路34及び35からなる。スイッチ回路
34は前記した切換手段15を構成している。
FIG. 4 is a circuit diagram showing an embodiment of a main part of the present invention. In the figure, terminals 21, 22, 23, 24, and 25 are an initial setting signal, a timing signal, a charge current value of the piezoelectric element, a charge designation value indicating a target charge amount, and an initial value corresponding to the above-mentioned predetermined level signal E, respectively. Values are entered respectively. The initialization signal input to the terminal 21 is a reset signal generated by turning on an ignition switch of the internal combustion engine when the piezoelectric element is used as a pressurizing actuator of a fuel injection valve of the internal combustion engine as described later. is there. The timing signal input to the terminal 22 is, for example, a fuel injection signal. In this embodiment, the initial setting timing generation circuit 26, the error integration and current integration timing generation circuit 2
7, current integration circuit 28, charge hold circuit 29, error calculation circuit 30, error integration circuit 31, gate circuits 32, 3
3. It comprises switch circuits 34 and 35. The switch circuit 34 constitutes the switching means 15 described above.

【0019】初期設定タイミング発生回路26は、単安
定マルチバイブレータ36、フリップフロップ37及び
インバータ38よりなり、単安定マルチバイブレータ3
6のXQ出力端子がフリップフロップ37のクロック端
子に接続され、端子21がインバータ38を介してフリ
ップフロップ37のリセット端子に接続された構成とさ
れている。
The initial setting timing generating circuit 26 comprises a monostable multivibrator 36, a flip-flop 37 and an inverter 38.
6 is connected to the clock terminal of the flip-flop 37, and the terminal 21 is connected to the reset terminal of the flip-flop 37 via the inverter 38.

【0020】誤差積分及び電流積分タイミング発生回路
27は、インバータ39、単安定マルチバイブレータ4
0,41及び42、フリップフロップ43からなり、端
子22がインバータ39を介して単安定マルチバイブレ
ータ40の入力端子Aに接続され、単安定マルチバイブ
レータ40,41のQ出力端子が次段の単安定マルチバ
イブレータ41,42の入力端子XBに接続され、更に
フリップフロップ43のリセット端子が端子22に、ま
たフリップフロップ43のクロック端子が単安定マルチ
バイブレータ41のQ出力端子に接続されている。
The error integration and current integration timing generation circuit 27 includes an inverter 39 and a monostable multivibrator 4.
0, 41 and 42, and a flip-flop 43. The terminal 22 is connected to the input terminal A of the monostable multivibrator 40 via the inverter 39. The Q output terminal of the monostable multivibrators 40 and 41 is connected to the monostable of the next stage. The input terminals XB of the multivibrators 41 and 42 are connected, the reset terminal of the flip-flop 43 is connected to the terminal 22, and the clock terminal of the flip-flop 43 is connected to the Q output terminal of the monostable multivibrator 41.

【0021】電流積分回路28は抵抗44、演算増幅器
45、コンデンサ46及びスイッチ回路47よりなる積
分回路であり、演算増幅器45の出力端子と反転入力端
子間にコンデンサ46とスイッチ回路47の並列回路が
接続されている。
The current integrating circuit 28 is an integrating circuit comprising a resistor 44, an operational amplifier 45, a capacitor 46 and a switch circuit 47. A parallel circuit of the capacitor 46 and the switch circuit 47 is provided between the output terminal and the inverting input terminal of the operational amplifier 45. It is connected.

【0022】電流積分回路28はスイッチ回路47がオ
フの期間、入力充電電流値を積分し、スイッチ回路47
がオンの期間はコンデンサ46の充電電荷をスイッチ回
路47を通して放電して出力をゼロとすると共に次の積
分動作に備える。演算増幅器45の出力端子は抵抗48
を介してサンプルホールド回路49の入力端子とスイッ
チ回路35の接続点に接続されている。抵抗48の抵抗
値はスイッチ回路35のオン時の内部抵抗より十分大な
る値に設定されている。
The current integration circuit 28 integrates the input charging current value while the switch circuit 47 is off, and
During the ON period, the charge stored in the capacitor 46 is discharged through the switch circuit 47 to reduce the output to zero and prepare for the next integration operation. The output terminal of the operational amplifier 45 is a resistor 48
Is connected to the connection point between the input terminal of the sample and hold circuit 49 and the switch circuit 35. The resistance of the resistor 48 is set to a value sufficiently larger than the internal resistance when the switch circuit 35 is turned on.

【0023】誤差算出回路30は抵抗50及び51の各
一端が演算増幅器52の反転入力端子に接続され、演算
増幅器52の非反転入力端子が抵抗53を介して接地さ
れ、また演算増幅器52の出力端子と反転入力端子との
間に抵抗54が接続された構成とされている。抵抗50
の他端は端子24に接続され、抵抗51の他端はサンプ
ルホールド回路49の端子に接続されている。この誤差
算出回路30は端子23よりの圧電素子に流れる充電電
流と端子24よりの電荷指示値との偏差(誤差)を算出
する。
The error calculating circuit 30 has one end of each of the resistors 50 and 51 connected to the inverting input terminal of the operational amplifier 52, the non-inverting input terminal of the operational amplifier 52 grounded via the resistor 53, and the output of the operational amplifier 52. The configuration is such that a resistor 54 is connected between the terminal and the inverting input terminal. Resistance 50
Is connected to the terminal 24, and the other end of the resistor 51 is connected to the terminal of the sample and hold circuit 49. The error calculation circuit 30 calculates a deviation (error) between a charging current flowing from the terminal 23 to the piezoelectric element and a charge indication value from the terminal 24.

【0024】誤差積分回路31は演算増幅器52の出力
端子が抵抗55を介して演算増幅器56、抵抗57〜5
9よりなる利得1の非反転増幅器を介して出力端子63
及びサンプルホールド回路60の入力端子に接続され、
更にサンプルホールド回路60の出力がサンプルホール
ド回路61及び抵抗62を介して演算増幅器56の非反
転入力端子に接続された構成とされている。
The error integrating circuit 31 has an output terminal of an operational amplifier 52 connected to an operational amplifier 56 and resistors 57 to 5 via a resistor 55.
Output terminal 63 via a non-inverting amplifier having a gain of 9
And the input terminal of the sample and hold circuit 60,
Further, the output of the sample hold circuit 60 is connected to the non-inverting input terminal of the operational amplifier 56 via the sample hold circuit 61 and the resistor 62.

【0025】抵抗55及び62の共通接続点が前記加算
回路11に相当し、演算増幅器56及び抵抗57〜59
が前記ゲイン1の増幅器12に相当し、サンプルホール
ド回路60及び61が前記サンプルホールド回路13及
び14に相当する。また、端子25と出力端子63との
間に接続されたスイッチ回路34は前記切換手段15を
構成している。出力端子63は後述の図9のDC−DC
コンバータ72の入力端子に接続されている。
The common connection point of the resistors 55 and 62 corresponds to the adder circuit 11, and includes an operational amplifier 56 and resistors 57 to 59.
Corresponds to the amplifier 12 having the gain of 1, and the sample and hold circuits 60 and 61 correspond to the sample and hold circuits 13 and 14. A switch circuit 34 connected between the terminal 25 and the output terminal 63 constitutes the switching means 15. The output terminal 63 is a DC-DC of FIG.
It is connected to the input terminal of converter 72.

【0026】サンプルホールド回路49,60及び61
は公知の構成の集積回路(IC)で構成されており、例
えばAD585Aを用い得、そのホールド端子にハイレ
ベルの信号が印加されている期間入力信号をサンプリン
グし、ホールド端子にローレベルの信号が印加されてい
る期間はサンプリングした値をホールドする構成であ
る。
Sample hold circuits 49, 60 and 61
Is constituted by an integrated circuit (IC) having a known configuration. For example, the AD585A can be used. The input signal is sampled while the high-level signal is applied to the hold terminal, and the low-level signal is applied to the hold terminal. During the application period, the sampled value is held.

【0027】次に本実施例の作動について説明する。ま
ず、イグニッションスイッチのオンにより発生されたロ
ーレベルのリセット信号が端子21に初期設定信号とし
て入力される。すると、この初期設定信号がインバータ
38を介してフリップフロップ37のリセット端子に印
加され、これをリセットする。これにより、フリップフ
ロップ37のQ出力端子よりローレベルの信号が取り出
され、スイッチ回路34及び35を夫々オンとする。
Next, the operation of this embodiment will be described. First, a low-level reset signal generated by turning on an ignition switch is input to a terminal 21 as an initialization signal. Then, the initial setting signal is applied to the reset terminal of the flip-flop 37 via the inverter 38, and resets it. As a result, a low-level signal is extracted from the Q output terminal of the flip-flop 37, and the switch circuits 34 and 35 are turned on, respectively.

【0028】スイッチ回路34がオンになると、端子2
5よりの所定レベルの信号(初期値)Eがスイッチ回路
34を通してサンプルホールド回路60の入力端子に印
加される。この所定レベルの信号Eは誤差積分回路31
の定常状態における信号レベル付近の値に予め設定され
ている。一方、スイッチ回路35のオンにより、端子2
4よりの電荷指示値がスイッチ回路35を介してサンプ
ルホールド回路49の入力端子に印加される。端子21
よりのローレベルの初期設定信号によりゲート回路32
及び33の各出力タイミング信号T1 及びT2 は夫々ハ
イレベルとなるので、サンプリングホールド回路49、
60及び61はサンプリング動作を行なう。
When the switch circuit 34 is turned on, the terminal 2
The signal (initial value) E of a predetermined level from 5 is applied to the input terminal of the sample and hold circuit 60 through the switch circuit 34. The signal E at the predetermined level is supplied to the error integration circuit 31.
Is set in advance to a value near the signal level in the steady state. On the other hand, when the switch circuit 35 is turned on, the terminal 2
4 is applied to the input terminal of the sample and hold circuit 49 via the switch circuit 35. Terminal 21
Gate circuit 32 in response to a low-level initialization signal.
Since each of the output timing signals T 1 and T 2 becomes high level, the sampling and holding circuit 49,
60 and 61 perform a sampling operation.

【0029】上記の初期設定信号は一定時間後ローレベ
ルよりハイレベルへ立ち上がり、以後ハイレベルに保持
される。初期設定信号の立ち上がりにより、単安定マル
チバイブレータ36が抵抗R4 及びコンデンサC4 によ
り決まる所定時間だけ、そのXQ出力端子よりローレベ
ルの信号を出力する。フリップフロップ37は単安定マ
ルチバイブレータ36のXQ出力端子からの信号がクロ
ック端子に印加され、上記所定時間後のクロック端子の
ローレベルからハイレベルへの立ち上がり時に、データ
入力端子へのハイレベル信号をラッチし、これにより出
力端子Qよりハイレベルの信号を出力して、スイッチ回
路34及び35を夫々オフとする。
The above-mentioned initialization signal rises from a low level to a high level after a predetermined time, and is thereafter maintained at a high level. The rise of the initial setting signal, the monostable multivibrator 36 for a predetermined time determined by the resistor R 4 and a capacitor C 4, and outputs a low level signal from the XQ output terminal. The flip-flop 37 applies a signal from the XQ output terminal of the monostable multivibrator 36 to the clock terminal, and outputs a high-level signal to the data input terminal when the clock terminal rises from a low level to a high level after the predetermined time. Latching, thereby outputting a high-level signal from the output terminal Q, turning off the switch circuits 34 and 35, respectively.

【0030】一方、端子22より燃料噴射弁の噴射タイ
ミングに同期したタイミング信号が端子22に入力され
始める。このタイミング信号は図5(A)に示す如き非
周期的な信号で、インバータ39を通して単安定マルチ
バイブレータ40の入力端子A及びスイッチ回路47の
制御端子に印加され、タイミング信号の立ち下がりと同
時に単安定マルチバイブレータ40のQ出力端子から図
5(B)に示す如く、抵抗R1 、コンデンサC1 で決ま
る所定時間P1 ハイレベルの信号が出力されると共に、
スイッチ回路47がオフとされ、電流積分回路28によ
り電流積分が開始される。上記の所定時間P1 は電流積
分回路28の積分動作が終了する時間に余裕をもって設
定されている。
On the other hand, a timing signal synchronized with the injection timing of the fuel injection valve from the terminal 22 starts to be input to the terminal 22. This timing signal is an aperiodic signal as shown in FIG. 5 (A), and is applied to the input terminal A of the monostable multivibrator 40 and the control terminal of the switch circuit 47 through the inverter 39. As shown in FIG. 5B, a high-level signal P 1 for a predetermined time determined by the resistor R 1 and the capacitor C 1 is output from the Q output terminal of the stable multivibrator 40,
The switch circuit 47 is turned off, and the current integration is started by the current integration circuit 28. Predetermined time P 1 described above is set with a margin to the time integrating operation of the current integration circuit 28 is ended.

【0031】単安定マルチバイブレータ40のQ出力信
号は単安定マルチバイブレータ41の入力端子XBに入
力され、その立ち下がりで単安定マルチバイブレータ4
1をトリガし、単安定マルチバイブレータ41のQ,X
Qの各出力端子より図5(C),(D)に示す如く抵抗
2 及びコンデンサC2 で決まる所定時間P2 の幅をも
つパルスを出力させる。この所定時間P2 はサンプルホ
ールド回路49と61において、入力が安定してサンプ
リングされる時間に設定される。
The Q output signal of the monostable multivibrator 40 is input to the input terminal XB of the monostable multivibrator 41, and the monostable multivibrator 4 falls at the falling edge.
1 is triggered and Q and X of the monostable multivibrator 41 are
Figure from the output terminals of the Q 5 (C), to output a pulse having a predetermined time width P 2 determined by the resistor R 2 and capacitor C 2 as shown in (D). In this predetermined time P 2 is a sample-hold circuit 49 and 61, the input is set to a time which is stable sampling.

【0032】単安定マルチバイブレータ41のQ出力端
子の出力信号(図5(C))は単安定マルチバイブレー
タ42の入力端子XBに印加されて、その立ち下がりで
単安定マルチバイブレータ42をトリガし、抵抗R3
びコンデンサC3 で決まる所定時間P3 ローレベルの図
5(F)に示す信号を出力させる。この所定時間P3
サンプルホールド回路60において、入力が安定してサ
ンプリングされる時間に設定される。
The output signal of the Q output terminal of the monostable multivibrator 41 (FIG. 5C) is applied to the input terminal XB of the monostable multivibrator 42, and the falling of the signal triggers the monostable multivibrator 42, resistor R 3 and to output the signal shown in FIG. 5 (F) for a predetermined time P 3 low level determined by the capacitor C 3. In this predetermined time P 3 is a sample and hold circuit 60, the input is set to a time which is stable sampling.

【0033】また、単安定マルチバイブレータ41のQ
出力端子の出力信号(図5(C))は、フリップフロッ
プ43のクロック端子に印加され、その立ち上がりでデ
ータ入力端子のハイレベルの信号をラッチさせる。フリ
ップフロップ43のQ出力端子の出力信号は単安定マル
チバイブレータ42のイネーブル端子に印加され、その
ハイレベル期間作動可能状態とし、そのローレベル期間
は作動禁止状態とする。
The Q of the monostable multivibrator 41
The output signal of the output terminal (FIG. 5 (C)) is applied to the clock terminal of the flip-flop 43, and latches the high-level signal of the data input terminal at the rising edge. The output signal of the Q output terminal of the flip-flop 43 is applied to the enable terminal of the monostable multivibrator 42 to enable the high-level period and to disable the low-level period.

【0034】また、フリップフロップ43は端子22よ
りのタイミング信号(図5(A))の立ち上がりにより
セットされる。従って、フリップフロップ43は単安定
マルチバイブレータ41のQ出力信号の立ち上がりがあ
って始めて単安定マルチバイブレータ42の動作を可能
とするために設けられており、ノイズにより単安定マル
チバイブレータ42が誤動作することを防止する。
The flip-flop 43 is set by the rise of the timing signal (FIG. 5A) from the terminal 22. Therefore, the flip-flop 43 is provided to enable the operation of the monostable multivibrator 42 only when the Q output signal of the monostable multivibrator 41 rises, and the noise may cause the monostable multivibrator 42 to malfunction. To prevent

【0035】このようにして、単安定マルチバイブレー
タ42のXQ出力端子より取り出された出力信号(図5
(F))はゲート回路33に供給され、ここで端子21
よりのハイレベルの信号と否定論理積をとられて図5
(G)に示す信号とされた後、前記第1のタイミングパ
ルスT1 としてサンプルホールド回路60のホールド端
子に印加され、そのハイレベル期間にサンプリングした
値を次のローレベル期間ホールドする。
As described above, the output signal (FIG. 5) extracted from the XQ output terminal of the monostable multivibrator 42
(F)) is supplied to the gate circuit 33, where the terminal 21
FIG. 5 is obtained by performing a NAND operation with a high-level signal.
After being the signal shown in (G), wherein applied to a first hold terminal of the sample hold circuit 60 as a timing pulse T 1, the sampled values to the high-level period to hold the next low-level period.

【0036】また、単安定マルチバイブレータ41の出
力端子XQより取り出された図5(D)に示す信号はゲ
ート回路32で端子21よりのハイレベルの信号と否定
論理積を取られて図5(E)に示す信号とされた後、前
記第2のタイミングパルスT 2 としてサンプルホールド
回路49及び61のホールド端子に印加される。なお、
図5(G),(E)に示すタイミングパルスT1 ,T2
は前記図3,図4に示したタイミングパルスT1 ,T2
とは逆極性であるが、実質的には同一である。一方、端
子23に入力された圧電素子への充電電流は、前記タイ
ミング信号の立ち下がりと同時にスイッチ回路47がオ
フとされることから電流積分回路28で積分された後、
抵抗48を介してサンプルホールド回路49に供給さ
れ、ここで前記サンプル後ホールドされる。このサンプ
ルホールド回路49でサンプル後ホールドされた信号の
値は圧電素子の充電電荷量を示しており、抵抗50を介
して端子24より入力される電荷指示値と抵抗51を介
して加算(実質的には減算)されて誤差信号とされる。
The output of the monostable multivibrator 41 is
The signal shown in FIG.
The gate circuit 32 negates the high level signal from the terminal 21.
After the logical product is taken and the signal shown in FIG.
The second timing pulse T TwoAs sample hold
Applied to the hold terminals of circuits 49 and 61. In addition,
The timing pulse T shown in FIGS.1, TTwo
Is the timing pulse T shown in FIGS.1, TTwo
, But have substantially the same polarity. Meanwhile, the end
The charging current to the piezoelectric element input to the element 23 is
The switch circuit 47 is turned off simultaneously with the falling of the
After being integrated by the current integration circuit 28,
It is supplied to a sample and hold circuit 49 through a resistor 48.
Here, it is held after the sample. This sump
Of the signal held after sampling by the
The value indicates the amount of charge of the piezoelectric element,
Via the resistor 51 and the charge indication value input from the terminal 24
Then, the signals are added (substantially subtracted) to obtain an error signal.

【0037】すなわち、上記の誤差信号は実際の圧電素
子への充電電荷量と目標とする電荷指示値との誤差に対
応したレベルの信号であり、演算増幅器52及び抵抗5
3、54よりなる回路で反転増幅された後、前記した入
力信号Iとして抵抗55を介して演算増幅器56の非反
転入力端子に供給される。一方、演算増幅器56の非反
転入力端子には抵抗62を介してサンプルホールド回路
61よりの信号(前記信号Bに相当)が入力される。
That is, the error signal is a signal of a level corresponding to the error between the actual charge amount of the piezoelectric element and the target charge instruction value.
After being inverted and amplified by the circuit composed of the circuits 3 and 54, the input signal I is supplied to the non-inverting input terminal of the operational amplifier 56 via the resistor 55. On the other hand, a signal (corresponding to the signal B) from the sample hold circuit 61 is input to the non-inverting input terminal of the operational amplifier 56 via the resistor 62.

【0038】演算増幅器56、抵抗57〜59による回
路は上記の抵抗55を介して入力される誤差信号Iと抵
抗62を介してサンプルホールド回路61から入力され
る信号Bとの加算信号を非反転増幅し、得られた信号を
端子63へ出力信号(電圧指示値)Oとして出力する一
方、サンプルホールド回路60に入力し、ここで前記図
5(G)に示すタイミングパルスT1 のハイレベル期間
でサンプル後T1 のローレベル期間でホールドさせる。
サンプルホールド回路60の出力信号Aはサンプルホー
ルド回路61に入力され、ここで前記図5(E)に示す
タイミングパルスT2 のハイレベル期間でサンプル後T
2 のローレベル期間でホールドされる。
The circuit including the operational amplifier 56 and the resistors 57 to 59 non-inverts the addition signal of the error signal I input via the resistor 55 and the signal B input from the sample hold circuit 61 via the resistor 62. amplified, while outputting the resulting signal output signal to the terminal 63 (voltage instruction value) as O, and input to the sample-and-hold circuit 60, where the high-level period of the Figure 5 timing pulses T 1 shown in (G) in it is held at the low level period of the sample after T 1.
The output signal A of the sample and hold circuit 60 is input to the sample-and-hold circuit 61, the sample after T where a high level period of the timing pulse T 2 shown in FIG. 5 (E)
It is held during the low level period of 2 .

【0039】本実施例によれば、端子22に入力される
タイミング信号と端子23に入力される充電電流とは互
いに同期しており、かつ、非周期的に入力されるが、誤
差積分回路31において、サンプルタイミングと同期し
て積分動作を行なうことができるため、出力端子63に
は正確な誤差積分値が得られる。従って、本実施例によ
れば、PID制御精度を向上できる。
According to the present embodiment, the timing signal input to the terminal 22 and the charging current input to the terminal 23 are synchronized with each other and are input non-periodically. In this case, since the integration operation can be performed in synchronization with the sample timing, an accurate error integrated value can be obtained at the output terminal 63. Therefore, according to the present embodiment, the PID control accuracy can be improved.

【0040】図6はタイミングパルスT2 、入力誤差信
号I、出力信号O及びサンプルホールド回路61の出力
信号Bを夫々示すタイムチャートである。同図に示すよ
うに入力誤差信号Iを積分した信号が出力信号として取
り出されることがわかる。図7はタイミングパルスT2
を図6のタイミングパルスT2 よりも長周期としたとき
の誤差積分回路31のタイムチャートを示す。図7に示
すように、タイミングパルスT2 が長周期であるとサン
プリング間隔が長くなるため、出力信号Oの波形はより
大きな段差を持つ波形となる。
FIG. 6 is a time chart showing the timing pulse T 2 , the input error signal I, the output signal O, and the output signal B of the sample and hold circuit 61, respectively. As shown in the figure, a signal obtained by integrating the input error signal I is taken out as an output signal. FIG. 7 shows the timing pulse T 2
The shows a time chart of the error integrator 31 when a long period than the timing pulses T 2 of the FIG. As shown in FIG. 7, the sampling interval becomes longer when the timing pulse T 2 is the long period, the waveform of the output signal O has a waveform having a larger level difference.

【0041】図8は初期設定直後の本実施例のタイムチ
ャートを示す。期間Pa は初期設定直後の値を示し、サ
ンプルホールド回路60,61の各出力信号A,Bは夫
々前記信号レベルEである。続いて、スイッチ回路34
がオフとされ、最初のタイミングパルスT1 ,T2 の入
力後2番目のタイミングパルスT2 が入力されるまでの
期間Pb においては、信号Aのみが入力信号Iを加算さ
れ、2番目のタイミングパルスT1 ,T2 以降が入力さ
れる期間Pc においては、入力信号Iが一定ならば、信
号A,Bは互いに入力信号Iの電位差をもって順次Iず
つ加算されていく。
FIG. 8 shows a time chart of this embodiment immediately after the initial setting. Period P a has a value immediately after the initial setting, the output signal A of the sample and hold circuits 60, 61, B is respectively the signal level E. Subsequently, the switch circuit 34
There is turned off, in a period P b to the second timing pulse T 2 after the input of the first timing pulses T 1, T 2 is input, only the signal A is added to the input signal I, the second During the period P c of timing pulses T 1, T 2 later is input, if the input signal I is constant, the signal a, B goes by successively adding I have the potential difference between the input signal I to each other.

【0042】本実施例によれば、初期設定時に定常状態
のときの誤差積分値に対応する値Eを入力するようにし
ているため、従来のように積分回路に電荷が蓄積されて
おらず、積分値ゼロから積分を開始するために出力がゼ
ロからスタートして応答が遅くなる、ということはな
い。なお、前回までの値の学習値をサンプルホールド回
路60,61に保持しておき、その学習値を基にしてス
タートすることもできる。
According to the present embodiment, the value E corresponding to the error integrated value in the steady state is input at the time of the initial setting, so that the electric charge is not accumulated in the integrating circuit as in the prior art. In order to start the integration from the integration value zero, the output does not start from zero and the response does not become slow. It is also possible to hold the learned values of the previous values in the sample and hold circuits 60 and 61 and start based on the learned values.

【0043】ところで、上記の誤差積分回路31の出力
信号Oは、図9に示す回路の入力端子63を介してDC
−DCコンバータ72に電圧指示値Viとして印加さ
れ、ここでViに応じた高圧電圧VO に変換される。D
C−DCコンバータ72の出力高圧電圧VO は電源用コ
ンデンサ73に印加され、これを充電する。一方図9の
サイリスタ75及び76はゲートに接続された図示しな
い点弧回路によってスイッチング制御される構成とされ
ており、一方がオンのときは他方がオフとされ、かつ、
交互にオンとオフを繰り返すようにスイッチング制御さ
れる。
By the way, the output signal O of the error integration circuit 31 is supplied to the DC input terminal 63 of the circuit shown in FIG.
It is applied as a voltage instruction value Vi to -DC converter 72 where it is converted into high voltage V O according to Vi. D
The output high voltage V O of the C-DC converter 72 is applied to the power supply capacitor 73 to charge it. On the other hand, the thyristors 75 and 76 in FIG. 9 are configured to be switching-controlled by an ignition circuit (not shown) connected to the gate, and when one is on, the other is off, and
Switching control is performed so that on and off are alternately repeated.

【0044】サイリスタ75がオンのときは、電源用コ
ンデンサ73の充電電荷がチョークコイル74及びサイ
リスタ75を通して圧電素子78に印加される。すなわ
ち、サイリスタ75がオンの時には図示の向きに電流I
1 が流れ、共振により容量性負荷である圧電素子78に
0 より高い電圧VP が蓄えられる。
When the thyristor 75 is turned on, the charge of the power supply capacitor 73 is applied to the piezoelectric element 78 through the choke coil 74 and the thyristor 75. That is, when the thyristor 75 is on, the current I
1 flows, and a voltage V P higher than V 0 is stored in the piezoelectric element 78 which is a capacitive load due to resonance.

【0045】その後、サイリスタ76がオンとされる
と、圧電素子78の充電負荷がサイリスタ76及びチョ
ークコイル77を通して放電される。従って、サイリス
タ76がオンのときは、図示の向きに放電電流I2 がサ
イリスタ76及びチョークコイル77に流れ、オーバー
シュートにより圧電素子78の端子電圧VP は負電圧ま
で低下する。
Thereafter, when the thyristor 76 is turned on, the charging load of the piezoelectric element 78 is discharged through the thyristor 76 and the choke coil 77. Therefore, when the thyristor 76 is turned on, the discharge current I 2 to the orientation shown flows into the thyristor 76 and the choke coil 77, the terminal voltage V P of the piezoelectric element 78 by the overshoot is reduced to a negative voltage.

【0046】上記電圧VO が320Vのとき、図10
(B)に示す如くサイリスタ75のオンタイミングaの
ときに波高値6Aの電流I1 が流れ、また同図(C)に
示す如くサイリスタ76のオンタイミングbのときに波
高値6Aの電流I2 が流れ、これにより圧電素子78の
端子電圧VP は同図(A)に示す如く正側の波高値が6
00V、負側の波高値が−200Vのパルス状波形とな
る。なお、前記した圧電素子78の充電電流I1 は図4
の端子23にも入力される。
When the voltage V O is 320 V, FIG.
A current I 1 having a peak value of 6 A flows when the thyristor 75 is turned on as shown in FIG. 7B, and a current I 2 having a peak value of 6 A is made when the thyristor 76 is turned on as shown in FIG. flows, thereby the terminal voltage V P of the piezoelectric element 78 is a positive-side peak value as shown in (a) is 6
It becomes a pulse-like waveform having a peak value of 00 V and a negative peak value of -200 V. The charging current I 1 of the piezoelectric element 78 described above is 4
Is also input to the terminal 23 of the.

【0047】図11はこの場合の図4と図9とをまとめ
て示す本発明の第1実施例の回路構成図である。同図
中、図4及び図9と同一構成部分には同一符号を付し、
その説明を省略する。図11において、タイミング発生
回路101 は図4の初期設定タイミング発生回路26と誤
差微分及び電流積分タイミング発生回路27とよりなる
回路部であり、また図11の制御部102 は図9の上記の
タイミング発生回路26及び27以外のすべての回路部
である。
FIG. 11 is a circuit diagram of the first embodiment of the present invention, which collectively shows FIGS. 4 and 9 in this case. 4, the same components as those in FIGS. 4 and 9 are denoted by the same reference numerals,
The description is omitted. In FIG. 11, a timing generation circuit 101 is a circuit section including an initialization timing generation circuit 26 and an error differentiation and current integration timing generation circuit 27 in FIG. 4, and a control section 102 in FIG. All circuit sections except the generating circuits 26 and 27.

【0048】制御部102 の入力端子23(すなわち電流
積分回路28の入力端子)には、図11の電流トランス
103 から取り出された前記充電電流I1 が供給される。
これにより、電源用コンデンサ73に蓄えられるDC−
DCコンバータ72の出力高圧電圧VO は充電電流I1
が電荷指示値になるようにフィードバック制御されるこ
ととなる。圧電素子78は温度により容量が変化するた
め、DC−DCコンバータ72の出力高圧電圧V0 が一
定であれば一通電当たりの電荷量は変動するが、上記の
フィードバックにより電荷量を安定させることができ
る。
The input terminal 23 of the control unit 102 (that is, the input terminal of the current integration circuit 28) is connected to the current transformer of FIG.
It said charging current I 1 taken out of the 103 is supplied.
As a result, the DC-
The output high voltage V O of the DC converter 72 is equal to the charging current I 1.
Is feedback-controlled so as to become the charge instruction value. Since the capacitance of the piezoelectric element 78 changes depending on the temperature, the amount of charge per energization fluctuates if the output high voltage V 0 of the DC-DC converter 72 is constant. However, the amount of charge can be stabilized by the above feedback. it can.

【0049】なお、圧電素子78は例えば図12に示す
燃料噴射弁80の加圧アクチュエータとして使用され
る。同図中、燃料噴射弁80のハウジング81内には、
摺動可能に挿入されてノズル口82の開閉制御をするニ
ードル83と、ニードル83の円錐状受圧面84の周り
に形成されたニードル加圧室85と、ハウジング81内
に摺動可能に挿入されたピストン86と、ハウジング8
1とピストン86間に挿入された圧電素子78と、ピス
トン86を圧電素子78に向けて付勢する皿ばね87
と、ニードル83とピストン86間に形成された圧力制
御室88と、ニードル83をノズル口82に向けて付勢
する圧縮ばね89とが設けられている。
The piezoelectric element 78 is used, for example, as a pressurizing actuator of a fuel injection valve 80 shown in FIG. In the figure, inside a housing 81 of the fuel injection valve 80,
A needle 83 slidably inserted to control opening and closing of the nozzle port 82, a needle pressurizing chamber 85 formed around a conical pressure receiving surface 84 of the needle 83, and slidably inserted into the housing 81. Piston 86 and housing 8
And a disc spring 87 for urging the piston 86 toward the piezoelectric element 78.
And a pressure control chamber 88 formed between the needle 83 and the piston 86, and a compression spring 89 for urging the needle 83 toward the nozzle port 82.

【0050】圧力制御室88はニードル83の周りに形
成された絞り通路90を介してニードル加圧室85に連
通され、ニードル加圧室85は燃料通路91および燃料
分配管92を介して高圧の燃料で満たされている蓄圧室
93内に連通される。従って、ニードル加圧室85内に
は蓄圧室93内の高圧の燃料が導かれ、この高圧燃料の
一部は絞り通路90を介して圧力制御室88内に送り込
まれる。ニードル加圧室85内及び圧力制御室88内の
燃料圧は蓄圧室93内とほぼ同じ高圧となっている。
The pressure control chamber 88 communicates with a needle pressurizing chamber 85 via a throttle passage 90 formed around a needle 83, and the needle pressurizing chamber 85 is connected to a high-pressure chamber via a fuel passage 91 and a fuel distribution pipe 92. It communicates with the pressure accumulating chamber 93 filled with fuel. Accordingly, high-pressure fuel in the pressure accumulating chamber 93 is guided into the needle pressurizing chamber 85, and a part of the high-pressure fuel is sent into the pressure control chamber 88 via the throttle passage 90. The fuel pressure in the needle pressurizing chamber 85 and the fuel pressure in the pressure control chamber 88 are almost as high as those in the accumulator chamber 93.

【0051】圧電素子78に電荷が充電されると、圧電
素子78が収縮し、その結果ピストン86が上昇するた
めに圧力制御室88内の燃料圧が急激に低下する。これ
により、ニードル83が上昇し、ノズル口82から燃料
が噴射される。
When the electric charge is charged in the piezoelectric element 78, the piezoelectric element 78 contracts, and as a result, the piston 86 rises, so that the fuel pressure in the pressure control chamber 88 drops rapidly. As a result, the needle 83 moves up, and fuel is injected from the nozzle port 82.

【0052】次いで、圧電素子78の充電電荷が放電さ
れると、圧電素子78が伸長するため、ピストン86が
下降し、圧力制御室88内の燃料圧が急激に上昇する。
その結果、ニードル83が下降してノズル口82を閉鎖
し、燃料噴射が停止せしめられる。
Next, when the charge of the piezoelectric element 78 is discharged, the piezoelectric element 78 expands, so that the piston 86 descends, and the fuel pressure in the pressure control chamber 88 rapidly increases.
As a result, the needle 83 descends to close the nozzle port 82, and the fuel injection is stopped.

【0053】このように、図4に示した本実施例によれ
ば、サンプルホールド回路49,60及び61として高
インピーダンスのものを使用することにより、長時間サ
ンプル値をホールドすることができるので、入力信号が
長時間入力されなくても正確な誤差積分値を保持するこ
とができる。また、温度ドリフトを除き、積分回路特有
のオフセットずれに起因する積分値のドリフトは発生し
ない。更に、本実施例は、A/D変換器、D/A変換器
及びラッチ回路を組み合わせることによって、ディジタ
ル回路化することが簡単にでき、本実施例のアルゴリズ
ムをコンピュータにコントローラソフトウェアとして組
込むこともできる。
As described above, according to the present embodiment shown in FIG. 4, by using the sample and hold circuits 49, 60 and 61 having high impedance, the sample value can be held for a long time. Even if the input signal is not input for a long time, an accurate error integrated value can be held. Except for the temperature drift, there is no drift of the integrated value due to the offset shift peculiar to the integration circuit. Further, in the present embodiment, a digital circuit can be easily formed by combining an A / D converter, a D / A converter, and a latch circuit, and the algorithm of the present embodiment can be incorporated in a computer as controller software. it can.

【0054】ところで、圧電素子78の容量値は温度に
依存し、温度が高くなるほど容量値が大となり、使用温
度範囲内で約2倍程度ばらつく。図13はこの圧電素子
78の容量値の温度依存性による温度ドリフトも除去で
きるようにした、本発明の第2実施例の回路構成図を示
す。同図中、図11と同一構成部分には同一符号を付
し、その説明を省略する。
By the way, the capacitance value of the piezoelectric element 78 depends on the temperature, and the capacitance value increases as the temperature increases, and varies about twice within the operating temperature range. FIG. 13 is a circuit diagram of a second embodiment of the present invention in which a temperature drift due to the temperature dependence of the capacitance value of the piezoelectric element 78 can be removed. In the figure, the same components as those of FIG. 11 are denoted by the same reference numerals, and description thereof will be omitted.

【0055】図13において、温度センサ104 は圧電素
子78の温度を検出し、その温度検出値をメモリ105 に
アドレス信号として供給する。メモリ105 には予め圧電
素子78の温度特性を補正するような、図14に示す如
く温度が高くなるにつれて電圧が小さくなるような補正
マップが格納されている。このメモリ105 は上記の温度
検出値に基づいてこの補正マップが参照されて対応する
電圧値を前記初期値として端子25を介して制御部102
へ供給する。
In FIG. 13, the temperature sensor 104 detects the temperature of the piezoelectric element 78 and supplies the detected temperature value to the memory 105 as an address signal. The memory 105 stores in advance a correction map for correcting the temperature characteristics of the piezoelectric element 78 such that the voltage decreases as the temperature increases as shown in FIG. The memory 105 refers to the correction map based on the detected temperature value, and sets the corresponding voltage value as the initial value via the terminal 25 via the control unit 102.
Supply to

【0056】これにより、本実施例によれば、初期設定
時にはメモリ105 内の補正マップに基づく初期値が供給
されることにより、温度ドリフトを含めて初期状態から
圧電素子78の充電電荷量を電荷指示値に応じた値に制
御する系を安定に動作させることができる。従って、圧
電素子78を図12に示したような燃料噴射弁80の加
圧アクチュエータとして用いられた内燃機関の場合、始
動直後から最適で正確な燃料噴射量制御ができる。
Thus, according to the present embodiment, the initial value based on the correction map in the memory 105 is supplied at the time of initial setting, so that the charge amount of the piezoelectric element 78 is charged from the initial state including the temperature drift. It is possible to stably operate a system that controls a value according to the indicated value. Accordingly, in the case of an internal combustion engine in which the piezoelectric element 78 is used as a pressurizing actuator of the fuel injection valve 80 as shown in FIG. 12, optimal and accurate fuel injection amount control can be performed immediately after starting.

【0057】また、燃料噴射弁80が複数の気筒毎に設
けられた内燃機関の場合でも、燃料噴射弁80の加圧ア
クチュエータとして用いられる圧電素子の温度は気筒間
で差が少ないので、温度センサ104 は全気筒のうち特定
の一気筒のみに設けるだけで良い。更に、誤差積分値を
保持できる長時間の設定時間を越えて入力信号が入力さ
れない場合でも、メモリ105 より最適な初期電圧値を発
生することができるため、誤差積分値の再設定が迅速に
できる。
Even in the case of an internal combustion engine in which the fuel injection valve 80 is provided for each of a plurality of cylinders, the temperature of the piezoelectric element used as the pressurizing actuator of the fuel injection valve 80 has a small difference between the cylinders. 104 need only be provided for a specific one of the cylinders. Further, even when an input signal is not input for a long time that can hold the error integrated value, an optimum initial voltage value can be generated from the memory 105, so that the error integrated value can be reset quickly. .

【0058】図15は本発明の第3実施例の回路構成図
を示す。同図中、図11と同一構成部分には同一符号を
付し、その説明を省略する。図15において、入力端子
111には回路全体の動作をオン/オフさせる駆動信号
(例えば電源電圧)が入力される。この駆動信号が断と
なった時(例えば立下り時)に切時間タイマ112 が起動
され、駆動信号の入力が再開されると(例えば立上り
時)、切時間タイマ112 の値が出力される。
FIG. 15 is a circuit diagram showing a third embodiment of the present invention. In the figure, the same components as those of FIG. 11 are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 15, the input terminal
A drive signal (for example, power supply voltage) for turning on / off the operation of the entire circuit is input to 111. When the drive signal is interrupted (for example, at the time of falling), the off-time timer 112 is started, and when the input of the drive signal is restarted (for example, at the time of rising), the value of the off-time timer 112 is output.

【0059】切時間タイマ112 は駆動信号の断の時間
(切時間)を測定しており、その測定切時間(ディジタ
ル値)を駆動信号再入力時にアドレス信号としてメモリ
113 に供給する。このメモリ113 には、制御部102 によ
り生成されて出力端子63より取り出された電圧指示値
がアドレス信号として更に供給されている。
The cut-off timer 112 measures the cut-off time (cut-off time) of the drive signal, and uses the measured cut-off time (digital value) as an address signal when re-inputting the drive signal.
Supply to 113. The voltage instruction value generated by the control unit 102 and extracted from the output terminal 63 is further supplied to the memory 113 as an address signal.

【0060】メモリ113 は上記切時間タイマ112 よりの
切時間測定開始時の上記電圧指示値(すなわち最終電圧
指示値)と、駆動信号再入力時までの測定切時間とに基
づいて、予め格納されている図16に示す如き補正マッ
プを参照して電圧値を算出し、それを端子25を介して
前記初期値として制御部102 へ供給する。
The memory 113 is stored in advance based on the voltage indication value (ie, the final voltage indication value) at the start of the cut-off time measurement by the cut-off time timer 112 and the measurement cut-off time until the drive signal is re-input. A voltage value is calculated with reference to a correction map as shown in FIG. 16 and supplied to the control unit 102 via the terminal 25 as the initial value.

【0061】上記の圧電素子78は作動時に高温にな
り、作動終了後に冷却される。従って、上記の切時間、
すなわち圧電素子78の動作終了時点から動作再開時点
までの経過時間が長いほど、圧電素子78の温度が高温
から周囲雰囲気の温度(常温)付近まで低下し、また常
温に近付く時間は上記最終電圧指示値が大なるほど長
い。最終電圧指示値は圧電素子78の動作終了時点の圧
電素子78の温度に対応しているからである。従って、
メモリ113 に格納されている補正マップは図16に示す
ように、切時間が長くなるに従って圧電素子78の容量
値が温度に応じて小に変化するのを補正するべく、切時
間が長くなるに従って大なる値となり、かつ、最終電圧
指示値に応じたI,II,III で示す如き特性で表わされ
る。
The temperature of the piezoelectric element 78 becomes high during operation, and is cooled after the operation is completed. Therefore, the above cut-off time,
That is, as the elapsed time from the end of the operation of the piezoelectric element 78 to the point of restarting the operation of the piezoelectric element 78 is longer, the temperature of the piezoelectric element 78 is decreased from a high temperature to the vicinity of the temperature of the ambient atmosphere (normal temperature). The longer the value, the longer. This is because the final voltage instruction value corresponds to the temperature of the piezoelectric element 78 at the time when the operation of the piezoelectric element 78 ends. Therefore,
As shown in FIG. 16, the correction map stored in the memory 113 corrects the change in the capacitance value of the piezoelectric element 78 to a small value according to the temperature as the cutting time becomes longer. It becomes a large value and is represented by characteristics as indicated by I, II, and III according to the final voltage instruction value.

【0062】このように、本実施例によれば圧電素子7
8の動作終了時点の最終電圧指示値と、動作終了後の経
過時間(切時間)とに応じて圧電素子78の温度及び容
量値を推定し、それに応じて駆動信号再入力時に圧電素
子78の容量値がある所定値となるような電圧値を補正
マップから算出して誤差積分回路31への初期値として
いるため、自動的に圧電素子78の容量値の温度依存性
を含めたドリフトを除去でき、系は初期状態から安定に
動作する。
As described above, according to the present embodiment, the piezoelectric element 7
8, the temperature and the capacitance value of the piezoelectric element 78 are estimated based on the final voltage instruction value at the end of the operation and the elapsed time (cutoff time) after the end of the operation. Since the voltage value such that the capacitance value becomes a predetermined value is calculated from the correction map and used as the initial value for the error integration circuit 31, the drift including the temperature dependence of the capacitance value of the piezoelectric element 78 is automatically removed. Yes, the system operates stably from the initial state.

【0063】上記の第2及び第3実施例は従来のシステ
ムを変更することなく追加することができ、またタイミ
ング制御用マイクロコンピュータにソフトウェアの形で
組込むようにすることもできる。
The above-described second and third embodiments can be added without changing the conventional system, and can be incorporated in a timing control microcomputer in the form of software.

【0064】[0064]

【発明の効果】上述の如く、請求項1記載の発明によれ
ば、サンプルタイミングと同期して積分動作を行なうこ
とができるため、入力信号が非周期的に入力される場合
にも正確な誤差積分値を得ることができる。また、請求
項2記載の発明によれば、初期設定時に予め所定電圧を
入力しているため、従来に比し応答速く誤差積分値を得
ることができる。更に、請求項3及び4記載の発明によ
れば、圧電素子の容量値の温度依存性による充電電荷量
のドリフトを補正して、初期状態から最適な充電電荷量
の制御ができる等の特長を有するものである。
As described above, according to the first aspect of the present invention, since the integration operation can be performed in synchronization with the sample timing, an accurate error can be obtained even when the input signal is input non-periodically. An integral value can be obtained. Further, according to the second aspect of the present invention, since the predetermined voltage is input in advance at the time of the initial setting, the error integrated value can be obtained with a quicker response than in the related art. Further, according to the third and fourth aspects of the present invention, it is possible to correct the drift of the charge amount due to the temperature dependence of the capacitance value of the piezoelectric element and to control the optimum charge amount from the initial state. Have

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の要部の原理構成図である。FIG. 1 is a principle configuration diagram of a main part of the present invention.

【図2】図1(A)の動作説明用タイムチャートであ
る。
FIG. 2 is a time chart for explaining the operation of FIG.

【図3】図1(B)の動作説明用タイムチャートであ
る。
FIG. 3 is a time chart for explaining the operation of FIG. 1 (B).

【図4】本発明の要部の一実施例の回路図である。FIG. 4 is a circuit diagram of an embodiment of a main part of the present invention.

【図5】図4の動作説明用タイムチャートである。FIG. 5 is a time chart for explaining the operation of FIG. 4;

【図6】図4の入力信号、タイミングパルス、出力信号
の一例を示すタイムチャートである。
FIG. 6 is a time chart illustrating an example of an input signal, a timing pulse, and an output signal of FIG. 4;

【図7】図4の入力信号、タイミングパルス、出力信号
の他の例を示すタイムチャートである。
FIG. 7 is a time chart illustrating another example of the input signal, the timing pulse, and the output signal of FIG. 4;

【図8】図4の初期設定時及びその直後の一例の動作説
明用タイムチャートである。
FIG. 8 is a time chart for explaining the operation at the time of initial setting and an example immediately after that in FIG. 4;

【図9】本発明の誤差積分値が入力される圧電素子の制
御回路の一例の回路図である。
FIG. 9 is a circuit diagram of an example of a control circuit for a piezoelectric element to which an error integration value is input according to the present invention.

【図10】図9の動作説明用タイムチャートである。FIG. 10 is a time chart for explaining the operation of FIG. 9;

【図11】本発明の第1実施例の回路構成図である。FIG. 11 is a circuit diagram of a first embodiment of the present invention.

【図12】圧電素子の一例の応用例を示す図である。FIG. 12 is a diagram illustrating an application example of an example of a piezoelectric element.

【図13】本発明の第2実施例の回路構成図である。FIG. 13 is a circuit diagram of a second embodiment of the present invention.

【図14】図13で用いる補正マップの説明図である。FIG. 14 is an explanatory diagram of a correction map used in FIG.

【図15】本発明の第3実施例の回路構成図である。FIG. 15 is a circuit configuration diagram of a third embodiment of the present invention.

【図16】図15で用いる補正マップの説明図である。FIG. 16 is an explanatory diagram of a correction map used in FIG.

【図17】一般的なフィードバック系モデルを示す図で
ある。
FIG. 17 is a diagram showing a general feedback system model.

【図18】図17のモデルを書き改めた図である。FIG. 18 is a diagram in which the model of FIG. 17 is rewritten.

【図19】図18の回路を実現する回路の一例を示す図
である。
FIG. 19 is a diagram illustrating an example of a circuit that realizes the circuit of FIG. 18;

【符号の説明】[Explanation of symbols]

11 加算回路 12 増幅器 13,60 第1のサンプルホールド回路 14,61 第2のサンプルホールド回路 15 切換手段 23 充電電流値入力端子 24 電荷指示値入力端子 25 初期値入力端子 31 誤差積分回路 36,40,41,42 単安定マルチバイブレータ 37,43 フリップフロップ 49 サンプルホールド回路 63 電圧指示値出力端子 78 圧電素子 101 タイミング発生回路 102 制御部 103 電流トランス 104 温度センサ 105 ,113 メモリ 112 切時間タイマ DESCRIPTION OF SYMBOLS 11 Addition circuit 12 Amplifier 13 and 60 1st sample-and-hold circuit 14 and 61 2nd sample-and-hold circuit 15 Switching means 23 Charging current value input terminal 24 Charge indication value input terminal 25 Initial value input terminal 31 Error integration circuit 36 and 40 , 41, 42 monostable multivibrator 37, 43 flip-flop 49 sample hold circuit 63 voltage indication value output terminal 78 piezoelectric element 101 timing generation circuit 102 control unit 103 current transformer 104 temperature sensor 105, 113 memory 112 disconnection time timer

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) F02D 41/00 - 41/40 H01L 41/083Continuation of front page (58) Field surveyed (Int.Cl. 6 , DB name) F02D 41/00-41/40 H01L 41/083

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 圧電素子への充電電荷量と目標電荷量と
の誤差を、誤差積分回路を通して前記圧電素子へ供給す
る圧電素子充電電荷量制御回路において、 前記誤差積分回路を、 該誤差積分回路の出力信号を前記圧電素子の充電電荷量
のサンプリングタイミングと同期した第1のタイミング
パルスでサンプリング後ホールドする第1のサンプルホ
ールド回路と、 該第1のサンプルホールド回路のホールド期間の出力信
号を該第1のタイミングパルスと同期した第2のタイミ
ングパルスでサンプル後ホールドする第2のサンプルホ
ールド回路と、 前記圧電素子への充電電荷量と前記目標電荷量との誤差
に該第2のサンプルホールド回路の出力信号を加算する
加算回路と、 該加算回路の出力信号を増幅して前記誤差積分回路の出
力信号とする増幅器とよりなる構成としたことを特徴と
する圧電素子充電電荷量制御回路。
1. A piezoelectric element charge charge amount control circuit for supplying an error between a charge amount charged to a piezoelectric element and a target charge amount to the piezoelectric element through an error integration circuit, the error integration circuit comprising: A first sample and hold circuit that samples and holds the output signal of the first sample and hold with a first timing pulse synchronized with the sampling timing of the charge amount of the piezoelectric element; and outputs the output signal of the first sample and hold circuit during a hold period. A second sample-and-hold circuit for holding after sampling with a second timing pulse synchronized with the first timing pulse; and a second sample-and-hold circuit for detecting an error between a charge amount charged to the piezoelectric element and the target charge amount. And an amplification circuit for amplifying the output signal of the addition circuit to obtain an output signal of the error integration circuit. The piezoelectric element charging charge amount control circuit, characterized in that the more becomes configurations when.
【請求項2】 前記誤差積分回路の作動開始時に、前記
第1のサンプルホールド回路に所定レベルの信号を初期
値として入力し、その後前記増幅器の出力信号を該第1
のサンプルホールド回路に切換入力する切換手段を具備
することを特徴とする請求項1記載の圧電素子充電電荷
量制御回路。
2. At the start of the operation of the error integration circuit, a signal of a predetermined level is input to the first sample and hold circuit as an initial value, and then the output signal of the amplifier is applied to the first sample and hold circuit.
2. The circuit according to claim 1, further comprising switching means for switching and inputting to the sample and hold circuit.
【請求項3】 前記圧電素子の温度を検出する温度検出
手段と、該温度検出手段の検出温度に基づいて、該検出
温度が高いほど値が小となる特性の電圧を前記初期値と
して出力する初期値発生手段とを有することを特徴とす
る請求項2記載の圧電素子充電電荷両制御回路。
3. A temperature detecting means for detecting the temperature of the piezoelectric element, and a voltage having a characteristic that the higher the detected temperature is, the smaller the value is, as the initial value, based on the detected temperature of the temperature detecting means. 3. The control circuit according to claim 2, further comprising an initial value generating means.
【請求項4】 前記圧電素子の充電電荷量制御動作終了
時の前記増幅器の出力信号の値と、該動作終了時から該
圧電素子の充電電荷量制御が再び開始されるまでの動作
終了経過時間とに基づいて、該動作終了経過時間が長い
ほど値が大で、動作終了時の値が大きいほど値が大とな
る特性の電圧を前記初期値として出力する初期値設定手
段を有することを特徴とする請求項2記載の圧電素子充
電電荷量制御回路。
4. The value of the output signal of the amplifier at the end of the operation of controlling the amount of charge of the piezoelectric element, and the elapsed time from the end of the operation to the end of the operation of controlling the amount of charge of the piezoelectric element again. The initial value setting means for outputting, as the initial value, a voltage having a characteristic that the longer the operation end elapsed time is, the larger the value is, and the larger the value at the end of the operation is, the larger the value is. 3. The charge control circuit according to claim 2, wherein:
JP4177125A 1991-11-25 1992-07-03 Piezoelectric element charge control circuit Expired - Fee Related JP2773551B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4177125A JP2773551B2 (en) 1991-11-25 1992-07-03 Piezoelectric element charge control circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-309417 1991-11-25
JP30941791 1991-11-25
JP4177125A JP2773551B2 (en) 1991-11-25 1992-07-03 Piezoelectric element charge control circuit

Publications (2)

Publication Number Publication Date
JPH05202790A JPH05202790A (en) 1993-08-10
JP2773551B2 true JP2773551B2 (en) 1998-07-09

Family

ID=26497778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4177125A Expired - Fee Related JP2773551B2 (en) 1991-11-25 1992-07-03 Piezoelectric element charge control circuit

Country Status (1)

Country Link
JP (1) JP2773551B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000298963A (en) * 1999-04-13 2000-10-24 Nec Corp Piezoelectric element driving device
DE60023446T2 (en) 2000-04-01 2006-05-18 Robert Bosch Gmbh Method and device for determining the charge quantity during the charging and discharging of piezoelectric elements
DE10226506A1 (en) 2002-06-14 2004-01-08 Robert Bosch Gmbh Method, computer program, and control and / or regulating device for operating an internal combustion engine, and internal combustion engine
JP4853201B2 (en) * 2006-09-27 2012-01-11 株式会社デンソー INJECTOR DRIVE DEVICE AND INJECTOR DRIVE SYSTEM
JP2009038883A (en) * 2007-08-01 2009-02-19 Denso Corp Input energy amount estimating device, and drive unit, capacity estimating device and driving system of piezoelectric injector

Also Published As

Publication number Publication date
JPH05202790A (en) 1993-08-10

Similar Documents

Publication Publication Date Title
US6236190B1 (en) Method and device for driving a capacitive actuator
JP4808292B2 (en) Method of charging and discharging piezoelectric element and charging and discharging device
EP1905993B1 (en) Apparatus and system for driving fuel injectors with piezoelectric elements
JP2707804B2 (en) Driving device for piezoelectric element
JP4690571B2 (en) Fuel injection device and method of operating fuel injection device
US20110273812A1 (en) Controlling current flow by a coil drive of a valve using a current integral
US6863055B2 (en) Method and device for controlling a piezo-actuator
US7474035B2 (en) Driving device for piezoelectric actuator
EP0611881B1 (en) Fuel injection control device for internal combustion engine
KR101206887B1 (en) Method and device for controlling a capacitive load
JP2870336B2 (en) Piezo element drive circuit
US6847881B2 (en) Method and device for controlling piezo-driven fuel injection valves
JP2773551B2 (en) Piezoelectric element charge control circuit
US20080028843A1 (en) Method for Detection of Valve Opening Timepoints of Fuel Injection Systems of an Internal Combustion Engine
JP2870324B2 (en) Drive circuit for piezoelectric element
JP2004116520A (en) Method and device for adjusting piezoactuator
JP2009038883A (en) Input energy amount estimating device, and drive unit, capacity estimating device and driving system of piezoelectric injector
JPS6145057B2 (en)
JP2019132230A (en) Piezo injector drive unit
JP2005163625A (en) Fuel injection valve control device
JP2019132186A (en) Fuel injection control device
JP3082465B2 (en) Piezo element drive circuit
EP1138906A1 (en) Optimization of injection systems having piezoelectric elements by compensating for temperature dependence
JP5151719B2 (en) Piezo actuator drive circuit
JP2018021531A (en) Solenoid valve driving device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100424

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees