JP2745621B2 - Switch control device - Google Patents

Switch control device

Info

Publication number
JP2745621B2
JP2745621B2 JP741989A JP741989A JP2745621B2 JP 2745621 B2 JP2745621 B2 JP 2745621B2 JP 741989 A JP741989 A JP 741989A JP 741989 A JP741989 A JP 741989A JP 2745621 B2 JP2745621 B2 JP 2745621B2
Authority
JP
Japan
Prior art keywords
circuit
output
zero
turned
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP741989A
Other languages
Japanese (ja)
Other versions
JPH02188124A (en
Inventor
和夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP741989A priority Critical patent/JP2745621B2/en
Publication of JPH02188124A publication Critical patent/JPH02188124A/en
Application granted granted Critical
Publication of JP2745621B2 publication Critical patent/JP2745621B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、SOG(Storage Overcurrent Ground)型
の開閉制御装置に関する。
The present invention relates to an SOG (Storage Overcurrent Ground) type switching control device.

(ロ)従来の技術 一般に、三相負荷に結合され、過大電流と地絡電流を
検出し、地絡電流が所定レベルを越えると、その検知に
よりトリップコイルに電流を流して、開閉器を断させる
ようにし、また過電流が検知された場合には、電源断を
条件にトリップコイルに電流を流して開閉器を断させる
ようにしたSOG型の開閉器制御装置がある。
(B) Conventional technology In general, an overcurrent and a ground fault current are detected by coupling to a three-phase load, and when the ground fault current exceeds a predetermined level, a current is supplied to the trip coil by the detection and the switch is turned off. There is an SOG-type switch control device in which an overcurrent is detected and a switch is turned off by supplying a current to a trip coil on condition that power is turned off.

この種の開閉器制御装置は、従来、零相電流検出器、
零相電圧検出器等の地絡信号検出器で地絡を検出し、こ
の検出された地絡信号(第3図のA参照)を、演算増幅
器を含むフィルタ回路24に入力し、高周波ノイズを除去
して(第3図のB参照)、さらに例えば全波整流回路25
で整流し(第3図のC参照)、レベル変換回路でレベル
変換してCPUに取込むようにしている。
Conventionally, this type of switch control device has a zero-phase current detector,
A ground fault is detected by a ground fault signal detector such as a zero-phase voltage detector, and the detected ground fault signal (see A in FIG. 3) is input to a filter circuit 24 including an operational amplifier, and high frequency noise is reduced. 3 (see FIG. 3B), and further, for example, a full-wave rectifier circuit 25.
(See C in FIG. 3), and the level is converted by a level conversion circuit and taken into the CPU.

(ハ)発明が解決しようとする課題 上記した従来の開閉器制御装置では、検出された零相
信号の高周波ノイズを除去すうためフィルタ回路を通す
が、このフィルタ回路に正負電源の演算増幅器を使用す
る場合、0V電位が変動し、この変動分が検出誤差となる
ため、地絡信号が真に整定値に達した時に精度よく開閉
器制御装置を動作させることができないという問題があ
った。
(C) Problems to be Solved by the Invention In the above-described conventional switch control device, a filter circuit is passed through in order to remove high-frequency noise of the detected zero-phase signal. In such a case, the 0V potential fluctuates, and the fluctuation becomes a detection error. Therefore, there is a problem that the switch control device cannot be operated with high accuracy when the ground fault signal truly reaches the set value.

この発明は、上記問題点に着目してなされたものでオ
フセット誤差を補正して整定値で精度よく動作させ得る
開閉器制御装置を提供することを目的としている。
It is an object of the present invention to provide a switch control device capable of correcting an offset error and operating accurately with a set value by taking the above problem into consideration.

(ニ)課題を解決するための手段及び作用 この発明の開閉器制御装置は、零相電流あるいは零相
電圧を検出する電気量検出器と、この電気量検出器の出
力を受け高周波分を除去するため演算増幅器を含むフィ
ルタ回路と、このフィルタ回路の出力信号を整流する整
流回路と、この整流回路の出力を取込み、予め整定され
る整定値以上であるか否かを判別する手段と、この判別
手段による判別結果が整定値以上であるとの判別出力に
応じて前記母線の開閉器を遮断させる手段とを含む開閉
器制御装置において、 前記電気量検出器の出力と前記フィルタ回路の入力間
に設けられ監視時にオンされ、試験時にオフされる第1
のスイッチング手段と、監視時にオフされ、試験時にオ
ンされ前記フィルタ回路の演算増幅器の入力側を短絡す
る第2のスイッチング手段と、この短絡時の前記整流回
路のオフセット出力レベルを取込み記憶するオフセット
値記憶手段と、監視時にこのオフセット記憶値で前記整
流回路より出力される電気量の出力レベルを補正する補
正手段とを備えている。
(D) Means and Action for Solving the Problems A switch control device according to the present invention has an electric quantity detector for detecting a zero-sequence current or a zero-sequence voltage, and receives an output of the electric quantity detector to remove a high frequency component. A filter circuit including an operational amplifier, a rectifier circuit for rectifying an output signal of the filter circuit, means for taking in an output of the rectifier circuit, and determining whether or not the output value is equal to or higher than a preset set value. Means for shutting off the switch of the bus in response to a determination output that the determination result by the determination means is equal to or greater than the set value, wherein a switch between the output of the electric quantity detector and the input of the filter circuit is provided. Is turned on during monitoring and turned off during testing.
Switching means, which is turned off during monitoring and turned on during testing to short-circuit the input side of the operational amplifier of the filter circuit, and an offset value which captures and stores the offset output level of the rectifier circuit at the time of this short-circuit A storage unit; and a correction unit that corrects the output level of the quantity of electricity output from the rectifier circuit with the offset storage value during monitoring.

この開閉器制御装置では、試験時に第1のスイッチン
グ手段がオフされ、電気量検出器からの信号がフィルタ
回路に入力されなくなる。そして、この試験時に第2の
スイッチング手段がオンされ、フィルタ回路の演算増幅
器の入力側が短絡される。そのため、整流回路の出力
は、信号の乗っていないオフセットレベルとなり、この
オフセットレベルが取込まれ、オフセット値記憶手段に
記憶される。監視時は第1のスイッチング手段がオンさ
れ、電気量検出器からの信号がフィルタ回路、整流回路
を経て、整定動作判別手段に取込まれる。取込まれる検
出信号はすでに取込まれているオフセットレベルが補正
される。そのため、オフセット誤差を生じることなく、
常に精度よく整定値で動作する。
In this switch control device, the first switching means is turned off during the test, and the signal from the electric quantity detector is not input to the filter circuit. Then, during this test, the second switching means is turned on, and the input side of the operational amplifier of the filter circuit is short-circuited. Therefore, the output of the rectifier circuit has an offset level where no signal is present, and this offset level is taken in and stored in the offset value storage means. At the time of monitoring, the first switching means is turned on, and a signal from the electric quantity detector is taken into the settling operation determination means via the filter circuit and the rectifier circuit. In the detection signal to be taken, the already taken offset level is corrected. Therefore, without causing offset error,
It always operates with the set value with high accuracy.

(ホ)実施例 以下、実施例により、この発明をさらに詳細に説明す
る。
(E) Examples Hereinafter, the present invention will be described in more detail with reference to examples.

第2図は、この発明が実施されるSOG型の開閉器制御
装置のブロック図である。同図において、6600Vの電源
系統1に、零相電流検出器(零相変流器)2、及び零相
電圧検出器3が結合されており、それぞれ零相電流及び
零相電圧が検出されるようになっている。零相電流検出
器2で検出された零相電流は電圧信号に変換され、入力
トランス21、過入力保護回路22、テスト切替回路23、フ
ィルタ回路24、全波整流回路25及びレベル変換回路26を
介して、CPU4に入力されている。また、同様に零相電圧
検出器3で検出された零相電圧は、電圧変換器3a、入力
トランス31、過入力保護回路32、テスト切替回路33、フ
ィルタ34、全波整流回路35及びレベル変換回路36を介し
てCPU4に入力されている。
FIG. 2 is a block diagram of an SOG type switch control device in which the present invention is implemented. In FIG. 1, a zero-phase current detector (zero-phase current transformer) 2 and a zero-phase voltage detector 3 are connected to a 6600 V power supply system 1, and a zero-phase current and a zero-phase voltage are detected, respectively. It has become. The zero-sequence current detected by the zero-sequence current detector 2 is converted into a voltage signal, and the voltage is input to an input transformer 21, an over-input protection circuit 22, a test switching circuit 23, a filter circuit 24, a full-wave rectifier circuit 25, and a level conversion circuit 26. Via the CPU 4. Similarly, the zero-sequence voltage detected by the zero-sequence voltage detector 3 is converted into a voltage converter 3a, an input transformer 31, an over-input protection circuit 32, a test switching circuit 33, a filter 34, a full-wave rectifier circuit 35, and a level converter. The data is input to the CPU 4 via the circuit 36.

過入力保護回路22、32は検出された零相電流及び零相
電圧のレベル以上を越えると、これを抑えるための機能
を有する回路であり、テスト切替回路23、33は通常監視
時にそれぞれ過入力保護回路22、32からの零相電流検出
信号及び零相電圧検出信号をフィルタ回路24、34に入力
し、自己試験時に検出信号に代えて試験信号をフィルタ
回路24、34に入力する。このフィルタ回路24、34は、こ
の発明の要部に相当するので詳細を後述する。フィルタ
回路24、34は高調波成分を除去するために設けられてい
る。全波整流回路25、35は検出信号等を直流分に変換す
るための回路であり、レベル変換回路26、36は、CPU4へ
の取込みに適合するための信号に変換するための回路で
ある。レベル変換回路26、36を経てCPU4に取込まれた整
流信号は、さらに平滑処理される。位相パルス回路27、
37はそれぞれフィルタ回路24、34の出力の零クロス点に
応じたパルス信号を位相パルス信号としてCPU4に入力
し、零相電流検出系、零相電圧検出系のそれぞれにおい
て、位相差を検出する場合に使用される。
The over-input protection circuits 22 and 32 are circuits having a function to suppress the detected zero-phase current and the zero-phase voltage when they exceed the detected level, and the test switching circuits 23 and 33 are over-input during normal monitoring. The zero-phase current detection signal and the zero-phase voltage detection signal from the protection circuits 22 and 32 are input to the filter circuits 24 and 34, and a test signal is input to the filter circuits 24 and 34 instead of the detection signal at the time of the self test. Since the filter circuits 24 and 34 correspond to the main parts of the present invention, the details will be described later. The filter circuits 24 and 34 are provided for removing harmonic components. The full-wave rectifier circuits 25 and 35 are circuits for converting a detection signal or the like into a DC component, and the level conversion circuits 26 and 36 are circuits for converting the detection signal or the like into a signal suitable for being taken into the CPU 4. The rectified signal received by the CPU 4 via the level conversion circuits 26 and 36 is further subjected to a smoothing process. Phase pulse circuit 27,
Reference numeral 37 denotes a case where a pulse signal corresponding to the zero crossing point of the output of the filter circuits 24 and 34 is input to the CPU 4 as a phase pulse signal, and a phase difference is detected in each of the zero-phase current detection system and the zero-phase voltage detection system. Used for

整定回路5は、零相電流I0の整定値、零相電圧V0の整
定値及び整定時間Tを整定するための回路あり、DG試験
スイッチ6aは、地絡試験を行うための手動スイッチ、SO
試験スイッチ6bは、過電流試験を行うための手動スイッ
チである。表示部7には、V0レベル表示、電源表示、予
報表示を備えている。出力部8には、地絡検出によるDG
表示、過電流によるSO表示を備えており、また、地絡時
のトリップ用のリレー、過電流時のトリップ用のリレ
ー、予報用リレー、異常リレー等を備えている。
The settling circuit 5 is a circuit for setting the set value of the zero-phase current I 0 , the set value of the zero-phase voltage V 0 , and the set time T. The DG test switch 6a is a manual switch for performing a ground fault test. SO
The test switch 6b is a manual switch for performing an overcurrent test. On the display unit 7, V 0 level display, power indicator, and a forecast display. The output unit 8 has a DG
It has a display, an SO display by overcurrent, and a trip relay at the time of ground fault, a trip relay at the time of overcurrent, a forecast relay, an abnormal relay, and the like.

また、CPU4には試験信号発生回路9及び試験回路、診
断回路10を付設している。試験信号発生回路9は、例え
ば4段階の自己試験用の電流信号I0、自己試験用の電圧
信号V0を発生する。電流信号I0はテスト切替回路23に、
電圧信号V0はテスト切替回路33にそれぞれ入力される。
試験信号発生回路9は、さらに短絡指令信号をテスト切
替回路23に入力している。試験回路・診断回路10は、CP
U4で実行される各種の診断・試験機能、例えば定電圧チ
ェック機能、接点チェック機能、TCチェック機能、慣性
機能チェック等を総称的に示したものである。
Further, the CPU 4 is provided with a test signal generation circuit 9, a test circuit, and a diagnostic circuit 10. The test signal generation circuit 9 generates, for example, a four-stage self-test current signal I 0 and a self-test voltage signal V 0 . The current signal I 0 is sent to the test switching circuit 23,
The voltage signal V 0 is input to each of the test switching circuits 33.
The test signal generation circuit 9 further inputs a short-circuit command signal to the test switching circuit 23. The test circuit / diagnosis circuit 10
Various diagnostic and test functions executed by U4, such as a constant voltage check function, a contact check function, a TC check function, and an inertial function check, are collectively shown.

このほか、この開閉器制御装置は、自身の電源部とし
て、フィルタ回路11、定電圧回路12、定電圧レベル変換
回路13、14を備えている。なお、端子P1、P2に商用電源
電圧が加えられ、端子Va、Vc間には、電源系統1の開閉
器を遮断するためのトリップコイルが接続される。TC検
出回路15は、端子Va、Vcにトリップコイルが接続された
ことを検出するための回路である。
In addition, the switch control device includes a filter circuit 11, a constant voltage circuit 12, and constant voltage level conversion circuits 13 and 14 as its own power supply unit. A commercial power supply voltage is applied to the terminals P 1 and P 2, and a trip coil for shutting off the switch of the power supply system 1 is connected between the terminals V a and V c . TC detection circuit 15 is a circuit for detecting that the terminal V a, the trip coil to V c are connected.

第1図は、実施例開閉器制御装置のテスト切替回路23
及びフィルタ回路24の具体回路を示している。同図にお
いて、テスト切替回路23は、スイッチング素子Tr1、Tr2
からなり、スイッチング素子Tr1は過入力保護回路22と
フィルタ回路24間に接続されており、指令信号TS1によ
ってオンされる。スイッチング素子Tr2はフィルタ回路2
4の入力側を短絡するために設けられており、指令信号T
S2によってオンされる。
FIG. 1 shows a test switching circuit 23 of the switch control device of the embodiment.
3 shows a specific circuit of the filter circuit 24. In the figure, a test switching circuit 23 includes switching elements Tr 1 , Tr 2
Made, the switching element Tr 1 is connected between excessive input protection circuit 22 and the filter circuit 24 is turned on by a command signal TS 1. Switching element Tr 2 is filter circuit 2
4 is provided to short-circuit the input side of the
It is turned on by S 2.

フィルタ回路24は、正負電源+V、−Vを持つ演算増
幅器AMと、コンデンサC1、C2と、抵抗R1、R2、R3とから
構成されている。演算増幅器AMの−入力端と+入力端は
上記したスイッチング素子Tr2により、短絡できるよう
に構成されている。
Filter circuit 24, the positive and negative power source + V, an operational amplifier AM with -V, the capacitor C 1, C 2, and a resistor R 1, R 2, R 3 Prefecture. Operational amplifier AM - input terminal and the positive input terminal by the switching element Tr 2 as described above, is configured to be short-circuited.

監視時には、スイッチング素子Tr1がオン、スイッチ
ング素子Tr2がオフしており過入力保護回路22からの検
出信号は、スイッチング素子Trを経てフィルタ回路24に
入力され、高周波ノイズが除去され、演算増幅器AMの出
力より、次段の全波整流回路25に入力される。
At the time of monitoring, the switching element Tr 1 is on and the switching element Tr 2 is off, and the detection signal from the over-input protection circuit 22 is input to the filter circuit 24 via the switching element Tr, where high-frequency noise is removed, and the operational amplifier From the output of AM, it is input to the full-wave rectifier circuit 25 of the next stage.

試験時に指令信号TS1によりスイッチング素子Tr1がオ
フし、また適宜タイミングでスイッチング素子Tr2がオ
ンされる。つまり、演算増幅器AMの入力側がスイッチン
グ素子Tr2で短絡される。これにより演算増幅器AMの出
力はオフセットレベルとなり、このレベルが全波整流回
路25、レベル変換回路26を介して、CPU4に取込まれる。
CPU4では、このレベルを記憶しておき、再び監視時とな
り、検出信号が取込まれて来ると、検出信号から記憶済
のオフセットレベルを減算して、レベル補正を行う。こ
のようにレベル補正を行うことで、たとえ、演算増幅器
AMのオフセットレベルが変動しても、常に正しい検出信
号をCPU4に取り込むことができ、精度よく開閉器制御を
行うことができる。
Switching element Tr 1 is turned off by a command signal TS 1 in a test, also the switching element Tr 2 is turned on at appropriate timing. That is, the input side of the operational amplifier AM is short-circuited by the switching element Tr 2. As a result, the output of the operational amplifier AM becomes the offset level, and this level is taken into the CPU 4 via the full-wave rectifier circuit 25 and the level conversion circuit 26.
The CPU 4 stores this level, and when monitoring is performed again, when the detection signal is received, the stored offset level is subtracted from the detection signal to perform level correction. By performing the level correction in this way, even if the operational amplifier
Even if the offset level of AM fluctuates, a correct detection signal can be always taken into the CPU 4, and the switch control can be performed with high accuracy.

(ヘ)発明の効果 この発明によれば、試験時にフィルタ回路の演算増幅
器の入力をスイッチング手段で短絡し、得られるオフセ
ットレベルを記憶しておき、監視時にこのオフセットレ
ベルで検出信号のレベル補正を行うので簡単な構成で、
高精度なの開閉器制御を行うことができる。
(F) Effects of the Invention According to the present invention, the input of the operational amplifier of the filter circuit is short-circuited by the switching means during the test, and the obtained offset level is stored, and the level of the detection signal is corrected with this offset level during monitoring. With a simple configuration,
High-precision switch control can be performed.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、この発明の一実施例を示すSOG型の開閉器制
御装置のテスト切替回路及びフィルタ回路の具体回路を
示す回路接続図、第2図は、同SOG型の開閉器制御装置
を全体ブロック図、第3図は、フィルタ回路、全波整流
回路の入出力波形を説明する図である。 1:電源系統、2:零相電流検出器、3:零相電圧検出器、4:
CPU、9:試験信号発生回路、24・34:フィルタ回路、25・
35:全波整流回路、Tr1:スイッチング素子(第1)、Tr
2:スイッチング素子(第2)、AM:演算増幅器。
FIG. 1 is a circuit connection diagram showing a specific circuit of a test switching circuit and a filter circuit of an SOG type switch control device according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of the SOG type switch control device. FIG. 3 is an overall block diagram illustrating input / output waveforms of a filter circuit and a full-wave rectifier circuit. 1: Power system, 2: Zero-phase current detector, 3: Zero-phase voltage detector, 4:
CPU, 9: Test signal generation circuit, 24 ・ 34: Filter circuit, 25 ・
35: Full-wave rectifier circuit, Tr 1 : switching element (first), Tr
2 : Switching element (second), AM: Operational amplifier.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】零相電流あるいは零相電圧を検出する電気
量検出器と、この電気量検出器の出力を受け高周波分を
除去するため演算増幅器を含むフィルタ回路と、このフ
ィルタ回路の出力信号を整流する整流回路と、この整流
回路の出力を取込み、予め整定される整定値以上である
か否かを判別する手段と、この判別手段による判別結果
が整定値以上であるとの判別出力に応じて前記母線の開
閉器を遮断させる手段とを含む開閉器制御装置におい
て、 前記電気量検出器の出力と前記フィルタ回路の入力間に
設けられ監視時にオンされ、試験時にオフされる第1の
スイッチング手段と、監視時にオフされ、試験時にオン
され前記フィルタ回路の演算増幅器の入力側を短絡する
第2のスイッチング手段と、この短絡時の前記整流回路
のオフセット出力レベルを取込み記憶するオフセット値
記憶手段と、監視時にこのオフセット記憶値で前記整流
回路より出力される電気量の出力レベルを補正する補正
手段とを備えたことを特徴とする開閉器制御装置。
An electric quantity detector for detecting a zero-phase current or a zero-phase voltage, a filter circuit including an operational amplifier for receiving an output of the electric quantity detector and removing a high frequency component, and an output signal of the filter circuit A rectifier circuit for rectifying the output of the rectifier circuit, means for taking in the output of the rectifier circuit, and determining whether or not the set value is equal to or more than a preset set value. And a means for shutting off the switch of the bus in response to the first signal, which is provided between the output of the electric quantity detector and the input of the filter circuit, is turned on during monitoring, and turned off during a test. Switching means; second switching means which is turned off during monitoring and turned on during testing to short-circuit the input side of the operational amplifier of the filter circuit; A switch control device comprising: an offset value storage unit that captures and stores a power level; and a correction unit that corrects an output level of an electric quantity output from the rectifier circuit with the offset storage value during monitoring.
JP741989A 1989-01-13 1989-01-13 Switch control device Expired - Fee Related JP2745621B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP741989A JP2745621B2 (en) 1989-01-13 1989-01-13 Switch control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP741989A JP2745621B2 (en) 1989-01-13 1989-01-13 Switch control device

Publications (2)

Publication Number Publication Date
JPH02188124A JPH02188124A (en) 1990-07-24
JP2745621B2 true JP2745621B2 (en) 1998-04-28

Family

ID=11665352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP741989A Expired - Fee Related JP2745621B2 (en) 1989-01-13 1989-01-13 Switch control device

Country Status (1)

Country Link
JP (1) JP2745621B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10300539B4 (en) * 2003-01-09 2007-05-24 Daimlerchrysler Ag Circuit and method for detecting insulation faults
CN110082642B (en) * 2019-05-22 2021-07-06 陈晨 Power grid working condition fault moment detection method and device based on full-phase differential filtering

Also Published As

Publication number Publication date
JPH02188124A (en) 1990-07-24

Similar Documents

Publication Publication Date Title
JP2006187150A (en) Power conditioner and its self-diagnostic method
EP0352951B1 (en) A.C. generator fault detector
JP2745621B2 (en) Switch control device
JP3474984B2 (en) DC component detector
JPH11122819A (en) Dc ground fault detector
JPH11178197A (en) Ac measuring apparatus
JP3265053B2 (en) Open phase detection method and apparatus
JPH10248252A (en) Charge device for capacitor
US5206801A (en) Ac/dc converter fault detector
Montero-Hernandez et al. A fast detection algorithm suitable for mitigation of numerous power quality disturbances
JP3849298B2 (en) Voltage type inverter
KR100441947B1 (en) unit checking error of current transformer and unbalance of 3 phase by processor
JP3804505B2 (en) Offset adjustment method for high frequency link type inverter device
JP2002101576A (en) Instant voltage drop compensating device
JP2745622B2 (en) Switch control device
KR0146085B1 (en) Self diagnostic apparatus of a vacuum breaker
CN220043218U (en) Self-energy-taking and current sampling circuit and device for current transformer
US20220376601A1 (en) Current measuring circuit for a converter, converter circuit and converter
AU2019348482B2 (en) Method and arrangement for performing a switch-off test on an inverter
US20230268847A1 (en) Power conversion device and method of diagnosing failures of switching devices
JP2714052B2 (en) Power failure detection device
JPH08223937A (en) Inverter monitoring apparatus
JPH1042488A (en) Power supply
JP2001033495A (en) Maximum current measuring device for electric power system
JP2000338150A (en) Watthour meter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees