JP2740033B2 - Load measuring device - Google Patents

Load measuring device

Info

Publication number
JP2740033B2
JP2740033B2 JP4418690A JP4418690A JP2740033B2 JP 2740033 B2 JP2740033 B2 JP 2740033B2 JP 4418690 A JP4418690 A JP 4418690A JP 4418690 A JP4418690 A JP 4418690A JP 2740033 B2 JP2740033 B2 JP 2740033B2
Authority
JP
Japan
Prior art keywords
comparator
level
output
reversible counter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4418690A
Other languages
Japanese (ja)
Other versions
JPH03245020A (en
Inventor
盛一 猪谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kubota Corp
Original Assignee
Kubota Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kubota Corp filed Critical Kubota Corp
Priority to JP4418690A priority Critical patent/JP2740033B2/en
Publication of JPH03245020A publication Critical patent/JPH03245020A/en
Application granted granted Critical
Publication of JP2740033B2 publication Critical patent/JP2740033B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は計重信号をデジタル変換して出力する荷重計
測装置に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a load measuring device that converts a weighing signal into a digital signal and outputs the result.

従来の技術 荷重をアナログ出力の荷重変換器で検出しているはか
りであっても、後段での信号処理のためにデジタル変換
することが多くなっている。一般の電子式はかりでは、
第3図に示すように被計量物1をロードセル2に負荷
し、ロードセル2の出力信号をアンプ3とローパスフィ
ルタ4を介して二重積分型A/Dコンバータ5の未知入力
に印加されてデジタル変換されている。
2. Description of the Related Art Even if the load is detected by a load converter having an analog output, the load is often converted into a digital signal for signal processing in a subsequent stage. With a general electronic scale,
As shown in FIG. 3, an object 1 is loaded on a load cell 2, and an output signal of the load cell 2 is applied to an unknown input of a double integration type A / D converter 5 via an amplifier 3 and a low-pass filter 4 so as to be digitalized. Has been converted.

発明が解決しようとする問題点 二重積分型A/Dコンバータ5は電子式はかりに多く使
用されているが、ベルトコンベアで高速輸送中の被計量
物の荷重を測定するような分野においては、高速のデジ
タル変換を実現できないため、在来の二重積分型A/Dコ
ンバータを使用することが非常に難しい。
Problems to be Solved by the Invention The double integral type A / D converter 5 is widely used for electronic scales, but in the field of measuring the load of a weighing object during high-speed transportation by a belt conveyor, Since high-speed digital conversion cannot be realized, it is very difficult to use a conventional double integrating A / D converter.

さらに、高速のデジタル変換を実現できたとしても、
計重値のピーク値を求めようとした場合には、繰り返し
の算術計算が必要である。
Furthermore, even if high-speed digital conversion can be realized,
In order to obtain the peak value of the weighed value, it is necessary to perform repeated arithmetic calculations.

本発明は全体の動作速度が遅くても高速輸送中の被計
量物の荷重を測定することができ、しかも計重値のピー
ク値を求めようとした場合には、繰り返しの算術計算が
必要でない荷重計測装置を提供することを目的とする。
The present invention can measure the load of the object to be weighed during high-speed transportation even if the overall operation speed is slow, and furthermore, when trying to find the peak value of the weighed value, it is not necessary to perform repeated arithmetic calculations. An object is to provide a load measuring device.

課題を解決するための手段 本発明の荷重計測装置は、アナログ計重信号レベルと
基準信号レベルとを比較してアナログ計重信号のレベル
を判定する第1のコンパレータと、第1のコンパレータ
で比較される両信号のレベル差が規定範囲内に入ったこ
とを検出する第2のコンパレータと、第1のコンパレー
タの判定に基づいてクロックのアップカウントのダウン
カウントが選択される可逆カウンタと、前記可逆カウン
タのデジタル出力をアナログ変換するD/Aコンバータ
と、第2のコンパレータの出力で制御され前記両信号の
レベル差が規定範囲内に入ったときに前記可逆カウンタ
の計数値更新動作を禁止する制御部とを設け、D/Aコン
バータのアナログ出力を第1のコンパレータに基準信号
として接続し、前記可逆カウンタのデジタル出力から計
重信号のデジタル変換出力を得ることを特徴とする。
Means for Solving the Problems A load measuring apparatus according to the present invention compares a first comparator with a first comparator which determines the level of an analog weighed signal by comparing an analog weighed signal level with a reference signal level. A second comparator for detecting that the level difference between the two signals falls within a specified range, a reversible counter for selecting a down-count of a clock up-count based on a determination of the first comparator, A D / A converter that converts the digital output of the counter into an analog signal, and control that is controlled by the output of the second comparator and that inhibits the count value updating operation of the reversible counter when the level difference between the two signals falls within a specified range. Unit, the analog output of the D / A converter is connected to the first comparator as a reference signal, and the digital output of the reversible counter is counted. It is characterized by obtaining a digitally converted output of a heavy signal.

作用 この構成によると、第1のコンパレータで比較される
両信号のレベル差が大きくて規定範囲内に入っていない
場合には、アナログ計重信号のレベルと可逆カウンタの
現在のカウント値をD/Aコンバータでアナログ変換した
基準信号レベルとを比較して、アナログ計重信号のレベ
ルが基準信号レベルよりも大きいと第1のコンパレータ
が判定すると、可逆カウンタはクロックをアップカウン
トし、アナログ計重信号のレベルが基準信号レベルより
も小さいと第1のコンパレータが判定すると、可逆カウ
ンタはクロックをダウンカウントする。したがって、可
逆カウンタの時々の内容が計重値に応じたデジタル値と
なる。
According to this configuration, when the level difference between the two signals compared by the first comparator is large and does not fall within the specified range, the level of the analog weighed signal and the current count value of the reversible counter are calculated by D / The reversible counter counts up the clock when the first comparator determines that the level of the analog weighed signal is larger than the reference signal level by comparing the analog weighed signal with the reference signal level converted by the A converter. When the first comparator determines that the level is lower than the reference signal level, the reversible counter counts down the clock. Therefore, the content of the reversible counter at each time becomes a digital value corresponding to the weighed value.

第1のコンパレータで比較される両信号のレベル差が
小さくて規定範囲内に入った場合には、第2のコンパレ
ータが制御部を介して可逆カウンタの計数動作が禁止さ
れて、アナログ計重信号の単位時間当たりのレベル変化
量が小さい状態では可逆カウンタの時々の内容がふらつ
かない。
If the level difference between the two signals compared by the first comparator is small and falls within the specified range, the second comparator inhibits the counting operation of the reversible counter via the control unit and outputs the analog weighed signal. In the state where the level change amount per unit time is small, the content of the reversible counter sometimes does not fluctuate.

実施例 以下、本発明の一実施例を第1図と第2図に基づいて
説明する。
Embodiment An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

第1図は本発明を採用したベルトコンベア用重量積算
計の要部を示す。コンベア6と7の間に介装された計重
用コンベア8が受ける荷重はロードセル2で検出され、
アンプ3とローパスフィルタ4を介して第1のコンパレ
ータ9の非反転入力(+)に印加して基準信号10のレベ
ルVRと比較されている。ローパスフィルタ4の出力レベ
ルをVSとすると、第1のコンパレータ9の出力側T1
“VR>VS"の場合に論理レベル“H"に反転し、出力側T2
は“VR<VS"の場合に論理レベル“H"に反転する。ここ
では第1のコンパレータ9の出力側T1が可逆カウンタ11
の制御端子の内のアップカウントの実行を指示する+端
子に接続され、出力側T2が可逆カウンタ11のダウンカウ
ントの実行を指示する−端子に接続されている。
FIG. 1 shows a main part of a weight integrator for a belt conveyor employing the present invention. The load received by the weighing conveyor 8 interposed between the conveyors 6 and 7 is detected by the load cell 2,
Is compared to the level V R of the reference signal 10 is applied to the non-inverting input of the first comparator 9 via an amplifier 3 and a low-pass filter 4 (+). Assuming that the output level of the low-pass filter 4 is V S , the output side T 1 of the first comparator 9 is inverted to the logic level “H” when “V R > V S ”, and the output side T 2
Inverted to a logic level "H" in the case of the "V R <V S". Here, the output side T1 of the first comparator 9 is a reversible counter 11
It is connected to the instruction to the + terminal to perform up-counting of the control terminal of the output side T 2 instructs the execution of the down-counting of the reversible counter 11 - is connected to the terminal.

可逆カウンタ11は、+端子が論理レベル“H"の状態に
おいてパルス発振器12から繰り返し出力されるクロック
CKをカウントアップし、−端子が論理レベル“H"の状態
においてクロックCKをカウントダウンする。
The reversible counter 11 is a clock that is repeatedly output from the pulse oscillator 12 when the + terminal is at the logic level “H”.
CK is counted up, and the clock CK is counted down when the-terminal is at the logic level "H".

可逆カウンタ11の計数内容はD/Aコンバータ13でアナ
ログ変換されて、第1のコンパレータ9の反転入力
(−)に基準信号10として印加されている。
The count content of the reversible counter 11 is converted into an analog signal by the D / A converter 13 and applied to the inverted input (−) of the first comparator 9 as the reference signal 10.

第1のコンパレータ9の非反転入力(+)に第2図に
示すような変動周期tの計重信号が印加され、クロック
CKの繰り返し周波数をf、荷重積算計の分解能をaとす
ると、次のように設定されている。
A weighed signal having a fluctuation period t as shown in FIG. 2 is applied to the non-inverting input (+) of the first comparator 9,
Assuming that the repetition frequency of CK is f and the resolution of the load integrator is a, the following is set.

f≧(a/t) さらに、ここで可逆カウンタ11にはパルス発振器12か
ら計数動作を禁止する制御部としてのゲート14を介して
前記クロックCKが供給されている。ゲート14は第2のコ
ンパレータ15で制御されている。第2のコンパレータ15
は計重信号レベルVSとD/Aコンバータ13の出力レベルの
レベル差|VS−VR|が基準信号レベルよりも小さいときに
出力が反転するように構成されており、ここではレベル
差|VS−VR|が大きい場合にはゲート14を介してパルス発
振器12の出力信号が可逆カウンタ11に供給され、両レベ
ル差が小さくなった場合にはゲート14をオフして可逆カ
ウンタ11にクロックCKが供給されない。
f ≧ (a / t) Further, the clock CK is supplied to the reversible counter 11 from the pulse oscillator 12 via the gate 14 as a control unit for inhibiting the counting operation. The gate 14 is controlled by a second comparator 15. Second comparator 15
Is configured such that when the level difference | V S −V R | between the weighed signal level V S and the output level of the D / A converter 13 is smaller than the reference signal level, the output is inverted. When | V S −V R | is large, the output signal of the pulse oscillator 12 is supplied to the reversible counter 11 via the gate 14, and when the level difference between the two becomes small, the gate 14 is turned off and the reversible counter 11 is turned off. Is not supplied with clock CK.

このように構成したため、従来の二重積分型A/Dコン
バータに見られたような高速サンプリングを実行せずと
も可逆カウンタ11の時々のカウント値は第2図に示した
計重信号の変化に伴って変化し、可逆カウンタ11の出力
から計重信号のデジタル出力が得られ、後段の信号処理
装置〔図示せず〕では可逆カウンタ11の計数値に基づい
て輸送重量を計測し、これを積算して総輸送量が計算さ
れている。
With such a configuration, the count value of the reversible counter 11 at any time can be changed to the change of the weighed signal shown in FIG. 2 without executing high-speed sampling as in the conventional double integration type A / D converter. A digital output of a weighing signal is obtained from the output of the reversible counter 11, and a subsequent signal processor (not shown) measures the transported weight based on the count value of the reversible counter 11 and integrates this. And the total transport volume is calculated.

また、第2のコンパレータ15でゲート14を制御してい
るため、計重信号のレベルVSが安定している場合には可
逆カウンタ11の計数値が小刻みにアップダウンを繰り返
すような事態を低減することができ、安定したデジタル
出力を後段に提供できる。
Further, since the gate 14 is controlled by the second comparator 15, it is possible to reduce a situation where the count value of the reversible counter 11 repeats up and down little by little when the level V S of the weighed signal is stable. And a stable digital output can be provided at the subsequent stage.

さらに、第2図に示したピーク値P1,P2,……を求める
場合には、可逆カウンタ11の出力側T1またはT2はモニタ
ーして、論理レベルが反転するタイミングの可逆カウン
タ11のカウント値を読み込むだけで済み、従来のように
デジタル出力値を算術的に比較する必要がない。
Further, when the peak values P 1 , P 2 ,... Shown in FIG. 2 are obtained, the output side T 1 or T 2 of the reversible counter 11 is monitored, and the reversible counter 11 at the timing when the logical level is inverted is monitored. It is only necessary to read the count value of, and there is no need to arithmetically compare the digital output values as in the conventional case.

上記の実施例では重量積算計の場合を例に挙げて説明
したが、選別する必要のある商品を高速で搬送し、搬送
の途中に基準重量値と比較して基準重量値を境に商品の
排出経路を切り換えるように構成された重量チェッカな
どのように、移動中の物体を計測する必要のあるものに
有効である。
In the above embodiment, the case of a weight integrator has been described as an example.However, a product that needs to be sorted is conveyed at a high speed, compared with the reference weight value in the middle of the conveyance, and the product is compared with the reference weight value. This is effective for objects that need to measure a moving object, such as a weight checker configured to switch the discharge path.

上記の実施例ではクロックCKをゲート14でオン/オフ
して可逆カウンタ11の計数値更新動作を禁止する制御部
を構成したが、第2のコンパレータ15の出力で可逆カウ
ンタ11の制御端子を直接に制御して、クロックCKが入力
されてもカウントアップとカウントダウンの何れも実行
しないデータ保持状態にするように構成しても同様であ
る。
In the above embodiment, the control unit for turning on / off the clock CK at the gate 14 to inhibit the count value updating operation of the reversible counter 11 is configured. However, the control terminal of the reversible counter 11 is directly connected to the output of the second comparator 15. The same applies to a configuration in which a data holding state in which neither counting up nor counting down is performed even when the clock CK is input is performed.

上記の実施例の第2のコンパレータ15は、基準信号レ
ベルと入力信号のレベル差|VS−VR|とを比較して、基準
信号レベルを境に可逆カウンタ11の計数値更新動作がオ
ン/オフしたが、これは基準信号レベルを中心に不感帯
幅を設け、入力信号のレベル差|VS−VR|が不感帯レベル
よりも少しでも大きいかあるいは小さい場合に可逆カウ
ンタ11の計数値更新動作をオン/オフするように構成し
ても同様である。
Second comparator 15 in the above embodiment, the level difference between the reference signal level and the input signal | V S -V R | is compared with the count value updating operation of the reversible counter 11 the reference signal level as a boundary on / off the, which is a dead zone width is provided around the reference signal level, the level difference between the input signal | V S -V R | count update reversible counter 11 when Do even slightly greater or less than the dead band level The same applies to a configuration in which the operation is turned on / off.

発明の効果 以上のように本発明によれば、アナログ計重信号レベ
ルと基準信号レベルとを比較してアナログ計重信号のレ
ベルを判定する第1のコンパレータと、第1のコンパレ
ータの判定に基づいてクロックのアップカウントとダウ
ンカウントが選択される可逆カウントと、前記可逆カウ
ントのデジタル出力をアナログ変換するD/Aコンバータ
とを設け、可逆カウンタを第1のコンパレータの出力で
制御するようにしたため、全体の動作速度を遅くしても
高速移動中の物体などの荷重値をデジタル変換すること
ができる。
As described above, according to the present invention, the first comparator that determines the level of the analog weighed signal by comparing the analog weighed signal level with the reference signal level and the first comparator that determines the level of the analog weighed signal are used. A reversible count in which clock up-counting and down-counting are selected, and a D / A converter for converting the digital output of the reversible count into analog are provided, and the reversible counter is controlled by the output of the first comparator. Even if the overall operation speed is reduced, the load value of an object moving at a high speed can be converted into a digital value.

さらに、第1のコパレータで比較される両信号のレベ
ル差が規定範囲内に入ったことを検出する第2のコンパ
レータと、第2のコンパレータの出力で制御され前記両
信号のレベル差が規定範囲内に入ったときに前記可逆カ
ウンタの計数値更新動作を禁止する制御部とが設けられ
ているため、アナログ計重信号レベルが安定したきたと
きの出力デジタル値の小刻みなふらつきを解消すること
ができる。
Further, a second comparator for detecting that the level difference between the two signals compared by the first comparator falls within a specified range, and a level difference between the two signals controlled by an output of the second comparator. And a control unit for prohibiting the count value updating operation of the reversible counter when the signal enters the inside, so that it is possible to eliminate the slight fluctuation of the output digital value when the analog weighed signal level becomes stable. it can.

また、計重値のピーク値を求めようとした場合には、
可逆カウンタの出力側をモニターしてカウント動作がカ
ウントアップからカウントダウンまたはその逆に切り換
わるタイミングの可逆カウンタのカウント値を読み込む
だけで済み、従来のようにデジタル出力値を算術的に比
較する必要がなく、構成を簡単にできる。
Also, when trying to find the peak value of the weighed value,
It is only necessary to monitor the output side of the reversible counter and read the count value of the reversible counter at the timing when the counting operation switches from counting up to counting down or vice versa, and it is necessary to arithmetically compare the digital output value as in the past. And the configuration can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の荷重計測装置の一実施例であるベルト
コンベア用重量積算計の要部構成図、第2図は同装置の
要部波形図、第3図は従来の電子式はかりの構成図であ
る。 2……ロードセル、9……第1のコンパレータ、10……
基準信号、11……可逆カウンタ、13……D/Aコンバー
タ、14……ゲート〔制御部〕、15……第2のコンパレー
タ。
FIG. 1 is a main part configuration diagram of a weight integrator for a belt conveyor as one embodiment of a load measuring device of the present invention, FIG. 2 is a waveform diagram of the main portion of the device, and FIG. It is a block diagram. 2 ... Load cell, 9 ... First comparator, 10 ...
Reference signal, 11 ... reversible counter, 13 ... D / A converter, 14 ... Gate [control unit], 15 ... Second comparator.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】アナログ計重信号レベルと基準信号レベル
とを比較してアナログ計重信号のレベルを判定する第1
のコンパレータと、第1のコンパレータで比較される両
信号のレベル差が規定範囲内に入ったことを検出する第
2のコンパレータと、第1のコンパレータの判定に基づ
いてクロックのアップカウントとダウンカウントが選択
される可逆カウンタと、前記可逆カウンタのデジタル出
力をアナログ変換するD/Aコンバータと、第2のコンパ
レータの出力で制御され前記両信号のレベル差が規定範
囲内に入ったときに前記可逆カウンタの計数値更新動作
を禁止する制御部とを設け、D/Aコンバータのアナログ
出力を第1のンパレータに基準信号として接続し、前記
可逆カウンタのデジタル出力から計重信号のデジタル変
換出力を得る荷重計測装置。
A first method for comparing an analog weighed signal level with a reference signal level to determine a level of the analog weighed signal.
, A second comparator for detecting that the level difference between the two signals compared by the first comparator falls within a specified range, and counting up and down of the clock based on the judgment of the first comparator. Is selected, a D / A converter for converting the digital output of the reversible counter into analog, and the reversible when the level difference between the two signals is controlled by the output of the second comparator and falls within a specified range. A control unit for inhibiting the count value updating operation of the counter is provided, an analog output of the D / A converter is connected as a reference signal to the first comparator, and a digital conversion output of a weighed signal is obtained from the digital output of the reversible counter. Load measuring device.
JP4418690A 1990-02-22 1990-02-22 Load measuring device Expired - Lifetime JP2740033B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4418690A JP2740033B2 (en) 1990-02-22 1990-02-22 Load measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4418690A JP2740033B2 (en) 1990-02-22 1990-02-22 Load measuring device

Publications (2)

Publication Number Publication Date
JPH03245020A JPH03245020A (en) 1991-10-31
JP2740033B2 true JP2740033B2 (en) 1998-04-15

Family

ID=12684540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4418690A Expired - Lifetime JP2740033B2 (en) 1990-02-22 1990-02-22 Load measuring device

Country Status (1)

Country Link
JP (1) JP2740033B2 (en)

Also Published As

Publication number Publication date
JPH03245020A (en) 1991-10-31

Similar Documents

Publication Publication Date Title
US3709309A (en) Electronic weighing system with digital readout
US3654560A (en) Drift compensated circuit
US3777828A (en) Electronic weighing system with digital readout
EP0117132B1 (en) Double integrating-type analog-to-digital converter
JPS5821921A (en) Analog-to-digital converter
JP2740033B2 (en) Load measuring device
US6680615B2 (en) Method and device for checking the charge state of a battery, in particular a rechargeable battery for a cellular mobile telephone
JP2768534B2 (en) Load measuring device
JP4245230B2 (en) Metering device
JP2640880B2 (en) Weighing device
ES8605926A1 (en) Direct current differential amplifier arrangement, especially for the measurement of slowly varying weak voltages.
JPH0451770B2 (en)
JPS63132120A (en) Weighing device
JP2000121424A (en) Decision device for metering condition of dynamic metering apparatus
JP2706837B2 (en) Weight sorter
JPH0569173B2 (en)
JP2536824B2 (en) Measuring device and calibration method
JPH0695034B2 (en) Weight sorter
JPH0678929B2 (en) Weighing device
SU1435950A1 (en) Mass-measuring device
EP0590153A1 (en) Weighing apparatus
JPH0695035B2 (en) Weight sorter
RU2047847C1 (en) Gear for determination of present and integral discharge of loose material
SU838396A2 (en) Weight measuring device
SU1075179A1 (en) Device for determination of analog signal maximum value