JP2737411B2 - Chroma signal separation circuit - Google Patents
Chroma signal separation circuitInfo
- Publication number
- JP2737411B2 JP2737411B2 JP1961491A JP1961491A JP2737411B2 JP 2737411 B2 JP2737411 B2 JP 2737411B2 JP 1961491 A JP1961491 A JP 1961491A JP 1961491 A JP1961491 A JP 1961491A JP 2737411 B2 JP2737411 B2 JP 2737411B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- absolute value
- output
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はクロマ信号分離回路に関
し、特にTV,VTRなどの映像機器の中で、NTSC
コンポジット映像信号からクロマ信号を分離するクロマ
信号分離回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chroma signal separation circuit, and more particularly, to NTSC in video equipment such as TV and VTR.
The present invention relates to a chroma signal separation circuit for separating a chroma signal from a composite video signal.
【0002】[0002]
【従来の技術】従来のクロマ信号分離回路の一方式とし
て、現在ラインと前後のラインとのクロマ差分の大小関
係により、分離フィルタの特性を切り替える方式があ
る。以下、具体的なブロック図を用いて説明する。2. Description of the Related Art As one method of a conventional chroma signal separation circuit, there is a method of switching the characteristics of a separation filter according to the magnitude relation of the chroma difference between the current line and the preceding and succeeding lines. Hereinafter, description will be made using a specific block diagram.
【0003】図3は、従来の一例のブロック図である。
まず、入力信号126は1ライン遅延回路55を通った
後、1ライン遅延回路56に入力される。入力信号12
6および1ライン遅延回路55,56の出力は、それぞ
れバンドパスフィルタ57,58,59に接続される。
このバンドパスフィルタ57,58,59は、カラーサ
ブキャリア周波数(3.58MHz)を中心とする同一
帯域特性のフィルタであり、クロマ信号が存在しない周
波数帯域の信号を除去するものである。バンドパスフィ
ルタ57,58,59の出力を、以下、それぞれ後信号
127,主信号128,前信号129と呼ぶ。これらの
信号は、周波数分離したクロマ信号ともいい、クロマ信
号成分に3.58MHz付近の輝度成分が混入したもの
である。FIG. 3 is a block diagram of an example of the related art.
First, the input signal 126 passes through the one-line delay circuit 55 and is then input to the one-line delay circuit 56. Input signal 12
The outputs of the 6 and 1 line delay circuits 55, 56 are connected to bandpass filters 57, 58, 59, respectively.
The band-pass filters 57, 58, and 59 are filters having the same band characteristics centered on the color subcarrier frequency (3.58 MHz), and remove signals in a frequency band where no chroma signal exists. The outputs of the band-pass filters 57, 58, and 59 are hereinafter referred to as a rear signal 127, a main signal 128, and a front signal 129, respectively. These signals are also referred to as frequency-separated chroma signals, and are obtained by mixing a luminance component near 3.58 MHz into a chroma signal component.
【0004】後信号128は係数器63で極性を反転さ
れた後、加算器65で主信号128と加算され、後クシ
信号132として出力される。同様に、前信号129は
係数器62で極性を反転された後、加算器64で主信号
128と加算され、前クシ信号134として出力され
る。さらに後クシ信号132および前クシ信号134は
加算器66および係数器67で平均値をとられ、3ライ
ンクシ信号133として出力される。後クシ信号13
2、3ラインクシ信号133、前クシ信号134は、輝
度成分が減衰しており、クロマ信号と見なせる。ただ
し、映像の垂直相関により、後クシ信号132、3ライ
ンクシ信号133、前クシ信号134のどれが最適な信
号かが変る。そこで、セレクタ74,75により、これ
らの信号132、133、134のいずれかを選んでク
ロマ信号134として出力する。以下、セレクタ74、
75の制御信号生成部分について説明する。After the polarity of the post signal 128 is inverted by the coefficient unit 63, the post signal 128 is added to the main signal 128 by the adder 65, and output as a post comb signal 132. Similarly, the polarity of the previous signal 129 is inverted by the coefficient unit 62, then added to the main signal 128 by the adder 64, and output as the previous comb signal 134. Further, the post-comb signal 132 and the pre-comb signal 134 are averaged by the adder 66 and the coefficient unit 67 and output as a 3-line comb signal 133. After comb signal 13
The second and third line comb signals 133 and the previous comb signal 134 have attenuated luminance components and can be regarded as chroma signals. However, which of the post-comb signal 132, the 3-line comb signal 133, and the pre-comb signal 134 is the optimum signal changes depending on the vertical correlation of the video. Therefore, the selectors 74 and 75 select one of these signals 132, 133 and 134 and outputs it as a chroma signal 134. Hereinafter, the selector 74,
The 75 control signal generation part will be described.
【0005】後信号127と主信号128を加算器60
で加算して後差分信号130を得た後、絶対値化回路6
8に入力する。同様に、前信号129と主信号128を
加算器61で加算して前差分信号131を得た後、絶対
値化回路69に入力する。ここで、加算器60、61の
出力が差分になるのは、クロマ信号が1ライン遅延によ
り極性反転するという性質による。絶対値化回路68の
出力は、比較器73の一方の入力に接続されるととも
に、係数器70を通って比較器72の一方の入力にも接
続される。同様に、絶対値化回路69の出力は、比較器
72の一方の入力に接続されるとともに、係数器71を
通って比較器73の一方の入力にも接続される。係数器
70、71の値(K)は、通常1.0〜1.5の間の値
が用いられる。比較器72の出力は、セレクタ74の制
御入力に接続され、比較器73の出力は、セレクタ75
の制御入力に接続される。The post signal 127 and the main signal 128 are added to the adder 60.
After obtaining the differential signal 130, the absolute value conversion circuit 6
Enter 8 Similarly, the previous signal 129 and the main signal 128 are added by the adder 61 to obtain a previous difference signal 131, which is then input to the absolute value conversion circuit 69. Here, the difference between the outputs of the adders 60 and 61 is due to the property that the polarity of the chroma signal is inverted by one line delay. The output of the absolute value conversion circuit 68 is connected to one input of a comparator 73 and is also connected to one input of a comparator 72 through a coefficient unit 70. Similarly, the output of the absolute value conversion circuit 69 is connected to one input of a comparator 72 and is also connected to one input of a comparator 73 through a coefficient unit 71. As values (K) of the coefficient units 70 and 71, values between 1.0 and 1.5 are usually used. The output of the comparator 72 is connected to the control input of the selector 74, and the output of the comparator 73 is connected to the selector 75.
Is connected to the control input.
【0006】次に、これの動作を説明する。比較器70
は、後差分信号130の絶対値をK倍したものと、前差
分信号131の絶対値を比較し、前差分の方が大きいと
きに、セレクタ74で後クシ信号132を選ぶように動
作する。同様に、比較器73は、前差分信号131の絶
対値をK倍したものと、後差分信号130の絶対値を比
較し、誤差分の方が大きいときに、セレクタ75で前ク
シ信号134を選ぶように動作する。Next, the operation will be described. Comparator 70
Operates so that the absolute value of the front differential signal 131 is compared with the value obtained by multiplying the absolute value of the rear differential signal 130 by K, and the selector 74 selects the rear comb signal 132 when the front differential is larger. Similarly, the comparator 73 compares the absolute value of the post-difference signal 130 with the absolute value of the post-difference signal 130 multiplied by K times the absolute value of the pre-differential signal 131. Works to pick.
【0007】以上の動作を定性的に説明すれば、基本的
にはライン間のクロマ差分が小さい方のクシ信号を選
び、前後の差分信号が同じようなレベルであれば、3ラ
インクシ信号を選ぶと言うことになる。なお、ライン間
のクロマ差分は輝度成分として捉えることもできるの
で、上記の説明を輝度成分の大小比較と読み直してもよ
い。The above operation is qualitatively described. Basically, a comb signal having a smaller chroma difference between lines is selected, and if the difference signals before and after are at the same level, a 3-line comb signal is selected. I will say. Since the chroma difference between the lines can be regarded as a luminance component, the above description may be re-read as the magnitude comparison of the luminance components.
【0008】次に、従来技術の他の例について図4を参
照して説明する。入力信号138に対応して、後クシ信
号154、3ラインクシ信号155、前クシ信号156
および後差分信号151、前差分信号152を得る手段
は、図3と全く同じである。以下、セレクタ92、93
の制御信号を得る部分の構成について説明する。Next, another example of the prior art will be described with reference to FIG. In response to the input signal 138, the rear comb signal 154, the three-line comb signal 155, and the front comb signal 156
Means for obtaining the difference signal 151 and the difference signal 152 before and after are exactly the same as those in FIG. Hereinafter, selectors 92 and 93
The configuration of the part that obtains the control signal described above will be described.
【0009】加算器85において、後信号139を係数
器82で極性反転した信号と、前信号141とを加算し
て前後差分信号153を得る。後差分信号151と前後
差分信号153は同符号検出回路90に接続され、同符
号検出回路90の出力はセレクタ92の制御入力に接続
される。また、前差分信号152と前後差分信号153
は異符号検出回路91に接続され、異符号検出回路91
の出力はセレクタ93の制御入力に接続される。In an adder 85, a signal obtained by inverting the polarity of the rear signal 139 by the coefficient unit 82 and the front signal 141 are added to obtain a front-back difference signal 153. The rear difference signal 151 and the front and rear difference signal 153 are connected to the same sign detection circuit 90, and the output of the same sign detection circuit 90 is connected to the control input of the selector 92. Further, the front difference signal 152 and the front-back difference signal 153
Is connected to a different code detection circuit 91,
Is connected to the control input of the selector 93.
【0010】これの動作を以下説明する。同符号検出回
路90は、後差分信号151と前後差分信号153の符
号(+,−の極性)が同じであれば、後クシ信号154
を選ぶようにセレクタ92を制御する。異符号検出回路
91は、前差分信号152と前後差分信号153の符号
が異なる場合に、前クシ信号156を選ぶようにセレク
タ93を制御する。The operation will be described below. If the sign (+,-polarity) of the rear difference signal 151 and the front and rear difference signal 153 are the same, the same sign detection circuit 90 outputs the rear comb signal 154.
The selector 92 is controlled so as to select. The different sign detection circuit 91 controls the selector 93 to select the previous comb signal 156 when the sign of the difference signal 152 before and after the difference signal 153 is different.
【0011】次に、以上説明した二つの従来例の動作
を、後信号、主信号、前信号の大小関係より補足説明す
る。図5は、大小関係とクロマ信号として選択されるク
シ信号の種類の対応を示したものである。図3の回路に
おいては、主信号128に近いラインとクシを取り、ど
ちらのラインとも同じような差であれば、3ラインクシ
をとっている。また図4の回路においては、3ライン間
の信号変化がパルス状(山形、谷型)であれば、主信号
140に近いラインとクシを取り、ステップ状(上り
坂、下り坂)であれば、3ラインクシをとっている。Next, the operation of the two conventional examples described above will be supplementarily described based on the magnitude relationship between the rear signal, the main signal, and the front signal. FIG. 5 shows the correspondence between the magnitude relationship and the type of comb signal selected as the chroma signal. In the circuit of FIG. 3, a comb is taken from the line near the main signal 128, and if both lines have the same difference, a 3-line comb is taken. Further, in the circuit of FIG. 4, if the signal change between the three lines is pulse-shaped (peak-shaped or valley-shaped), the line near the main signal 140 is combed, and if the signal is step-shaped (up-hill, down-hill). I am taking three line combs.
【0012】[0012]
【発明が解決しようとする課題】上述した従来のクロマ
信号分離回路においては、3ライン間の信号変化がステ
ップ状である場合は、3ラインクシと前クシまたは後ク
シの信号レベルに差がでる。この差は、前差分と後差分
の信号レベルが近いほど大きくなる。このため、前述し
た図3の回路において係数Kが1に近いと、クシ信号の
切替のバタつきにより、出力クロマ信号のレベル変動が
生じる。この結果、最終的に表示される映像の絵柄が不
自然になるという問題点がある。より具体的に言えば、
クロスカラーやドット妨害の出方にムラが生じ、ムラが
ない場合より画質劣化が目立つという欠点があり、ま
た、係数Kを1より十分大きく選ぶと、3ライン間の信
号変化がパルス状であるときにレベル変動が生ずるとい
う欠点がでる。In the above-described conventional chroma signal separation circuit, if the signal change between the three lines is step-like, there is a difference between the signal level of the three-line comb and the signal level of the preceding or subsequent comb. This difference increases as the signal levels of the front difference and the rear difference are closer. For this reason, if the coefficient K is close to 1 in the circuit of FIG. 3 described above, the level of the output chroma signal fluctuates due to the fluttering of the switching of the comb signal. As a result, there is a problem that the picture of the finally displayed image becomes unnatural. More specifically,
There is a drawback in that unevenness occurs in the way of cross color and dot disturbance, and the image quality deteriorates more conspicuously than when there is no unevenness. When the coefficient K is selected to be sufficiently larger than 1, the signal change between the three lines is pulse-like. There is a disadvantage that level fluctuation sometimes occurs.
【0013】一方、図4の回路では、ステップ状である
場合は、常に3ラインを選ぶため切替のバタつきと言う
問題は生じない。しかし、映像の相間が前信号または後
信号のどちらかにある場合でも3ラインを選ぶため、ド
ット妨害が出やすくなるという欠点がある。On the other hand, in the circuit shown in FIG. 4, when the step is performed, three lines are always selected, so that there is no problem of switching flutter. However, there is a drawback that dot interference is likely to occur because three lines are selected even when the phase of the video is either the front signal or the rear signal.
【0014】[0014]
【課題を解決するための手段】第1の発明のクロマ信号
分離回路は、コンポジット映像信号からクロマ信号を分
離するクロマ信号分離回路において、入力信号(1)に
対応する後信号と、前記入力信号(1)が1ライン遅延
した入力信号(2)に対応する主信号とを加算して、後
差分信号を出力する第1の加算回路と、前記主信号と、
前記入力信号(2)が1ライン遅延した入力信号(3)
に対応する前信号とを加算して、前差分信号を出力する
第2の加算回路と、前記後差分信号を絶対値化する第1
の絶対値化回路と、前記前差分信号を絶対値化する第2
の絶対値化回路と、前記第1の絶対値化回路の出力信号
に、係数K1 またはK2 を乗じて出力する第1の係数回
路と、前記第2の絶対値化回路の出力信号に、係数K1
またはK2 を乗じて出力する第2の係数回路と、前記後
差分信号と前記前差分信号の符号の正負の一致・不一致
を検出して、異符号判別信号を出力する異符号検出回路
と、前記第1の係数回路の出力信号と、前記第2の絶対
値化回路の出力信号とのレベルの大小比較をする第1の
比較回路と、前記第1の絶対値化回路の出力信号と、前
記第2の係数回路の出力信号とのレベルの大小比較をす
る第3の比較回路と、前記異符号判別信号に制御され
て、前記第1および第2の係数回路における係数とし
て、K1 またはK2 の何れかを選択する第1の選択回路
と、前記第2の比較回路の出力信号に制御されて、所定
の3ラインクシ信号および前クシ信号の何れかを選択し
て出力する第2の選択回路と、前記第1の比較回路の出
力信号に制御されて、前記第2の選択回路の出力信号お
よび所定の後クシ信号の何れかを選択して、クロマ信号
として出力する第3の選択回路と、を備えて構成され
る。According to a first aspect of the present invention, there is provided a chroma signal separating circuit for separating a chroma signal from a composite video signal, comprising: a post signal corresponding to an input signal (1); A first adding circuit for adding a main signal corresponding to the input signal (2) obtained by delaying (1) by one line and outputting a post-difference signal;
An input signal (3) obtained by delaying the input signal (2) by one line
And a second addition circuit for adding a previous signal corresponding to the second signal to output a previous difference signal, and a first addition circuit for converting the rear difference signal into an absolute value.
A second absolute value converting circuit for converting the previous differential signal into an absolute value.
, An output signal of the first absolute value circuit, a first coefficient circuit for multiplying the output signal by a coefficient K1 or K2, and an output signal of the second absolute value circuit, K1
Or a second coefficient circuit for multiplying and outputting K2, a different sign detection circuit for detecting whether the sign of the rear difference signal and the sign of the front difference signal are positive or negative, and outputting a different sign discrimination signal; A first comparing circuit for comparing the level of an output signal of the first coefficient circuit with an output signal of the second absolute value circuit; an output signal of the first absolute value circuit; A third comparing circuit for comparing the level of the level with the output signal of the second coefficient circuit, and K1 or K2 as a coefficient in the first and second coefficient circuits controlled by the different sign discrimination signal. A first selection circuit for selecting any one of them, and a second selection circuit for selecting and outputting any one of a predetermined three-line comb signal and a previous comb signal under the control of an output signal of the second comparison circuit. , Controlled by the output signal of the first comparison circuit, Select one of the second output signal and a predetermined after comb signal of the selection circuit configured to include a third selection circuit for outputting as a chroma signal.
【0015】第2の発明のクロマ信号分離回路は、コン
ポジット映像信号からクロマ信号を分離するクロマ信号
分離回路において、入力信号(1)に対応する後信号
と、前記入力信号(1)が1ライン遅延した入力信号
(2)に対応する主信号とを加算して、後差分信号を出
力する第1の加算回路と、前記主信号と、前記入力信号
(2)が1ライン遅延した入力信号(3)に対応する前
信号とを加算して、前差分信号を出力する第2の加算回
路と、前記後差分信号を絶対値化する第1の絶対値化回
路と、前記前差分信号を絶対値化する第2の絶対値化回
路と、前記後差分信号と前記前差分信号の符号の正負の
一致・不一致を検出して、異符号判別信号を出力する異
符号検出回路と、前記第2の絶対値化回路の出力信号の
極性を反転して出力する第1の係数回路と、前記第1の
絶対値化回路の出力信号と、前記第1の係数回路の出力
信号とを加算して出力する第3の加算回路と、前記第3
の加算回路の出力信号の正符号を検出して、正符号判別
信号を出力する正符号検出回路と、前記正符号検出信号
に制御されて、前記第1および第2の絶対値化回路の出
力信号の何れかを選択して出力する第1の選択回路と、
前記第3の加算回路の出力信号を絶対値化する第3の絶
対値化回路と、前記第1の選択回路の出力信号に、係数
K1 を乗じて出力する第2の係数回路と、前記第3の絶
対値化回路の出力信号に、係数K2 を乗じて出力する第
3の係数回路と、前記異符号判別信号に制御されて、前
記第2の係数回路の出力信号および前記第1の選択回路
の出力信号の何れかを選択して出力する第2の選択回路
と、前記異符号判別信号に制御されて、前記第3の絶対
値化回路の出力信号および前記第3の係数回路の出力信
号の何れかを選択して出力する第3の選択回路と、前記
第2および第3の選択回路の出力信号の大小比較をする
比較回路と、前記正符号判別信号に制御されて、所定の
後クシ信号および前クシ信号の何れかを選択して出力す
る第4の選択回路と、前記比較回路の出力信号に制御さ
れて、所定の3ラインクシ信号および前記第4の選択回
路の出力信号の何れかを選択して、クロマ信号として出
力する第5の選択回路と、を備えて構成される。According to a second aspect of the present invention, there is provided a chroma signal separating circuit for separating a chroma signal from a composite video signal, the post signal corresponding to the input signal (1) and the input signal (1) being one line. A first addition circuit that adds the main signal corresponding to the delayed input signal (2) and outputs a post-difference signal; an input signal (1) obtained by delaying the main signal and the input signal (2) by one line; A second addition circuit that adds the previous signal corresponding to 3) and outputs a front difference signal, a first absolute value circuit that converts the post difference signal to an absolute value, A second absolute value conversion circuit for converting a value, a sign difference detection circuit for detecting whether the sign of the post-difference signal and the sign of the pre-difference signal are positive or negative, and outputting a sign identification signal; Inverts the polarity of the output signal of the absolute value A first coefficient circuit, the output signal of said first absolute value circuit and a third adding circuit for adding and outputting an output signal of said first coefficient circuit, the third
A positive sign detection circuit for detecting a positive sign of the output signal of the adder circuit and outputting a positive sign discrimination signal; and an output of the first and second absolute value conversion circuits controlled by the positive sign detection signal. A first selection circuit for selecting and outputting any of the signals;
A third absolute value circuit for converting an output signal of the third adder circuit into an absolute value, a second coefficient circuit for multiplying an output signal of the first selection circuit by a coefficient K1, and outputting the result; A third coefficient circuit which multiplies the output signal of the absolute value conversion circuit by a coefficient K2 and outputs the result, and an output signal of the second coefficient circuit and the first selection circuit which are controlled by the different sign discrimination signal. A second selection circuit for selecting and outputting any of the output signals of the circuit; and an output signal of the third absolute value conversion circuit and an output of the third coefficient circuit controlled by the different sign determination signal. A third selection circuit that selects and outputs one of the signals, a comparison circuit that compares the magnitudes of the output signals of the second and third selection circuits, and a predetermined signal controlled by the positive sign determination signal. A fourth selection circuit for selecting and outputting any of the post-comb signal and the pre-comb signal; A fifth selection circuit controlled by an output signal of the comparison circuit to select one of a predetermined three-line comb signal and an output signal of the fourth selection circuit and to output the selected signal as a chroma signal. Be composed.
【0016】[0016]
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の第1の実施例のブロック図である。
後差分信号105と前差分信号106は異符号検出回路
11に入力され、異符号検出回路11の出力は、セレク
タ21,22の制御入力に接続される。後差分信号10
5は絶対値化回路10を通って、係数器17,18およ
び比較器24の一方の入力に接続される。前差分信号1
06は絶対値化回路12を通って、係数器19,20お
よび比較器23の一方の入力に接続される。係数器1
7,18の出力はセレクタ21でどちらかが選択された
後、比較器23に入力される。係数器19,20の出力
はセレクタ22でどちらかが選択された後、比較器24
に入力される。比較器23の出力はセレクタ26の制御
入力に接続され、比較器24の出力はセレクタ25の制
御入力に接続される。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a first embodiment of the present invention.
The rear difference signal 105 and the front difference signal 106 are input to the different sign detection circuit 11, and the output of the different sign detection circuit 11 is connected to the control inputs of the selectors 21 and 22. Post differential signal 10
5 is connected to one input of coefficient units 17 and 18 and a comparator 24 through the absolute value conversion circuit 10. Previous difference signal 1
Reference numeral 06 passes through the absolute value conversion circuit 12 and is connected to one input of coefficient units 19 and 20 and a comparator 23. Coefficient unit 1
After one of the outputs 7 and 18 is selected by the selector 21, the output is input to the comparator 23. After one of the outputs of the coefficient units 19 and 20 is selected by the selector 22, the output of the comparator
Is input to The output of the comparator 23 is connected to the control input of the selector 26, and the output of the comparator 24 is connected to the control input of the selector 25.
【0017】次に、これの動作を説明する。後差分信号
105と前差分信号106の符号が一致している場合、
異符号検出回路11の出力はLとなり、セレクタ21,
22はL側を選択する。したがって、比較器23は、前
差分信号106を絶対値化した信号と、後差分信号10
5を絶対値化してK1倍した信号との大小比較を行う。
同様に、比較器24は、後差分信号105を絶対値化し
た信号と、前差分信号106を絶対値化してK1倍した
信号との大小比較を行う。一方、後差分信号106の符
号が一致しない場合、異符号検出回路11の出力はHと
なり、セレクタ21,22はH側を選択する。これによ
り、前述でK1倍であったところがK2倍となって大小
比較される。Next, the operation will be described. When the signs of the rear difference signal 105 and the front difference signal 106 match,
The output of the different sign detection circuit 11 becomes L, and the selector 21,
Reference numeral 22 selects the L side. Therefore, the comparator 23 outputs the signal obtained by converting the front difference signal 106 into an absolute value and the rear difference signal 10
5 is converted to an absolute value, and a magnitude comparison with a signal multiplied by K1 is performed.
Similarly, the comparator 24 compares the magnitude of the signal obtained by converting the differential signal 105 into an absolute value and the signal obtained by converting the differential signal 106 into an absolute value and multiplied by K1. On the other hand, when the signs of the subsequent difference signal 106 do not match, the output of the different sign detection circuit 11 becomes H, and the selectors 21 and 22 select the H side. As a result, the value of K1 times is changed to K2 times, and the magnitude is compared.
【0018】比較器23での比較の結果、後選択信号1
07が出力されるが、K1倍またはK2倍した方が小さ
ければ、セレクタ26をH側にして後クシ信号109を
選ぶ。同様に比較器24での比較の結果、前選択信号1
08が出力されるが、K1倍またはK2倍した方が小さ
ければ、セレクタ25をH側にして前クシ信号112を
選ぶ。後クシ信号109および前クシ信号112が選ば
れなければ、3ラインクシ信号110が選ばれる。かく
して、セレクタ26より、所望のクロマ信号113が出
力される。As a result of the comparison by the comparator 23, the post-selection signal 1
07 is output, but if it is smaller by K1 times or K2 times, the selector 26 is set to the H side to select the post-comb signal 109. Similarly, as a result of the comparison by the comparator 24, the preselection signal 1
08 is output. If the value obtained by multiplying K1 or K2 is smaller, the selector 25 is set to the H side to select the previous comb signal 112. If the next comb signal 109 and the previous comb signal 112 are not selected, the three-line comb signal 110 is selected. Thus, the desired chroma signal 113 is output from the selector 26.
【0019】なお、K1の具体的な値としては1に近い
値を選ぶのであるが、2進数に適した値(4分の5,8
分の9,16分の17など)を選ぶと、係数器17,1
9のハードウェア量が少なくて済む。K2の値としては
1より大きな値を選ぶのであるが、2のべき乗(2,
4,8,…)にすると、係数器18,20はビットシフ
トとなり、実質的にハードウェアが不用となる。Although a value close to 1 is selected as a specific value of K1, a value suitable for a binary number (5/4, 8
9/17/16), the coefficient units 17,1
9 requires less hardware. As a value of K2, a value larger than 1 is selected, but a power of 2 (2,
4, 8,...), The coefficient units 18 and 20 are bit-shifted, and hardware is substantially unnecessary.
【0020】図2は、本発明の第2の実施例のブロック
図である。以下、図1と構成の異なる部分を説明する。
絶対値化回路37の出力は、セレクタ45のL側入力お
よび加算器42の一方の入力に接続される。絶対値化回
路38の出力は、セレクタ45のH側入力に接続される
とともに、係数器43を経由して加算器42の他方の入
力に接続される。加算器42の出力は、正符号検出回路
44および絶対値化回路47に接続される。正符号検出
回路44の出力は、セレクタ45,46の制御入力に接
続される。絶対値化回路47の出力は、セレクタ52の
L側入力に接続されるとともに、係数器49を経由して
セレクタ52のH側にも接続される。セレクタ45の出
力は、セレクタ51のH側入力に接続されるとともに、
係数器48を経由してセレクタ51のL側にも接続され
る。セレクタ51,52の出力は比較器53で大小比較
され、比較器53の出力はセレクタ54の制御入力に接
続される。セレクタ54のL側にはセレクタ46の出力
が接続され、H側には3ラインクシ信号124が入力さ
れる。セレクタ46のL側には後クシ信号120,H側
には前クシ信号121が入力される。FIG. 2 is a block diagram of a second embodiment of the present invention. Hereinafter, portions different from those in FIG. 1 will be described.
The output of the absolute value conversion circuit 37 is connected to the L-side input of the selector 45 and one input of the adder 42. The output of the absolute value conversion circuit 38 is connected to the H-side input of the selector 45 and to the other input of the adder 42 via the coefficient unit 43. The output of the adder 42 is connected to a positive sign detection circuit 44 and an absolute value conversion circuit 47. The output of the positive sign detection circuit 44 is connected to control inputs of selectors 45 and 46. The output of the absolute value conversion circuit 47 is connected to the L side input of the selector 52 and also connected to the H side of the selector 52 via the coefficient unit 49. The output of the selector 45 is connected to the H-side input of the selector 51, and
It is also connected to the L side of the selector 51 via the coefficient unit 48. The outputs of the selectors 51 and 52 are compared in magnitude by a comparator 53, and the output of the comparator 53 is connected to a control input of a selector 54. The output of the selector 46 is connected to the L side of the selector 54, and the three-line comb signal 124 is input to the H side. The rear comb signal 120 is input to the L side of the selector 46, and the front comb signal 121 is input to the H side.
【0021】次に、これの動作を説明する。後差分信号
118および前差分信号119の絶対値をとった信号を
係数器43,加算器42,正符号検出回路44により大
小比較され、小さい方をセレクタ45で選ぶ。同時に、
セレクタ46も前差分が小さければ前クシ信号121,
誤差分が小さければ後クシ信号120を選ぶように制御
する。一方、後差分信号118および前差分信号119
は、異符号検出回路36で符号が異なるかどうか検出さ
れ、同符号の場合セレクタ51,52をL側に、異符号
の場合はH側に選択する。これにより、後信号115、
主信号116、前信号117の変化がパルス状の場合
は、後差分信号118および前差分信号119の絶対値
のうち小さい方をK1倍したものと、後差分信号118
および前差分信号119から、さらに差分をとった信号
とが、比較器53で大小比較される。また、後信号11
5、主信号116、前信号117の変化がステップ状の
場合は、後差分信号118、前差分信号119の絶対値
のうち小さい方と、後差分信号118、前差分信号11
9から、さらに差分をとった信号をK2倍したものと
が、比較器53で大小比較される。比較器53は、後差
分信号118、前差分信号119の差分の方が小さい場
合、すなわち後差分信号118、前差分信号119がほ
ぼ同じ値になると、セレクタ54をH側にして3ライン
クシ信号124を選ぶ。セレクタ54より、所望のクロ
マ信号125が出力されることは、第1の実施例の場合
と同様である。Next, the operation will be described. Signals having absolute values of the rear difference signal 118 and the front difference signal 119 are compared in magnitude by a coefficient unit 43, an adder 42, and a positive sign detection circuit 44, and the smaller one is selected by a selector 45. at the same time,
If the previous difference is small, the selector 46 also outputs the previous comb signal 121,
If the error is small, control is performed so that the post-comb signal 120 is selected. On the other hand, the rear difference signal 118 and the front difference signal 119
Is detected by the different sign detection circuit 36 as to whether the sign is different, and if the sign is the same, the selectors 51 and 52 are selected on the L side, and if the sign is different, the selectors are selected to the H side. As a result, the rear signal 115,
When the changes of the main signal 116 and the front signal 117 are pulse-like, the smaller of the absolute values of the rear difference signal 118 and the front difference signal 119 is multiplied by K1 and the rear difference signal 118
The comparator 53 compares the magnitude of the previous difference signal 119 with a signal obtained by further subtracting the difference. Also, the rear signal 11
5, when the changes of the main signal 116 and the previous signal 117 are stepwise, the smaller of the absolute values of the rear difference signal 118 and the front difference signal 119, the rear difference signal 118 and the front difference signal 11
From 9, a signal obtained by further multiplying the difference by K2 is compared in magnitude by the comparator 53. When the difference between the rear difference signal 118 and the front difference signal 119 is smaller, that is, when the rear difference signal 118 and the front difference signal 119 have substantially the same value, the comparator 53 sets the selector 54 to the H side and sets the three-line comb signal 124 Choose The desired chroma signal 125 is output from the selector 54 in the same manner as in the first embodiment.
【0022】この第2の実施例は、係数K1,K2を2
のべき乗分の1に選べるので、係数器48,49のハー
ドウェアを実質不用にできる。さらに比較器も第1の実
施例に比較して一つ減るため、ハードウェア費用を低減
できる。In the second embodiment, the coefficients K1 and K2 are set to 2
Can be selected to be a power of one, so that the hardware of the coefficient units 48 and 49 can be made substantially unnecessary. Further, the number of comparators is reduced by one as compared with the first embodiment, so that hardware costs can be reduced.
【0023】なお、第1および第2の実施例では係数の
選び方が異なる。第2の実施例におけるK1を8分の
1,16分の1に選んだ場合、第1の実施例のK1に相
当する値は、それぞれ1.12,1.06となる。同様
に、第2の実施例のK2が1,2分の1の場合、第1の
実施例のK2に相当する値はそれぞれ2,3となる。The first and second embodiments differ in how to select coefficients. When K1 in the second embodiment is selected to be 1/8 or 1/16, the values corresponding to K1 in the first embodiment are 1.12 and 1.06, respectively. Similarly, when K2 of the second embodiment is 1/2, the values corresponding to K2 of the first embodiment are 2 and 3, respectively.
【0024】[0024]
【発明の効果】以上説明したように、本発明は3ライン
間の信号変化がパルス状かステップ状かを検出すること
により、差分信号を比較する際の係数を切替えている。
これにより、クシ信号の切替えがパタついても、レベル
変動を押えられる係数を選ぶことができ、最終的に表示
される映像の絵柄をより自然にすることができるという
効果が得られる。具体的には、「草原の青草が強い風で
波打つ情景」や「密集した小金色の麦の穂が揺れている
情景」等において、クロスカラーやドット妨害が発生し
た場合でも、不自然さを目立たなくすることができると
いう効果がある。As described above, according to the present invention, the coefficient for comparing the difference signals is switched by detecting whether the signal change between the three lines is pulse-like or step-like.
As a result, even if the switching of the comb signal is fluctuated, it is possible to select a coefficient capable of suppressing the level fluctuation, and it is possible to obtain an effect that the picture of the video finally displayed can be made more natural. Specifically, in "scenes where grass and green grass undulates due to strong winds" and "scenes where dense small golden wheat ears are swaying," etc., even if cross color or dot interference occurs, unnaturalness This has the effect of making it less noticeable.
【図1】本発明の第1の実施例を示すブロック図であ
る。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図2】本発明の第2の実施例を示すブロック図であ
る。FIG. 2 is a block diagram showing a second embodiment of the present invention.
【図3】従来例を示すブロック図である。FIG. 3 is a block diagram showing a conventional example.
【図4】他の実施例を示すブロック図である。FIG. 4 is a block diagram showing another embodiment.
【図5】従来例における後信号、主信号おより前信号の
大小関係と、クロマ信号として選択されるクシ信号の種
類との対応を示す図である。FIG. 5 is a diagram showing a correspondence between magnitudes of a rear signal, a main signal, and a front signal in a conventional example, and types of comb signals selected as chroma signals.
1,2,27,28,55,56,76,77 1ラ
イン遅延回路 3〜5、29〜31、57〜59、78〜80 バン
ドパスフィルタ 6,7,13〜15、32,33,39〜41、42,
60,61,64〜66、83〜88 加算器 8、9、16〜20、34、35、43、48〜50、
62、63、67、70、71、81、82、89
係数器、 10、12、37、38、47、68、69 絶対値
化回路 11、36、90、91 異符号検出回路 21、22、25、26、45、46、51、52、5
4、75、92、93セレクタ 23、24、53、72、73 比較器 44 正符号検出回路1, 2, 27, 28, 55, 56, 76, 77 1-line delay circuit 3-5, 29-31, 57-59, 78-80 Bandpass filter 6,7,13-15,32,33,39 ~ 41, 42,
60,61,64-66,83-88 Adder 8,9,16-20,34,35,43,48-50,
62, 63, 67, 70, 71, 81, 82, 89
Coefficient unit, 10, 12, 37, 38, 47, 68, 69 Absolute value conversion circuit 11, 36, 90, 91 Different sign detection circuit 21, 22, 25, 26, 45, 46, 51, 52, 5
4, 75, 92, 93 selector 23, 24, 53, 72, 73 comparator 44 positive sign detection circuit
Claims (2)
分離するクロマ信号分離回路において、入力信号(1)
に対応する後信号と、前記入力信号(1)が1ライン遅
延した入力信号(2)に対応する主信号とを加算して、
後差分信号を出力する第1の加算回路と、前記主信号
と、前記入力信号(2)が1ライン遅延した入力信号
(3)に対応する前信号とを加算して、前差分信号を出
力する第2の加算回路と、前記後差分信号を絶対値化す
る第1の絶対値化回路と、前記前差分信号を絶対値化す
る第2の絶対値化回路と、前記第1の絶対値化回路の出
力信号に、係数K1 またはK2 を乗じて出力する第1の
係数回路と、前記第2の絶対値化回路の出力信号に、係
数K1 またはK2 を乗じて出力する第2の係数回路と、
前記後差分信号と前記前差分信号の符号の正負の一致・
不一致を検出して、異符号判別信号を出力する異符号検
出回路と、前記第1の係数回路の出力信号と、前記第2
の絶対値化回路の出力信号とのレベルの大小比較をする
第1の比較回路と、前記第1の絶対値化回路の出力信号
と、前記第2の係数回路の出力信号とのレベルの大小比
較をする第2の比較回路と、前記異符号判別信号に制御
されて、前記第1および第2の係数回路における係数と
して、K1 またはK2 の何れかを選択する第1の選択回
路と、前記第2の比較回路の出力信号に制御されて、所
定の3ラインクシ信号および前クシ信号の何れかを選択
して出力する第2の選択回路と、前記第1の比較回路の
出力信号に制御されて、前記第2の選択回路の出力信号
および所定の後クシ信号の何れかを選択して、クロマ信
号として出力する第3の選択回路と、を備えることを特
徴とするクロマ信号分離回路。A chroma signal separating circuit for separating a chroma signal from a composite video signal.
And a main signal corresponding to the input signal (2) obtained by delaying the input signal (1) by one line,
A first adding circuit that outputs a post-difference signal; adding the main signal and a pre-signal corresponding to the input signal (3) obtained by delaying the input signal (2) by one line to output a pre-differential signal A second adder circuit, a first absolute value circuit that converts the post-difference signal into an absolute value, a second absolute value circuit that converts the pre-differential signal into an absolute value, and the first absolute value. A first coefficient circuit for multiplying the output signal of the conversion circuit by a coefficient K1 or K2, and a second coefficient circuit for multiplying the output signal of the second absolute value circuit by a coefficient K1 or K2 and outputting the result. When,
Positive / negative coincidence of signs of the rear differential signal and the front differential signal
A different sign detection circuit for detecting a mismatch and outputting a different sign discrimination signal; an output signal of the first coefficient circuit;
A first comparison circuit for comparing the magnitude of the level with the output signal of the absolute value circuit, and the magnitude of the level of the output signal of the first absolute value circuit and the output signal of the second coefficient circuit. A second comparison circuit for performing comparison, a first selection circuit controlled by the different sign determination signal, and selecting either K1 or K2 as a coefficient in the first and second coefficient circuits; A second selection circuit that selects and outputs one of a predetermined three-line comb signal and a previous comb signal under the control of an output signal of the second comparison circuit; and a control circuit that controls the output signal of the first comparison circuit. A third selection circuit for selecting one of the output signal of the second selection circuit and the predetermined post-comb signal and outputting the selected signal as a chroma signal.
分離するクロマ信号分離回路において、入力信号(1)
に対応する後信号と、前記入力信号(1)が1ライン遅
延した入力信号(2)に対応する主信号とを加算して、
後差分信号を出力する第1の加算回路と、前記主信号
と、前記入力信号(2)が1ライン遅延した入力信号
(3)に対応する前信号とを加算して、前差分信号を出
力する第2の加算回路と、前記後差分信号を絶対値化す
る第1の絶対値化回路と、前記前差分信号を絶対値化す
る第2の絶対値化回路と、前記後差分信号と前記前差分
信号の符号の正負の一致・不一致を検出して、異符号判
別信号を出力する異符号検出回路と、前記第2の絶対値
化回路の出力信号の極性を反転して出力する第1の係数
回路と、前記第1の絶対値化回路の出力信号と、前記第
1の係数回路の出力信号とを加算して出力する第3の加
算回路と、前記第3の加算回路の出力信号の正符号を検
出して、正符号判別信号を出力する正符号検出回路と、
前記正符号検出信号に制御されて、前記第1および第2
の絶対値化回路の出力信号の何れかを選択して出力する
第1の選択回路と、前記第3の加算回路の出力信号を絶
対値化する第3の絶対値化回路と、前記第1の選択回路
の出力信号に、係数K1 を乗じて出力する第2の係数回
路と、前記第3の絶対値化回路の出力信号に、係数K2
を乗じて出力する第3の係数回路と、前記異符号判別信
号に制御されて、前記第2の係数回路の出力信号および
前記第1の選択回路の出力信号の何れかを選択して出力
する第2の選択回路と、前記異符号判別信号に制御され
て、前記第3の絶対値化回路の出力信号および前記第3
の係数回路の出力信号の何れかを選択して出力する第3
の選択回路と、前記第2および第3の選択回路の出力信
号の大小比較をする比較回路と、前記正符号判別信号に
制御されて、所定の後クシ信号および前クシ信号の何れ
かを選択して出力する第4の選択回路と、前記比較回路
の出力信号に制御されて、所定の3ラインクシ信号およ
び前記第4の選択回路の出力信号の何れかを選択して、
クロマ信号として出力する第5の選択回路と、を備える
ことを特徴とするクロマ信号分離回路。2. A chroma signal separating circuit for separating a chroma signal from a composite video signal.
And a main signal corresponding to the input signal (2) obtained by delaying the input signal (1) by one line,
A first adding circuit that outputs a post-difference signal; adding the main signal and a pre-signal corresponding to the input signal (3) obtained by delaying the input signal (2) by one line to output a pre-differential signal A second adder circuit, a first absolute value circuit for converting the post-difference signal into an absolute value, a second absolute value circuit for converting the pre-differential signal to an absolute value, A different sign detection circuit that detects whether the sign of the preceding difference signal is positive or negative and outputs a different sign discrimination signal, and a first output circuit that inverts the polarity of the output signal of the second absolute value conversion circuit and outputs the inverted signal. Coefficient circuit, a third addition circuit that adds an output signal of the first absolute value conversion circuit and an output signal of the first coefficient circuit, and outputs an output signal of the third addition circuit. A positive sign detection circuit that detects a positive sign of
Controlled by the positive sign detection signal, the first and second
A first selection circuit for selecting and outputting any of the output signals of the absolute value conversion circuit, a third absolute value conversion circuit for converting the output signal of the third addition circuit to an absolute value, A second coefficient circuit for multiplying the output signal of the selection circuit by the coefficient K1 and outputting the result, and a coefficient K2 for the output signal of the third absolute value conversion circuit.
And a third coefficient circuit, which is output by multiplying the output signal, and one of an output signal of the second coefficient circuit and an output signal of the first selection circuit, which is controlled by the different sign determination signal, and outputs the selected signal. A second selection circuit and the output signal of the third absolute value conversion circuit and the third
And selecting and outputting one of the output signals of the coefficient circuit
Selection circuit, a comparison circuit that compares the magnitudes of the output signals of the second and third selection circuits, and selects one of a predetermined post-comb signal and a pre-comb signal under the control of the positive code discrimination signal. A fourth selection circuit which outputs a predetermined three-line comb signal and an output signal of the fourth selection circuit, which are controlled by an output signal of the comparison circuit;
A fifth selection circuit that outputs a chroma signal.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1961491A JP2737411B2 (en) | 1991-02-13 | 1991-02-13 | Chroma signal separation circuit |
KR1019910021935A KR950006360B1 (en) | 1990-11-30 | 1991-11-30 | Logical comb filter and chroma signal separation circuit |
US07/801,811 US5335021A (en) | 1990-11-30 | 1991-12-02 | Logical comb filter and chroma signal separation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1961491A JP2737411B2 (en) | 1991-02-13 | 1991-02-13 | Chroma signal separation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04258096A JPH04258096A (en) | 1992-09-14 |
JP2737411B2 true JP2737411B2 (en) | 1998-04-08 |
Family
ID=12004064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1961491A Expired - Fee Related JP2737411B2 (en) | 1990-11-30 | 1991-02-13 | Chroma signal separation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2737411B2 (en) |
-
1991
- 1991-02-13 JP JP1961491A patent/JP2737411B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04258096A (en) | 1992-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1310401C (en) | Circuit for detecting motion of television signal | |
US5526060A (en) | Luma/chroma decoder with demodulated control signal | |
US4636840A (en) | Adaptive luminance-chrominance separation apparatus | |
JPH06327030A (en) | Motion detecting circuit | |
KR100779125B1 (en) | Apparatus and method for three line correlation detection, and apparatus and method for YC separation | |
JP2737411B2 (en) | Chroma signal separation circuit | |
JPS6057789A (en) | Luminance signal and chrominance signal separating circuit | |
US7224406B2 (en) | Digital signal processing system and method applied for chroma transition | |
JP2508899B2 (en) | Luminance signal Color signal separation filter | |
US5335021A (en) | Logical comb filter and chroma signal separation circuit | |
JPS6346088A (en) | Yc separation circuit | |
JPH01277092A (en) | Motion detecting circuit | |
JP2536675B2 (en) | Luminance signal Color signal separation filter | |
JPS6345988A (en) | Circuit for separating luminance signal and chrominance signal | |
JP2840783B2 (en) | Logical comb filter | |
KR100238801B1 (en) | Method for separating luminance and chroma signals from composite video signal and separation circuit for performing the same | |
KR930008185B1 (en) | Chrominance signal separating method and circuit | |
JP2589003B2 (en) | Luminance signal color signal separation filter | |
JPH062382Y2 (en) | Adaptive contour enhancement Y / C separation circuit | |
KR0126803B1 (en) | Luminance and chrominance separator | |
US7394502B2 (en) | Method and system for 2D comb filtering of a PAL video signal | |
JP3318881B2 (en) | Luminance signal color signal separation filter | |
KR930008183B1 (en) | Y/c separate system | |
JP2689580B2 (en) | Motion detection circuit | |
KR940000579B1 (en) | Apparatus for filtering freely and discriminating brightness and chroma signal for tv |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |