JP2732903B2 - Method for manufacturing electrode wiring of semiconductor integrated circuit device - Google Patents

Method for manufacturing electrode wiring of semiconductor integrated circuit device

Info

Publication number
JP2732903B2
JP2732903B2 JP20869389A JP20869389A JP2732903B2 JP 2732903 B2 JP2732903 B2 JP 2732903B2 JP 20869389 A JP20869389 A JP 20869389A JP 20869389 A JP20869389 A JP 20869389A JP 2732903 B2 JP2732903 B2 JP 2732903B2
Authority
JP
Japan
Prior art keywords
film
electrode wiring
wiring
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20869389A
Other languages
Japanese (ja)
Other versions
JPH0373528A (en
Inventor
英志 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MYAGI OKI DENKI KK
Oki Electric Industry Co Ltd
Original Assignee
MYAGI OKI DENKI KK
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MYAGI OKI DENKI KK, Oki Electric Industry Co Ltd filed Critical MYAGI OKI DENKI KK
Priority to JP20869389A priority Critical patent/JP2732903B2/en
Publication of JPH0373528A publication Critical patent/JPH0373528A/en
Application granted granted Critical
Publication of JP2732903B2 publication Critical patent/JP2732903B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体、特に超LSIにおける電極配線の製
造方法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing an electrode wiring in a semiconductor, particularly, an VLSI.

(従来の技術) 従来、このような分野の技術としては、例えば昭和63
年春季応物学会予稿集20p−V−14「エキシマレーザ照
射によるAl平坦化へのCuコート効果」P.643,向井良一
(外2名)に記載されるものがあった。
(Prior art) Conventionally, technologies in such a field include, for example, Showa 63
Spring Proceedings of the Society of Applied Chemistry, 20p-V-14, "Cu Coating Effect on Al Flattening by Excimer Laser Irradiation", P.643, Ryoichi Mukai (2 others).

従来のAl成膜法はスパッタ法が中心であったが、この
方法は、コンタクトホールの段差がアスペクト比0.5を
越える超LSIデバイスに対してのステップカバレッジが
極度に低下し、断線やマイグレーション耐性の点で問題
があった。
The conventional Al film formation method has mainly focused on the sputtering method.However, this method extremely reduces the step coverage for VLSI devices whose contact hole steps exceed an aspect ratio of 0.5. There was a problem in point.

これに対する技術として、選択WCVD法(選択タングス
テン気相成長法)、Alバイアススパッタ法、上記文献に
示されるAlレーザフロー法等の開発が進められている。
As techniques for this, the development of a selective WCVD method (selective tungsten vapor deposition method), an Al bias sputtering method, an Al laser flow method disclosed in the above-mentioned literature, and the like have been advanced.

第3図は、かかる従来のAlレーザフロー法を用いた電
極配線の製造方法の一例を示す図である。
FIG. 3 is a diagram showing an example of a method for manufacturing an electrode wiring using such a conventional Al laser flow method.

まず、第3図(a)に示すように、従来のLSI製造方
法により、Si基板1にトランジスタやキャパシタ(図示
なし)を形成後、絶縁膜2にコンタクトホールを開け、
スパッタ法により、Al−1.5%Si−1%Cu膜3を0.1μm
堆積する。更にスパッタ法により、反射防止膜としてCu
膜4を500Å堆積する。
First, as shown in FIG. 3A, a transistor or a capacitor (not shown) is formed on a Si substrate 1 by a conventional LSI manufacturing method, and then a contact hole is formed in an insulating film 2.
By sputtering method, Al-1.5% Si-1% Cu film 3 is 0.1 μm
accumulate. Furthermore, by sputtering, Cu
A film 4 is deposited at 500 °.

このようにして得られた基板を第4図に示す反応チャ
ンバ10に入れ、ArFエキシマレーザ11からビームを照射
する。照射条件は、エネルギー密度3〜5J/cm2、繰り返
し周波数100Hzである。これにより、レーザ光の大部分
はCu膜4に吸収され、その熱エネルギーがAl膜に伝わっ
てフローし、第3図(b)に示すように、平坦なAl配線
膜3′が形成される。その際、反射防止膜であるCu膜4
の大部分は溶融蒸発するが、その一部分(1wt%以下の
部分)はAl−Si−Cu膜中に取り込まれる。その後、配線
フォトリソ及びBCl3ガスを用いたRIE(反応性イオンエ
ッチング)によりパターンを形成する。
The substrate thus obtained is placed in a reaction chamber 10 shown in FIG. 4, and irradiated with a beam from an ArF excimer laser 11. The irradiation conditions are an energy density of 3 to 5 J / cm 2 and a repetition frequency of 100 Hz. As a result, most of the laser light is absorbed by the Cu film 4, and its thermal energy is transmitted to the Al film and flows, and a flat Al wiring film 3 'is formed as shown in FIG. 3 (b). . At this time, Cu film 4 which is an anti-reflection film
Is melted and evaporated, but a part (1 wt% or less) is taken into the Al—Si—Cu film. Thereafter, a pattern is formed by RIE (reactive ion etching) using wiring photolithography and BCl 3 gas.

次に、第3図(c)に示すように、パッシベーション
膜5としてのプラズマSiN膜を堆積させる。
Next, as shown in FIG. 3C, a plasma SiN film as a passivation film 5 is deposited.

なお、第4図において、12は基板、13はガス供給系、
14はヒータ、15は温度コントローラ、16はターボ排気系
である。
In FIG. 4, 12 is a substrate, 13 is a gas supply system,
14 is a heater, 15 is a temperature controller, and 16 is a turbo exhaust system.

(発明が解決しようとする課題) しかしながら、上記の方法によれば、ステップカバレ
ッジは改善されるが、Al−Si−Cuの配線材料を使用して
いるため、サブミクロン微細配線でのエレクトロマイグ
レーション耐性及びストレスマイグレーション耐性が不
十分であるという問題があった。
(Problems to be Solved by the Invention) However, according to the above method, although the step coverage is improved, the electromigration resistance in the submicron fine wiring is used because the wiring material of Al-Si-Cu is used. In addition, there is a problem that the resistance to stress migration is insufficient.

本発明は、ステップカバレッジとマイグレーション耐
性の問題点を除去するため、レーザフロー法により、マ
イグレーション耐性の大きな半導体集積回路装置の電極
配線の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing an electrode wiring of a semiconductor integrated circuit device having high migration resistance by a laser flow method in order to eliminate the problems of step coverage and migration resistance.

(課題を解決するための手段) 本発明は、上記目的を達成するために、半導体集積回
路装置の電極配線の製造方法において、配線としてAl−
Si−Cu膜の堆積工程まで完了した基板を真空反応チャン
バにセットし、該反応チャンバにBを含むガスとHfを含
むガスを導入して、該ガスに対して吸収される波長を有
するエキシマレーザビームを照射するようにしたもので
ある。
(Means for Solving the Problems) In order to achieve the above object, the present invention provides a method for manufacturing an electrode wiring of a semiconductor integrated circuit device, wherein Al-
The substrate completed up to the step of depositing the Si-Cu film is set in a vacuum reaction chamber, a gas containing B and a gas containing Hf are introduced into the reaction chamber, and an excimer laser having a wavelength absorbed by the gas is introduced. The beam is radiated.

(作用) 本発明によれば、上記のように、Alレーザフロー装置
の真空チャンバ中にAl−Si−Cu膜堆積工程まで完了した
Si基板を入れ、更に、Al−Si−Cu膜中に添加させる元素
を含むガスを導入した状態でエキシマレーザ光を照射す
るようにしたので、Al合金材料の形成と同時に電極配線
の平坦化を行うことができる。
(Operation) According to the present invention, as described above, the Al-Si-Cu film deposition step is completed in the vacuum chamber of the Al laser flow device.
The excimer laser beam was irradiated with the Si substrate inserted and the gas containing the element to be added into the Al-Si-Cu film was introduced, so that the electrode wiring was flattened simultaneously with the formation of the Al alloy material. It can be carried out.

(実施例) 以下、本発明の実施例について図面を参照しながら詳
細に説明する。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明の実施例を示す半導体集積回路装置の
電極配線の製造工程断面図、第2図はその電極配線の製
造に用いられるレーザフロー装置の構成図である。
FIG. 1 is a sectional view showing a manufacturing process of an electrode wiring of a semiconductor integrated circuit device according to an embodiment of the present invention, and FIG. 2 is a configuration diagram of a laser flow device used for manufacturing the electrode wiring.

第2図において、20は真空反応チャンバ、21はArFエ
キシマレーザ、22はSi基板、23はガス供給系、24はヒー
タ、25は温度コントローラ、26は排気系、27はバブラ
管、28はガス導入管である。
In FIG. 2, reference numeral 20 denotes a vacuum reaction chamber, 21 denotes an ArF excimer laser, 22 denotes a Si substrate, 23 denotes a gas supply system, 24 denotes a heater, 25 denotes a temperature controller, 26 denotes an exhaust system, 27 denotes a bubbler tube, and 28 denotes a gas. It is an introduction pipe.

従来と同様の工程により、第1図(a)に示すよう
に、Si基板31にトランジスタやキャパシタ(図示なし)
を形成した後、絶縁膜32にコンタクトホールを開け、ス
パッタ法によりAl−1.0〜3.0%Si−0.2〜4.0%Cu膜33を
0.1μm堆積する。更に、スパッタ法により、反射防止
膜としてのCu膜34を500Å堆積する。
As shown in FIG. 1 (a), a transistor and a capacitor (not shown) are formed on the Si substrate 31 by the same process as in the prior art.
Is formed, a contact hole is opened in the insulating film 32, and an Al-1.0-3.0% Si-0.2-4.0% Cu film 33 is formed by sputtering.
Deposit 0.1 μm. Further, a Cu film 34 as an anti-reflection film is deposited to a thickness of 500 ° by a sputtering method.

次いで、このSi基板31を、第2図に示すレーザCVD装
置の真空反応チャンバ20に入れる。
Next, the Si substrate 31 is put into the vacuum reaction chamber 20 of the laser CVD apparatus shown in FIG.

そこで、Si基板31を300℃に加熱した後、ガス導入管2
8を介してバブラ管27内の液体HfCl4をArキャリアガスで
導入する。HfCl4導入系はバブラ管27及びガス導入管28
を恒温槽内に収納しており、HfCl4の蒸気圧が0.1mmHg程
度になるように、槽内を150℃に保温している。
Therefore, after heating the Si substrate 31 to 300 ° C., the gas introduction pipe 2
The liquid HfCl 4 in the bubbler tube 27 is introduced through 8 with an Ar carrier gas. HfCl 4 introduction system is bubbler tube 27 and gas introduction tube 28
Is stored in a constant temperature bath, and the inside of the bath is kept at 150 ° C. so that the vapor pressure of HfCl 4 becomes about 0.1 mmHg.

ここで、HfCl4導入による反応圧が1Torrになるように
Arガス流量を設定した後、ガス供給系23によりB2H6ガス
を導入し、その反応圧が1.2Torrになるようにガス流量
を設定する。
Here, the reaction pressure by introducing HfCl 4 is set to 1 Torr.
After setting the Ar gas flow rate, B 2 H 6 gas is introduced by the gas supply system 23, and the gas flow rate is set so that the reaction pressure becomes 1.2 Torr.

次に、Si基板31に対し、エネルギー密度4J/cm2、パル
ス幅55nsec、繰り返し周波数100Hz、ビームサイズ5×5
mmの条件で、ArFエキシマレーザ21から矩形ビームを垂
直に照射する。すると、Al−Si−Cu膜33の表面にビーム
が10mm程度侵入し、その部分が溶融する。これと同時
に、Cu膜34の表面に吸着していたB2H6やHfCl分子が分解
し、ボロン(B)やハフニウム(Hf)の一部がAl−Si−
Cu膜33中に取り込まれる。その結果、スパッタ膜に最初
から添加されていたSi,Cu以外に1wt%以下のBとHfが含
まれたAl合金膜33′が形成される。勿論、このAl合金膜
33′はコンタクトホールに流れ込み、第1図(b)に示
すように平坦な形状となる。
Next, the energy density was 4 J / cm 2 , the pulse width was 55 nsec, the repetition frequency was 100 Hz, and the beam size was 5 × 5 with respect to the Si substrate 31.
Under the condition of mm, a rectangular beam is irradiated vertically from the ArF excimer laser 21. Then, the beam penetrates about 10 mm into the surface of the Al—Si—Cu film 33, and that part is melted. At the same time, B 2 H 6 and HfCl molecules adsorbed on the surface of the Cu film 34 are decomposed, and part of boron (B) and hafnium (Hf) is converted to Al—Si—.
It is taken into the Cu film 33. As a result, an Al alloy film 33 'containing 1 wt% or less of B and Hf in addition to Si and Cu added to the sputtered film from the beginning is formed. Of course, this Al alloy film
33 'flows into the contact hole and becomes flat as shown in FIG. 1 (b).

以後の工程は従来通りであり、フォトリソによるAl配
線のパターン形成を行った後、シンタ処理を施し、パッ
シベーション膜35を堆積させ、第1図(c)に示すよう
に、デバイスの前処理が完了する。
Subsequent steps are the same as in the prior art. After patterning of the Al wiring by photolithography, sintering is performed to deposit a passivation film 35, and the pre-processing of the device is completed as shown in FIG. I do.

なお、エキシマレーザビームの波長は、ボロンを含む
ガス及びHfを含むガスが吸収する波長、つまり、300nm
程度以下である必要があるが、上記したArF(波長130n
m)に限らず、KrF(波長254nm)、XeCl(波長308nm)を
用いてもよい。
The wavelength of the excimer laser beam is a wavelength absorbed by the gas containing boron and the gas containing Hf, that is, 300 nm.
ArF (wavelength 130n)
Not limited to m), KrF (wavelength 254 nm) and XeCl (wavelength 308 nm) may be used.

このようにして構成されたAl−Si−Cu−Hf−B配線の
エレクトロマイグレーション寿命を第5図に示す。ここ
で、電流密度は5×106A/cm2、サンプル温度200℃、配
線幅1.0μmである。
FIG. 5 shows the electromigration life of the Al—Si—Cu—Hf—B wiring thus configured. Here, the current density is 5 × 10 6 A / cm 2 , the sample temperature is 200 ° C., and the wiring width is 1.0 μm.

この図に示すように、従来のAl−Si−Cu配線膜のエレ
クトロマイグレーション平均寿命MTTFが、700時間であ
るのに対して、本発明のAl−Si−Cu−Hf−B配線膜の場
合は3,000時間であり、大幅に伸び、従来のものの4倍
以上に向上している。
As shown in this figure, the average electromigration lifetime MTTF of the conventional Al-Si-Cu wiring film is 700 hours, whereas the case of the Al-Si-Cu-Hf-B wiring film of the present invention is 700 hours. This is 3,000 hours, a significant increase, more than four times that of the conventional one.

なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible based on the gist of the present invention.
They are not excluded from the scope of the present invention.

(発明の効果) 以上、詳細に説明したように、本発明によれば、配線
としてAl−Si−Cu−Hf−B膜を用いたので、マイグレー
ション寿命を大幅に向上させることができる。
(Effects of the Invention) As described above in detail, according to the present invention, since the Al-Si-Cu-Hf-B film is used as the wiring, the migration life can be greatly improved.

更に、レーザフローによって、Al配線の平坦化が実現
できるので、高アスペクト比の段差を有する超LSIデバ
イスにおけるサブミクロン配線に適用することができ
る。
Further, since the Al flow can be flattened by the laser flow, it can be applied to a submicron wiring in a VLSI device having a step with a high aspect ratio.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例を示す半導体集積回路装置の電
極配線の製造工程断面図、第2図はその電極配線の製造
に用いられるレーザフロー装置の構成図、第3図は従来
のAlレーザフロー法を用いた電極配線の製造工程断面
図、第4図は従来のレーザフロー装置の構成図、第5図
は本発明及び従来の配線エレクトロマイグレーション平
均寿命を示す図である。 20……真空反応チャンバ、21……ArFエキシマレーザ、2
2,31……Si基板、23……ガス供給系、24……ヒータ、25
……温度コントローラ、26……排気系、27……バブラ
管、28……ガス導入管、32……絶縁膜、33……Al−1.0
〜3.0%Si−0.2〜4.0%Cu膜、34……Cu膜、35……パッ
シベーション膜。
1 is a sectional view showing a manufacturing process of an electrode wiring of a semiconductor integrated circuit device according to an embodiment of the present invention, FIG. 2 is a configuration diagram of a laser flow device used for manufacturing the electrode wiring, and FIG. FIG. 4 is a cross-sectional view of a manufacturing process of an electrode wiring using a laser flow method, FIG. 4 is a configuration diagram of a conventional laser flow device, and FIG. 20: Vacuum reaction chamber, 21: ArF excimer laser, 2
2,31 ... Si substrate, 23 ... Gas supply system, 24 ... Heater, 25
... temperature controller, 26 ... exhaust system, 27 ... bubbler tube, 28 ... gas introduction tube, 32 ... insulating film, 33 ... Al-1.0
~ 3.0% Si-0.2 ~ 4.0% Cu film, 34 ... Cu film, 35 ... Passivation film.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】(a)配線としてAl−Si−Cu膜の堆積工程
まで完了した基板を真空反応チャンバにセットし、 (b)該反応チャンバにBを含むガスとHfを含むガスを
導入し、 (c)該ガスに対して吸収される波長を有するエキシマ
レーザビームを照射することを特徴とする半導体集積回
路装置の電極配線の製造方法。
(A) A substrate completed up to a step of depositing an Al—Si—Cu film as a wiring is set in a vacuum reaction chamber, and (b) a gas containing B and a gas containing Hf are introduced into the reaction chamber. (C) a method of manufacturing an electrode wiring of a semiconductor integrated circuit device, which comprises irradiating an excimer laser beam having a wavelength absorbed by the gas.
【請求項2】請求項1記載の半導体集積回路装置の電極
配線の製造方法において、前記エキシマレーザビーム
は、ArF、KrF又はXeClである半導体集積回路装置の電極
配線の製造方法。
2. The method according to claim 1, wherein said excimer laser beam is ArF, KrF or XeCl.
JP20869389A 1989-08-12 1989-08-12 Method for manufacturing electrode wiring of semiconductor integrated circuit device Expired - Fee Related JP2732903B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20869389A JP2732903B2 (en) 1989-08-12 1989-08-12 Method for manufacturing electrode wiring of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20869389A JP2732903B2 (en) 1989-08-12 1989-08-12 Method for manufacturing electrode wiring of semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JPH0373528A JPH0373528A (en) 1991-03-28
JP2732903B2 true JP2732903B2 (en) 1998-03-30

Family

ID=16560512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20869389A Expired - Fee Related JP2732903B2 (en) 1989-08-12 1989-08-12 Method for manufacturing electrode wiring of semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2732903B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201700A (en) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH0373528A (en) 1991-03-28

Similar Documents

Publication Publication Date Title
US6309713B1 (en) Deposition of tungsten nitride by plasma enhanced chemical vapor deposition
EP0216157B1 (en) A method of depositing metal contact regions on a silicon substrate
JP3048749B2 (en) Thin film formation method
KR900006501B1 (en) Mehtod for selective deposition of metal thin film
US6872429B1 (en) Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
JP2726118B2 (en) Deposition film formation method
EP0156999A2 (en) A method of forming a conductive film on an insulating region of a substrate
KR20010080483A (en) Removing oxides or other reducible contaminants from a substrate by plasma treatment
EP0194109A2 (en) Method for producing a semiconductor device using a chemical vapour deposition step
US6957624B2 (en) Apparatus and a method for forming an alloy layer over a substrate
KR20010033959A (en) Semiconductor device having insulating film of fluorine-added carbon film and method of producing the same
US5336636A (en) Method for contacting conductive structures in VLSI circuits
Ishihara et al. Laser-assisted chemical vapor deposition of titanium nitride films
JP2732903B2 (en) Method for manufacturing electrode wiring of semiconductor integrated circuit device
Padiyath et al. Deposition of copper films on silicon substrates: Film purity and silicide formation
US6303499B1 (en) Process for preparing semiconductor device
JPH0453132A (en) Metal thin film formation method
JPH0637038A (en) Manufacturing for semiconductor device
JP3110472B2 (en) Selective metal deposition method
JP2001102327A (en) Method for forming ohmic layer by plasma chemical vapor deposition
JP2772416B2 (en) Film formation method
Cacouris et al. Laser direct writing of metal interconnects
JP2001035811A (en) Method for selectively forming copper film
JPH05243157A (en) Thin film forming device and method
JPH02152236A (en) Formation of wiring

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees